WO2020218289A1 - モジュール部品、アンテナモジュール及び通信装置 - Google Patents

モジュール部品、アンテナモジュール及び通信装置 Download PDF

Info

Publication number
WO2020218289A1
WO2020218289A1 PCT/JP2020/017180 JP2020017180W WO2020218289A1 WO 2020218289 A1 WO2020218289 A1 WO 2020218289A1 JP 2020017180 W JP2020017180 W JP 2020017180W WO 2020218289 A1 WO2020218289 A1 WO 2020218289A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
terminal
terminals
reference potential
main surface
Prior art date
Application number
PCT/JP2020/017180
Other languages
English (en)
French (fr)
Inventor
仁章 有海
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2020218289A1 publication Critical patent/WO2020218289A1/ja
Priority to US17/496,811 priority Critical patent/US11791537B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/30—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array
    • H01Q3/34—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means
    • H01Q3/36—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means with variable phase-shifters
    • H01Q3/38—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means with variable phase-shifters the phase-shifters being digital
    • H01Q3/385—Scan control logics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas

Definitions

  • the present invention relates to module parts, antenna modules and communication devices.
  • Patent Document 1 includes a wiring board, a plurality of columnar terminals and semiconductor boards provided on one main surface of the wiring board, and a plurality of components provided on the other main surface of the wiring board.
  • the module is listed.
  • the module is mounted on the mounting surface of the mother board by electrically connecting the terminals to the mounting electrodes of the mother board.
  • the impedance of the terminal may decrease and the characteristics of the module may decrease.
  • An object of the present invention is to provide a module component, an antenna module, and a communication device capable of suppressing deterioration of electrical characteristics while ensuring the bonding strength of terminals.
  • the module component on one side of the present invention is a module component having a substrate having a first main surface, a semiconductor substrate provided on the first main surface of the substrate, a plurality of terminals, and a resin layer.
  • Each of the plurality of terminals has a first surface extending in a direction perpendicular to the first main surface and a second surface facing the first surface, and one end side is the first main surface.
  • the resin layer includes a support portion connected to the support portion and a connection portion integrally provided on the first surface on the other end side of the support portion and extending in a direction perpendicular to the first surface.
  • the plurality of terminals cover at least a side surface of the semiconductor substrate and end faces of the support portion and the connection portion in the extending direction, and the plurality of terminals are a plurality of reference potential terminals electrically connected to a reference potential and the substrate.
  • a plurality of signal terminals arranged adjacent to at least one of the plurality of reference potential terminals and to which signals are supplied in a direction along the end portion of the substrate, and the first main surface of the substrate.
  • the support portion is arranged between the end surface of the connection portion and the end portion of the substrate at at least one of the plurality of reference potential terminals, and the support portion is arranged in the plan view.
  • At least one of the plurality of signal terminals, an end face of the connection portion is arranged between the support portion and the end portion of the substrate.
  • the antenna module on one side of the present invention includes the above module components, a plurality of antenna elements provided on the substrate, and an RFIC provided on the first main surface of the substrate.
  • the communication device on one aspect of the present invention includes the above-mentioned antenna module and a baseband IC that supplies a baseband signal to the antenna module.
  • FIG. 1 is a diagram showing a module mounting device including module components according to the first embodiment.
  • FIG. 2 is a perspective view showing the terminals according to the first embodiment.
  • FIG. 3 is a sectional view taken along line III-III'of FIG.
  • FIG. 4 is a plan view showing the terminals according to the first embodiment.
  • FIG. 5 is a perspective view showing a plurality of reference potential terminals and a plurality of signal terminals according to the first embodiment.
  • FIG. 6 is a sectional view taken along line VI-VI'of FIG.
  • FIG. 7 is a plan view showing a plurality of reference potential terminals and a plurality of signal terminals according to the first embodiment.
  • FIG. 1 is a diagram showing a module mounting device including module components according to the first embodiment.
  • FIG. 2 is a perspective view showing the terminals according to the first embodiment.
  • FIG. 3 is a sectional view taken along line III-III'of FIG.
  • FIG. 4 is a plan view showing the terminals according
  • FIG. 8 is a plan view showing a plurality of reference potential terminals and a plurality of signal terminals according to the first modification.
  • FIG. 9 is a plan view showing a plurality of reference potential terminals and a plurality of signal terminals according to the second modification.
  • FIG. 10 is a perspective view showing a terminal according to a third modification.
  • FIG. 11 is a plan view showing the terminals according to the third modification.
  • FIG. 12 is a perspective view showing a terminal according to the fourth modification.
  • FIG. 13 is a plan view showing the terminals according to the fourth modification.
  • FIG. 14 is a cross-sectional view showing a module component according to the second embodiment.
  • FIG. 15 is a plan view showing a module component according to the fifth modification.
  • FIG. 16 is a cross-sectional view showing a module component according to the sixth modification.
  • FIG. 17 is a plan view showing a module component according to the sixth modification.
  • FIG. 18 is a graph showing the relationship between the plate thickness of the terminal and the S parameter S21 according to the embodiment.
  • FIG. 19 is a graph showing the relationship between the plate thickness of the terminal and the S parameter S22 according to the embodiment.
  • FIG. 20 is a cross-sectional view showing the antenna module according to the third embodiment.
  • FIG. 21 is a block diagram showing a configuration of a communication device including the antenna module according to the third embodiment.
  • FIG. 1 is a diagram showing a module mounting device including module components according to the first embodiment.
  • the module-mounted device 1 is mounted on, for example, a mobile terminal such as a mobile phone, a smartphone or a tablet terminal, or a personal computer having a communication function.
  • the module mounting device 1 has a mother substrate 2, a module component 100, and an underfill resin layer 3.
  • the module component 100 is mounted on the mounting surface 2a of the mother board 2.
  • the underfill resin layer 3 is provided to protect the connection portion between the mother substrate 2 and the module component 100.
  • the mother substrate 2 is provided with a mounting electrode 2b (including a reference potential electrode 2bG for grounding and a signal electrode 2bS for signal supply (see FIG. 5)) and a wiring pattern connected to these. ing.
  • the wiring pattern is connected to the mounting electrode 2b formed on the mounting surface 2a of the mother substrate 2 via a via conductor (not shown) or the like.
  • the mother substrate 2 is formed of a resin material such as a glass epoxy resin or a liquid crystal polymer, or a general substrate forming material such as a ceramic material.
  • the wiring pattern and the via conductor are formed of a conductive material such as silver (Ag), copper (Cu), or gold (Au).
  • Various electric circuits may be formed in the mother substrate 2 by connecting the wiring patterns with via conductors or the like.
  • the module component 100 includes a substrate 101, a semiconductor substrate 104, a plurality of chip components 105, a plurality of terminals 106, a first resin layer 107, and a second resin layer 108.
  • the substrate 101 has a first main surface 101a and a second main surface 101b.
  • a plurality of mounting electrodes 101c for mounting parts and the like are provided on the first main surface 101a and the second main surface 101b.
  • the substrate 101 is provided with a wiring pattern and a via conductor for electrically connecting each component and a plurality of terminals 106.
  • the wiring pattern and the via conductor are formed of a conductive material such as Ag, Cu, or Au.
  • a ceramic multilayer substrate is used.
  • a low-temperature co-fired ceramics multilayer substrate (LTCC (Low Temperature Co-fired Ceramics) multilayer substrate) is used.
  • the substrate 101 may be a multilayer resin substrate formed by laminating a plurality of resin layers composed of resins such as epoxy and polyimide. Further, the substrate 101 may be a multilayer resin substrate formed by laminating a plurality of resin layers composed of a liquid crystal polymer (LCP) having a low dielectric constant, and may be a resin layer composed of a fluororesin. It may be a multilayer resin substrate formed by laminating a plurality of layers, or a ceramic multilayer substrate which is sintered at a temperature higher than that of LTCC.
  • LCP liquid crystal polymer
  • the semiconductor substrate 104, the plurality of terminals 106, and the resin layer are provided on the first main surface 101a of the substrate 101.
  • the semiconductor substrate 104 and the plurality of terminals 106 are connected to the mounting electrodes 101c provided on the first main surface 101a by solder H.
  • the semiconductor substrate 104 constitutes a system IC that processes RF signals and baseband signals by forming a predetermined electric circuit on the surface of the substrate 101 facing the first main surface 101a.
  • the semiconductor substrate 104 has a bare chip structure in which a semiconductor wafer such as Si is cut out, or a wafer level-chip size package (WL-CSP) structure.
  • the semiconductor substrate 104 is face-down mounted on the first main surface 101a of the substrate 101.
  • a metal film 109 is provided on the back surface of each of the plurality of terminals 106.
  • the metal film 109 is connected to the mounting electrode 2b provided on the mother substrate 2 by solder H.
  • the module component 100 is mounted on the mounting surface 2a of the mother board 2.
  • the detailed configuration of the plurality of terminals 106 will be described later.
  • the first resin layer 107 covers at least the side surfaces and the back surface of the semiconductor substrate 104 and the side surfaces of the plurality of terminals 106.
  • the underfill resin layer 3 is formed by filling, for example, an epoxy resin in the gap between the module component 100 mounted on the mounting surface 2a of the mother substrate 2 and the mother substrate 2.
  • the plurality of chip components 105 are connected to the mounting electrodes 101c provided on the second main surface 101b by solder H.
  • the plurality of chip components 105 include a chip capacitor, a chip inductor, a chip resistor, an IC (Integrated Circuit), and the like.
  • the second resin layer 108 is provided on the second main surface 101b so as to cover the plurality of chip parts 105.
  • the second resin layer 108 is a resin for molding such as an epoxy resin.
  • FIG. 2 is a perspective view showing the terminals according to the first embodiment.
  • FIG. 3 is a sectional view taken along line III-III'of FIG.
  • FIG. 4 is a plan view showing the terminals according to the first embodiment.
  • FIG. 2 schematically shows components such as the substrate 101 above the terminal 106 by omitting them.
  • the substrate 101 is shown by a chain double-dashed line in order to make the drawing easier to see.
  • one terminal 106 is shown in FIGS. 2 to 4, the plurality of terminals 106 are arranged along the end 101e of the substrate 101.
  • the terminal 106 includes a support portion 5 and a connection portion 6.
  • the support portion 5 is a plate-shaped member having a first surface 5a and a second surface 5b opposite to the first surface 5a.
  • the support portion 5 extends in the third direction Dz, and the upper surface 5c on one end side is connected to the first main surface 101a of the substrate 101.
  • the first direction Dx and the second direction Dy are directions parallel to the first main surface 101a of the substrate 101.
  • the first direction Dx is a direction perpendicular to the end portion 101e of the substrate 101.
  • the second direction Dy is orthogonal to the first direction Dx and is a direction along the end 101e of the substrate 101.
  • the third direction Dz is a direction orthogonal to the first direction Dx and the second direction Dy. That is, the third direction Dz is a direction perpendicular to the first main surface 101a of the substrate 101.
  • the first surface 5a and the second surface 5b of the support portion 5 extend in the third direction Dz and are parallel to the extending direction of the end portion 101e of the substrate 101 (or the extending direction of the end portion 2c of the mother substrate 2). It is provided in.
  • the second surface 5b of the support portion 5 is arranged at a position closer to the end portion 101e of the substrate 101 than the first surface 5a.
  • the connecting portion 6 is a plate-shaped member having an upper surface 6a and a lower surface 6b.
  • the connecting portion 6 is integrally provided on the first surface 5a on the other end side of the support portion 5, and extends in a direction perpendicular to the first surface 5a.
  • the lower surface 6b of the connecting portion 6 is connected to the mounting electrode 2b of the mother substrate 2.
  • the upper surface 6a and the lower surface 6b of the connecting portion 6 are provided in parallel with the first main surface 101a of the substrate 101.
  • the connecting portion 6 is arranged at a position farther from the end portion 101e of the substrate 101 than the second surface 5b of the supporting portion 5.
  • the orientation of the terminal 106 with respect to the end 101e of the substrate 101 that is, the positional relationship between the support portion 5 and the connection portion 6 may be reversed.
  • the thickness of the support portion 5 is substantially equal to the thickness of the connection portion 6 (width of the third direction Dz).
  • the support portion 5 and the connection portion 6 of the terminal 106 can be integrally formed by, for example, pressing, bending, or the like using one plate-shaped member made of a conductive material such as Ag, Cu, or Au.
  • the method of forming the terminal 106 is not limited to this.
  • the support portion 5 and the connection portion 6 may be formed as separate members.
  • the terminal 106 is covered with the first resin layer 107.
  • the first resin layer 107 covers the first surface 5a and the second surface 5b of the support portion 5, the upper surface 6a and the end surface 6c of the connection portion 6.
  • the end surface 6c is a surface between the upper surface 6a and the lower surface 6b, and is provided parallel to the third direction Dz.
  • the underfill resin layer 3 is provided between the mounting surface 2a of the mother substrate 2 and the first resin layer 107. The height position of the upper surface of the underfill resin layer 3 coincides with the height position of the lower surface 6b of the connecting portion 6.
  • the semiconductor substrate 104 and the terminal 106 can be protected, and the bonding strength between the terminal 106 and the substrate 101 can be increased.
  • both the support portion 5 and the connection portion 6 have a rectangular shape in a plan view.
  • the plan view indicates the arrangement relationship when viewed from the third direction Dz.
  • the width of the support portion 5 in the second direction Dy is longer than the width (thickness) of the first direction Dx.
  • the width of the second direction Dy of the connecting portion 6 is equal to the width of the second direction Dy of the supporting portion 5.
  • the connecting portion 6 has a certain width and extends in the first direction Dx. That is, the width of the portion of the connecting portion 6 provided integrally with the supporting portion 5 in the second direction Dy is equal to the width of the end surface 6c in the second direction Dy.
  • the width of the first direction Dx of the connecting portion 6 is longer than the width of the first direction Dx of the supporting portion 5. That is, the area of the lower surface 6b of the connecting portion 6 is larger than the cross-sectional area of the supporting portion 5.
  • the width of the first direction Dx of the connecting portion 6 is the length from the first surface 5a of the supporting portion 5 to the end surface 6c of the connecting portion 6.
  • the shapes and dimensions of the support portion 5 and the connection portion 6 of the terminal 106 are merely examples and may be changed as appropriate.
  • the width of the second direction Dy of the connecting portion 6 may be different from the width of the second direction Dy of the supporting portion 5.
  • the width (thickness) of the connection portion 6 in the third direction Dz may be different from the width (thickness) of the support portion 5 in the first direction Dx.
  • the connecting portion between the supporting portion 5 and the connecting portion 6 has a cross-sectional shape and is not limited to the case where it is bent, and the supporting portion 5 and the connecting portion 6 may be connected by being curved.
  • the module component 100 of the present embodiment includes a substrate 101 having a first main surface 101a, a semiconductor substrate 104 provided on the first main surface 101a of the substrate 101, a plurality of terminals 106, and a resin layer ( It has a first resin layer 107 and an underfill resin layer 3).
  • the plurality of terminals 106 have a support portion 5 and a connection portion 6.
  • the support portion 5 has a first surface 5a extending in a direction perpendicular to the first main surface 101a and a second surface 5b opposite to the first surface 5a, and one end side is connected to the first main surface 101a. Will be done.
  • the connecting portion 6 is integrally provided on the first surface 5a on the other end side of the support portion 5, and extends in a direction perpendicular to the first surface 5a.
  • the resin layer covers at least the side surface of the semiconductor substrate 104 and also covers the end face 6c of the support portion 5 and the connection portion 6 in the extending direction.
  • the terminal 106 can suppress an increase in the cross-sectional area of the support portion 5 as compared with the case where a columnar terminal having the same cross-sectional area as the area of the lower surface 6b of the connecting portion 6 is provided. Therefore, the module component 100 can suppress a decrease in the impedance of the terminal 106. Therefore, the module component 100 of the present embodiment can suppress a decrease in electrical characteristics while ensuring the bonding strength of the terminal 106.
  • FIG. 5 is a perspective view showing a plurality of reference potential terminals and a plurality of signal terminals according to the first embodiment.
  • FIG. 6 is a sectional view taken along line VI-VI'of FIG.
  • FIG. 7 is a plan view showing a plurality of reference potential terminals and a plurality of signal terminals according to the first embodiment.
  • the resin layer first resin layer 107 and underfill resin layer 3 is shown by a two-dot chain line in order to make the drawing easier to see.
  • the terminal 106 includes the reference potential terminal 106G and the signal terminal 106S
  • the reference potential terminal 106G and the signal terminal 106S have the same configuration as the terminal 106 of the first embodiment, and have support portions 5G, 5S and connection portions 6G, 6S, respectively.
  • the description of the support portions 5G and 5S and the connection portions 6G and 6S that overlap with the above-described configuration will be omitted.
  • connection portion 6G of the plurality of reference potential terminals 106G is connected to the reference potential electrode 2bG of the mother substrate 2 and electrically connected to the reference potential. Further, the support portion 5G of the plurality of reference potential terminals 106G is connected to the reference potential electrode 101cG (see FIG. 6) of the substrate 101.
  • the reference potential is, for example, the ground potential. However, the reference potential is not limited to the ground potential.
  • connection portion 6S of the plurality of signal terminals 106S is connected to the signal electrode 2bS of the mother substrate 2 to supply a signal. Further, the support portion 5S of the plurality of signal terminals 106S is connected to the signal electrode 101cS (see FIG. 6) of the substrate 101.
  • the signal includes at least one signal supplied from the mother substrate 2 to the semiconductor substrate 104 and the chip component 105 and a signal output from the semiconductor substrate 104 and the chip component 105 to the mother substrate 2.
  • the reference potential terminal 106G and the signal terminal 106S are arranged so that the extending directions of the connecting portions 6G and 6S are opposite to each other.
  • the second surface 5bG of the support portion 5G of the plurality of reference potential terminals 106G is arranged closer to the end portion 101e of the substrate 101 than the first surface 5aG.
  • the support portion 5G of the reference potential terminal 106G is arranged between the end surface 6cG of the connection portion 6G of the reference potential terminal 106G and the end portion 101e of the substrate 101.
  • first surface 5aS of the support portion 5S of the plurality of signal terminals 106S is arranged closer to the end portion 101e of the substrate 101 than the second surface 5bS.
  • end surface 6cS of the connection portion 6S of the signal terminal 106S is arranged between the support portion 5S of the signal terminal 106S and the end portion 101e of the substrate 101.
  • the reference potential terminal 106G and the signal terminal 106S are arranged at different positions from the support portion 5G of the reference potential terminal 106G and the support portion 5S of the signal terminal 106S when viewed from the second direction Dy.
  • the support portion 5S of the signal terminal 106S is provided at a position farther from the end portion 101e of the substrate 101 than the support portion 5G of the reference potential terminal 106G.
  • the distance L1 in the first direction Dx between the second surface 5bG of the support portion 5G of the reference potential terminal 106G and the end portion 101e of the substrate 101 is the signal terminal 106S.
  • the distance L1 in the first direction Dx between the end face 6cS in the extending direction of the connection portion 6S and the end portion 101e of the substrate 101 is equal to.
  • the distance L1 is shorter than the distance L2 in the first direction Dx between the first surface 5aS of the support portion 5S and the end portion 101e of the substrate 101 of the signal terminal 106S.
  • the reference potential terminal 106G can enhance the shielding effect against external noise. Therefore, the module component 100A can improve the SN ratio of the signal propagating through the signal terminal 106S.
  • the signal terminal 106S is arranged adjacent to the reference potential terminal 106G. More specifically, in the second direction Dy, the reference potential terminal 106G and the signal terminal 106S are alternately arranged one by one. That is, the reference potential terminal 106G is arranged between the two signal terminals 106S arranged in the second direction Dy. As a result, signal interference between the signal terminals 106S can be suppressed.
  • the plurality of reference potential terminals 106G arranged in the second direction Dy each have a distance L1 between the support portion 5G and the end portion 101e of the substrate 101.
  • the plurality of signal terminals 106S arranged in the second direction Dy each have a distance L2 between the support portion 5S and the end portion 101e of the substrate 101. Therefore, when the plurality of reference potential terminals 106G and the plurality of signal terminals 106S are mounted on the substrate 101, the stability of the plurality of reference potential terminals 106G and the plurality of signal terminals 106S can be enhanced.
  • FIG. 8 is a plan view showing a plurality of reference potential terminals and a plurality of signal terminals according to the first modification.
  • the same components as those in the above-described embodiment are designated by the same reference numerals, and the description thereof will be omitted.
  • the plurality of adjacent reference potential terminals 106G and the plurality of adjacent signal terminals 106S are alternately arranged along the end 101e of the substrate 101. The configuration will be described.
  • two reference potential terminals 106G are arranged next to each other in the second direction Dy. Further, the two signal terminals 106S are arranged adjacent to each other in the second direction Dy. The two reference potential terminals 106G and the two signal terminals 106S are alternately arranged in the second direction Dy. In other words, in the second direction Dy, the two signal terminals 106S are arranged side by side between the two reference potential terminals 106G.
  • a differential signal that is, a signal whose phases are inverted from each other is supplied to the plurality of signal terminals 106S.
  • a differential signal that is, a signal whose phases are inverted from each other is supplied to the plurality of signal terminals 106S.
  • three or more reference potential terminals 106G and three or more signal terminals 106S may be arranged adjacent to each other in the second direction Dy. Further, the number of adjacent reference potential terminals 106G and the number of adjacent signal terminals 106S may be different. For example, in the second direction Dy, one reference potential terminal 106G may be arranged between two adjacent signal terminals 106S and two adjacent signal terminals 106S.
  • FIG. 9 is a plan view showing a plurality of reference potential terminals and a plurality of signal terminals according to the second modification.
  • the configuration in which the signal terminal 106S is provided at a position farther from the end 101e of the substrate 101 than the reference potential terminal 106G will be described.
  • the distance L1 in the first direction Dx between the second surface 5bG of the support portion 5G of the reference potential terminal 106G and the end portion 101e of the substrate 101 is the signal terminal 106S.
  • the distance between the first surface 5aS of the support portion 5S and the end portion 101e of the substrate 101 is shorter than the distance L2 in the first direction Dx.
  • the distance L3 in the first direction Dx between the end face 6cG of the connection portion 6G of the reference potential terminal 106G in the extending direction and the end portion 101e of the substrate 101 is shorter than the distance L2.
  • the shielding effect is improved as compared with the first embodiment. Can be made to.
  • the configuration of the second modification can be combined with the configuration of the first modification.
  • FIG. 10 is a perspective view showing a terminal according to a third modification.
  • FIG. 11 is a plan view showing the terminals according to the third modification.
  • the width of the mounting electrode 2b of the mother substrate 2 in the second direction Dy is the support portion 5A of the terminal 106A. The configuration smaller than the width in the second direction Dy will be described.
  • the connecting portion 6A has a trapezoidal shape in a plan view.
  • the connecting portion 6A is provided in a trapezoidal shape so as to match the width of the supporting portion 5A with the width of the mounting electrode 2b. That is, as shown in FIG. 11, in a plan view, the side surface of the connecting portion 6A is inclined with respect to the first direction Dx.
  • the first width W1 of the portion of the connecting portion 6A that is integrally connected to the first surface 5aA of the supporting portion 5A is larger than the second width W2 of the end surface 6cA of the connecting portion 6A in the extending direction.
  • the second width W2 is about the same as the width of the mounting electrode 2b in the second direction Dy.
  • the terminal 106A can be satisfactorily used as the mounting electrode 2b even when the width of the mounting electrode 2b of the mother substrate 2 is different from the width of the support portion 5A. You can connect.
  • the module component 100D has a support portion 5A as compared with a configuration in which the width of the support portion 5A and the connection portion 6A in the second direction D is the same as the width of the mounting electrode 2b in the second direction Dy. The width of can be increased. Therefore, the module component 100D can suppress the increase in the impedance of the terminal 106A and secure the bonding strength of the terminal 106A.
  • the configuration of the third modification can be combined with the configurations of the first modification and the second modification described above.
  • FIG. 12 is a perspective view showing a terminal according to the fourth modification.
  • FIG. 13 is a plan view showing the terminals according to the fourth modification.
  • the width of the mounting electrode 2b of the mother substrate 2 in the second direction Dy is the support portion 5B of the terminal 106B. The configuration larger than the width in the second direction Dy will be described.
  • the connecting portion 6B has a trapezoidal shape in a plan view.
  • the connecting portion 6B is provided in a trapezoidal shape so as to match the width of the supporting portion 5B with the width of the mounting electrode 2b.
  • the connecting portion 6B has a trapezoidal shape opposite to that of the third modification described above. That is, as shown in FIG. 13, in a plan view, the first width W3 of the portion of the connecting portion 6B that is integrally connected to the first surface 5aB of the supporting portion 5B is the end surface 6cB of the connecting portion 6B in the extending direction. It is smaller than the second width W4 of.
  • the second width W4 is about the same as the width of the mounting electrode 2b in the second direction Dy.
  • the terminal 106B of the fourth modification even if the width of the mounting electrode 2b of the mother substrate 2 is different from the width of the support portion 5B, the terminal 106B can be satisfactorily used as the mounting electrode 2b. You can connect. Further, the module component 100E has a support portion 5B as compared with a configuration in which the width of the support portion 5B and the connection portion 6B in the second direction D is the same as the width of the mounting electrode 2b in the second direction Dy. The width of can be reduced. Therefore, the module component 100E can suppress the decrease in the impedance of the terminal 106B and secure the bonding strength of the terminal 106B.
  • the configuration of the fourth modification can be combined with the configuration of the first modification and the second modification described above. Further, when the plurality of mounting electrodes 2b of the mother substrate 2 have different widths, two of the terminals 106B of the fourth modification, the terminals 106A of the third modification, and the terminals 106 of the first embodiment are used. The above terminals may be combined.
  • FIG. 14 is a cross-sectional view showing a module component according to the second embodiment.
  • the second embodiment unlike the first embodiment and the first modification to the fourth modification, a configuration in which the chip component 7 is mounted on the first main surface 101a of the substrate 101 will be described.
  • the chip component 7 includes a chip capacitor, a chip inductor, a chip resistor, an IC, and the like.
  • the chip component 7 includes a first terminal 7G electrically connected to a reference potential and a second terminal 7S to which a signal is supplied. At least a part of the chip component 7 is arranged between the substrate 101 and the connection portion 6G of the reference potential terminal 106G in the third direction Dz. Further, the chip component 7 is arranged so that the first terminal 7G and the second terminal 7S are arranged in the first direction Dx. In the first direction Dx, the first terminal 7G of the chip component 7 is arranged between the first surface 5aG of the support portion 5G of the reference potential terminal 106G and the second terminal 7S of the chip component 7.
  • the chip component 7 is arranged at a position closer to the reference potential terminal 106G than the signal terminal 106S, and the first terminal 7G of the chip component 7 is the second terminal 7S. It is arranged at a position closer to the reference potential terminal 106G.
  • the reference potential can be reliably supplied to the first terminal 7G of the chip component 7.
  • the wiring pattern for connecting the reference potential terminal 106G and the first terminal 7G of the chip component 7 can be shortened.
  • FIG. 15 is a plan view showing a module component according to the fifth modification.
  • the fifth modification unlike the second embodiment, the configuration in which the first terminal 7G and the second terminal 7S of the chip component 7 are arranged so as to be arranged in the second direction Dy will be described.
  • the first terminal 7G of the chip component 7 is arranged at a position overlapping the connection portion 6G of the reference potential terminal 106G. Further, the second terminal 7S of the chip component 7 is arranged adjacent to the support portion 5S of the signal terminal 106S and the second direction Dy. That is, in the second direction Dy, the second terminal 7S is arranged between the support portion 5S of the signal terminal 106S and the first terminal 7G.
  • the first terminal 7G of the chip component 7 is arranged at a position closer to the reference potential terminal 106G than the second terminal 7S, and the second terminal 7S of the chip component 7 is located. Is arranged at a position closer to the signal terminal 106S than the first terminal 7G. As a result, the wiring pattern for connecting the signal terminal 106S and the second terminal 7S of the chip component 7 can be shortened.
  • FIG. 16 is a cross-sectional view showing a module component according to the sixth modification.
  • FIG. 17 is a plan view showing a module component according to the sixth modification.
  • the sixth modification unlike the second embodiment and the fifth modification, the configuration in which the chip component 7 is arranged at a position overlapping the connection portion 6S of the signal terminal 106S will be described.
  • the chip component 7 is arranged between the substrate 101 and the connection portion 6S of the signal terminal 106S. Further, the chip component 7 is arranged between the end portion 101e of the substrate 101 and the support portion 5S of the signal terminal 106S in the first direction Dx.
  • the first terminal 7G of the chip component 7 is provided at a position closer to the end 101e of the substrate 101 than the second terminal 7S.
  • the distance L4 between the first terminal 7G and the end portion 101e of the substrate 101 in the first direction Dx is shorter than the distance L1 and the distance L2.
  • the second terminal 7S is arranged between the first surface 5aS of the support portion 5S of the signal terminal 106S and the first terminal 7G.
  • the first terminal 7G of the chip component 7 is arranged adjacent to the reference potential terminal 106G in the second direction Dy, and the second terminal of the chip component 7 is arranged.
  • the 7S is arranged adjacent to the signal terminal 106S in the first direction Dx.
  • FIG. 18 is a graph showing the relationship between the plate thickness of the terminal and the S parameter S21 according to the embodiment.
  • FIG. 19 is a graph showing the relationship between the plate thickness of the terminal and the S parameter S22 according to the embodiment. 18 and 19 show simulation results of S-parameters S21 and S22 when the frequency Freq of the signal propagating through the terminal 106 is changed to 7.1 GHz, 15.1 GHz, and 28.1 GHz.
  • the vertical axis of the graph shown in FIG. 18 is the S parameter S21, which indicates the passage characteristic.
  • the horizontal axis of the graph shown in FIG. 18 indicates the plate thickness of the terminal 106, more specifically, the plate thickness of the support portion 5 and the plate thickness of the connection portion 6.
  • the vertical axis of the graph shown in FIG. 19 is the S parameter S22, which indicates the reflection characteristic.
  • the horizontal axis of the graph shown in FIG. 19 indicates the plate thickness of the terminal 106.
  • the change in the S parameter S21 is small.
  • the frequencies Freq are 7.1 GHz and 15.1 GHz
  • the return loss can be suppressed in the range of the plate thickness of 50 ⁇ m or more and 300 ⁇ m or less.
  • the frequency Freq is 28.1 GHz
  • the return loss can be suppressed in the range of the plate thickness of 100 ⁇ m or more and 350 ⁇ m or less.
  • FIG. 20 is a cross-sectional view showing the antenna module according to the third embodiment.
  • the configuration of the antenna module 100I having the antenna element 8 and the RFIC 110 will be described.
  • the plurality of antenna elements 8 are provided on the substrate 101.
  • the substrate 101 provided with the plurality of antenna elements 8 functions as, for example, an antenna array.
  • the semiconductor substrate 104 constitutes an RFIC (Radio Frequency Integrated Circuit) 110. That is, the RFIC 110 is provided on the first main surface 101a of the substrate 101.
  • the plurality of antenna elements 8 are electrically connected to the semiconductor substrate 104 (RFIC 110) via a transmission line 81 provided on the substrate 101.
  • the plurality of terminals 106 are electrically connected to the semiconductor substrate 104 (RFIC 110) via a wiring pattern provided on the substrate 101.
  • FIG. 21 is a block diagram showing a configuration of a communication device including the antenna module according to the third embodiment.
  • the communication device 10 is, for example, a mobile terminal such as a mobile phone, a smartphone or a tablet terminal, a personal computer having a communication function, or the like.
  • the communication device 10 may be backhaul communication for communication between base stations and communication between the base station and the core network.
  • the communication device 10 includes an antenna module 100I and a baseband IC200 (hereinafter referred to as BBIC (Baseband Integrated Circuit)).
  • the antenna module 100I includes an RFIC 110, which is an example of a power feeding circuit, and a substrate 101 (antenna array).
  • the BBIC 200 constitutes a baseband signal processing circuit. The BBIC 200 supplies the baseband signal to the antenna module 100I.
  • the communication device 10 up-converts the signal transmitted from the BBIC 200 to the antenna module 100I into a high-frequency signal and radiates it from the plurality of antenna elements 8. Further, the communication device 10 down-converts the high frequency signals received by the plurality of antenna elements 8 and processes the signals with the BBIC 200.
  • FIG. 21 for the sake of simplicity, only the configuration corresponding to the four antenna elements 8 among the plurality of antenna elements 8 is shown, and the configuration corresponding to the other antenna elements 8 having the same configuration is shown. Omit. Further, in the present embodiment, the case where the antenna element 8 is a patch antenna having a rectangular flat plate shape will be described as an example.
  • the RFIC 110 includes switches 111A, 111B, 111C, 111D, 113A, 113B, 113C, 113D, 117, power amplifiers 112AT, 112BT, 112CT, 112DT, low noise amplifiers 112AR, 112BR, 112CR, 112DR, and attenuators 114A, 114B. , 114C, 114D, digital phase shifters 115A, 115B, 115C, 115D, a signal synthesizer / demultiplexer 116, a mixer 118, and an amplifier circuit 119.
  • the switches 111A, 111B, 111C, 111D, 113A, 113B, 113C, 113D are switched to the power amplifiers 112AT, 112BT, 112CT, 112DT side. Further, the switch 117 is connected to the transmitting side amplifier of the amplifier circuit 119.
  • the signal transmitted from the BBIC 200 is amplified by the amplifier circuit 119 and up-converted by the mixer 118.
  • the transmitted signal which is an up-converted high-frequency signal, is demultiplexed by the signal synthesizer / demultiplexer 116, passes through four signal paths, and is fed to different antenna elements 8.
  • the directivity of the antenna array can be adjusted by individually adjusting the phase values of the digital phase shifters 115A, 115B, 115C, and 115D arranged in each signal path.
  • the switches 111A, 111B, 111C, 111D, 113A, 113B, 113C, 113D are switched to the low noise amplifier 112AR, 112BR, 112CR, 112DR side. Further, the switch 117 is connected to the receiving side amplifier of the amplifier circuit 119.
  • the received signal which is a high-frequency signal received by each antenna element 8, passes through four different signal paths and is combined by the signal synthesizer / demultiplexer 116.
  • the combined received signal is down-converted by the mixer 118, amplified by the amplifier circuit 119, and transmitted to the BBIC 200.
  • the RFIC 110 further has a scanning control circuit 130.
  • the scanning control circuit 130 is a circuit that controls the beam direction at the time of transmission and the beam direction at the time of reception.
  • the scanning control circuit 130 includes a beam direction control circuit 131 and a phase control circuit 132.
  • the beam direction control circuit 131 outputs a control signal based on the beam direction at the time of transmission or the beam direction at the time of reception to the phase control circuit 132.
  • the phase control circuit 132 calculates the phase of the signal propagating through each antenna element 8 based on the control signal from the beam direction control circuit 131, and outputs the phase command value to the digital phase shifters 115A, 115B, 115C, 115D. To do.
  • the digital phase shifters 115A, 115B, 115C, 115D discretely change the phase of the signal propagating through each antenna element 8 based on the phase command value.
  • the RFIC 110 is formed as, for example, a one-chip integrated circuit component including the above circuit configuration.
  • the devices switch, power amplifier, low noise amplifier, attenuator, digital phase shifter
  • the scanning control circuit 130 is not limited to the configuration provided in the RFIC 110, and may be not included in the RFIC 110 and may be provided in the communication device 10.
  • the configuration of the third embodiment can be combined with the configurations of the first embodiment, the second embodiment and each modification described above.
  • Module mounting device Mother board 2a Mounting surface 2b Mounting electrode 2bG Reference potential electrode 2bS Signal electrode 2c End 3 Underfill resin layer 5 Support 5a 1st surface 5b 2nd surface 6 Connection part 6a Top surface 6b Bottom surface 6c End surface 7 Chip component 8 Antenna element 10 Communication device 100, 100A, 100B, 100C, 100D, 100E, 100F, 100G, 100H Module component 100I Antenna module 101 Board 101e End 104 Semiconductor board 105 Chip component 106 terminal 106G Reference potential terminal 106S Signal terminal 109 Metal film 110 RFIC 200 BBIC

Abstract

モジュール部品は、第１主面を有する基板と、基板の第１主面に設けられた半導体基板と、複数の端子と、樹脂層とを有するモジュール部品であって、複数の端子は、基準電位に電気的に接続される複数の基準電位端子と、基板の端部に沿った方向において、複数の基準電位端子のうちの少なくとも１つと隣り合って配置され、信号が供給される複数の信号端子と、を含み、基板の第１主面に垂直な方向からの平面視で、複数の基準電位端子のうちの少なくとも１つにおいて、接続部の端面と、基板の端部との間に支持部が配置され、平面視で、複数の信号端子のうちの少なくとも１つにおいて、支持部と、基板の端部との間に接続部の端面が配置される。

Description

モジュール部品、アンテナモジュール及び通信装置
　本発明は、モジュール部品、アンテナモジュール及び通信装置に関する。
　下記特許文献１には、配線基板と、配線基板の一方の主面に設けられた柱状の複数の端子及び半導体基板と、配線基板の他方の主面に設けられた複数の部品と、を有するモジュールが記載されている。端子がマザー基板の実装用電極に電気的に接続されることにより、モジュールはマザー基板の実装面に実装される。
特許第５７７３０８２号公報
　端子のマザー基板に接する部分の面積を大きくすることで、モジュールをマザー基板に実装する際に安定した接合強度が得られる。一方で、柱状の端子の径を大きくすると、端子のインピーダンスが低下し、モジュールの特性が低下する可能性がある。
　本発明は、端子の接合強度を確保しつつ、電気的な特性の低下を抑制することが可能なモジュール部品、アンテナモジュール及び通信装置を提供することを目的とする。
　本発明の一側面のモジュール部品は、第１主面を有する基板と、前記基板の前記第１主面に設けられた半導体基板と、複数の端子と、樹脂層と、を有するモジュール部品であって、前記複数の端子のそれぞれは、前記第１主面に垂直な方向に延在する第１面と、前記第１面と対向する第２面とを有し、一端側が前記第１主面に接続される支持部と、前記支持部の他端側の前記第１面に一体に設けられ、前記第１面に垂直な方向に延在する接続部と、を含み、前記樹脂層は、前記半導体基板の少なくとも側面を覆うとともに、前記支持部及び前記接続部の延在方向の端面を覆い、前記複数の端子は、基準電位に電気的に接続される複数の基準電位端子と、前記基板の端部に沿った方向において、前記複数の基準電位端子のうちの少なくとも１つと隣り合って配置され、信号が供給される複数の信号端子と、を含み、前記基板の前記第１主面に垂直な方向からの平面視で、前記複数の基準電位端子のうちの少なくとも１つにおいて、前記接続部の端面と、前記基板の端部との間に前記支持部が配置され、前記平面視で、前記複数の信号端子のうちの少なくとも１つにおいて、前記支持部と、前記基板の端部との間に前記接続部の端面が配置される。
　本発明の一側面のアンテナモジュールは、上記のモジュール部品と、前記基板に設けられた複数のアンテナ素子と、前記基板の前記第１主面に設けられたＲＦＩＣと、を有する。
　本発明の一側面の通信装置は、上記のアンテナモジュールと、前記アンテナモジュールにベースバンド信号を供給するベースバンドＩＣと、を有する。
　本発明によれば、端子の接合強度を確保しつつ、電気的な特性の低下を抑制することが可能である。
図１は、第１実施形態に係るモジュール部品を備えるモジュール搭載装置を示す図である。 図２は、第１実施形態に係る端子を示す斜視図である。 図３は、図２のＩＩＩ－ＩＩＩ’断面図である。 図４は、第１実施形態に係る端子を示す平面図である。 図５は、第１実施形態に係る複数の基準電位端子及び複数の信号端子を示す斜視図である。 図６は、図５のＶＩ－ＶＩ’断面図である。 図７は、第１実施形態に係る複数の基準電位端子及び複数の信号端子を示す平面図である。 図８は、第１変形例に係る複数の基準電位端子及び複数の信号端子を示す平面図である。 図９は、第２変形例に係る複数の基準電位端子及び複数の信号端子を示す平面図である。 図１０は、第３変形例に係る端子を示す斜視図である。 図１１は、第３変形例に係る端子を示す平面図である。 図１２は、第４変形例に係る端子を示す斜視図である。 図１３は、第４変形例に係る端子を示す平面図である。 図１４は、第２実施形態に係るモジュール部品を示す断面図である。 図１５は、第５変形例に係るモジュール部品を示す平面図である。 図１６は、第６変形例に係るモジュール部品を示す断面図である。 図１７は、第６変形例に係るモジュール部品を示す平面図である。 図１８は、実施例に係る端子の板厚とＳパラメータＳ２１との関係を示すグラフである。 図１９は、実施例に係る端子の板厚とＳパラメータＳ２２との関係を示すグラフである。 図２０は、第３実施形態に係るアンテナモジュールを示す断面図である。 図２１は、第３実施形態に係るアンテナモジュールを備える通信装置の構成を示すブロック図である。
　以下に、本発明のモジュール部品、アンテナモジュール及び通信装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２の実施の形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
（第１実施形態）
　図１は、第１実施形態に係るモジュール部品を備えるモジュール搭載装置を示す図である。モジュール搭載装置１は、例えば、携帯電話、スマートフォンあるいはタブレット端末などの携帯端末や、通信機能を備えたパーソナルコンピュータなどに搭載される。
　図１に示すように、モジュール搭載装置１は、マザー基板２と、モジュール部品１００と、アンダーフィル樹脂層３と、を有する。モジュール部品１００は、マザー基板２の実装面２ａに実装される。アンダーフィル樹脂層３は、マザー基板２とモジュール部品１００との接続部を保護するために設けられる。
　より具体的には、マザー基板２は、実装用電極２ｂ（接地用の基準電位電極２ｂＧ及び信号供給用の信号電極２ｂＳ（図５参照）を含む）及びこれらに接続される配線パターンが設けられている。配線パターンは、マザー基板２の実装面２ａに形成された実装用電極２ｂにビア導体（図示省略）等を介して接続されている。また、マザー基板２は、ガラスエポキシ樹脂や液晶ポリマー等の樹脂材料や、セラミック材料などの一般的な基板形成用の材料により形成される。また、配線パターン及びビア導体は、銀（Ａｇ）や銅（Ｃｕ）、金（Ａｕ）等の導電材料により形成される。配線パターンがビア導体等で接続されることにより各種の電気回路がマザー基板２内に形成されていてもよい。
　モジュール部品１００は、基板１０１と、半導体基板１０４と、複数のチップ部品１０５と、複数の端子１０６と、第１樹脂層１０７と、第２樹脂層１０８と、を有する。基板１０１は、第１主面１０１ａと、第２主面１０１ｂとを有する。第１主面１０１ａ及び第２主面１０１ｂには、部品等を実装するための複数の実装用電極１０１ｃが設けられる。また、基板１０１には、各部品及び複数の端子１０６を電気的に接続する配線パターン及びビア導体が設けられる。配線パターン及びビア導体は、ＡｇやＣｕ、Ａｕ等の導電材料により形成される。
　基板１０１は、例えばセラミックス多層基板が用いられる。セラミックス多層基板としては、例えば低温同時焼成セラミックス多層基板（ＬＴＣＣ（Low　Temperature　Co-fired　Ceramics）多層基板）が用いられる。なお、基板１０１は、エポキシ、ポリイミドなどの樹脂から構成される樹脂層を複数積層して形成された多層樹脂基板であってもよい。また、基板１０１は、低い誘電率を有する液晶ポリマー（Liquid　Crystal　Polymer：ＬＣＰ）から構成される樹脂層を複数積層して形成された多層樹脂基板でもよく、フッ素系樹脂から構成される樹脂層を複数積層して形成された多層樹脂基板でもよく、ＬＴＣＣよりも高温で焼結されるセラミックス多層基板でもよい。
　半導体基板１０４、複数の端子１０６及び樹脂層（第１樹脂層１０７及びアンダーフィル樹脂層３）は、基板１０１の第１主面１０１ａに設けられる。半導体基板１０４及び複数の端子１０６は、第１主面１０１ａに設けられた実装用電極１０１ｃにはんだＨにより接続される。半導体基板１０４は、基板１０１の第１主面１０１ａに対向する表面に所定の電気回路が形成されることにより、ＲＦ信号やベースバンド信号を処理するシステムＩＣを構成する。また、半導体基板１０４は、Ｓｉ等の半導体ウェハが切り出されたベアチップ構造やウェハレベル－チップサイズパッケージ（ＷＬ－ＣＳＰ）構造を有する。半導体基板１０４は、基板１０１の第１主面１０１ａにフェイスダウン実装されている。
　複数の端子１０６の裏面には、それぞれ金属膜１０９が設けられる。金属膜１０９は、マザー基板２に設けられた実装用電極２ｂに、はんだＨにより接続される。これにより、モジュール部品１００は、マザー基板２の実装面２ａに実装される。なお、複数の端子１０６の詳細な構成は後述する。
　第１樹脂層１０７は、半導体基板１０４の少なくとも側面及び裏面と、複数の端子１０６の側面を覆う。アンダーフィル樹脂層３は、マザー基板２の実装面２ａに実装されたモジュール部品１００とマザー基板２との間の隙間に、例えばエポキシ樹脂が充填されることにより形成されている。
　複数のチップ部品１０５は、第２主面１０１ｂに設けられた実装用電極１０１ｃにはんだＨにより接続される。複数のチップ部品１０５は、チップコンデンサ、チップインダクタ、チップ抵抗、ＩＣ（Integrated　Circuit）等を含む。第２樹脂層１０８は、複数のチップ部品１０５を覆って第２主面１０１ｂに設けられる。第２樹脂層１０８は、エポキシ樹脂等のモールド用の樹脂である。
　次に、端子１０６の詳細な構成について説明する。図２は、第１実施形態に係る端子を示す斜視図である。図３は、図２のＩＩＩ－ＩＩＩ’断面図である。図４は、第１実施形態に係る端子を示す平面図である。なお、図２は、端子１０６よりも上側の基板１０１等の構成要素を省略して模式的に示している。なお、図４では、図面を見やすくするために、基板１０１を二点鎖線で示す。また、図２から図４では１つの端子１０６を示しているが、複数の端子１０６は、基板１０１の端部１０１ｅに沿って配列されている。
　図２及び図３に示すように、端子１０６は、支持部５と、接続部６と、を含む。支持部５は、第１面５ａと、第１面５ａと反対側の第２面５ｂとを有する板状の部材である。支持部５は、第３方向Ｄｚに延在し、一端側の上面５ｃが基板１０１の第１主面１０１ａに接続される。
　ここで、第１方向Ｄｘ及び第２方向Ｄｙは、基板１０１の第１主面１０１ａに平行な方向である。例えば第１方向Ｄｘは、基板１０１の端部１０１ｅに垂直な方向である。第２方向Ｄｙは、第１方向Ｄｘと直交し、基板１０１の端部１０１ｅに沿った方向である。第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向である。つまり、第３方向Ｄｚは、基板１０１の第１主面１０１ａに垂直な方向である。
　支持部５の第１面５ａ及び第２面５ｂは、第３方向Ｄｚに延在し、基板１０１の端部１０１ｅの延在方向（又はマザー基板２の端部２ｃの延在方向）に平行に設けられる。第１方向Ｄｘにおいて、支持部５の第２面５ｂは、第１面５ａよりも基板１０１の端部１０１ｅに近い位置に配置される。
　接続部６は、上面６ａ及び下面６ｂを有する板状の部材である。接続部６は、支持部５の他端側の第１面５ａに一体に設けられ、第１面５ａに垂直な方向に延在する。接続部６の下面６ｂは、マザー基板２の実装用電極２ｂに接続される。接続部６の上面６ａ及び下面６ｂは、基板１０１の第１主面１０１ａに平行に設けられる。第１方向Ｄｘにおいて、接続部６は、支持部５の第２面５ｂよりも基板１０１の端部１０１ｅから離れた位置に配置される。ただし、端子１０６の基板１０１の端部１０１ｅに対する向き、すなわち、支持部５と接続部６との位置関係は、逆であってもよい。
　支持部５の厚さ（第１方向Ｄｘの幅）は、接続部６の厚さ（第３方向Ｄｚの幅）と実質的に等しい。端子１０６の支持部５及び接続部６は、例えば、ＡｇやＣｕ、Ａｕ等の導電材料からなる１つの板状部材を用いて、プレス加工、折り曲げ加工等を行うことで一体に形成できる。ただし、端子１０６の形成方法は、これに限定されない。例えば、支持部５と接続部６とが別部材として形成されてもよい。
　図３に示すように、端子１０６は、第１樹脂層１０７により覆われる。第１樹脂層１０７は、支持部５の第１面５ａ、第２面５ｂ及び接続部６の上面６ａ及び端面６ｃを覆う。端面６ｃは、上面６ａと下面６ｂとの間の面であり、第３方向Ｄｚに平行に設けられる。アンダーフィル樹脂層３は、マザー基板２の実装面２ａと第１樹脂層１０７との間に設けられる。アンダーフィル樹脂層３の上面の高さ位置は、接続部６の下面６ｂの高さ位置と一致する。
　第１樹脂層１０７及びアンダーフィル樹脂層３を設けることにより、半導体基板１０４及び端子１０６を保護するとともに、端子１０６と基板１０１との接合強度を高めることができる。
　図４に示すように、支持部５及び接続部６は、いずれも平面視で矩形状を有する。なお、平面視とは、第３方向Ｄｚから見たときの配置関係を示す。支持部５の第２方向Ｄｙの幅は、第１方向Ｄｘの幅（厚さ）よりも長い。接続部６の第２方向Ｄｙの幅は、支持部５の第２方向Ｄｙの幅と等しい。接続部６は、一定の幅を有して第１方向Ｄｘに延在する。つまり、接続部６の、支持部５に一体に設けられる部分の第２方向Ｄｙの幅は、端面６ｃの第２方向Ｄｙの幅と等しい。また、接続部６の第１方向Ｄｘの幅は、支持部５の第１方向Ｄｘの幅よりも長い。つまり、接続部６の下面６ｂの面積は、支持部５の断面積よりも大きい。なお、本実施形態において、接続部６の第１方向Ｄｘの幅は、支持部５の第１面５ａから接続部６の端面６ｃまでの長さである。
　なお、端子１０６の支持部５及び接続部６の形状、寸法は、あくまで一例であり、適宜変更してもよい。例えば、接続部６の第２方向Ｄｙの幅は、支持部５の第２方向Ｄｙの幅と異なっていてもよい。また、接続部６の第３方向Ｄｚの幅（厚さ）は、支持部５の第１方向Ｄｘの幅（厚さ）と異なっていてもよい。支持部５と接続部６との接続部分は、断面形状で、屈曲する場合に限定されず、支持部５と接続部６とが湾曲して接続されていてもよい。
　以上説明したように、本実施形態のモジュール部品１００は、第１主面１０１ａを有する基板１０１と、基板１０１の第１主面１０１ａに設けられた半導体基板１０４、複数の端子１０６及び樹脂層（第１樹脂層１０７及びアンダーフィル樹脂層３）を有する。複数の端子１０６は、支持部５と接続部６とを有する。支持部５は、第１主面１０１ａに垂直な方向に延在する第１面５ａと、第１面５ａと反対側の第２面５ｂとを有し、一端側が第１主面１０１ａに接続される。接続部６は、支持部５の他端側の第１面５ａに一体に設けられ、第１面５ａに垂直な方向に延在する。樹脂層は、半導体基板１０４の少なくとも側面を覆うとともに、支持部５及び接続部６の延在方向の端面６ｃを覆う。
　これによれば、接続部６の下面６ｂの面積は、支持部５の断面積よりも十分に大きいので、端子１０６とマザー基板２の実装用電極２ｂとの接合強度を確保することができる。また、接続部６の下面６ｂの面積と同じ断面積を有する柱状の端子を設けた場合に比べて、端子１０６は、支持部５の断面積の増大を抑制できる。このため、モジュール部品１００は、端子１０６のインピーダンスの低下を抑制できる。したがって、本実施形態のモジュール部品１００は、端子１０６の接合強度を確保しつつ、電気的な特性の低下を抑制することが可能である。
　図５は、第１実施形態に係る複数の基準電位端子及び複数の信号端子を示す斜視図である。図６は、図５のＶＩ－ＶＩ’断面図である。図７は、第１実施形態に係る複数の基準電位端子及び複数の信号端子を示す平面図である。なお、図５では、図面を見やすくするために、樹脂層（第１樹脂層１０７及びアンダーフィル樹脂層３）を二点鎖線で示す。
　以下の説明では、図５から図７を参照して、端子１０６が、基準電位端子１０６Ｇと、信号端子１０６Ｓとを含む構成について説明する。図５に示すように、基準電位端子１０６Ｇ及び信号端子１０６Ｓは、第１実施形態の端子１０６と同様の構成であり、それぞれ、支持部５Ｇ、５Ｓ及び接続部６Ｇ、６Ｓを有する。支持部５Ｇ、５Ｓ及び接続部６Ｇ、６Ｓについて、上述した構成と重複する説明は省略する。
　複数の基準電位端子１０６Ｇの接続部６Ｇは、マザー基板２の基準電位電極２ｂＧに接続され、基準電位に電気的に接続される。また、複数の基準電位端子１０６Ｇの支持部５Ｇは、基板１０１の基準電位電極１０１ｃＧ（図６参照）に接続される。基準電位は、例えばグランド電位である。ただし、基準電位はグランド電位に限定されない。
　複数の信号端子１０６Ｓの接続部６Ｓは、マザー基板２の信号電極２ｂＳに接続され、信号が供給される。また、複数の信号端子１０６Ｓの支持部５Ｓは、基板１０１の信号電極１０１ｃＳ（図６参照）に接続される。信号は、マザー基板２から、半導体基板１０４及びチップ部品１０５に供給される信号及び半導体基板１０４及びチップ部品１０５から、マザー基板２に出力される信号の少なくとも一つを含む。
　図６及び図７に示すように、基準電位端子１０６Ｇと信号端子１０６Ｓとは、接続部６Ｇ、６Ｓの延在方向が逆向きになるように配置される。具体的には、複数の基準電位端子１０６Ｇの支持部５Ｇの第２面５ｂＧは、第１面５ａＧよりも基板１０１の端部１０１ｅ側に配置される。基準電位端子１０６Ｇの接続部６Ｇの端面６ｃＧと、基板１０１の端部１０１ｅとの間に基準電位端子１０６Ｇの支持部５Ｇが配置される。
　また、複数の信号端子１０６Ｓの支持部５Ｓの第１面５ａＳは、第２面５ｂＳよりも基板１０１の端部１０１ｅ側に配置される。平面視で、信号端子１０６Ｓの支持部５Ｓと、基板１０１の端部１０１ｅとの間に信号端子１０６Ｓの接続部６Ｓの端面６ｃＳが配置される。
　基準電位端子１０６Ｇ及び信号端子１０６Ｓは、第２方向Ｄｙから見たときに、基準電位端子１０６Ｇの支持部５Ｇと、信号端子１０６Ｓの支持部５Ｓとが異なる位置に配置される。信号端子１０６Ｓの支持部５Ｓは、基準電位端子１０６Ｇの支持部５Ｇよりも基板１０１の端部１０１ｅから離れた位置に設けられる。
　図７に示すように、平面視で、基準電位端子１０６Ｇの支持部５Ｇの第２面５ｂＧと、基板１０１の端部１０１ｅとの間の、第１方向Ｄｘでの距離Ｌ１は、信号端子１０６Ｓの接続部６Ｓの延在方向の端面６ｃＳと、基板１０１の端部１０１ｅとの間の、第１方向Ｄｘでの距離Ｌ１と等しい。また、距離Ｌ１は、信号端子１０６Ｓの、支持部５Ｓの第１面５ａＳと、基板１０１の端部１０１ｅとの間の、第１方向Ｄｘでの距離Ｌ２よりも短い。
　以上のような構成により、基準電位端子１０６Ｇにより、外部からのノイズに対するシールド効果を高めることができる。したがって、モジュール部品１００Ａは、信号端子１０６Ｓを伝播する信号のＳＮ比を向上させることができる。
　また、第２方向Ｄｙにおいて、信号端子１０６Ｓは基準電位端子１０６Ｇと隣り合って配置される。より具体的には、第２方向Ｄｙにおいて、基準電位端子１０６Ｇと信号端子１０６Ｓとが１つずつ交互に配置される。つまり、第２方向Ｄｙに並ぶ２つの信号端子１０６Ｓの間に、基準電位端子１０６Ｇが配置される。これにより、信号端子１０６Ｓ間の信号の干渉を抑制できる。
　また、第２方向Ｄｙに配列される複数の基準電位端子１０６Ｇは、それぞれ支持部５Ｇと、基板１０１の端部１０１ｅとの間に距離Ｌ１を有する。また、第２方向Ｄｙに配列される複数の信号端子１０６Ｓは、それぞれ支持部５Ｓと基板１０１の端部１０１ｅとの間に距離Ｌ２を有する。このため、複数の基準電位端子１０６Ｇ及び複数の信号端子１０６Ｓを基板１０１に実装する際に、複数の基準電位端子１０６Ｇ及び複数の信号端子１０６Ｓの安定性を高めることができる。
（第１変形例）
　図８は、第１変形例に係る複数の基準電位端子及び複数の信号端子を示す平面図である。なお、以下の説明では、上述した実施形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。第１変形例では、上記第１実施形態とは異なり、基板１０１の端部１０１ｅに沿って、隣り合う複数の基準電位端子１０６Ｇと、隣り合う複数の信号端子１０６Ｓとが、交互に配置される構成について説明する。
　図８に示すように、２つの基準電位端子１０６Ｇが第２方向Ｄｙに隣り合って配置される。また、２つの信号端子１０６Ｓが第２方向Ｄｙに隣り合って配置される。２つの基準電位端子１０６Ｇと、２つの信号端子１０６Ｓとが、第２方向Ｄｙに交互に配置される。言い換えると、第２方向Ｄｙにおいて、２つの基準電位端子１０６Ｇの間に２つの信号端子１０６Ｓが並んで配置される。
　第１変形例のモジュール部品１００Ｂでは、複数の信号端子１０６Ｓに差動信号、すなわち位相が互いに反転された信号が供給される。この場合、同位相の信号が隣り合う２つの信号端子１０６Ｓに供給されることで、２つの信号端子１０６Ｓに接続された配線間の寄生容量の増大を抑制できる。
　なお、図８に示す例に限定されず、３つ以上の基準電位端子１０６Ｇ及び３つ以上の信号端子１０６Ｓが第２方向Ｄｙに隣り合って配置されてもよい。また、隣り合う基準電位端子１０６Ｇの数と、隣り合う信号端子１０６Ｓの数が異なっていてもよい。例えば、第２方向Ｄｙにおいて、隣り合う２つの信号端子１０６Ｓと、隣り合う２つの信号端子１０６Ｓとの間に、１つの基準電位端子１０６Ｇが配置されていてもよい。
（第２変形例）
　図９は、第２変形例に係る複数の基準電位端子及び複数の信号端子を示す平面図である。第２変形例では、上記第１実施形態及び第１変形例とは異なり、信号端子１０６Ｓが基準電位端子１０６Ｇよりも基板１０１の端部１０１ｅから離れた位置に設けられる構成について説明する。
　図９に示すように、平面視で、基準電位端子１０６Ｇの支持部５Ｇの第２面５ｂＧと、基板１０１の端部１０１ｅとの間の、第１方向Ｄｘでの距離Ｌ１は、信号端子１０６Ｓの支持部５Ｓの第１面５ａＳと、基板１０１の端部１０１ｅとの間の、第１方向Ｄｘでの距離Ｌ２よりも短い。かつ、基準電位端子１０６Ｇの接続部６Ｇの延在方向の端面６ｃＧと、基板１０１の端部１０１ｅとの間の、第１方向Ｄｘでの距離Ｌ３は、距離Ｌ２よりも短い。
　これによれば、第２変形例のモジュール部品１００Ｃは、複数の基準電位端子１０６Ｇが信号端子１０６Ｓよりも基板１０１の端部１０１ｅ側に設けられるので、第１実施形態に比べてシールド効果を向上させることができる。
　なお、第２変形例の構成は、第１変形例の構成と組み合わせることができる。
（第３変形例）
　図１０は、第３変形例に係る端子を示す斜視図である。図１１は、第３変形例に係る端子を示す平面図である。第３変形例では、上記第１実施形態、第１変形例及び第２変形例とは異なり、マザー基板２の実装用電極２ｂの、第２方向Ｄｙでの幅が、端子１０６Ａの支持部５Ａの、第２方向Ｄｙでの幅よりも小さい構成について説明する。
　図１０に示すように、接続部６Ａは平面視で台形状を有する。接続部６Ａは、支持部５Ａの幅と、実装用電極２ｂの幅との整合を取るように、台形状に設けられる。すなわち、図１１に示すように、平面視で、接続部６Ａの側面は、第１方向Ｄｘに対して傾斜している。接続部６Ａの、支持部５Ａの第１面５ａＡと一体に接続される部分の第１幅Ｗ１は、接続部６Ａの延在方向の端面６ｃＡの第２幅Ｗ２よりも大きい。第２幅Ｗ２は、実装用電極２ｂの、第２方向Ｄｙでの幅と同程度である。
　これによれば、第３変形例のモジュール部品１００Ｄでは、マザー基板２の実装用電極２ｂの幅が、支持部５Ａの幅と異なる場合であっても、端子１０６Ａを良好に実装用電極２ｂに接続することができる。また、モジュール部品１００Ｄは、支持部５Ａ及び接続部６Ａの第２方向Ｄｙでの幅を、実装用電極２ｂの第２方向Ｄｙでの幅と同じ幅で形成した構成に比べて、支持部５Ａの幅を大きくすることができる。したがって、モジュール部品１００Ｄは、端子１０６Ａのインピーダンスの増大を抑制するとともに、端子１０６Ａの接合強度を確保することができる。
　なお、第３変形例の構成は、上述した第１変形例及び第２変形例の構成と組み合わせることができる。
（第４変形例）
　図１２は、第４変形例に係る端子を示す斜視図である。図１３は、第４変形例に係る端子を示す平面図である。第４変形例では、上記第１実施形態及び第１変形例から第３変形例とは異なり、マザー基板２の実装用電極２ｂの、第２方向Ｄｙでの幅が、端子１０６Ｂの支持部５Ｂの、第２方向Ｄｙでの幅よりも大きい構成について説明する。
　図１２に示すように、接続部６Ｂは平面視で台形状を有する。接続部６Ｂは、支持部５Ｂの幅と、実装用電極２ｂの幅との整合を取るように、台形状に設けられる。接続部６Ｂは、上述した第３変形例とは逆向きの台形状を有する。すなわち、図１３に示すように、平面視で、接続部６Ｂの、支持部５Ｂの第１面５ａＢと一体に接続される部分の第１幅Ｗ３は、接続部６Ｂの延在方向の端面６ｃＢの第２幅Ｗ４よりも小さい。第２幅Ｗ４は、実装用電極２ｂの、第２方向Ｄｙでの幅と同程度である。
　これによれば、第４変形例のモジュール部品１００Ｅでは、マザー基板２の実装用電極２ｂの幅が、支持部５Ｂの幅と異なる場合であっても、端子１０６Ｂを良好に実装用電極２ｂに接続することができる。また、モジュール部品１００Ｅは、支持部５Ｂ及び接続部６Ｂの第２方向Ｄｙでの幅を、実装用電極２ｂの第２方向Ｄｙでの幅と同じ幅で形成した構成に比べて、支持部５Ｂの幅を小さくすることができる。したがって、モジュール部品１００Ｅは、端子１０６Ｂのインピーダンスの低下を抑制するとともに、端子１０６Ｂの接合強度を確保することができる。
　なお、第４変形例の構成は、上述した第１変形例及び第２変形例の構成と組み合わせることができる。また、マザー基板２の複数の実装用電極２ｂが、それぞれ異なる幅を有する場合に、第４変形例の端子１０６Ｂ、第３変形例の端子１０６Ａ及び第１実施形態の端子１０６のうち、２つ以上の端子を組み合わせてもよい。
（第２実施形態）
　図１４は、第２実施形態に係るモジュール部品を示す断面図である。第２実施形態では、上記第１実施形態及び第１変形例から第４変形例とは異なり、基板１０１の第１主面１０１ａにチップ部品７が実装されている構成について説明する。
　チップ部品７は、チップコンデンサ、チップインダクタ、チップ抵抗、ＩＣ等を含む。チップ部品７は、基準電位に電気的に接続される第１端子７Ｇと、信号が供給される第２端子７Ｓとを含む。チップ部品７の少なくとも一部は、第３方向Ｄｚにおいて、基板１０１と基準電位端子１０６Ｇの接続部６Ｇとの間に配置される。また、チップ部品７は、第１端子７Ｇと第２端子７Ｓとが第１方向Ｄｘに並ぶように配置される。第１方向Ｄｘにおいて、チップ部品７の第１端子７Ｇは、基準電位端子１０６Ｇの支持部５Ｇの第１面５ａＧと、チップ部品７の第２端子７Ｓとの間に配置される。
　このように、第２実施形態のモジュール部品１００Ｆでは、チップ部品７が信号端子１０６Ｓよりも基準電位端子１０６Ｇに近い位置に配置され、かつ、チップ部品７の第１端子７Ｇは、第２端子７Ｓよりも基準電位端子１０６Ｇに近い位置に配置される。これにより、チップ部品７の第１端子７Ｇに確実に基準電位を供給することができる。また、基準電位端子１０６Ｇとチップ部品７の第１端子７Ｇとを接続するための配線パターンを短くすることができる。
（第５変形例）
　図１５は、第５変形例に係るモジュール部品を示す平面図である。第５変形例では、上記第２実施形態とは異なり、チップ部品７の第１端子７Ｇと第２端子７Ｓとが第２方向Ｄｙに並ぶように配置される構成について説明する。
　図１５に示すように、平面視で、チップ部品７の第１端子７Ｇは、基準電位端子１０６Ｇの接続部６Ｇと重なる位置に配置される。また、チップ部品７の第２端子７Ｓは、信号端子１０６Ｓの支持部５Ｓと第２方向Ｄｙに隣り合って配置される。つまり、第２方向Ｄｙで、第２端子７Ｓは、信号端子１０６Ｓの支持部５Ｓと第１端子７Ｇとの間に配置される。
　このように、第５変形例のモジュール部品１００Ｇでは、チップ部品７の第１端子７Ｇは、第２端子７Ｓより基準電位端子１０６Ｇに近い位置に配置され、かつ、チップ部品７の第２端子７Ｓが、第１端子７Ｇより信号端子１０６Ｓに近い位置に配置される。これにより、信号端子１０６Ｓとチップ部品７の第２端子７Ｓとを接続するための配線パターンを短くすることができる。
（第６変形例）
　図１６は、第６変形例に係るモジュール部品を示す断面図である。図１７は、第６変形例に係るモジュール部品を示す平面図である。第６変形例では、上記第２実施形態及び第５変形例とは異なり、チップ部品７が信号端子１０６Ｓの接続部６Ｓと重なる位置に配置される構成について説明する。
　図１６に示すように、第３方向Ｄｚにおいて、チップ部品７の少なくとも一部は、基板１０１と信号端子１０６Ｓの接続部６Ｓとの間に配置される。また、チップ部品７は、第１方向Ｄｘにおいて、基板１０１の端部１０１ｅと、信号端子１０６Ｓの支持部５Ｓとの間に配置される。
　図１７に示すように、チップ部品７の第１端子７Ｇは、第２端子７Ｓよりも基板１０１の端部１０１ｅに近い位置に設けられる。第１端子７Ｇと、基板１０１の端部１０１ｅとの間の、第１方向Ｄｘでの距離Ｌ４は、距離Ｌ１及び距離Ｌ２よりも短い。また、第２端子７Ｓは、信号端子１０６Ｓの支持部５Ｓの第１面５ａＳと第１端子７Ｇとの間に配置される。
　このような構成により、第６変形例のモジュール部品１００Ｈでは、チップ部品７の第１端子７Ｇが基準電位端子１０６Ｇと第２方向Ｄｙに隣り合って配置され、かつ、チップ部品７の第２端子７Ｓが、信号端子１０６Ｓと第１方向Ｄｘに隣り合って配置される。
　なお、第２実施形態、第５変形例及び第６変形例の構成は、上述した第１実施形態の第１変形例から第４変形例の構成と組み合わせることができる。
（実施例）
　図１８は、実施例に係る端子の板厚とＳパラメータＳ２１との関係を示すグラフである。図１９は、実施例に係る端子の板厚とＳパラメータＳ２２との関係を示すグラフである。図１８及び図１９は、端子１０６を伝播する信号の周波数Ｆｒｅｑを、７．１ＧＨｚ、１５．１ＧＨｚ、２８．１ＧＨｚに異ならせた場合の、ＳパラメータＳ２１、Ｓ２２のシミュレーション結果を示す。図１８に示すグラフの縦軸は、ＳパラメータＳ２１であり、通過特性を示す。図１８に示すグラフの横軸は、端子１０６の板厚、より具体的には、支持部５の板厚及び接続部６の板厚を示す。図１９に示すグラフの縦軸は、ＳパラメータＳ２２であり、反射特性を示す。図１９に示すグラフの横軸は、端子１０６の板厚を示す。
　図１８に示すように、端子１０６の板厚を異ならせた場合でも、ＳパラメータＳ２１の変化は小さい。図１９に示すように、周波数Ｆｒｅｑが７．１ＧＨｚ、１５．１ＧＨｚでは、板厚５０μｍ以上３００μｍ以下の範囲で、リターンロスを抑制できる。周波数Ｆｒｅｑが２８．１ＧＨｚでは、板厚１００μｍ以上３５０μｍ以下の範囲で、リターンロスを抑制できる。
（第３実施形態）
　図２０は、第３実施形態に係るアンテナモジュールを示す断面図である。第３実施形態では、上記第１実施形態、第２実施形態及び第１変形例から第６変形例とは異なり、アンテナ素子８及びＲＦＩＣ１１０を有するアンテナモジュール１００Ｉの構成について説明する。
　図２０に示すように、アンテナモジュール１００Ｉにおいて、複数のアンテナ素子８は、基板１０１に設けられる。複数のアンテナ素子８が設けられた基板１０１は、例えば、アンテナアレイとして機能する。また、半導体基板１０４は、ＲＦＩＣ（Radio　Frequency　Integrated　Circuit）１１０を構成する。つまり、ＲＦＩＣ１１０は、基板１０１の第１主面１０１ａに設けられる。複数のアンテナ素子８は、基板１０１に設けられた伝送線路８１を介して半導体基板１０４（ＲＦＩＣ１１０）と電気的に接続される。また、複数の端子１０６は、基板１０１に設けられた配線パターンを介して半導体基板１０４（ＲＦＩＣ１１０）と電気的に接続される。
　図２１は、第３実施形態に係るアンテナモジュールを備える通信装置の構成を示すブロック図である。通信装置１０は、例えば、携帯電話、スマートフォンあるいはタブレット端末などの携帯端末や、通信機能を備えたパーソナルコンピュータなどである。又は、通信装置１０は、基地局間の通信及び基地局とコアネットワークとの通信を行うバックホール通信であってもよい。
　図２１に示すように、通信装置１０は、アンテナモジュール１００Ｉと、ベースバンドＩＣ２００（以下、ＢＢＩＣ（Baseband　Integrated　Circuit）と表す）と、を有する。アンテナモジュール１００Ｉは、給電回路の一例であるＲＦＩＣ１１０と、基板１０１（アンテナアレイ）とを備える。ＢＢＩＣ２００は、ベースバンド信号処理回路を構成する。ＢＢＩＣ２００は、アンテナモジュール１００Ｉにベースバンド信号を供給する。
　通信装置１０は、ＢＢＩＣ２００からアンテナモジュール１００Ｉへ伝達された信号を高周波信号にアップコンバートして複数のアンテナ素子８から放射する。また、通信装置１０は、複数のアンテナ素子８で受信した高周波信号をダウンコンバートしてＢＢＩＣ２００にて信号を処理する。
　なお、図２１では、説明を容易にするために、複数のアンテナ素子８のうち、４つのアンテナ素子８に対応する構成のみ示し、同様の構成を有する他のアンテナ素子８に対応する構成については省略する。また、本実施形態では、アンテナ素子８が、矩形の平板形状を有するパッチアンテナである場合を例として説明する。
　ＲＦＩＣ１１０は、スイッチ１１１Ａ、１１１Ｂ、１１１Ｃ、１１１Ｄ、１１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄ、１１７と、パワーアンプ１１２ＡＴ、１１２ＢＴ、１１２ＣＴ、１１２ＤＴと、ローノイズアンプ１１２ＡＲ、１１２ＢＲ、１１２ＣＲ、１１２ＤＲと、減衰器１１４Ａ、１１４Ｂ、１１４Ｃ、１１４Ｄと、デジタル移相器１１５Ａ、１１５Ｂ、１１５Ｃ、１１５Ｄと、信号合成／分波器１１６と、ミキサ１１８と、増幅回路１１９とを備える。
　高周波信号を送信する場合には、スイッチ１１１Ａ、１１１Ｂ、１１１Ｃ、１１１Ｄ、１１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄが、パワーアンプ１１２ＡＴ、１１２ＢＴ、１１２ＣＴ、１１２ＤＴ側へ切り換えられる。また、スイッチ１１７は、増幅回路１１９の送信側アンプに接続される。
　ＢＢＩＣ２００から伝達された信号は、増幅回路１１９で増幅され、ミキサ１１８でアップコンバートされる。アップコンバートされた高周波信号である送信信号は、信号合成／分波器１１６で４分波され、４つの信号経路を通過して、それぞれ異なるアンテナ素子８に給電される。このとき、各信号経路に配置されたデジタル移相器１１５Ａ、１１５Ｂ、１１５Ｃ、１１５Ｄの位相値が個別に調整されることにより、アンテナアレイの指向性を調整することができる。
　高周波信号を受信する場合には、スイッチ１１１Ａ、１１１Ｂ、１１１Ｃ、１１１Ｄ、１１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄが、ローノイズアンプ１１２ＡＲ、１１２ＢＲ、１１２ＣＲ、１１２ＤＲ側へ切り換えられる。また、スイッチ１１７は、増幅回路１１９の受信側アンプに接続される。
　各アンテナ素子８で受信された高周波信号である受信信号は、それぞれ異なる４つの信号経路を経由し、信号合成／分波器１１６で合波される。合波された受信信号は、ミキサ１１８でダウンコンバートされ、増幅回路１１９で増幅されてＢＢＩＣ２００に伝達される。
　ＲＦＩＣ１１０は、さらに、走査制御回路１３０を有する。走査制御回路１３０は、送信時のビーム方向及び受信時のビーム方向を制御する回路である。走査制御回路１３０は、ビーム方向制御回路１３１と、位相制御回路１３２とを有する。ビーム方向制御回路１３１は、送信時のビーム方向又は受信時のビーム方向に基づく制御信号を位相制御回路１３２に出力する。位相制御回路１３２は、ビーム方向制御回路１３１からの制御信号に基づいて、各アンテナ素子８を伝播する信号の位相を演算し、位相指令値をデジタル移相器１１５Ａ、１１５Ｂ、１１５Ｃ、１１５Ｄに出力する。
　デジタル移相器１１５Ａ、１１５Ｂ、１１５Ｃ、１１５Ｄは、位相指令値に基づいて、各アンテナ素子８を伝播する信号の位相を離散的に変更する。
　ＲＦＩＣ１１０は、例えば、上記回路構成を含む１チップの集積回路部品として形成される。あるいは、ＲＦＩＣ１１０における各アンテナ素子８に対応する機器（スイッチ、パワーアンプ、ローノイズアンプ、減衰器、デジタル移相器）については、対応するアンテナ素子８ごとに１チップの集積回路部品として形成されてもよい。また、走査制御回路１３０は、ＲＦＩＣ１１０に設けられる構成に限定されず、例えば、ＲＦＩＣ１１０に含まれず、通信装置１０に設けられていても良い。
　また、第３実施形態の構成は、上述した第１実施形態、第２実施形態及び各変形例の構成と組み合わせることができる。
　なお、上記した実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。
　１　モジュール搭載装置
　２　マザー基板
　２ａ　実装面
　２ｂ　実装用電極
　２ｂＧ　基準電位電極
　２ｂＳ　信号電極
　２ｃ　端部
　３　アンダーフィル樹脂層
　５　支持部
　５ａ　第１面
　５ｂ　第２面
　６　接続部
　６ａ　上面
　６ｂ　下面
　６ｃ　端面
　７　チップ部品
　８　アンテナ素子
　１０　通信装置
　１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ、１００Ｆ、１００Ｇ、１００Ｈ　モジュール部品
　１００Ｉ　アンテナモジュール
　１０１　基板
　１０１ｅ　端部
　１０４　半導体基板
　１０５　チップ部品
　１０６　端子
　１０６Ｇ　基準電位端子
　１０６Ｓ　信号端子
　１０９　金属膜
　１１０　ＲＦＩＣ
　２００　ＢＢＩＣ

Claims (12)

  1. 　第１主面を有する基板と、
    　前記基板の前記第１主面に設けられた半導体基板と、
    　複数の端子と、
    　樹脂層と、を有するモジュール部品であって、
    　前記複数の端子のそれぞれは、
    　前記第１主面に垂直な方向に延在する第１面と、前記第１面と対向する第２面とを有し、一端側が前記第１主面に接続される支持部と、
    　前記支持部の他端側の前記第１面に一体に設けられ、前記第１面に垂直な方向に延在する接続部と、を含み、
    　前記樹脂層は、前記半導体基板の少なくとも側面を覆うとともに、前記支持部及び前記接続部の延在方向の端面を覆い、
    　前記複数の端子は、
    　基準電位に電気的に接続される複数の基準電位端子と、
    　前記基板の端部に沿った方向において、前記複数の基準電位端子のうちの少なくとも１つと隣り合って配置され、信号が供給される複数の信号端子と、を含み、
    　前記基板の前記第１主面に垂直な方向からの平面視で、前記複数の基準電位端子のうちの少なくとも１つにおいて、前記接続部の端面と、前記基板の端部との間に前記支持部が配置され、
    　前記平面視で、前記複数の信号端子のうちの少なくとも１つにおいて、前記支持部と、前記基板の端部との間に前記接続部の端面が配置される
    　モジュール部品。
  2. 　請求項１に記載のモジュール部品であって、
    　前記基板の端部に沿った方向において、前記複数の基準電位端子と前記複数の信号端子とが１つずつ交互に配置される
    　モジュール部品。
  3. 　請求項１に記載のモジュール部品であって、
    　前記基板の端部に沿った方向において、前記複数の基準電位端子のうちの２つの基準電位端子の間に前記複数の信号端子が並んで配置される
    　モジュール部品。
  4. 　請求項１から請求項３のいずれか１項に記載のモジュール部品であって、
    　前記基板の前記第１主面に垂直な方向からの平面視で、前記複数の基準電位端子のうちの少なくとも１つの前記支持部と、前記基板の端部との間の距離は、前記複数の信号端子のうちの少なくとも１つの前記支持部と、前記基板の端部との間の距離よりも短く、かつ、前記複数の信号端子のうちの少なくとも１つの前記接続部の延在方向の端面と、前記基板の端部との間の距離と等しい
    　モジュール部品。
  5. 　請求項１から請求項３のいずれか１項に記載のモジュール部品であって、
    　前記基板の前記第１主面に垂直な方向からの平面視で、前記複数の基準電位端子のうちの少なくとも１つの前記支持部と、前記基板の端部との間の距離は、前記複数の信号端子のうちの少なくとも１つの前記支持部と、前記基板の端部との間の距離よりも短く、
    　かつ、前記複数の基準電位端子のうちの少なくとも１つの前記接続部の延在方向の端面と、前記基板の端部との間の距離は、前記複数の信号端子のうちの少なくとも１つの前記支持部と、前記基板の端部との間の距離よりも短い
    　モジュール部品。
  6. 　請求項１から請求項５のいずれか１項に記載のモジュール部品であって、
    　前記基板の前記第１主面に実装され、基準電位に電気的に接続される第１端子と、信号が供給される第２端子とを含む部品を有し、
    　前記基板の前記第１主面に垂直な方向で、前記部品の少なくとも一部は、前記基板と前記複数の基準電位端子のうちの少なくとも１つの前記接続部との間に配置され、
    　前記基板の前記第１主面に平行な方向で、前記第１端子は、前記複数の基準電位端子のうちの少なくとも１つの前記支持部と前記第２端子との間に配置される
    　モジュール部品。
  7. 　請求項１から請求項５のいずれか１項に記載のモジュール部品であって、
    　前記基板の前記第１主面に実装され、基準電位に電気的に接続される第１端子と、信号が供給される第２端子とを含む部品を有し、
    　前記基板の前記第１主面に垂直な方向からの平面視で、前記第１端子は、前記複数の基準電位端子のうちの少なくとも１つの前記接続部と重なる位置に配置され、
    　前記基板の前記第１主面に平行な方向で、前記第１端子及び前記第２端子は、前記複数の基準電位端子のうちの少なくとも１つの前記第１面に沿った方向に並んで配置され、前記第２端子は、前記複数の信号端子のうちの少なくとも１つの前記支持部と前記第１端子との間に配置される
    　モジュール部品。
  8. 　請求項１から請求項５のいずれか１項に記載のモジュール部品であって、
    　前記基板の前記第１主面に実装され、基準電位に電気的に接続される第１端子と、信号が供給される第２端子とを含む部品を有し、
    　前記基板の前記第１主面に垂直な方向で、前記部品の少なくとも一部は、前記基板と前記複数の信号端子のうちの少なくとも１つの前記接続部との間に配置され、
    　前記基板の前記第１主面に平行な方向で、前記第１端子は、前記第２端子よりも前記基板の端部に近い位置に設けられる
    　モジュール部品。
  9. 　請求項１から請求項８のいずれか１項に記載のモジュール部品であって、
    　前記基板の前記第１主面に垂直な方向からの平面視で、前記接続部の、前記第１面と接続される部分の第１幅は、前記接続部の延在方向の端面の第２幅よりも大きい
    　モジュール部品。
  10. 　請求項１から請求項８のいずれか１項に記載のモジュール部品であって、
    　前記基板の前記第１主面に垂直な方向からの平面視で、前記接続部の、前記第１面と接続される部分の第１幅は、前記接続部の延在方向の端面の第２幅よりも小さい
    　モジュール部品。
  11. 　請求項１から請求項１０のいずれか１項に記載のモジュール部品と、
    　前記基板に設けられた複数のアンテナ素子と、
    　前記基板の前記第１主面に設けられたＲＦＩＣと、を有する
    　アンテナモジュール。
  12. 　請求項１１に記載のアンテナモジュールと、
    　前記アンテナモジュールにベースバンド信号を供給するベースバンドＩＣと、を有する
    　通信装置。
PCT/JP2020/017180 2019-04-26 2020-04-21 モジュール部品、アンテナモジュール及び通信装置 WO2020218289A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/496,811 US11791537B2 (en) 2019-04-26 2021-10-08 Module component, antenna module, and communication device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019086633 2019-04-26
JP2019-086633 2019-04-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/496,811 Continuation US11791537B2 (en) 2019-04-26 2021-10-08 Module component, antenna module, and communication device

Publications (1)

Publication Number Publication Date
WO2020218289A1 true WO2020218289A1 (ja) 2020-10-29

Family

ID=72941910

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/017180 WO2020218289A1 (ja) 2019-04-26 2020-04-21 モジュール部品、アンテナモジュール及び通信装置

Country Status (2)

Country Link
US (1) US11791537B2 (ja)
WO (1) WO2020218289A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190767A (ja) * 2005-01-05 2006-07-20 Shinko Electric Ind Co Ltd 半導体装置
WO2007132612A1 (ja) * 2006-05-17 2007-11-22 Murata Manufacturing Co., Ltd. 複合基板及びその製造方法
WO2018168653A1 (ja) * 2017-03-14 2018-09-20 株式会社村田製作所 高周波モジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4479083B2 (ja) * 2000-10-03 2010-06-09 パナソニック株式会社 誘電体フィルタ及び端子
JP4905453B2 (ja) * 2006-04-27 2012-03-28 パナソニック株式会社 三次元接続構造体
JP2011040602A (ja) * 2009-08-12 2011-02-24 Renesas Electronics Corp 電子装置およびその製造方法
JP5532141B2 (ja) * 2010-10-26 2014-06-25 株式会社村田製作所 モジュール基板及びモジュール基板の製造方法
CN104471707B (zh) 2012-07-26 2017-07-04 株式会社村田制作所 半导体模块
JP5862584B2 (ja) * 2013-03-08 2016-02-16 株式会社村田製作所 モジュールおよびこのモジュールの製造方法ならびにこのモジュールを備える電子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190767A (ja) * 2005-01-05 2006-07-20 Shinko Electric Ind Co Ltd 半導体装置
WO2007132612A1 (ja) * 2006-05-17 2007-11-22 Murata Manufacturing Co., Ltd. 複合基板及びその製造方法
WO2018168653A1 (ja) * 2017-03-14 2018-09-20 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
US20220029273A1 (en) 2022-01-27
US11791537B2 (en) 2023-10-17

Similar Documents

Publication Publication Date Title
US11081804B2 (en) Antenna-integrated type communication module and manufacturing method for the same
CN105703066B (zh) 可切换发送和接收相控阵列天线
US11171421B2 (en) Antenna module and communication device equipped with the same
US20220216605A1 (en) Antenna module, communication device mounted with the same, and circuit board
JP6915745B2 (ja) アンテナモジュールおよびそれを搭載した通信装置
US11936123B2 (en) Sub-array antenna, array antenna, antenna module, and communication device
US20140145316A1 (en) Wireless module
JP6981550B2 (ja) アンテナモジュール及び通信装置
US20220181766A1 (en) Antenna module and communication device equipped with the same
JP6798656B1 (ja) アンテナモジュールおよびそれを搭載した通信装置
JP6760553B1 (ja) アンテナモジュールおよび通信装置
WO2020218289A1 (ja) モジュール部品、アンテナモジュール及び通信装置
US11916312B2 (en) Antenna module, communication device mounting the same, and circuit board
KR20190086434A (ko) 고주파 모듈 및 통신 장치
JP2021057867A (ja) 通信モジュール
WO2024034303A1 (ja) 高周波モジュール、通信装置、及び高周波モジュールの製造方法
US20210336348A1 (en) Antenna module and communication device
JP7294525B2 (ja) アンテナモジュールおよびそれを搭載する通信装置
WO2023120467A1 (ja) アンテナモジュールおよびそれを搭載する通信装置
US20230411866A1 (en) Antenna module and communication device equipped with same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20795183

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20795183

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP