JPWO2012056879A1 - モジュール基板及びモジュール基板の製造方法 - Google Patents

モジュール基板及びモジュール基板の製造方法 Download PDF

Info

Publication number
JPWO2012056879A1
JPWO2012056879A1 JP2012540757A JP2012540757A JPWO2012056879A1 JP WO2012056879 A1 JPWO2012056879 A1 JP WO2012056879A1 JP 2012540757 A JP2012540757 A JP 2012540757A JP 2012540757 A JP2012540757 A JP 2012540757A JP WO2012056879 A1 JPWO2012056879 A1 JP WO2012056879A1
Authority
JP
Japan
Prior art keywords
substrate
terminal connection
module
board
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012540757A
Other languages
English (en)
Other versions
JP5532141B2 (ja
Inventor
一生 山元
一生 山元
喜人 大坪
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012540757A priority Critical patent/JP5532141B2/ja
Publication of JPWO2012056879A1 publication Critical patent/JPWO2012056879A1/ja
Application granted granted Critical
Publication of JP5532141B2 publication Critical patent/JP5532141B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Combinations Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本発明は、実装することが可能な電子部品の点数を増加でき、必要な点数の電子部品を実装する場合であっても、小型化することができるモジュール基板、及びモジュール基板の製造方法を提供する。本発明は、ベース基板１の少なくとも一面に複数の電子部品２を実装したモジュール基板１０において、複数の電子部品２を実装したベース基板１の一面に接続されている柱状の端子接続基板３を備えている。端子接続基板３は、複数の導体部３１を有し、柱状の端子接続基板３の少なくとも一角が平面及び／又は曲面で面取されており、面取されている面と接する側面にてベース基板１の一面に接続されている。

Description

本発明は、少なくとも一面に複数の電子部品を実装したベース基板に、端子接続基板を接続してあるモジュール基板及びモジュール基板の製造方法に関する。
近年、電子機器の小型化、軽量化に伴い、電子機器に実装するモジュール基板自体も小型化、軽量化が求められている。そのため、リード端子、半田ボール、キャビティ構造等を用いて電子部品をベース基板の両面に実装することでモジュール基板の小型化、軽量化が行われている。
特許文献１には、両面に複数の電子部品を半田実装したメイン基板と、メイン基板の外周に半田実装した４個の略直方体のサブ基板とを備えるモジュール基板が開示されている。サブ基板は、基材の表面にＵ字状に形成された電極を有している。また、特許文献１では、サブ基板に囲まれた部分には、電子部品を覆うように樹脂が塗布してある。これにより、モジュール基板を、特殊な配線を必要とすることなく容易に製造することができるとともに機械を介して自動的にマザー基板に実装することもできる。
特開２００４−３０３９４４号公報
特許文献１に開示してあるサブ基板は、略直方体であるため、断面積は一定である。そのため、サブ基板とマザー基板とを安定して接続するために、サブ基板の断面積を大きくした場合、電子部品を実装することができる領域が小さくなる。電子部品を実装することができる領域が小さくなった場合、実装することが可能な電子部品の点数が減少し、同じ点数の電子部品を実装するためにはモジュール基板自体を大きくする必要があり、モジュール基板を小型化できないという問題が生じる。
本発明は斯かる事情に鑑みてなされたものであり、実装することが可能な電子部品の点数を増加させることができ、必要な点数の電子部品を実装する場合であっても、小型化することができるモジュール基板、及びモジュール基板の製造方法を提供することを目的とする。
上記目的を達成するために本発明に係るモジュール基板は、ベース基板の少なくとも一面に複数の電子部品を実装したモジュール基板において、複数の前記電子部品を実装した前記ベース基板の一面に接続されている複数の導体部を備え、前記導体部は、少なくとも一角が平面及び／又は曲面で面取されており、面取した平面及び／又は曲面と接する側面にて前記ベース基板の一面に接続されていることを特徴とする。
上記構成では、導体部は、少なくとも一角が平面及び／又は曲面で面取されており、面取した平面及び／又は曲面と接する側面にてベース基板の一面に接続することにより、導体部の下方にも電子部品を実装することが可能となる。したがって、電子部品を実装することができる領域を大きくすることができ、実装することが可能な電子部品の点数を増加させることができる。また、必要な点数の電子部品を実装する場合であっても、モジュール基板を小型化することが可能となる。
また、本発明に係るモジュール基板は、前記導体部は、面取した平面及び／又は曲面が前記ベース基板の内側を向くように配置されていることが好ましい。
上記構成では、導体部は、面取した平面及び／又は曲面がベース基板の内側を向くように配置されているので、導体部の下方にも電子部品を実装することが可能となる。したがって、電子部品を実装することができる領域を大きくすることができ、実装することが可能な電子部品の点数を増加させることができる。また、必要な点数の電子部品を実装する場合であっても、モジュール基板を小型化することが可能となる。
また、本発明に係るモジュール基板は、前記導体部は、前記ベース基板に直交する面での横断面形状が逆Ｌ字状であることが好ましい。
上記構成では、導体部は、横断面形状が逆Ｌ字状であるので、導体部とベース基板の一面とで囲まれた凹部が形成され、形成された凹部に電子部品を実装することができる領域を確保することができる。したがって、実装することが可能な電子部品の点数を増加させることができ、必要な点数の電子部品を実装する場合であっても、モジュール基板を小型化することが可能となる。
また、本発明に係るモジュール基板は、複数の前記導体部を有し、複数の前記電子部品を実装した前記ベース基板の一面に接続されている柱状の端子接続基板を備え、前記端子接続基板は、少なくとも一角が平面及び／又は曲面で面取されており、面取した平面及び／又は曲面と接する側面にて前記ベース基板の一面に接続されていることが好ましい。
上記構成では、端子接続基板は、少なくとも一角が平面及び／又は曲面で面取されており、面取した平面及び／又は曲面と接する側面にて複数の電子部品を実装したベース基板の一面に接続することにより、端子接続基板の下方にも電子部品を実装することが可能となる。したがって、電子部品を実装することができる領域を大きくすることができ、実装することが可能な電子部品の点数を増加させることができる。また、必要な点数の電子部品を実装する場合であっても、モジュール基板を小型化することが可能となる。
また、本発明に係るモジュール基板は、前記端子接続基板は、面取した平面及び／又は曲面が前記ベース基板の内側を向くように配置されていることが好ましい。
上記構成では、端子接続基板は、面取した平面及び／又は曲面がベース基板の内側を向くように配置されているので、端子接続基板の下方にも電子部品を実装することが可能となる。したがって、電子部品を実装することができる領域を大きくすることができ、実装することが可能な電子部品の点数を増加させることができる。また、必要な点数の電子部品を実装する場合であっても、モジュール基板を小型化することが可能となる。
また、本発明に係るモジュール基板は、前記端子接続基板は、横断面形状が逆Ｌ字状であることが好ましい。
上記構成では、端子接続基板は、横断面形状が逆Ｌ字状であるので、端子接続基板とベース基板の一面とで囲まれた凹部が形成され、形成された凹部に電子部品を実装することができる領域を確保することができる。したがって、実装することが可能な電子部品の点数を増加させることができ、必要な点数の電子部品を実装する場合であっても、モジュール基板を小型化することが可能となる。
また、本発明に係るモジュール基板は、前記端子接続基板は、複数の絶縁部を有し、前記導体部と前記絶縁部とを交互に柱状に重ね合わせることが好ましい。
上記構成では、端子接続基板は、複数の絶縁部を有し、導体部と絶縁部とを交互に柱状に重ね合わせるので、導体部の間の絶縁性が向上するとともに、端子接続基板を実装用基板に接続する場合、導体部が互いに離隔して配置されている端子接続基板に比べて、絶縁部を有している分だけ端子接続基板の実装用基板との接続領域を大きくすることができ、安定して実装用基板と端子接続基板とを接続することができる。
また、本発明に係るモジュール基板は、前記端子接続基板の前記ベース基板の外側方向の側面に絶縁板が配置されていることが好ましい。
上記構成では、端子接続基板のベース基板の外側方向の側面に絶縁板が配置されているので、端子接続基板のベース基板の外側方向の側面を保護して、端子接続基板の導体部の酸化を防ぐことができる。また、支持部が絶縁材料で構成されている場合であっても、端子接続基板のベース基板の外側方向の側面にシールド膜を設けることも可能となる。さらに、端子接続基板をベース基板の一面に接続する場合に、端子接続基板のベース基板の外側方向の側面から半田が流出するのを防ぐことができる。
また、本発明に係るモジュール基板は、前記端子接続基板は、前記絶縁部及び／又は前記絶縁板で複数の前記導体部を固着してあることが好ましい。
上記構成では、端子接続基板は、絶縁部及び／又は絶縁板で複数の導体部が固着されているので、複数の導体部を一つの端子接続基板として複数の電子部品を実装したベース基板の一面に一括して接続することができ、モジュール基板を製造する作業を軽減することができる。
また、本発明に係るモジュール基板は、前記導体部又は前記端子接続基板は、前記ベース基板の外側方向の側面の位置を、前記ベース基板の側面の位置に合わせて配置されていることが好ましい。
上記構成では、導体部又は端子接続基板は、ベース基板の外側方向の側面の位置を、ベース基板の側面の位置に合わせて配置されているので、モジュール基板を小型化しつつ、電子部品を実装することができる領域を大きくすることができる。
また、本発明に係るモジュール基板は、前記ベース基板の一面に対して垂直方向から平面視した場合、前記導体部又は前記端子接続基板と前記電子部品とが重なる領域が存在することが好ましい。
上記構成では、ベース基板の一面に対して垂直方向から平面視した場合、導体部又は端子接続基板と電子部品とが重なる領域が存在するので、実装することが可能な電子部品の点数を増加させることができ、必要な点数の電子部品を実装する場合であっても、モジュール基板を小型化することが可能となる。
また、本発明に係るモジュール基板は、前記ベース基板の一面に実装した前記電子部品を被覆する樹脂層を備え、前記導体部又は前記端子接続基板の一部が前記樹脂層から露出されていることが好ましい。
上記構成では、ベース基板の一面に実装した電子部品を被覆する樹脂層を備え、導体部又は端子接続基板の一部が樹脂層から露出されているので、ベース基板の一面に実装した電子部品の間の絶縁性が向上するとともに、ベース基板の両面に電子部品を実装する場合に、電子部品、端子接続基板を実装したベース基板の一面を樹脂層で被覆しておくことにより、ベース基板の他面に電子部品を実装するときに生じる応力等により、ベース基板の一面に実装した電子部品、端子接続基板が落下、移動等することを防止することが可能となる。
また、本発明に係るモジュール基板は、前記導体部又は前記端子接続基板は、前記ベース基板と接続されている面と反対側の面で実装用基板と接続されていることが好ましい。
上記構成では、導体部又は端子接続基板は、ベース基板と接続してある面と反対側の面で実装用基板と接続されているので、ベース基板と実装用基板との間に電子部品を実装することができるスペースを確保することができる。
次に、上記目的を達成するために本発明に係るモジュール基板の製造方法は、少なくとも一面に複数の電子部品を実装した集合基板を分断して、該集合基板から複数のモジュール基板を切り出すモジュール基板の製造方法において、横断面形状がＴ字状である柱状の端子接続基板を形成する第１工程と、形成した柱状の前記端子接続基板を、切り出し位置を跨ぐように、前記集合基板の一面に接続する第２工程と、前記集合基板から前記切り出し位置にて複数のモジュール基板を切り出す第３工程とを含み、前記第３工程は、横断面形状がＴ字状である柱状の前記端子接続基板を、横断面形状が逆Ｌ字状である２つの柱状の前記端子接続基板に分割することを特徴とする。
上記構成では、横断面形状がＴ字状である柱状の端子接続基板を形成し、形成した柱状の端子接続基板を、切り出し位置を跨ぐように、集合基板の一面に接続し、集合基板から切り出し位置にて複数のモジュール基板を切り出す。集合基板から複数のモジュール基板を切り出す場合、横断面形状がＴ字状である柱状の端子接続基板を、横断面形状が逆Ｌ字状である２つの柱状の端子接続基板に分割するので、端子接続基板とベース基板の一面とで囲まれた凹部が形成され、形成された凹部に電子部品を実装することができる領域を確保することができる。したがって、実装することが可能な電子部品の点数を増加させることができ、必要な点数の電子部品を実装する場合であっても、モジュール基板を小型化することが可能となる。
また、本発明に係るモジュール基板の製造方法は、前記第１工程は、複数の導体部と、複数の絶縁部とを、交互に柱状に重ね合わせて前記端子接続基板を形成することを特徴とする。
上記構成では、第１工程は、複数の導体部と、複数の絶縁部とを、交互に柱状に重ね合わせて端子接続基板を形成するので、導体部の間の絶縁性が向上するとともに、端子接続基板を実装用基板に接続する場合、導体部が互いに離隔して配置されている端子接続基板に比べて、絶縁部を有している分だけ端子接続基板の実装用基板との接続領域を大きくすることができ、安定して実装用基板と端子接続基板とを接続することができる。
次に、上記目的を達成するために本発明に係るモジュール基板の製造方法は、少なくとも一面に複数の電子部品を実装した集合基板を分断して、該集合基板から複数のモジュール基板を切り出すモジュール基板の製造方法において、横断面形状が逆Ｌ字状である２つの柱状の端子接続基板を支持部で接続した、横断面形状がＴ字状である柱状の前記端子接続基板を形成する第１工程と、形成した柱状の前記端子接続基板を、前記支持部が切り出し位置を跨ぐように、前記集合基板の一面に接続する第２工程と、前記集合基板から前記切り出し位置にて複数のモジュール基板を切り出す第３工程とを含み、前記第３工程は、前記支持部を分断して、横断面形状が逆Ｌ字状である２つの柱状の前記端子接続基板に分割することを特徴とする。
上記構成では、横断面形状が逆Ｌ字状である２つの柱状の端子接続基板を支持部で接続した、横断面形状がＴ字状である柱状の端子接続基板を形成し、形成した柱状の端子接続基板を、支持部が切り出し位置を跨ぐように、集合基板の一面に接続し、集合基板から切り出し位置にて複数のモジュール基板を切り出す。集合基板から複数のモジュール基板を切り出す場合、支持部を分断して、横断面形状が逆Ｌ字状である２つの柱状の端子接続基板に分割するので、端子接続基板とベース基板の一面とで囲まれた凹部が形成され、形成された凹部に電子部品を実装することができる領域を確保することができる。したがって、実装することが可能な電子部品の点数を増加させることができ、必要な点数の電子部品を実装する場合であっても、モジュール基板を小型化することが可能となる。また、支持部は、端子接続基板のベース基板の外側方向の側面を保護し、端子接続基板の導体部の酸化を防ぐことができる。さらに、支持部が絶縁材料で構成されている場合であっても、端子接続基板のベース基板の外側方向の側面にシールド膜を設けることも可能になる。
また、本発明に係るモジュール基板の製造方法は、前記第３工程は、前記支持部を除去することを特徴とする。
上記構成では、集合基板から複数のモジュール基板を切り出す場合、支持部を完全に除去するので、支持部を除去した分だけ、モジュール基板を小型化することが可能となる。
また、本発明に係るモジュール基板の製造方法は、前記集合基板から複数のモジュール基板を切り出す前に、前記集合基板の少なくとも一面に実装した前記電子部品を被覆する樹脂層を形成する第４工程を含み、前記第４工程は、前記端子接続基板の一部が露出するように前記樹脂層を形成することを特徴とする。
上記構成では、集合基板から複数のモジュール基板を切り出す前に、集合基板の少なくとも一面に実装した電子部品を被覆する樹脂層を、端子接続基板の一部が露出するように形成するので、集合基板の一面に実装した電子部品の間の絶縁性が向上するとともに、集合基板の両面に電子部品を実装する場合に、電子部品、端子接続基板を実装したベース基板の一面を樹脂層で被覆しておくことにより、ベース基板の他面に電子部品を実装するときに生じる応力等により、ベース基板の一面に実装した電子部品、端子接続基板が落下、移動等することを防止することが可能となる。
上記構成によれば、導体部又は柱状の端子接続基板は、少なくとも一角が平面及び／又は曲面で面取されており、面取した平面及び／又は曲面と接する側面にてベース基板の一面に接続することにより、導体部又は端子接続基板の下方にも電子部品を実装することが可能となる。したがって、電子部品を実装することができる領域を大きくすることができ、実装することが可能な電子部品の点数を増加させることができる。また、必要な点数の電子部品を実装する場合であっても、モジュール基板を小型化することが可能となる。
また、上記構成によれば、横断面形状がＴ字状である柱状の端子接続基板を形成し、形成した柱状の端子接続基板を、切り出し位置を跨ぐように、集合基板の一面に接続し、集合基板から切り出し位置にて複数のモジュール基板を切り出す。集合基板から複数のモジュール基板を切り出す場合、横断面形状がＴ字状である柱状の端子接続基板を、横断面形状が逆Ｌ字状である２つの柱状の端子接続基板に分割するので、端子接続基板とベース基板の一面とで囲まれた凹部が形成され、形成された凹部に電子部品を実装することができる領域を確保することができる。したがって、実装することが可能な電子部品の点数を増加させることができ、必要な点数の電子部品を実装する場合であっても、モジュール基板を小型化することが可能となる。
さらに、上記構成によれば、横断面形状が逆Ｌ字状である２つの柱状の端子接続基板を支持部で接続した、横断面形状がＴ字状である柱状の端子接続基板を形成し、形成した柱状の端子接続基板を、支持部が切り出し位置を跨ぐように、集合基板の一面に接続し、集合基板から切り出し位置にて複数のモジュール基板を切り出す。集合基板から複数のモジュール基板を切り出す場合、支持部を分断して、横断面形状が逆Ｌ字状である２つの柱状の端子接続基板に分割するので、端子接続基板とベース基板の一面とで囲まれた凹部が形成され、形成された凹部に電子部品を実装することができる領域を確保することができる。したがって、実装することが可能な電子部品の点数を増加させることができ、必要な点数の電子部品を実装する場合であっても、モジュール基板を小型化することが可能となる。また、支持部は、端子接続基板のベース基板の外側方向の側面を保護し、端子接続基板の導体部の酸化を防ぐことができる。さらに、支持部が絶縁材料で構成されている場合であっても、端子接続基板のベース基板の外側方向の側面にシールド膜を設けることも可能になる。
本発明の実施の形態１に係るモジュール基板の構成を示す模式図である。 本発明の実施の形態１に係る端子接続基板の構成を示す斜視図である。 本発明の実施の形態１に係る端子接続基板の配置を示すモジュール基板の平面図である。 本発明の実施の形態１に係る端子接続基板の製造工程を示す斜視図である。 本発明の実施の形態１に係る絶縁部を有する端子接続基板の構成を示す斜視図である。 本発明の実施の形態１に係るモジュール基板の製造工程を示す模式図である。 本発明の実施の形態１に係る端子接続基板の横断面形状を示す模式図である。 本発明の実施の形態２に係るモジュール基板の構成を示す模式図である。 本発明の実施の形態２に係る端子接続基板の配置を示すモジュール基板の平面図である。 本発明の実施の形態２に係る端子接続基板の構成を示す斜視図である。 本発明の実施の形態２に係るモジュール基板の製造工程を示す模式図である。 本発明の実施の形態３に係る端子接続基板の構成を示す斜視図である。 本発明の実施の形態３に係る端子接続基板の配置を示すモジュール基板の平面図である。 本発明の実施の形態３に係る端子接続基板の別の配置を示すモジュール基板の平面図である。 本発明の実施の形態４に係るモジュール基板の構成を示す模式図である。 本発明の実施の形態４に係るモジュール基板の製造工程を示す模式図である。 本発明の他の実施の形態に係る導体部の構成を示す斜視図である。 本発明の他の実施の形態に係る導体部の配置を示すモジュール基板の平面図である。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係るモジュール基板の構成を示す模式図である。図１に示すように、モジュール基板１０は、ベース基板１、ベース基板１の一面に実装した複数の電子部品２、複数の電子部品２を実装したベース基板１の一面に接続した端子接続基板３、ベース基板１の一面に実装した電子部品２を被覆する樹脂層４を備えている。
ベース基板１は、ＬＴＣＣ（低温焼成セラミックス：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）基板、有機基板等、特に限定されるものではない。ベース基板１の電子部品２を実装する面には、表面電極（図示せず）が形成されている。電子部品２は、ベース基板１の一面に表面実装することが可能な表面実装型電子部品（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｄｅｖｉｃｅ）である。
端子接続基板３は、少なくとも一角が平面及び／又は曲面で面取されている柱状の基板である。例えば本実施の形態１では、端子接続基板３は、横断面形状が逆Ｌ字状である柱状の基板であり、複数の電子部品２を実装したベース基板１の一面に電気的に接続してある複数の導体部を有している。本実施の形態１においては、端子接続基板３の横断面における高さＨ、幅Ｗの部分が面取されている。端子接続基板３は、その面取されている部分がベース基板１の内側を向くように配置してある。すなわち、本実施の形態１では、端子接続基板３を、複数の電子部品２を実装したベース基板１の一面に横断面形状が逆Ｌ字状になるように接続してあり、端子接続基板３とベース基板１の一面とで囲まれた凹部３ｃの開口（点線で囲まれた部分）がベース基板１の内側へ向くように接続してある。したがって、凹部３ｃにより電子部品２を実装することができる領域を領域１ａ分大きくすることができる。つまり、実装することが可能な電子部品２の点数を増加させることができ、必要な点数の電子部品を実装する場合であっても、モジュール基板１０を小型化することができる。また、図示していない実装用基板（マザー基板）は、端子接続基板３と接続するが、安定して接続するためには端子接続基板３との接続領域が所定面積必要となる。従来のように角柱状、円柱状の端子接続基板を用いる場合、実装用基板と端子接続基板３との接続領域を所定面積にすると、ベース基板１と端子接続基板３との接続領域も所定面積となり、電子部品２を実装することができる領域が小さくなる。それに対して本実施の形態１では、実装用基板と端子接続基板３との接続領域を所定面積にしても、ベース基板１と端子接続基板３との接続領域を所定面積より小さくすることができ、電子部品２を実装することができる領域を大きくすることができる。なお、実装用基板とは、複数のモジュール基板１０、電子部品２等を実装して、それぞれを電気的に接続するための電子回路基板である。
樹脂層４は、エポキシ樹脂等からなる絶縁材料であるため、ベース基板１の一面に実装した電子部品２の間の絶縁性が向上するとともに、ベース基板１の両面に電子部品２を実装する場合に、電子部品２、端子接続基板３を実装したベース基板１の一面を樹脂層４で被覆しておくことにより、ベース基板１の他面に電子部品を実装するときに生じる応力等により、ベース基板１の一面に実装した電子部品２、端子接続基板３が落下、移動等することを防止することが可能となる。なお、ベース基板１の一面に実装した電子部品２の間の絶縁性等を考慮する必要がなければ、樹脂層４を形成しなくても良い。
図２は、本発明の実施の形態１に係る端子接続基板３の構成を示す斜視図である。図２に示すように、端子接続基板３は、導体部３１と絶縁部３２とを交互に柱状に重ね合わせて形成してある。導体部３１の間に絶縁部３２が設けられているので、導体部３１の間の絶縁性が向上する。また、端子接続基板３に実装用基板を接続する場合に、導体部が互いに離隔して配置されている端子接続基板に比べて、絶縁部３２を有している分だけ端子接続基板３の実装用基板との接続領域を大きくすることができ、安定して実装用基板と端子接続基板３とを接続することができる。さらに、端子接続基板３は、絶縁部３２で複数の導体部３１を固着することで、複数の導体部３１を一つの端子接続基板３として複数の電子部品２を実装したベース基板１の一面に一括して接続することができ、モジュール基板１０を製造する作業を軽減することができる。
なお、端子接続基板３の導体部３１は、銅等からなる導電材料で構成され、絶縁部３２は、セラミック、ガラス、エポキシ樹脂等からなる絶縁材料で構成されている。図１に示すように、複数の電子部品２を実装したベース基板１の一面に端子接続基板３を接続したときの端子接続基板３とベース基板１の一面とで囲まれた凹部３ｃの高さＨは、ベース基板１の一面に実装された電子部品２の高さｈよりも高いことが好ましい。
図３は、本発明の実施の形態１に係る端子接続基板３の配置を示すモジュール基板１０の平面図である。図３に示すように、端子接続基板３は、矩形のベース基板１の四つの外周辺にそれぞれ接続されている。図１に示すように、端子接続基板３は、ベース基板１の外側方向の側面３ｄの位置を、ベース基板１の側面１ｂの位置に合わせて配置することで、モジュール基板１０を小型化しつつ、電子部品２を実装することができる領域を大きくすることができる。
なお、ベース基板１の各外周辺に接続されている端子接続基板３は、それぞれ別個の端子接続基板であっても良いし、二辺乃至四辺に接続する端子接続基板を一体化してあっても良い。また、導体部３１と絶縁部３２とを複数の電子部品２を実装したベース基板１の一面に交互に柱状に重ね合わせて端子接続基板３を形成しても良いし、図２に示したような、複数の導体部３１と複数の絶縁部３２とを交互に柱状に重ね合わせた端子接続基板３を形成しておき、形成した端子接続基板３を複数の電子部品２を実装したベース基板１の一面に接続しても良い。さらに、端子接続基板３は、絶縁部３２を設けずに複数の導体部３１のみで櫛歯状に形成しても良い。
図４は、本発明の実施の形態１に係る端子接続基板３の製造工程を示す斜視図である。まず図４（ａ）に示すように、セラミック、ガラス、エポキシ樹脂等からなる絶縁基板３５の両面に所定の厚みを有している銅箔３６を張り付ける。本実施の形態１では、銅箔３６の厚みをそれぞれ３００μｍとする。なお、絶縁基板３５は、剛性の高い基板であっても良いし、可撓性を有している基板であっても良い。また、銅箔３６は純銅に限定されるものではなく、リン青銅、黄銅等の銅合金であっても良い。銅合金は純銅と比較して加工性が高いので、ダイサーによる分断時、上面研磨時等にバリ、延び等が発生しにくい。
さらに、銅箔３６はメッキ加工により形成しても良い。例えば１５０μｍ前後の厚みを有している銅箔を絶縁基板３５の両面に張り付け、その上にメッキ加工することにより２００〜４００μｍの厚みにすれば足りる。銅箔３６の厚みは１００〜５００μｍ、特に２００〜４００μｍが好ましい。
次に、図４（ｂ）に示すように、両面に張り付けた銅箔３６のそれぞれ同じ位置に、櫛形の溝３７を形成する。溝３７の形成方法は特に限定されるものではないが、例えばエッチング加工、ダイサーによる切削加工、両者を併用する加工等、確実に銅箔３６を除去して溝３７を形成することができる方法であれば良い。
そして、図４（ｃ）に示すように、形成した溝３７に交差する方向に、絶縁基板３５及び銅箔３６をダイサーで分断し、図４（ｄ）に示すような絶縁体（支持部）３８の両面に導体部３１を有している端子接続基板３を切り出す。ダイサーで分断して切り出す幅が、複数の電子部品２を実装したベース基板１の一面に接続した場合の端子接続基板３の高さとなる。したがって、ダイサーで分断して切り出す幅は、実装する電子部品２の高さより少なくとも１００μｍは長くする必要がある。実装する電子部品２の高さのばらつきにより、電子部品２の高さの方が、ベース基板１に接続した場合の端子接続基板３の高さよりも高くなった場合に、実装用基板との間に接続不良が生じるおそれがあるからである。切り出した端子接続基板３の導体部３１にメッキ処理、又は防錆処理を施し、図４（ｅ）に示すように９０度回転させて絶縁体３８の両側面に導体部３１が配置されている状態にする。なお、メッキ膜は、Ｎｉ／Ｓｎ、Ｎｉ／Ａｕ又はＮｉ／Ｐｄ／Ａｕ等を湿式メッキ等で成膜する。また、防錆処理を施すことにより、導体部３１を構成している銅の酸化の進行を抑制することができ、ベース基板１への接続時の半田濡れ性を向上させることができる。
さらに、ダイサーで形成した溝３７のうち、所望の位置にある溝３７にて分断することにより、所望の数の導体部３１を設けた端子接続基板３を製造することができる。
次に、導体部３１の間にレジストを印刷して絶縁部３２を形成する。図５は、本発明の実施の形態１に係る絶縁部３２を有する端子接続基板３の構成を示す斜視図である。図５に示すように、絶縁体３８の両側面に配置されている導体部３１の間を埋めるように絶縁部３２を形成する。さらに、破線３９の部分を面取することで、絶縁体３８の両側面に導体部３１と絶縁部３２とを交互に柱状に重ね合わせた、横断面形状がＴ字状である柱状の端子接続基板３を形成することができる。つまり、図２に示すような横断面形状が逆Ｌ字状である２つの柱状の端子接続基板３を絶縁体３８で接続した、横断面形状がＴ字状である柱状の端子接続基板３を形成することができる。
なお、絶縁体３８に代えて厚み（端子接続基板３が絶縁体３８を挟む方向の厚み）が薄い銅箔を用いた場合、横断面形状が逆Ｌ字状である２つの柱状の端子接続基板３を銅箔で接続して一体化し、横断面形状がＴ字状である柱状の端子接続基板３を形成することができる。以下、本発明の実施の形態１に係るモジュール基板１０の製造工程では、横断面形状が逆Ｌ字状である２つの柱状の端子接続基板３を一体化した、横断面形状がＴ字状である柱状の端子接続基板３を用いてモジュール基板１０を製造する方法について説明する。
図６は、本発明の実施の形態１に係るモジュール基板１０の製造工程を示す模式図である。まず、図６（ａ）に示すように、集合基板１００の一面において、半田が印刷されている表面電極（図示せず）上に電子部品２を実装するとともに、横断面形状が逆Ｌ字状である２つの柱状の端子接続基板３を一体化した、横断面形状がＴ字状である柱状の端子接続基板３を接続する。なお、同じ製造工程で、集合基板１００に電子部品２を実装し、端子接続基板３を接続しても良いし、集合基板１００に電子部品２を実装し、別の製造工程で端子接続基板３を接続しても良い。
ここで、ＬＴＣＣ基板を用いて集合基板１００を作成する方法について説明する。まずＰＥＴフィルム上にセラミックスラリーをコーティングした後、乾燥させ、厚み１０〜２００μｍのセラミックグリーンシートを作成する。作成したセラミックグリーンシートに金型、レーザ等により直径略０．１ｍｍのビアホールをＰＥＴフィルム側から形成する。次に、銀又は銅を主成分とする金属粉、樹脂、有機溶剤を混練した電極ペーストをビアホール内に充填して乾燥させる。そして、セラミックグリーンシート上に同等の電極ペーストを所望のパターンにスクリーン印刷等し、乾燥させる。
この状態で複数のセラミックグリーンシートを積み重ね、圧力１００〜１５００ｋｇ／ｃｍ2 、温度４０〜１００℃にて圧着する。その後、電極ペーストが銀を主成分とする場合には空気中で略８５０℃、銅を主成分とする場合には窒素雰囲気中で略９５０℃にて焼成し、電極にＮｉ／Ｓｎ、Ｎｉ／Ａｕ又はＮｉ／Ｐｄ／Ａｕ等を湿式メッキ等で成膜することで、集合基板１００を作成する。
端子接続基板３を、隣接する２つのベース基板１の切り出し位置を跨ぐように、集合基板１００の一面に接続する。端子接続基板３は、ベース基板１の外側方向の側面の位置を、それぞれのベース基板１の側面の位置に合わせて配置し接続してある。また、電子部品２は、集合基板１００の一面だけでなく、他面にも実装することができることは言うまでもない。
次に、図６（ｂ）に示すように、複数のベース基板１（集合基板１００）の一面に実装した電子部品２を被覆する樹脂層４を形成する。樹脂層４は、端子接続基板３の一部が露出するように天面を研磨してある。次に、図６（ｃ）に示すように、ダイサーを用いて、端子接続基板３の天面からベース基板１（集合基板１００）に至る溝５を形成する。溝５を形成することで、横断面形状がＴ字状である柱状の端子接続基板３を、横断面形状が逆Ｌ字状である２つの柱状の端子接続基板３に分割する。なお、溝５を形成した場合であっても、隣接する２つのベース基板１（集合基板１００）の一部又は全部が繋がっている。
次に、図６（ｄ）に示すように、樹脂層４から露出している端子接続基板３の導体部３１に、湿式メッキ等でＮｉ／Ｓｎ、Ｎｉ／Ａｕ又はＮｉ／Ｐｄ／Ａｕ等を成膜し、メッキ層６を形成する。なお、隣接する２つのベース基板１の一部又は全部が繋がっているため、メッキ層６を一括して形成することができ、集合基板１００から複数のモジュール基板１０を切り出した後に、個々のモジュール基板１０にメッキ層６を形成する場合に比べて効率的に作業ができる。
次に、図６（ｅ）に示すように、ダイサーを用いて、集合基板１００を分断して、複数のモジュール基板１０を切り出す。次に、図６（ｆ）に示すように、切り出したモジュール基板１０を実装用基板２０に実装する。実装用基板２０の半田が印刷されている表面電極２１に、メッキ層６を形成した端子接続基板３の導体部３１を接続して、切り出したモジュール基板１０を実装用基板２０に実装する。つまり、端子接続基板３は、ベース基板１と接続してある面と反対側の面で実装用基板２０と接続してあるので、ベース基板１と実装用基板２０との間に電子部品２を実装することができるスペースを確保することができる。
以上のように、本発明の実施の形態１によれば、端子接続基板３は、少なくとも一角が平面及び／又は曲面で面取されており、面取した平面及び／又は曲面と接する側面にて複数の電子部品２を実装したベース基板１の一面に接続することにより、端子接続基板３の下方にも電子部品２を実装することが可能となる。したがって、電子部品２を実装することができる領域を大きくすることができ、実装することが可能な電子部品２の点数を増加させることができる。また、必要な点数の電子部品２を実装する場合であっても、モジュール基板１０を小型化することが可能となる。特に、図１に示す端子接続基板３は横断面形状が逆Ｌ字状であるので、端子接続基板３とベース基板１の一面とで囲まれた凹部３ｃが形成され、形成された凹部３ｃに電子部品２を実装することができる領域を確保することができる。
なお、端子接続基板３は、横断面形状が逆Ｌ字状であることに限定されるものではなく、端子接続基板３の少なくとも一角が平面及び／又は曲面で面取されており、ベース基板１の一面に対して垂直方向から平面視した場合、端子接続基板３と電子部品２とが重なる領域が存在する形状であれば良い。
図７は、本発明の実施の形態１に係る端子接続基板３の横断面形状を示す模式図である。図７（ａ）に示す端子接続基板３の横断面形状は、一つの角を曲面で面取した逆Ｌ字状である。図７（ｂ）に示す端子接続基板３の横断面形状は、対向する２つの角を曲面で面取した略円弧状である。この場合も、端子接続基板３は、実装用基板２０と接続する部分が平らに形成されていることが好ましい。図７（ｃ）に示す端子接続基板３の横断面形状は、一つの角を平面で面取した五角形状である。図７（ｄ）に示す端子接続基板３の横断面形状は、一つの角を平面で面取した台形状である。いずれの形状も、ベース基板１の一面に対して垂直方向から平面視した場合、端子接続基板３と電子部品２とが重なる領域が存在する。すなわち端子接続基板３の下方にも電子部品２を実装することが可能な領域１ｄが存在する。なお、端子接続基板３は、実装用基板２０に接続する面の面積（領域１ｃの面積）がベース基板１に接続する面の面積（領域１ｅの面積）より大きく、ベース基板１の外側方向の側面の位置を、ベース基板１の側面の位置に合わせて配置し接続することができる形状であれば、図７（ａ）〜（ｄ）に示す端子接続基板３の形状に限定されるものではない。
また、図６に示したように、ベース基板１を切り出す前の集合基板１００の一面に端子接続基板３を接続する場合に限定されるものではなく、集合基板１００から切り出したベース基板１の一面に端子接続基板３を接続しても良い。
（実施の形態２）
本発明の実施の形態２に係るモジュール基板は、ベース基板１の一面に接続した端子接続基板３のベース基板１の外側方向の側面に絶縁板を配置してある。図８は、本発明の実施の形態２に係るモジュール基板の構成を示す模式図である。図８に示すように、モジュール基板１１は、ベース基板１の一面に接続した端子接続基板３のベース基板１の外側方向の側面３ｄに絶縁板７を配置してある。なお、モジュール基板１１は、絶縁板７を配置してある以外は、図１に示したモジュール基板１０と同じ構成であるため、同じ構成要素に同じ符号を付して詳細な説明は省略する。
図９は、本発明の実施の形態２に係る端子接続基板３の配置を示すモジュール基板１１の平面図である。図９に示すように、端子接続基板３は、矩形のベース基板１の周縁部にそれぞれ接続されている。接続されている端子接続基板３のベース基板１の外側方向の側面に絶縁板７を配置してある。図８に示すように、絶縁板７のベース基板１の外側方向の側面７ａの位置を、ベース基板１の側面１ｂに合わせて配置してあるので、モジュール基板１１を小型化しつつ、電子部品２を実装することができる領域を大きくすることができる。なお、絶縁板７は、端子接続基板３のベース基板１の外側方向の側面全体に配置していなくても良い。
図１０は、本発明の実施の形態２に係る端子接続基板３の構成を示す斜視図である。図１０に示すように、横断面形状が逆Ｌ字状である２つの柱状の端子接続基板３を絶縁体（支持部）３８で接続した、横断面形状がＴ字状である柱状の端子接続基板３を形成する。端子接続基板３は、絶縁部３２及び絶縁体（支持部）３８で複数の導体部３１を固着してあり、絶縁体（支持部）３８の両側面に導体部３１と絶縁部３２とを交互に柱状に重ね合わせて形成してある。また、横断面形状がＴ字状である柱状の端子接続基板３の製造方法は、図４に示した製造方法と同じであるため詳細な説明は省略する。
横断面形状がＴ字状である柱状の端子接続基板３を集合基板１００に接続してモジュール基板１１を製造する方法について説明する。図１１は、本発明の実施の形態２に係るモジュール基板１１の製造工程を示す模式図である。まず、図１１（ａ）に示すように、集合基板１００の一面において、半田が印刷されている表面電極（図示せず）上に電子部品２を実装するとともに、横断面形状が逆Ｌ字状である２つの柱状の端子接続基板３を絶縁体（支持部）３８で接続した、横断面形状がＴ字状である柱状の端子接続基板３を接続する。なお、同じ製造工程で、集合基板１００に電子部品２を実装し、端子接続基板３を接続しても良いし、集合基板１００に電子部品２を実装し、別の製造工程で端子接続基板３を接続しても良い。
端子接続基板３を、絶縁体３８が隣接する２つのベース基板１の切り出し位置を跨ぐように、集合基板１００の一面に接続する。電子部品２は、集合基板１００の一面だけでなく、他面にも実装することができることは言うまでもない。
次に、図１１（ｂ）に示すように、複数のベース基板１（集合基板１００）の一面に実装した電子部品２を被覆する樹脂層４を形成する。樹脂層４は、端子接続基板３の一部が露出するように天面を研磨してある。次に、図１１（ｃ）に示すように、ダイサーを用いて、端子接続基板３の天面からベース基板１（集合基板１００）に至る溝５を形成する。溝５を形成することで、絶縁体３８が分断され、横断面形状が逆Ｌ字状である２つの柱状の端子接続基板３に分割する。溝５の幅（端子接続基板３が絶縁体３８を挟む方向の幅）が、絶縁体３８の幅（端子接続基板３が絶縁体３８を挟む方向の幅）より小さいので、端子接続基板３のベース基板１の外側方向の側面に分断された絶縁体３８が残り、絶縁板７として形成される。なお、溝５を形成した場合であっても、隣接する２つのベース基板１（集合基板１００）の一部又は全部が繋がっている。
次に、図１１（ｄ）に示すように樹脂層４から、露出している端子接続基板３の導体部３１に、湿式メッキ等でＮｉ／Ｓｎ、Ｎｉ／Ａｕ又はＮｉ／Ｐｄ／Ａｕ等を成膜し、メッキ層６を形成する。なお、隣接する２つのベース基板１の一部又は全部が繋がっているため、メッキ層６を一括して形成することができ、集合基板１００から複数のモジュール基板１１を切り出した後に、個々のモジュール基板１１にメッキ層６を形成する場合に比べて効率的に作業ができる。
次に、図１１（ｅ）に示すように、ダイサーを用いて、集合基板１００を分断して複数のモジュール基板１１を切り出す。次に、図１１（ｆ）に示すように、切り出したモジュール基板１１を実装用基板２０に実装する。実装用基板２０の半田が印刷されている表面電極２１に、メッキ層６を形成した端子接続基板３の導体部３１を接続して、切り出したモジュール基板１１を実装用基板２０に実装する。
以上のように、本発明の実施の形態２によれば、横断面形状が逆Ｌ字状である２つの柱状の端子接続基板３を絶縁体（支持部）３８で接続した、横断面形状がＴ字状である柱状の端子接続基板３を形成し、形成した柱状の端子接続基板３を、絶縁体（支持部）３８が、切り出し位置を跨ぐように、集合基板１００の一面に接続し、集合基板１００から切り出し位置にて複数のモジュール基板１１を切り出す。集合基板１００から複数のモジュール基板１１を切り出す場合、絶縁体（支持部）３８を分断して、横断面形状が逆Ｌ字状である２つの柱状の端子接続基板３に分割するので、端子接続基板３とベース基板１の一面とで囲まれた凹部が形成され、形成された凹部に電子部品２を実装することができる領域を確保することができる。したがって、実装することが可能な電子部品２の点数を増加させることができ、必要な点数の電子部品２を実装する場合であっても、モジュール基板１１を小型化することが可能となる。また、絶縁体（支持部）３８は、端子接続基板３のベース基板１の外側方向の側面を保護し、端子接続基板３の導体部３１の酸化を防ぐことができる。さらに、絶縁体（支持部）３８が絶縁材料で構成されている場合であっても、端子接続基板３のベース基板１の外側方向の側面にシールド膜を設けることも可能になる。
なお、図１１に示したように、ベース基板１を切り出す前の集合基板１００の一面に端子接続基板３を接続する場合に限定されるものではなく、集合基板１００から切り出したベース基板１の一面に端子接続基板３を接続しても良い。
（実施の形態３）
本発明の実施の形態３に係るモジュール基板は、実施の形態２と同様にベース基板１の一面に接続した端子接続基板３のベース基板１の外側方向の側面に絶縁板７を配置してあるが、端子接続基板３が絶縁部を有していない。図１２は、本発明の実施の形態３に係る端子接続基板３の構成を示す斜視図である。図１２に示すように、絶縁体（支持部）３８で複数の導体部３１を固着して横断面形状が逆Ｌ字状である２つの柱状の端子接続基板３を一つの端子接続基板３として形成する。つまり、横断面形状が逆Ｌ字状である２つの柱状の端子接続基板３を絶縁体３８で接続した、横断面形状がＴ字状である柱状の端子接続基板３を形成する。なお、端子接続基板３は、複数の導体部３１が所定の間隔で配置され、導体部３１と導体部３１との間に絶縁部を有していない構成である。また、横断面形状がＴ字状である柱状の端子接続基板３の製造方法は、図４に示した製造方法と同じであるため詳細な説明は省略する。さらに、本発明の実施の形態３に係るモジュール基板は、図８に示したモジュール基板１１と同じ構成であるため、詳細な説明は省略する。
図１３は、本発明の実施の形態３に係る端子接続基板３の配置を示すモジュール基板の平面図である。図１３に示すように、端子接続基板３は、矩形のベース基板１の周縁部にそれぞれ接続されている。接続されている端子接続基板３のベース基板１の外側方向の側面に絶縁板７を配置してある。本発明の実施の形態３に係るモジュール基板１２は、複数の導体部３１が所定の間隔で配置され、導体部３と導体部３との間に絶縁部を有していない柱状の端子接続基板３を、複数の電子部品２を実装したベース基板１の一面に接続している。なお、モジュール基板１２の製造方法は、図１１に示した製造方法と同じであるため詳細な説明は省略する。
以上のように、本発明の実施の形態３によれば、複数の導体部３１が所定の間隔で配置され、導体部３１と導体部３１との間に絶縁部を有していない端子接続基板３は、絶縁体３８（絶縁板７）で複数の導体部３１を固着して横断面形状が逆Ｌ字状である２つの柱状の端子接続基板３を一つの端子接続基板３として接続してあるので、複数の導体部３１を一つの端子接続基板３として複数の電子部品２を実装してあるベース基板１の一面に一括して接続することができ、モジュール基板１２を製造する作業を軽減することができる。
なお、絶縁体３８で複数の導体部３１を固着してある端子接続基板３をベース基板１の一面に接続した後に、絶縁体３８を除去しても良い。具体的に、図１１（ｃ）で形成する溝５の幅を、絶縁体３８の幅より大きくすることで、溝５を形成するときに絶縁板７として形成される絶縁体３８を削り取り、端子接続基板３のベース基板１の外側方向の側面に絶縁板７を形成する絶縁体３８を除去することができる。図１４は、本発明の実施の形態３に係る端子接続基板３の別の配置を示すモジュール基板の平面図である。図１４に示すように、絶縁板７（絶縁体３８）を除去することで、絶縁体３８を除去した分（破線で示したモジュール基板１２の外形とモジュール基板１３との外形の差分）だけ、モジュール基板１３を小型化できる。なお、全ての絶縁体３８を除去せずに、一部には絶縁板７を形成しても良い。
（実施の形態４）
本発明の実施の形態４に係るモジュール基板は、ベース基板１の両面に電子部品を実装している。図１５は、本発明の実施の形態４に係るモジュール基板の構成を示す模式図である。図１５に示すように、モジュール基板１４は、ベース基板１の両面に電子部品２、２ａを実装している。なお、モジュール基板１４は、基本的にベース基板１の両面に電子部品２、２ａを実装している以外は、図１に示したモジュール基板１０と同じ構成であるため、同じ構成要素に同じ符号を付して詳細な説明は省略する。
図１６は、本発明の実施の形態４に係るモジュール基板１４の製造工程を示す模式図である。まず、図１６（ａ）に示すように、集合基板１００の一面において、半田が印刷されている表面電極（図示せず）上に電子部品２を実装するとともに、横断面形状がＴ字状である柱状の端子接続基板３を接続する。なお、同じ製造工程で、集合基板１００に電子部品２を実装し、端子接続基板３を接続しても良いし、集合基板１００に電子部品２を実装し、別の製造工程で端子接続基板３を接続しても良い。
端子接続基板３を、隣接する２つのベース基板１の切り出し位置を跨ぐように、集合基板１００の一面に接続する。端子接続基板３は、ベース基板１の外側方向の側面の位置を、それぞれのベース基板１の側面の位置に合わせて配置し接続してある。
次に、図１６（ｂ）に示すように、複数のベース基板１（集合基板１００）の一面に実装した電子部品２を被覆する樹脂層４を形成する。樹脂層４は、端子接続基板３の一部が露出するように天面を研磨してある。次に、図１６（ｃ）に示すように、図１６（ａ）で電子部品２を実装した集合基板１００の一面の反対側の一面において、半田が印刷されている表面電極（図示せず）上に電子部品２ａを実装する。次に、図１６（ｄ）に示すように、ベース基板１の一面に実装した電子部品２ａを被覆する樹脂層４ａを形成する。
次に、図１６（ｅ）に示すように、ダイサーを用いて、端子接続基板３の天面からベース基板１の方向に溝５を、樹脂層４ａの天面からベース基板１に至る溝５ａをそれぞれ形成する。溝５を形成することで、横断面形状がＴ字状である柱状の端子接続基板３を、横断面形状が逆Ｌ字状である２つの柱状の端子接続基板３に分割する。溝５ａは、溝５を形成したベース基板１の一面と反対側の一面の、対応する位置に形成されている。なお、溝５、５ａを形成した場合であっても、隣接する２つのベース基板１の一部又は全部が繋がっている。
次に、図１６（ｆ）に示すように、樹脂層４から露出している端子接続基板３の導体部３１に、湿式メッキ等でＮｉ／Ｓｎ、Ｎｉ／Ａｕ又はＮｉ／Ｐｄ／Ａｕ等を成膜し、メッキ層６を形成する。なお、隣接する２つのベース基板１の一部又は全部が繋がっているため、メッキ層６を一括して形成することができ、集合基板１００から複数のモジュール基板１４を切り出した後に、個々のモジュール基板１４にメッキ層６を形成する場合に比べて効率的に作業ができる。
次に、図１６（ｇ）に示すように、樹脂層４ａの天面及び溝５ａにより形成された樹脂層４ａの側面に導電材料でシールド層８を形成する。次に、図１６（ｈ）に示すように、ダイサーを用いて、集合基板１００を分断して、複数のモジュール基板１４を切り出し、切り出したモジュール基板１４を実装用基板２０に実装する。実装用基板２０の半田が印刷されている表面電極２１に、メッキ層６を形成した端子接続基板３の導体部３１を接続して、切り出したモジュール基板１４を実装用基板２０に実装する。
以上のように、本発明の実施の形態４によれば、ベース基板１の両面に電子部品２、２ａを実装しているので、実装することが可能な電子部品２、２ａの点数を増加でき、必要な点数の電子部品２、２ａを実装する場合であっても、モジュール基板１４を小型化することが可能となる。
なお、図１６に示したように、ベース基板１を切り出す前の集合基板１００の一面に端子接続基板３を接続する場合に限定されるものではなく、集合基板１００から切り出したベース基板１の一面に端子接続基板３を接続しても良い。実施の形態１乃至４においては、複数の導体部３１を有する柱状の端子接続基板３を備えるモジュール基板１０〜１４の製造方法について説明したが、個別に導体部３１を複数準備しておき、ベース基板１に接続しても良い。
図１７は、本発明の他の実施の形態に係る導体部３１の構成を示す斜視図である。図１７に示すように、横断面形状が逆Ｌ字状である導体部３１を複数個、個別に形成する。図１８は、本発明の他の実施の形態に係る導体部３１の配置を示すモジュール基板の平面図である。図１８に示すように、モジュール基板１５は、導体部３１が矩形のベース基板１の周縁部にそれぞれ個別に配置されている。
１ ベース基板
２、２ａ 電子部品
３ 端子接続基板
４、４ａ 樹脂層
５、５ａ、３７ 溝
６ メッキ層
７ 絶縁板
８ シールド層
１０〜１５ モジュール基板
２０ 実装用基板
３１ 導体部
３２ 絶縁部
３５ 絶縁基板
３６ 銅箔
３８ 絶縁体（支持部）
上記目的を達成するために本発明に係るモジュール基板は、ベース基板の少なくとも一面に複数の電子部品を実装したモジュール基板において、複数の前記電子部品を実装した前記ベース基板の一面に接続してある複数の導体部を備え、前記導体部は、少なくとも一角が平面及び／又は曲面で面取され、面取した平面及び／又は曲面と接する側面にて前記ベース基板の一面に接続され、面取した平面及び／又は曲面が前記ベース基板の内側を向くように配置され、前記ベース基板に直交する面での横断面形状が逆Ｌ字状であることを特徴とする。
また、導体部は、面取した平面及び／又は曲面がベース基板の内側を向くように配置されているので、導体部の下方にも電子部品を実装することが可能となる。したがって、電子部品を実装することができる領域を大きくすることができ、実装することが可能な電子部品の点数を増加させることができる。また、必要な点数の電子部品を実装する場合であっても、モジュール基板を小型化することが可能となる。
さらに、導体部は、横断面形状が逆Ｌ字状であるので、導体部とベース基板の一面とで囲まれた凹部が形成され、形成された凹部に電子部品を実装することができる領域を確保することができる。したがって、実装することが可能な電子部品の点数を増加させることができ、必要な点数の電子部品を実装する場合であっても、モジュール基板を小型化することが可能となる。

Claims (18)

  1. ベース基板の少なくとも一面に複数の電子部品を実装したモジュール基板において、
    複数の前記電子部品を実装した前記ベース基板の一面に接続してある複数の導体部を備え、
    前記導体部は、少なくとも一角が平面及び／又は曲面で面取されており、面取した平面及び／又は曲面と接する側面にて前記ベース基板の一面に接続されていることを特徴とするモジュール基板。
  2. 前記導体部は、面取した平面及び／又は曲面が前記ベース基板の内側を向くように配置されていることを特徴とする請求項１に記載のモジュール基板。
  3. 前記導体部は、前記ベース基板に直交する面での横断面形状が逆Ｌ字状であることを特徴とする請求項１又は２に記載のモジュール基板。
  4. 複数の前記導体部を有し、複数の前記電子部品を実装した前記ベース基板の一面に接続されている柱状の端子接続基板を備え、
    前記端子接続基板は、少なくとも一角が平面及び／又は曲面で面取されており、面取した平面及び／又は曲面と接する側面にて前記ベース基板の一面に接続されていることを特徴とする請求項１に記載のモジュール基板。
  5. 前記端子接続基板は、面取した平面及び／又は曲面が前記ベース基板の内側を向くように配置されていることを特徴とする請求項４に記載のモジュール基板。
  6. 前記端子接続基板は、横断面形状が逆Ｌ字状であることを特徴とする請求項４又は５に記載のモジュール基板。
  7. 前記端子接続基板は、複数の絶縁部を有し、前記導体部と前記絶縁部とを交互に柱状に重ね合わせることを特徴とする請求項４乃至６のいずれか一項に記載のモジュール基板。
  8. 前記端子接続基板の前記ベース基板の外側方向の側面に絶縁板が配置されていることを特徴とする請求項４乃至７のいずれか一項に記載のモジュール基板。
  9. 前記端子接続基板は、前記絶縁部及び／又は前記絶縁板で複数の前記導体部を固着してあることを特徴とする請求項７又は８に記載のモジュール基板。
  10. 前記導体部又は前記端子接続基板は、前記ベース基板の外側方向の側面の位置を、前記ベース基板の側面の位置に合わせて配置されていることを特徴とする請求項１乃至７又は９のいずれか一項に記載のモジュール基板。
  11. 前記ベース基板の一面に対して垂直方向から平面視した場合、前記導体部又は前記端子接続基板と前記電子部品とが重なる領域が存在することを特徴とする請求項１乃至１０のいずれか一項に記載のモジュール基板。
  12. 前記ベース基板の一面に実装した前記電子部品を被覆する樹脂層を備え、
    前記導体部又は前記端子接続基板の一部が前記樹脂層から露出されていることを特徴とする請求項１乃至１１のいずれか一項に記載のモジュール基板。
  13. 前記導体部又は前記端子接続基板は、前記ベース基板と接続されている面と反対側の面で実装用基板と接続されていること特徴とする請求項１乃至１２のいずれか一項に記載のモジュール基板。
  14. 少なくとも一面に複数の電子部品を実装した集合基板を分断して、該集合基板から複数のモジュール基板を切り出すモジュール基板の製造方法において、
    横断面形状がＴ字状である柱状の端子接続基板を形成する第１工程と、
    形成した柱状の前記端子接続基板を、切り出し位置を跨ぐように、前記集合基板の一面に接続する第２工程と、
    前記集合基板から前記切り出し位置にて複数のモジュール基板を切り出す第３工程と
    を含み、
    前記第３工程は、横断面形状がＴ字状である柱状の前記端子接続基板を、横断面形状が逆Ｌ字状である２つの柱状の前記端子接続基板に分割することを特徴とするモジュール基板の製造方法。
  15. 前記第１工程は、複数の導体部と、複数の絶縁部とを、交互に柱状に重ね合わせて前記端子接続基板を形成することを特徴とする請求項１４に記載のモジュール基板の製造方法。
  16. 少なくとも一面に複数の電子部品を実装した集合基板を分断して、該集合基板から複数のモジュール基板を切り出すモジュール基板の製造方法において、
    横断面形状が逆Ｌ字状である２つの柱状の端子接続基板を支持部で接続した、横断面形状がＴ字状である柱状の前記端子接続基板を形成する第１工程と、
    形成した柱状の前記端子接続基板を、前記支持部が切り出し位置を跨ぐように、前記集合基板の一面に接続する第２工程と、
    前記集合基板から前記切り出し位置にて複数のモジュール基板を切り出す第３工程と
    を含み、
    前記第３工程は、前記支持部を分断して、横断面形状が逆Ｌ字状である２つの柱状の前記端子接続基板に分割することを特徴とするモジュール基板の製造方法。
  17. 前記第３工程は、前記支持部を除去することを特徴とする請求項１６に記載のモジュール基板の製造方法。
  18. 前記集合基板から複数のモジュール基板を切り出す前に、前記集合基板の少なくとも一面に実装した前記電子部品を被覆する樹脂層を形成する第４工程を含み、
    前記第４工程は、前記端子接続基板の一部が露出するように前記樹脂層を形成することを特徴とする請求項１４乃至１７のいずれか一項に記載のモジュール基板の製造方法。
JP2012540757A 2010-10-26 2011-10-12 モジュール基板及びモジュール基板の製造方法 Active JP5532141B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012540757A JP5532141B2 (ja) 2010-10-26 2011-10-12 モジュール基板及びモジュール基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010239535 2010-10-26
JP2010239535 2010-10-26
PCT/JP2011/073366 WO2012056879A1 (ja) 2010-10-26 2011-10-12 モジュール基板及びモジュール基板の製造方法
JP2012540757A JP5532141B2 (ja) 2010-10-26 2011-10-12 モジュール基板及びモジュール基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2012056879A1 true JPWO2012056879A1 (ja) 2014-03-20
JP5532141B2 JP5532141B2 (ja) 2014-06-25

Family

ID=45993604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012540757A Active JP5532141B2 (ja) 2010-10-26 2011-10-12 モジュール基板及びモジュール基板の製造方法

Country Status (4)

Country Link
US (1) US9781828B2 (ja)
JP (1) JP5532141B2 (ja)
CN (1) CN103081578B (ja)
WO (1) WO2012056879A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5958454B2 (ja) * 2013-12-05 2016-08-02 株式会社村田製作所 部品内蔵モジュール
US20150359099A1 (en) * 2014-06-04 2015-12-10 Apple Inc. Low area over-head connectivity solutions to sip module
US9839133B2 (en) 2014-06-04 2017-12-05 Apple Inc. Low-area overhead connectivity solutions to SIP module
US9967984B1 (en) * 2015-01-14 2018-05-08 Vlt, Inc. Power adapter packaging
US10624214B2 (en) 2015-02-11 2020-04-14 Apple Inc. Low-profile space-efficient shielding for SIP module
US10292258B2 (en) 2015-03-26 2019-05-14 Apple Inc. Vertical shielding and interconnect for SIP modules
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
JPWO2018230524A1 (ja) * 2017-06-16 2020-05-21 株式会社Ｇｓユアサ 蓄電装置
CN107160488A (zh) * 2017-07-11 2017-09-15 东莞市乐景建材科技有限公司 一种套材地脚线造型方法及设备
CN111033722B (zh) 2017-09-04 2023-12-12 株式会社村田制作所 高频模块及其制造方法
US10638608B2 (en) 2017-09-08 2020-04-28 Apple Inc. Interconnect frames for SIP modules
US10334732B2 (en) 2017-09-22 2019-06-25 Apple Inc. Area-efficient connections to SIP modules
JP7013323B2 (ja) * 2018-05-17 2022-01-31 株式会社東芝 回路装置
WO2020218289A1 (ja) * 2019-04-26 2020-10-29 株式会社村田製作所 モジュール部品、アンテナモジュール及び通信装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JP3952623B2 (ja) * 1999-01-18 2007-08-01 株式会社デンソー 積層型回路実装モジュ―ルおよびインターコネクタ
US6625036B1 (en) * 1999-08-31 2003-09-23 Rohm Co., Ltd. Infrared data communication module and method of making the same
JP3933849B2 (ja) * 2000-06-30 2007-06-20 松下電器産業株式会社 電子部品類集合体を用いた携帯機器
JP3878899B2 (ja) * 2002-06-27 2007-02-07 京セラ株式会社 電子装置及びその製造方法
JP2004303944A (ja) 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd モジュール基板及びその製造方法
JP2005158360A (ja) * 2003-11-21 2005-06-16 Nec Saitama Ltd 三次元基板間接続部品および三次元基板間接続構造
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
WO2005078796A1 (ja) * 2004-02-13 2005-08-25 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
US7258549B2 (en) * 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
JP2006019512A (ja) 2004-07-01 2006-01-19 Murata Mfg Co Ltd 回路モジュール
JP4312148B2 (ja) * 2004-12-13 2009-08-12 パナソニック株式会社 中継基板と立体配線構造体
TWI263284B (en) * 2005-05-03 2006-10-01 Advanced Semiconductor Eng Method of fabricating wafer level package
TWI248653B (en) * 2005-05-03 2006-02-01 Advanced Semiconductor Eng Method of fabricating wafer level package
US7845954B2 (en) 2005-07-14 2010-12-07 Panasonic Corporation Interconnecting board and three-dimensional wiring structure using it
JP4676855B2 (ja) * 2005-10-03 2011-04-27 ローム株式会社 ハイブリッド集積回路装置とその製造方法
CN101416567B (zh) * 2006-04-10 2011-08-03 松下电器产业株式会社 中继基板、其制造方法及使用其的立体电路装置
JP5059486B2 (ja) * 2007-05-28 2012-10-24 パナソニック株式会社 部品内蔵モジュールの製造方法
US7790576B2 (en) * 2007-11-29 2010-09-07 Stats Chippac, Ltd. Semiconductor device and method of forming through hole vias in die extension region around periphery of die
JP2008288610A (ja) * 2008-07-17 2008-11-27 Taiyo Yuden Co Ltd 回路モジュールの製造方法

Also Published As

Publication number Publication date
WO2012056879A1 (ja) 2012-05-03
US9781828B2 (en) 2017-10-03
US20130223038A1 (en) 2013-08-29
JP5532141B2 (ja) 2014-06-25
CN103081578A (zh) 2013-05-01
CN103081578B (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
JP5532141B2 (ja) モジュール基板及びモジュール基板の製造方法
JP5510461B2 (ja) モジュール基板、及びモジュール基板の製造方法
US9129733B2 (en) Laminated inductor element and manufacturing method thereof
JP5235627B2 (ja) 多数個取り配線基板
JP2023091083A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP5673123B2 (ja) モジュール基板及びモジュール基板の製造方法
JP5738109B2 (ja) 多数個取り配線基板
JP6336858B2 (ja) 配線基板、電子装置および積層型電子装置
JP5409236B2 (ja) 配線基板
JP5754507B2 (ja) 回路モジュール
JP4272507B2 (ja) 多数個取り配線基板
JP5956185B2 (ja) 多数個取り配線基板
WO2011077968A1 (ja) 回路モジュールの製造方法、回路モジュール及び回路モジュールを備える電子機器
JP2005217099A (ja) 多数個取り配線基板
JP4303539B2 (ja) 多数個取り配線基板
JP2008159731A (ja) 電子部品実装用基板
JP2005136172A (ja) 多数個取り配線基板
JP2006005035A (ja) 電子部品収納用セラミックパッケージ集合体およびセラミックパッケージ
JP2006185977A (ja) 配線基板
JP2005340538A (ja) 多数個取り配線基板
JP2006041310A (ja) 多数個取り配線基板
JP5668370B2 (ja) セラミック電子部品、及びその製造方法
JP2006270081A (ja) 配線基板
JP2012160531A (ja) 電子装置
JP2010135714A (ja) 多数個取り配線基板およびその製造方法ならびに配線基板およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140407

R150 Certificate of patent or registration of utility model

Ref document number: 5532141

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150