JP3952623B2 - 積層型回路実装モジュ―ルおよびインターコネクタ - Google Patents
積層型回路実装モジュ―ルおよびインターコネクタ Download PDFInfo
- Publication number
- JP3952623B2 JP3952623B2 JP966499A JP966499A JP3952623B2 JP 3952623 B2 JP3952623 B2 JP 3952623B2 JP 966499 A JP966499 A JP 966499A JP 966499 A JP966499 A JP 966499A JP 3952623 B2 JP3952623 B2 JP 3952623B2
- Authority
- JP
- Japan
- Prior art keywords
- interconnector
- circuit boards
- frame member
- stacking direction
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Combinations Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は、半導体集積回路装置とその周辺の電子部品の実装構造であって、電子部品が実装された基板をその厚み方向に積層し、基板同士を異方導電性ゴム式インターコネクタを用いて電気的かつ機械的に接続することで、部品実装密度を大きくした積層型回路実装モジュールに関し、特に、全体サイズの小型化が強く要望されるマイクロマシン内の制御回路の実装等に好適である。
【0002】
【従来の技術】
電子部品が実装された基板をその厚み方向に積層する従来技術としては、例えば特開平6−13541号公報において基板の表裏面にバンプを形成しバンプどうしを熱圧着することで基板間接続を可能にした物が開示されている。しかしながら、上記技術においては、基板の表裏のI/O(入力及び出力)端子のすべてにバンプを形成する手間がかかるうえ、基板同士を接続する際、正確な位置決めをしてやる必要があるため、製造コストが高くなるという問題点が有った。
【0003】
これに対し、本出願人は、製造工数低減、低コスト化を目指すものとして、先に、特願平9−310753号に記載の基板積層技術を提案している。これは、図9(a)に示す様に、電子部品J1、J2が実装された基板J3を、その厚み方向に異方導電性ゴム式のインターコネクタJ4を挟んで積層し、基板J3間に熱硬化性樹脂J5を充填し、上下から加圧した状態で加熱して一体化をするもの(積層型回路実装モジュール)である。
【0004】
基板J3間の電気的接続は、基板表面のパッドJ6とインターコネクタJ4が接触することで実現される。ここで、異方導電性ゴム式のインターコネクタとは、ゴムの様な大きい変形が可能な材料の内部に一方向に導電性の金属線が狭ピッチの一定間隔で配置されているもので、例えば、株式会社信越ポリマー製の信越インターコネクタGB−Matrixなどがこれにあたる。
【0005】
この方法によれば、基板J3にバンプを形成する必要が無く、また、基板J3の接続パッドJ6の相対位置がパッドピッチの10%程度ずれていても、インターコネクタJ4の異方導電性によりパッド間の電気的接続ができ、また隣接パッド間の短絡が起きる事も無い。したがって、製造コストの低減ができる。
【0006】
【発明が解決しようとする課題】
しかしながら、上記のインターコネクタを用いた基板積層技術において、回路基板J3に実装される部品J1、J2の高さが大きいために基板間の距離が大きくなる場合、あるいは、部品J1、J2の実装可能面積をできるだけ大きく取るために接続パッドJ6の面積をできるだけ小さくする場合、図9(a)に示すインターコネクタJ4の幅Wに対する高さHの比(以下、アスペクト比という)が大きくなる。
【0007】
一方、異方導電ゴム式のインターコネクタJ4にて基板J3同士を接続する場合、パッドJ6とインターコネクタJ4との密着を得るため、高さ方向(積層方向)に加圧してインターコネクタJ4を10%から20%高さ方向に圧縮変形させる必要がある。
しかしながら、本発明者等の検討によれば、高アスペクト比のインターコネクタJ4を加圧変形させると、その変形しやすい性質ゆえに、図9(b)に示す様に、コネクタ側面が高さ方向と交差する方向(側面方向)に曲がり、座屈変形(Buckling)を起こしてしまう。一旦、座屈変形が起きるとパッドJ6とインターコネクタJ4端面との密着ができなくなり基板J3間の電気的接続が損なわれる。このように種々の電子部品を実装し、更に実装密度を大きくしようとするとインターコネクタの座屈という問題は避けられない。
【0008】
本発明は上記問題に鑑みてなされたものであり、電子部品が実装され積層された複数枚の回路基板の間にて異方導電性ゴム式のインターコネクタを圧縮変形させることにより、該インターコネクタを介して回路基板同士を電気的に接続するようにした積層型回路実装モジュールにおいて、高アスペクト比を有するインターコネクタを圧縮する際の座屈変形を抑制することを目的とする。
【0009】
【課題を解決するための手段】
本発明は、異方導電性ゴム式のインターコネクタにおいて、側面部分の近傍即ち積層方向と交差する方向側に枠部材を設けること、及び、積層方向における座屈しやすい中央部付近の剛性を高めることに着目してなされたものである。
【0011】
即ち、請求項1記載の発明では、電子部品が実装され積層された複数枚の回路基板(104、105)と、絶縁材料よりなる第1の枠部材(101)、該第1の枠部材の内周側に配置され該第1の枠部材と少なくとも一個所で結合された絶縁材料よりなる第2の枠部材(102)、およびこれら両枠部材の間に挿入配置された少なくとも1個の異方導電性ゴム式のインターコネクタ(103)を有する接続部材(110)と、を備え、該接続部材を各々の該回路基板の間に介在させるとともに該インターコネクタを介して回路基板間の電気的接続をなし、各々の該回路基板を該基板間に充填され硬化された絶縁性の樹脂部材(106)によって保持するようにしたことを特徴としている。
【0012】
それによって、異方導電性ゴム式のインターコネクタは、回路基板によって積層方向に圧縮変形されるとともに、第1の枠部材及び第2の枠部材によって積層方向と交差する方向への曲げ変形を抑制されるから、インターコネクタを高アスペクト比としても、上記積層方向の圧縮に対して座屈を起こす事はない。また、請求項2記載の発明では、請求項1記載の接続部材を変形したもので、第1の枠部材(201)と第2の枠部材(202)とを非結合状態としたものである。本発明によっても、請求項1記載の発明と同様の作用効果が得られる。
【0013】
また、請求項3記載の発明では、第1の枠部材(101、201)の内周形状を回路基板(104、105)の外周形状に対応した形状とし、第2の枠部材(102、202)を該第1の枠部材よりも積層方向の高さが低いものとしたことを特徴としている。それによって、該第1の枠部材の内周に該回路基板を嵌合させることができるから、モジュールの積層方向の高さを小型化できる。
【0014】
また、請求項4記載の発明では、異方導電性ゴム式のインターコネクタ(303、403、503)において、積層方向の中央部付近の剛性を該インターコネクタの他の部位よりも強化したことを特徴としており、上記積層方向の圧縮の際に曲げ変形しやすい積層方向の中央部付近の剛性を強化しているから、該インターコネクタを高アスペクト比としても、該圧縮に対して側面方向への曲げ変形を拘束することができ座屈変形を抑制できる。
【0015】
また、請求項5〜請求項7記載の発明は、電子部品が実装され積層された複数枚の回路基板(104、105)間に該積層方向に圧縮変形された状態で挿入された場合に座屈変形抑制効果を奏するインターコネクタ、に関するものである。即ち、請求項5記載のインターコネクタにおいては、積層方向の中央部付近に金属製マスク(304)を介して部分的に荷電粒子を注入することにより、該荷電粒子注入部分の剛性が他の部位よりも強化されていることを特徴としており、上記積層方向の圧縮を受けた際に座屈変形を抑制可能な異方導電性ゴム式のインターコネクタを提供できる。
【0016】
また、請求項6記載のインターコネクタにおいては、積層方向の中央部付近にフォトマスク(404)を介して部分的に紫外線を照射することにより、該紫外線照射部分の剛性が他の部位よりも強化されていることを特徴としており、上記積層方向の圧縮を受けた際に座屈変形を抑制可能な異方導電性ゴム式のインターコネクタを提供できる。
【0017】
また、請求項7記載のインターコネクタにおいては、積層方向の中央部付近には絶縁性の帯(504)が巻き付けられており、該帯の巻き付けられた部分の剛性が他の部位よりも強化されていることを特徴としており、上記積層方向の圧縮を受けた際に座屈変形を抑制可能な異方導電性ゴム式のインターコネクタを提供できる。
【0018】
なお、上記した括弧内の符号は、後述する実施形態記載の具体的手段との対応関係を示す一例である。
【0019】
【発明の実施の形態】
(第1実施形態)
図1ないし図3に、本発明の第1実施形態に係る積層型回路実装モジュール(以下、単にモジュールという)100を示す。図1はモジュール100の分解状態を説明する説明図、図2はモジュール100のアセンブリ状態を説明する外観図である。
【0020】
モジュール100は、外枠(第1の枠部材)101と、外枠101に連結されている内枠(第2の枠部材)102、外枠101と内枠102の間に挿入された異方導電性ゴム式インターコネクタ(以下、インターコネクタという)103、電子部品J1、J2が実装された回路基板104及び回路基板105、熱硬化性樹脂(樹脂部材)106とから構成されている。
【0021】
なお、図示例では回路基板は2枚の積層であるが、回路基板の積層数は2枚でもよいし3枚以上でもよく、その場合、各回路基板間は図示と同様の構成とできる。また、以下、便宜上、図1における上側の回路基板104を上側回路基板、下側の回路基板105を下側回路基板といい、図1における上下方向即ち両回路基板が積層された方向を積層方向ということとする。
【0022】
外枠101は、絶縁性の樹脂材料からなる高剛性の枠である。その内周形状は上側回路基板104および下側回路基板105の外周部分と嵌合できるように設計されており、外枠101の高さ(積層方向の長さ)H1は、下側回路基板105に実装される電子部品J1、J2の高さと、両回路基板104及び105の2枚分の厚さと、下側回路基板105に実装される電子部品J1、J2と上側回路基板104との空隙分とを足し合わせたもの、に等しくなるように設計されている。
【0023】
内枠102は、外枠101と同じく絶縁性の樹脂材料からなる高剛性の枠である。内枠102の外周形状は、外枠101の内周(内側側面)と内枠102の外周(外側側面)とで作られる空隙がインターコネクタ103の幅W1と嵌合できるように設計されており、内枠102の高さ(積層方向の長さ)H2は、インターコネクタ103の高さH3(図3(a)参照)からインターコネクタ103を高さ方向(積層方向)に加圧する際の潰し代を差し引いたもの、に等しくなるように設計されている。また、内枠102は、その4個所の角部にて外枠101の内周部分に固定された結合部102aを有する。
【0024】
インターコネクタ103は、例えば、絶縁性のゴム材料(シリコンゴム等)の内部に高さ方向(積層方向)に伸びる導電性の直径30μmの金属線(図1中、複数個の丸で図示)103aが100μmの間隔で並べられたもので、これを該高さ方向に10%から20%圧縮変形させることで、絶縁性のゴム材料の上下面から導電性の金属線103aが突き出して上下面の電気的導通および幅・長手方向の絶縁を得るものである。
【0025】
インターコネクタ103の幅W1は、例えば100μmの間隔の金属線103aが数列確保できれば良いため、0.3mmから0.5mm程度とできる。また、インターコネクタ103の高さH3は、下側回路基板105に実装される電子部品J1、J2の高さと、インターコネクタ103を高さ方向に加圧する際の潰し代と、下側回路基板105に実装される電子部品J1、J2と上側回路基板104との空隙分とを足し合わせたもの、に等しくなるように設計されている。
【0026】
また、インターコネクタ103の長さ(長手方向の長さ)は、下側回路基板105と上側回路基板104とを電気的に接続するためのパッド107(図3(a)参照)及びパッド108の全幅Pw、に等しくなるように設計されている。
上側回路基板104は、セラミック製の多層配線基板であり、図1に示す様に、ICチップや、チップ抵抗、チップコンデンサ等のディスクリート部品が、電子部品J1、J2として実装されている。
【0027】
上側回路基板104における実装面とは反対の裏面(図1では図示せず)の外周部には、回路基板105と電気的に接続するためのパッド107(図3(a)参照)が設けられており、例えば、パッド107のピッチは400μm(パッドが200μm、パッド間ギャップが200μm)である。パッド107の形状は下側回路基板105の表面(実装面)のパッド108と同様である。
【0028】
また、上側回路基板104の外周形状は、外枠101の内周に対して嵌合できるように設計されており、上側回路基板104の厚さは例えば0.8mm程度である。
下側回路基板105は上側回路基板104と同様の構成であるが、基板104と電気的に接続するため、パッド108が表面に設けられており、さらに、裏面には外部との電気的接続をするため、ハンダボールからなるのアレイ状の電極109が設けられている。
【0029】
熱硬化性樹脂106は、接着作用のあるエポキシ系樹脂であり、例えば150℃、30秒の熱処理で硬化する性質を持つ。熱硬化性樹脂106は、上側回路基板104及び下側回路基板105を機械的に保持するとともにインターコネクタ103を10%から20%高さ方向(積層方向)に弾性変形(圧縮変形)させた状態で保持する役割をしている。
【0030】
これらの部材がアセンブリされたモジュール100は、図2に示す様に、2枚の回路基板104及び105がコンパクトに一体化されている。そして、積層方向に圧縮変形されたインターコネクタ103における金属線103aを介して、両回路基板104、105のパッド107及び108が電気的に接続されている。ここで、外枠101、内枠102、および両枠の間に挿入配置されたインターコネクタ103により、本発明の接続部材110が構成されている。
【0031】
次に、上記モジュール100の製作方法を図3に従って説明する。図3は、モジュール100を側面から見た断面図を示しており、(a)は製作工程を、(b)はアセンブリされた状態を示している。
まず、下側回路基板105にICチップやチップ抵抗、チップコンデンサ等の電子部品J1、J2を実装する。また、外枠101と内枠102の間にインターコネクタ103(本例では4個)を挿入しておく。
【0032】
次に、下側回路基板105の表面に熱硬化性樹脂106を適量塗布し、下側回路基板105、上側回路基板104を外枠101の内側へ挿入する。
次に、下側回路基板105の下側(裏面側)を保持し、上側回路基板104の上側(実装面側)に荷重をかける。この時の荷重は、インターコネクタ103と両回路基板104、105との接触面の圧力が例えば400gf/mm2 程度となるよう調整する。
【0033】
この工程により、上側回路基板104および下側回路基板105は外枠101の内側へ押し込まれ、最終的に内枠102の上下端面に接触することで押し込み量が規定される。また、インターコネクタ103は規定量加圧変形させられ、パッド107とパッド108とが金属線103aを介して電気的に接続される。この状態で例えば150℃、30秒の熱処理を行なうと、熱硬化性樹脂106が硬化し、上側回路基板104、下側回路基板105、外枠101、内枠102及びインターコネクタ103が一体化する。
【0034】
次に、下側回路基板105の裏面にボール状のアレイ電極109を取り付け、上側回路基板104の表面に電子部品(ICチップや、チップ抵抗、チップコンデンサ等のディスクリート部品)J1、J2を実装し、図3(b)に示す様に、モジュール100が完成する。
斯かるモジュール100においては、下側回路基板105の裏面にボール状のアレイ電極109が取り付けられているため、モジュール100を外部の基板に実装することができる。
【0035】
また、製作の際、インターコネクタ103は積層方向に規定量圧縮変形させられているため、インターコネクタ103は下側回路基板105の表面上のパッド108と上側回路基板104の裏面のパッド107とを電気的に接続しており、両回路基板104、105の間で電気信号のやり取りや、電圧ライン、グラウンドラインの供給ができ、本モジュール100は一体の回路としての動作をする事ができる。
【0036】
次に、本実施形態に斯かるモジュール100の作用効果について述べる。
インターコネクタ103は、外枠101と内枠102との間に嵌合状態で挿入されているため、高さ方向(積層方向)の変形はできるが、幅方向(積層方向と交差する方向)への曲げ変形が拘束される。従って、従来技術において問題であった座屈変形を防止する事ができ、下側回路基板105に実装される部品J1、J2の背が高く両基板104、105間の距離が離れる場合でも、座屈の心配をすることなく、インターコネクタ103の高さH3を大きくすることができる。
【0037】
また、インターコネクタ103の幅W1を小さくして、下側回路基板105上に部品J1、J2を実装するスペースを大きくすることもでき、実装密度の向上に寄与する事ができる。これにより、先述の課題を解決しており、異方導電性ゴム式インターコネクタの高アスペクト化に伴う座屈を防止できる。
また、本実施形態の他の効果として、組み立て工数の低減への寄与がある。
【0038】
従来技術においては、基板を積層する際に本実施形態の様な枠101、102を用いないため、基板同士のある程度の位置決めと、異方導電性ゴム式インターコネクタを規定量変形させるための荷重管理が必要であった、この位置決めには光学的手段を用いたアライメント装置を必要としていた。
しかし、本実施形態においては、上側回路基板104と下側回路基板105の位置決めは外枠101で規定されるため、アライメント作業は必要無く、単純に外枠101に上側回路基板104と下側回路基板105を挿入するだけで良い。
【0039】
また、上側及び下側の回路基板104、105を外枠101に押し込んでいくと、最終的に外枠101よりも高さの低い内枠102の上下面に接触して、それ以上は押し込めないため、インターコネクタ103の変形量は内枠102の高さH2で規定することができ、従来技術のような荷重管理は必要無い。従って、組み立て工数を節減でき低コスト化に寄与できる。
【0040】
(第2実施形態)
本発明の第2実施形態を図4に示す。上記第1実施形態においては、外枠101と内枠102は結合部102aにおいて連結されていたが、本実施形態のように、両枠が連結されない状態で構成する事も可能である。本第2実施形態における外枠201、内枠202、異方導電性ゴム式インターコネクタ103を組み付けた状態での上面図を図4(a)に、側面から見た断面図を図4(b)に、組み付け手順を図4(c)に示す。
【0041】
外枠(第1の枠部材)201と内枠(第2の枠部材)202の構造は上記第1実施形態に記述した外枠101、内枠102と同様である。ただし、内枠202は外枠201に連結していない。
インターコネクタ103の幅W1(図4(c)参照)は、外枠201と内枠202の間隙に対して嵌合するように設計されている。従って組み付け後は、外枠201の内側側面と内枠202の外側側面とインターコネクタ103の両側の側面との摩擦力により、これらは一体に保持され、本発明の接続部材210が構成される。
【0042】
これらの、組み付けは図4(c)に示すように、外枠201の内側に内枠202を挿入し、外枠201と内枠202の間隙にインターコネクタ103を4個挿入する事で完了する。上側回路基板104、下側回路基板105との組み付けは上記第1実施形態と同様である。
斯かる本実施形態の構造を採用する事で、上記第1実施形態と同様の効果を得ることができる。
【0043】
なお、上記第1及び第2実施形態において、第2の枠部材としての内枠102、202は、第1の枠部材としての外枠101、201に対して高さ(積層方向の長さ)を低くしたが、同じ高さで構成する事も可能である、また外枠のみ、または内枠のみ設けて同じ効果を得る事も場合によっては可能である。
(第3実施形態)
本発明の第3実施形態に係る積層型回路実装モジュール300を図5に示す。図5は、モジュール300を側面から見た断面図を示しており、(a)はアセンブリされた状態を、(b)は製作工程を示している。
【0044】
モジュール300は、図5(a)に示す様に、電子部品J1、J2が実装され積層された上側回路基板104及び下側回路基板105と、両回路基板104、105間に充填され硬化された熱硬化性樹脂106と、両回路基板104、105間において積層方向に圧縮変形された状態で挿入され両回路基板104、105同士を電気的に接続する異方導電性ゴム式インターコネクタ303と、から構成されている。
【0045】
上側回路基板104及び下側回路基板105、熱硬化性樹脂106は上記第1実施形態で記述したものと同様である。インターコネクタ303は上記第1実施形態で記述したインターコネクタ103について、高さ方向(積層方向)の中央部(中心部)付近の弾性係数が大きくなるような硬化処理を施し、剛性を強化したものである。
【0046】
次に、モジュール300の製作方法を図5(b)に従って説明する。
まず、下側回路基板105にICチップやチップ抵抗、チップコンデンサ等の電子部品J1、J2を実装する。次に、下側回路基板105の基板間接続用のパッド108の位置に、高さ方向の中央部付近の剛性が強化されたインターコネクタ303を4個、アクリル性瞬間接着剤等の手段を利用して仮止めする。
【0047】
次に、下側回路基板105の表面に熱硬化性樹脂106を適量塗布し、電子部品J1、J2が実装された上側回路基板104を、パッド107とパッド108の位置が合うようにアライメントして、インターコネクタ303の上に乗せ、インターコネクタ303の加圧力が例えば400gf/mm2 となるように押し付け荷重を調整しながら、例えば150℃、30秒の熱処理を行なうことで、モジュール300が完成する。
【0048】
次に、インターコネクタ303を製作するための硬化処理について図6(a)及び(b)を用いて説明する。
上記第1実施形態同様のインターコネクタ103の側面に、該側面の中央部付近が開口しているメタルマスク(金属製マスク)304を配置して、イオン源より水素イオンH+ を照射する。ゴム材料(シリコンゴム等)はイオン照射に対して硬化する性質を持つため、図6(a)に示す水素イオンH+ の照射部分であるp部付近が硬化して弾性係数が大きくなり、図6(b)に示すような高さ方向の中央部(p部)付近の剛性が強化されたインターコネクタ303ができる。
【0049】
本実施形態におけるモジュール300は、以上のように構成されているので、次のような作用および効果を発揮する。
インターコネクタ303は、高さ方向(積層方向)の中央部付近が硬化され、弾性係数が大きいため、高さ方向の中央部付近は幅方向(積層方向と交差する方向)へ曲げ変形し難い構造となっている。そして、インターコネクタ303は、主としてp部以外の部分で積層方向に圧縮変形し、上記第1及び第2実施形態と同様に電気的接続等の機能を果たす。
【0050】
従って、従来技術において問題であった高さ方向の圧縮に対する座屈変形を防止する事ができ、下側回路基板105に実装される部品J1、J2の背が高く両基板104、105間の距離が離れる場合でも、座屈の心配をすることなく、インターコネクタ103の高さH31(図5(b)参照)を大きくすることができる。
【0051】
また、インターコネクタ303の幅W31(図5(b)参照)を小さくして、下側回路基板105上に部品J1、J2を実装するスペースを大きくすることもでき、実装密度の向上に寄与する事ができる。これにより、先述の課題を解決しており、インターコネクタの高アスペクト化に伴う座屈を防止できる。
(第4実施形態)
本発明の第4実施形態を図7に示す。上記第3実施形態においては、イオン照射によりインターコネクタ103の高さ方向の中央部付近を硬化処理して、インターコネクタ303を得ているが、紫外線の照射でも同様の効果が得られる。
【0052】
インターコネクタ103の側面に、該側面の中央部付近が紫外線を透過するように開口しているガラスマスク(フォトマスク)404を配置して、紫外線光源より紫外線UVを照射する。ゴム材料は紫外線照射に対して硬化する性質を持つため、図7(a)に示すUV照射部分であるq部付近が硬化して弾性係数が大きくなり、図7(b)に示すような高さ方向の中央部(q部)付近の剛性が強化されたインターコネクタ403ができる。
【0053】
このインターコネクタ403を使用することで、上記第3実施形態と同様の効果を得る事ができる。
(第5実施形態)
本発明の第5実施形態を図8に示す。
上記第3および第4実施形態においては、イオン照射や紫外線照射によりインターコネクタ103の高さ方向の中央部付近を硬化処理しているが、インターコネクタ103の高さ方向の中央部付近に絶縁性のポリイミド等の剛性の大きい樹脂材料からなる帯504を巻き付ける事により、本実施形態のインターコネクタ503を製作する。このインターコネクタ503によっても、上記第3および第4実施形態と同様の効果が得られる。
【0054】
なお、可能であるならば、上記第1または第2実施形態と、上記第3ないし第5実施形態のいずれか1つとを組み合わせた形態としてもよい。
以上、本発明について上記各実施形態により述べてきたが、要するに本発明は、積層された複数枚の回路基板の各々の間に積層方向に圧縮変形された状態で挿入された異方導電性ゴム式インターコネクタを介して各回路基板同士を電気的に接続するようにした積層型回路実装モジュールにおいて、インターコネクタの周辺構造及びインターコネクタ自体を工夫することにより、従来未解決であったインターコネクタの高アスペクト化に伴って発生する座屈変形を抑制するという課題を解決するものである。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る積層型回路実装モジュールの分解図である。
【図2】図1に示す積層型回路実装モジュールのアセンブリ状態の外観図である。
【図3】図1に示す積層型回路実装モジュールの製造方法を説明する図である。
【図4】本発明の第2実施形態を説明する図である。
【図5】本発明の第3実施形態を説明する図である。
【図6】上記第3実施形態に係るインターコネクタの硬化処理を説明する図である。
【図7】本発明の第4実施形態を説明する図である。
【図8】本発明の第5実施形態を説明する図である。
【図9】従来技術を説明する図である。
【符号の説明】
101、201…外枠、102、202…内枠、
103、303、403、503…異方導電性ゴム式インターコネクタ、
104…上側回路基板、105…下側回路基板、106…熱硬化性樹脂、
110、210…接続部材、304…メタルマスク、404…ガラスマスク、
504…帯。
Claims (7)
- 電子部品が実装され積層された複数枚の回路基板(104、105)と、
絶縁材料よりなる第1の枠部材(101)、該第1の枠部材の内周側に配置され前記第1の枠部材と少なくとも一個所で結合された絶縁材料よりなる第2の枠部材(102)、および、前記第1の枠部材と前記第2の枠部材との間に挿入配置された少なくとも1個の異方導電性ゴム式のインターコネクタ(103)を有する接続部材(110)とを備え、
前記接続部材は各々の前記回路基板の間に介在され、前記インターコネクタを介して各々の前記回路基板間の電気的接続がなされており、
各々の前記回路基板は、該基板間に充填され硬化された絶縁性の樹脂部材(106)によって保持されており、
前記インターコネクタは、前記回路基板によって前記積層方向に圧縮変形されるとともに、前記第1の枠部材及び前記第2の枠部材によって前記積層方向と交差する方向への曲げ変形を抑制されていることを特徴とする積層型回路実装モジュール。 - 電子部品が実装され積層された複数枚の回路基板(104、105)と、
絶縁材料よりなる第1の枠部材(201)、該第1の枠部材の内周側に前記第1の枠部材と非結合状態で配置された絶縁材料よりなる第2の枠部材(202)、および、前記第1の枠部材と前記第2の枠部材との間に挿入配置された少なくとも1個の異方導電性ゴム式のインターコネクタ(103)を有する接続部材(210)とを備え、
前記接続部材は各々の前記回路基板の間に介在されるとともに、前記インターコネクタを介して各々の前記回路基板間の電気的接続がなされており、
各々の前記回路基板は、該基板間に充填され硬化された絶縁性の樹脂部材(106)によって保持されており、
前記インターコネクタは、前記回路基板によって前記積層方向に圧縮変形されるとともに、前記第1の枠部材及び前記第2の枠部材によって前記積層方向と交差する方向への曲げ変形を抑制されていることを特徴とする積層型回路実装モジュール。 - 前記第1の枠部材(101、201)の内周形状は前記回路基板(104、105)の外周形状に対応した形状をなし、
前記第2の枠部材(102、202)は前記第1の枠部材よりも前記積層方向の高さが低いことを特徴とする請求項1または2に記載の積層型回路実装モジュール。 - 電子部品が実装され積層された複数枚の回路基板(104、105)と、
各々の前記回路基板間に充填され硬化された絶縁性の樹脂部材(106)と、
前記回路基板間において前記積層方向に圧縮変形された状態で挿入され前記回路基板同士を電気的に接続する少なくとも1個の異方導電性ゴム式のインターコネクタ(303、403、503)とを備え、
前記インターコネクタにおいて、前記積層方向の中央部付近の剛性が他の部位よりも強化されていることを特徴とする積層型回路実装モジュール。 - 電子部品が実装され積層された複数枚の回路基板(104、105)において、前記積層方向に圧縮変形された状態で各々の前記回路基板間に挿入され前記回路基板同士を電気的に接続する異方導電性ゴム式のインターコネクタであって、
前記積層方向の中央部付近に金属製マスク(304)を介して部分的に荷電粒子を注入することにより、該荷電粒子注入部分の剛性が他の部位よりも強化されていることを特徴とするインターコネクタ。 - 電子部品が実装され積層された複数枚の回路基板(104、105)において、前記積層方向に圧縮変形された状態で各々の前記回路基板間に挿入され前記回路基板同士を電気的に接続する異方導電性ゴム式のインターコネクタであって、
前記積層方向の中央部付近にフォトマスク(404)を介して部分的に紫外線を照射することにより、該紫外線照射部分の剛性が他の部位よりも強化されていることを特徴とするインターコネクタ。 - 電子部品が実装され積層された複数枚の回路基板(104、105)において、前記積層方向に圧縮変形された状態で各々の前記回路基板間に挿入され前記回路基板同士を電気的に接続する異方導電性ゴム式のインターコネクタであって、
前記積層方向の中央部付近には絶縁性の帯(504)が巻き付けられており、該帯の巻き付けられた部分の剛性が他の部位よりも強化されていることを特徴とするインターコネクタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP966499A JP3952623B2 (ja) | 1999-01-18 | 1999-01-18 | 積層型回路実装モジュ―ルおよびインターコネクタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP966499A JP3952623B2 (ja) | 1999-01-18 | 1999-01-18 | 積層型回路実装モジュ―ルおよびインターコネクタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000208700A JP2000208700A (ja) | 2000-07-28 |
JP3952623B2 true JP3952623B2 (ja) | 2007-08-01 |
Family
ID=11726495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP966499A Expired - Fee Related JP3952623B2 (ja) | 1999-01-18 | 1999-01-18 | 積層型回路実装モジュ―ルおよびインターコネクタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3952623B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4751714B2 (ja) * | 2005-12-22 | 2011-08-17 | オリンパス株式会社 | 積層実装構造体 |
CN103081578B (zh) * | 2010-10-26 | 2016-07-06 | 株式会社村田制作所 | 模块基板及模块基板的制造方法 |
JP5824705B2 (ja) * | 2012-07-31 | 2015-11-25 | 株式会社大都技研 | 遊技台 |
JP2015157154A (ja) * | 2015-06-08 | 2015-09-03 | 株式会社大都技研 | 遊技台 |
-
1999
- 1999-01-18 JP JP966499A patent/JP3952623B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000208700A (ja) | 2000-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8268673B2 (en) | Stacked electronic component and manufacturing method thereof | |
TW512498B (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
TW540265B (en) | Circuit substrate connecting structure, liquid crystal display device having the connecting structure and mounting method of liquid crystal display device | |
JPH087066A (ja) | Icカードの製造方法及びicカード | |
EP0501358B1 (en) | Connecting method and apparatus for electric circuit components | |
JP4447143B2 (ja) | 半導体装置及びその製造方法 | |
JP3552422B2 (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
JP5125314B2 (ja) | 電子装置 | |
JP3952623B2 (ja) | 積層型回路実装モジュ―ルおよびインターコネクタ | |
JPWO2005004567A1 (ja) | 部品内蔵基板の製造方法 | |
JP2000105388A (ja) | 液晶表示装置の製造方法、液晶表示装置、および導電性接着フィルム | |
KR20080064157A (ko) | 반도체 패키지, 전자 부품, 및 전자 기기 | |
JPH1116949A (ja) | Acf接合構造 | |
US6897088B2 (en) | Method for connecting circuit devices | |
WO2003077307A1 (en) | Electronic circuit device and porduction method therefor | |
US20020063324A1 (en) | Semiconductor device, method of fabricating same, semiconductor device package construction, and method of mounting the semiconductor device | |
JP2001257239A (ja) | 半導体装置の製造方法 | |
TWI308472B (en) | Connecting component and multilayer substrate | |
JPH07302973A (ja) | 電子部品の製造方法 | |
JP2004140384A (ja) | プリント配線基板の接続方法 | |
JP3519924B2 (ja) | 半導体装置の構造及びその製造方法 | |
JP5056004B2 (ja) | 三次元基板間接続構造体およびそれを用いた立体回路装置 | |
JP2008078164A (ja) | 半導体装置とその製造方法 | |
JPH05159233A (ja) | 薄膜磁気ヘッド構造体およびその製造方法 | |
JP2011233848A (ja) | フレキシブルプリント配線板、その接続構造、これらの製造方法、および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070423 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |