JP2014093520A - 電子パッケージモジュール及びその製造方法 - Google Patents

電子パッケージモジュール及びその製造方法 Download PDF

Info

Publication number
JP2014093520A
JP2014093520A JP2013169774A JP2013169774A JP2014093520A JP 2014093520 A JP2014093520 A JP 2014093520A JP 2013169774 A JP2013169774 A JP 2013169774A JP 2013169774 A JP2013169774 A JP 2013169774A JP 2014093520 A JP2014093520 A JP 2014093520A
Authority
JP
Japan
Prior art keywords
electronic
package module
circuit board
sealing body
mold sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013169774A
Other languages
English (en)
Other versions
JP5840658B2 (ja
Inventor
Jen-Chun Chen
仁君 陳
Hsin-Chin Chang
欣晴 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Global Scientific Industrial Co Ltd
Original Assignee
Universal Global Scientific Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Global Scientific Industrial Co Ltd filed Critical Universal Global Scientific Industrial Co Ltd
Publication of JP2014093520A publication Critical patent/JP2014093520A/ja
Application granted granted Critical
Publication of JP5840658B2 publication Critical patent/JP5840658B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/1056Metal over component, i.e. metal plate over component mounted on or embedded in PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1316Moulded encapsulation of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1327Moulding over PCB locally or completely
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】本発明は、複数の電子素子と、全ての電子素子を封入せずに複数の電子素子のうちの少なく一つの電子素子を封入するモールド封止体とを含む電子パッケージモジュール及びその製造方法を提供することを課題とする。
【解決手段】本発明に係る電子パッケージモジュールは、回路基板、少なくとも一つの第1の電子素子、少なくとも一つの第2の電子素子及び少なくとも一つのモールド封止体を含む。回路基板は載置面を有する。第1の電子素子と第2の電子素子の何れも載置面の上に実装される。モールド封止体は、載置面を部分的に被覆するように載置面の上に設置される。モールド封止体は、第2の電子素子を封入せずに少なくとも一つの第1の電子素子だけを封入する。
【選択図】図1B

Description

本発明は、電気素子及びその製造方法に関し、特に電子パッケージモジュール(electronic package module)及びその製造方法に関する。
通常、電子パッケージモジュールは、回路基板及び該回路基板に実装された複数の電子素子(electronic component)を含む。これらの電子素子は、例えばチップパッケージ(chip package)若しくは受動素子(passive component)などのものである。また、電子素子を保護するために、大体の電子パッケージモジュールは、電子素子を封入(encapsulating)するためのモールド封止体(molding compound)を更に含む。
しかしながら、電子素子のうち、例えば相補型金属酸化膜半導体画像センサー(CMOS Image Sensor、CIS、以下CMOS画像センサーと略称する)又は電荷結合素子(charge―coupled Device、CCD)などの画像センサー素子、若しくは発光ダイオード(Light Emitting Diode、LED)などの発光素子といった光電素子はモールド封止体で封入されないほうがいい。また、モールド封止体の封入による光電素子の動作への影響を防ぐために、光電素子及び電子素子を含む電子パッケージモジュールは、モールド封止体を一切備えない場合もある。
特開2007−36019号公報
本発明は、複数の電子素子と、全ての電子素子を封入せずに複数の電子素子のうちの少なく一つの電子素子を封入するモールド封止体とを含む電子パッケージモジュール及びその製造方法を提供することを課題とする。
本発明に係る電子パッケージモジュールは、回路基板、少なくとも一つの第1の電子素子、少なくとも一つの第2の電子素子及び少なくとも一つのモールド封止体を含む。回路基板は載置面を有する。第1の電子素子と第2の電子素子の何れも載置面の上に実装される。モールド封止体は、載置面を部分的に被覆するように載置面の上に設置される。モールド封止体は、第2の電子素子を封入せずに少なくとも一つの第1の電子素子を封入する。
本発明に係る電子パッケージモジュールの製造方法は、下記の工程を含む。先ず、回路基板アセンブリ(circuit board assembly)の上にマスクパターン層を形成する工程を行う。回路基板アセンブリは、載置面を有する回路基板、少なくとも一つの第1の電子素子、及び少なくとも一つの第2の電子素子を含む。第1の電子素子と第2の電子素子の何れも載置面の上に実装される。マスクパターン層は、載置面を部分的に被覆すると共に少なくとも一つの空きスペースを有する。第1の電子素子は、空きスペースの中に位置する。マスクパターン層は、第2の電子素子を完全に被覆する。続いて、空きスペース内に、第1の電子素子を封入するモールド封止体を形成する工程を行う。モールド封止体を形成した後、マスクパターン層を除去することによって第2の電子素子を露出させる。
本発明に係る電子パッケージモジュールは全ての電子素子のうちの少なくとも一つの電子素子だけを封入するモールド封止体を含むため、光電素子(例えば画像センサー素子又は発光素子など)と他の電子素子を含む従来の電子パッケージモジュールであっても本発明に係る電子パッケージモジュールの設計を使用することができる。この場合、モールド封止体は、光電素子などの封入すべきでない電子素子を封入せずに、封入すべき電子素子のみを封入するようにしている。これにより、モールド封止体は、光電素子の動作に影響を与えないだけではなく、他の電子素子を保護することができる。また、本発明に係る電子パッケージモジュールによれば、電子素子を封入すべきか封入すべきでないかにかかわらず、電子素子は、能動素子であってもよく、受動素子であってもよく、その種類について特に制限がない。
本発明に係る電子パッケージモジュールの上面模式図である。 本発明に係る電子パッケージモジュールの図1AにおけるI−I断線の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の他の実施例の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の他の実施例の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の他の実施例の断面模式図である。
以下、本明細書と図面に開示された本発明の実施形態は、本発明の技術内容をより分かりやすく説明し、本発明の理解を助けるために実施例を挙げたものに過ぎず、本発明の保護範囲を限定するものではない。ここに開示された実施形態以外にも、本発明の技術的思想に基づく他の変形例も実施可能であることは、本発明の属する技術分野における当業者に自明なことである。
図1Aは、本発明に係る電子パッケージモジュールの上面模式図である。図1Bは、本発明に係る電子パッケージモジュールの図1AにおけるI−I断線の断面模式図である。図1A及び図1Bに示すように、電子パッケージモジュール100は、電子回路基板110、少なくとも一つの第1の電子素子、少なくとも一つの第2の電子素子及び少なくとも一つのモールド封止体を含む。図1Aを例として説明すると、電子パッケージモジュール100は、複数の第1の電子素子121a、121b、複数の第2の電子素子122a、122b及び複数のモールド封止体130a、130bを含む。
また、他の実施例において、電子パッケージモジュールは、単一の第1の電子素子、単一の第2の電子素子及び単一のモールド封止体を含むようにしてもよい。即ち、第1の電子素子、第2の電子素子及びモールド封止体のそれぞれの数量は、図1Aに示す数量に限定されておらず、一つであってもよく、二つ以上であってもよい。
回路基板110は、載置面110aを有する。複数の第1の電子素子121a、121b及び複数の第2の電子素子122a、122bの何れも載置面110aの上に実装される。複数の第1の電子素子121a、121b及び複数の第2の電子素子122a、122bの何れも回路基板110に電気的に接続されるため、電気信号が回路基板110を介して複数の第1の電子素子121a、121bと複数の第2の電子素子122a、122bとの間に伝送されることによって、複数の第1の電子素子121a、121b及び複数の第2の電子素子122a、122bを動作させることができる。
回路基板110は、複数のパッド112a、112bを備える。図1Bに示すように、第2の電子素子122aはフリップチップ(flip chip)方式でパッド112aに電気的に接続され、第1の電子素子121aはワイヤボンディング(wire−bonding)方式でパッド112bに電気的に接続されるようにしてもよい。もちろん、第2の電子素子122aはワイヤボンディング方式でパッド112aに電気的に接続され、第1の電子素子121aはフリップチップ方式でパッド112bに電気的に接続されるようにしてもよい。即ち、回路基板110への第1の電子素子121a及び第2の電子素子122aの実装方式は図1Bに限定されるものではない。
回路基板110は、二層の配線層のみを含む両面回路基板(double side circuit board)であってもよく、二層以上の配線層を含む多層回路基板(multilayer circuit board)であってもよい。また、回路基板110は、載置面110aに対向する回路基板底面110bと、回路基板底面110bに設けられる複数のパッド112cと、を更に有する。複数のパッド112cは、例えばマザーボードなどの他の回路基板に電気的に接続するのに用いられる。また、パッド112cは、導電ブラインドバイアホール(conductive blind via hole)、導電スルーホール(conductive through hole)若しくは導電ベリードホール(conductive buried hole)を介してパッド112a、112bにそれぞれ電気的に接続されるようにしてもよい。
モールド封止体130a、130bの何れも載置面110aの上に配置される。各モールド封止体130a又は各モールド封止体130bは、少なくとも一つの第1の電子素子を封入すると共に載置面110aを部分的に被覆する。例えば、モールド封止体130aは一つの第1の電子素子121aを封入し、モールド封止体130bは八つの第1の電子素子121bを封入するようにしてもよい。また、モールド封止体130a、130bの何れも、全ての第2の電子素子122a、122bを封入しないだけではなく、全ての第2の電子素子122a、122bに接触されない。
また、モールド封止体130a、130bに封入されていない複数の第2の電子素子122a、122bは、画像センサー素子又は発光素子などの光電素子であってもよい。画像センサー素子は例えばCMOS画像センサー又は電荷結合素子(CCD)などであってよく、発光素子は例えば発光ダイオード(LED)などであってもよい。また、本発明において、第2の電子素子122a、122bは、光電素子に限定されるものではなく、即ち他の能動素子又は受動素子であってもよい。
図1A及び図1Bを例として説明すると、モールド封止体130aは開口138aを有し、二つの第2の電子素子122bは開口138aの中に設置される。言い換えれば、モールド封止体130aは、複数の第2の電子素子122bに接触しないように複数の第2の電子素子122bを取り囲む。また、図1Aに示す実施例において、開口138aの中に設置される第2の電子素子122bの数量は二つであるが、他の実施例において開口138aの中に設置される第2の電子素子122bの数量は一つであってもよく、三つ以上であってもよい。言い換えれば、図1Aにおいて、開口138aの中に設置される第2の電子素子122bの数量は限定されていない。また、他の実施例において、モールド封止体130aが開口138aを有しない場合、モールド封止体130aの中に第2の電子素子122bが存在しない。
また、第2の電子素子122aは、モールド封止体130aとモールド封止体130bとの間に設置されるようにしてもよい。詳しい説明すると、モールド封止体130aとモールド封止体130aとの間には空間スペース(empty space)S1が存在する。第2の電子素子122aは、モールド封止体130a、130bに封入されない且つ接触されないように空間スペースS1における載置面110aの上に実装される。
また、図1Aに示す実施例において、空間スペースS1の中に設置される第2の電子素子122aの数量は一つしかないが、他の実施例において、空間スペースS1の中に設置される第2の電子素子122aの数量は二つ以上であってもよい。言い換えれば、図1Aにおいて、空間スペースS1の中に設置される第2の電子素子122aの数量は限定されていない。
電子パッケージモジュール100は、少なくとも一層のシールド導体層(shielding conductive layer)を更に含む。本実施例において、電子パッケージモジュール100は二層のシールド導体層140を含む。一層のシールド導体層140はモールド封止体130aを被覆し、他層のシールド導体層140はモールド封止体130bを被覆する。また、複数のシールド導体層140はモールド封止体130a、130bを全面的に被覆する。
図1A及び図1Bを例として説明すると、モールド封止体130aは、頂面132aと、頂面132aに接続される側面134a、136aと、を有する。側面134a、136aの何れも、頂面132aと載置面110aとの間に位置する。図1A及び図1Bに示すように、側面136aは開口138aの側壁(side wall)であり、側面134aはモールド封止体130aの外側表面である。
一層のシールド導体層140は、モールド封止体130aを全面的に被覆するように頂面132aと側面136aを全面的に被覆する。同様に、他層のシールド導体層140は、モールド封止体130bを全面的に被覆するようにモールド封止体130bの頂面と側面を全面的に被覆する。即ち、複数のシールド導体層140は、モールド封止体130aの頂面132aと側面134a、136a及びモールド封止体130bの頂面と側面に接触するようにモールド封止体130a、130bを全面的に被覆する。
シールド導体層140は、堆積(deposition)方式で形成された導体薄膜(conductive film)であってもよいため、モールド封止体130a、130bを同時に被覆することができる。上述の堆積方式は、例えばスプレー(spray)、電気めっき(electroplating)、無電解メッキ(electroless plating)、物理的気相成長(physical vapor deposition、PVD)、化学的気相成長(chemical vapor deposition、CVD)などの方式であってもよい。また、物理的気相成長は、例えば蒸着(evaporation)又はスパッタリング(sputtering)などであってもよい。
シールド導体層140はモールド封止体130a、130bを全面的に被覆するため、シールド導体層140はモールド封止体130a、130bにおける第1の電子素子121a、121bを取り囲むようになっている。これにより、シールド導体層140は、電磁妨害(electromagnetic interference、EMI)による第1の電子素子121a、121bへの影響を低減するように第1の電子素子121a、121bを保護することができる。
また、回路基板110は、載置面110aに設けられる複数の接地パッド(grounding pad)112gを更に備えるようにしていもよい。複数のシールド導体層140は複数の接地パッド112gに接続され、複数の接地パッド112gの何れも接地されている。例えば、接地パッド112gは、回路基板110の接地面(ground plane)(図示せず)に電気的に接続される。これにより、複数のシールド導体層140は複数の接地パッド112gを介して接地されるため、電磁妨害を遮断(block)する能力を向上することができる。
また、図1A及び図1Bにおいて、回路基板110は複数の接地パッド112gを備えるようにしているが、他の実施例において、回路基板110は、一つの接地パッド112gのみを備えるようにしてもよい。即ち、接地パッド112gの数量は、図1A及び図1Bに限定されるものではない。
上述したように、本発明に係る電子パッケージモジュール100によれば、モールド封止体130a、130bは何れの第2の電子素子122a、122bを封入せずに第1の電子素子121a、121bのみを封入するため、光電素子(例えば画像センサー素子又は発光素子など)と他の電子素子を含む従来の電子パッケージモジュールであっても本発明に係る電子パッケージモジュール100の設計を使用することができる。この場合、モールド封止体は、光電素子などの封入すべきでない電子素子を封入せずに、封入すべき電子素子のみを封入するようにしている。これにより、モールド封止体は、光電素子の動作に影響を与えないだけではなく、電子パッケージモジュールにおける他の電子素子を依然として保護することができる。また、電子パッケージモジュール100において、一つのモールド封止体130a若しくは一つのモールド封止体130bのみが形成されるようにしてもよく、二つ以上のモールド封止体(例えばモールド封止体130a、130b)が形成されるようにしてもよい。即ち、本発明において、モールド封止体の数量については特に制限されていない。
以上、電子パッケージモジュール100の構造について詳しく説明した。続いて、図2A乃至図2Gを参照しながら電子パッケージモジュール100の製造方法について詳しく説明する。
図2Aに示すように、電子パッケージモジュール100の製造方法において、先ず、回路基板アセンブリ10の上にマスクパターン層150を形成する。ここで、回路基板アセンブリ10とは、複数の電子素子が実装された回路基板を指す。詳しく説明すると、回路基板アセンブリ10は、回路基板110’、少なくとも一つの第1の電子素子及び少なくとも一つの第2の電子素子を含み、少なくとも一つの第1の電子素子及び少なくとも一つの第2の電子素子の何れも回路基板110’の載置面110a’の上に実装された。言い換えれば、マスクパターン層150を形成する前に、少なくとも一つの第1の電子素子及び少なくとも一つの第2の電子素子は既に回路基板110’の上に実装された。
また、図2Aにおいて、一つの第1の電子素子121a及び一つの第2の電子素子122aのみを載置面110a’の上に実装されたように見られるが、実際には、図1Aに示す第1の電子素子121b及び第2の電子素子122bも既に載置面110a’の上に実装された。また、図2A乃至図2Gにおいて、第1の電子素子121b及び第2の電子素子122bを図示しなくても、当業者は、図1A及び従来の電子パッケージモジュールの製造技術の常識により、載置面110a’に実装された第1の電子素子121a、121b及び第2の電子素子122a、122bの設置位置が図1Aに示すような設置位置と同じであることを理解できる。
また、本実施例において、回路基板110’の構造は、図1Bにおける回路基板110の構造と類似しており、複数の接地パッド112gをも含む。回路基板110’と回路基板110との相違点としては、回路基板110’の寸法が回路基板110の寸法よりも大きいことにある。
具体的に説明すると、回路基板110は、回路基板110’をダイシング(dicing)して形成された(即ち単体化された)回路基板ユニットであってもよい。また、回路基板110’は、回路パネル(panel)又は基板ストライプ(strip)であってもよい。また、他の実施例において、回路基板110’は、回路基板110であってもよく、即ち、回路基板110’はダイシングされた回路基板ユニットであってもよい。
マスクパターン層150が形成された後、マスクパターン層150は載置面110a’を部分的に被覆するようになっている。詳しく説明すると、マスクパターン層150は、第1の電子素子121a、121bを被覆しない空きスペース150eを備えており、第2の電子素子122a、122bを完全に被覆する。図2Aを例として説明すると、第1の電子素子121aが空きスペース150eに位置するため、マスクパターン層150は、第1の電子素子121aに接触しないように第1の電子素子121aを被覆しない。また、マスクパターン層150は、第2の電子素子122aを完全に被覆する。
また、空きスペース(例えば空きスペース150e)の数量は基本的に、後続で形成されるモールド封止体130a、130bの総数量に等しい。また、電子パッケージモジュール100のモールド封止体130a、130bの総数量に応じて、マスクパターン層150は、一つの空きスペース(例えば空きスペース150e)のみを備えるようにしてもよく、複数の空きスペースを備えるようにしてもよい。
図2Aに示す実施例において、マスクパターン層150は、上表面150t及び上表面150tに対向する下表面150bを有する。下表面150bは、回路基板アセンブリ10に接触する。マスクパターン層150は、下表面150bから上表面150tに向かって漸次狭くなっているため、上表面150tの面積は下表面150bの面積よりも小さい。マスクパターン層150は、上表面150tと下表面150bとの間に接続される傾斜側面150sを更に含む。図2Aに示すように、傾斜側面150sと下表面150bとの間の夾角A1は90℃よりも小さい。
マスクパターン層150を形成する方法については様々な方法がある。本実施例において、マスクパターン層150は、テンプレート(template)を用いて印刷して(即ち、テンプレート印刷(template printing)により)形成されたものである。詳しく説明すると、図2A乃至図2Cに示すように、先ず、テンプレート160をマスクとして回路基板アセンブリ10をカバーする。続いて、回路基板110’の上に、例えばインク、ポジ型フォトレジスト(positive photoresist)又はネガ型フォトレジスト(negative photoresist)などの材料を塗装層として印刷する。図2Bは、テンプレート160の上面模式図である。図2Cは、図2BにおけるII−II断線に沿って示す断面模式図である。また、図2Aに示すテンプレート160も、図2BにおけるII−II断線に沿って示すものである。図1Aに示すように、テンプレート160は、第2の電子素子122a、122bに対応する複数の空きパターン162を有する。塗装層を印刷する際に、塗装層は、複数の空きパターン162を通して複数の第2の電子素子122a、122bを完全に被覆するものの、第1の電子素子121a、121bを被覆しない。
続いて、塗装層を硬化させることによって、塗装層をマスクパターン層150に変化させる。塗装層を硬化させる方法としては、塗装層を加熱するようにしてもよく、塗装層に対して紫外線を照射するようにしてもよい。塗装層を硬化させる期間において、テンプレート160は、回路基板アセンブリ10の上方に置かれたままに回路基板アセンブリ10をカバーし続ける。塗装層が硬化された後、テンプレート160を除去することによって空きスペース150eが形成される。また、本実施例において、マスクパターン層150の成分は、例えば二酸化ケイ素などの酸化ケイ素を含んでもよい。
また、テンプレート160は、少なくとも一つのプレート体160a及び少なくとも一つの壁体160bを含むようにしてもよい。少なくとも一つのプレート体160aは、少なくとも一つの壁体160bに接続されており、テンプレート傾斜側面160sを有する。図2A及び図2Cに示すように、マスクパターン層150を形成する過程において、テンプレート傾斜側面160sが塗装層に接触されることによって、マスクパターン層150の傾斜側面150sが形成される。
また、上述の実施例において、マスクパターン層150はテンプレート160を用いて印刷して形成されたものであるが、他の実施例において、マスクパターン層150は、テンプレート160を用いて印刷して形成されたものでなくてもよい。詳しく説明すると、マスクパターン層150は、テンプレート160をマスクとして利用し、スプレー(spray)方式で形成されたものであってもよい。言い換えれば、マスクパターン層150は、テンプレート160を用いて印刷して形成されたものであるに限定されていない。
続いて、図2Dに示すように、空きスペース150eの中には第1の電子素子を封入するモールド封止体130a’を形成することによって、電子パッケージモジュール100における全ての第1の電子素子121a、121bがモールド封止体130a’の内部に封入されている。モールド封止体は、ディスペンサー(dispenser)により形成されるようにしてもよい。また、モールド封止体の主な材料は、エポキシ樹脂(epoxy resin)であってもよい。また、エポキシ樹脂は、酸化ケイ素及び/又は酸化アルミニウムなどのフィラーを含んでもよい。また、上述のモールド封止体は、空きスペース以外の箇所に形成されておらず、空きスペースの中のみに形成されるため、モールド封止体はマスクパターン層150の上表面150tを被覆しない。
図2Dを例として説明すると、空きスペース150eの中にモールド封止体130a’が形成されると、モールド封止体130a’は、マスクパターン層150の上表面150tを被覆せずに、少なくとも一つの第1の電子素子121aを封入すると共に、少なくとも一つの接地パッド112g及び一部の載置面110a’を被覆するようになっている。また、載置面110a’に対するモールド封止体130a’の厚さH1は載置面110a’に対するマスクパターン層150の厚さH2よりも小さいため、モールド封止体130a’が溢れ出して上表面150tを被覆することを防ぐことができる。
続いて、図2D及び図2Eに示すように、モールド封止体(例えばモールド封止体130a’)をダイシングすることによって、接地パッド112g及び一部の載置面110a’を露出する複数の溝部(例えば図2Eに示す溝部T1)を形成する。また、モールド封止体をダイシングする方式はレーザーダイシングであってもよい。また、レーザーダイシングに用いられるレーザービームL1はグリーンレーザ(Green Laser)であってもよい。もちろん、レーザーダイシング以外の方式でモールド封止体をダイシングするようにしてもよい。例えば、機械的ダイシングによりモールド封止体をダイシングするようにしてもよい。
複数の溝部のトラック(track)は、大体図1Aにおけるモールド封止体130a、130b両者の輪郭と同様である。例えば、一方の溝部のトラックは大体モールド封止体130aの開口138aの輪郭と同様であり、そして、図2Eにおいて、モールド封止体130a’をダイシングして形成された溝部T1のトラックは大体図1Aにおけるモールド封止体130aにおける側面134aの輪郭と同様である。
モールド封止体をダイシングした後、複数の溝部が形成されただけではなく、図1Aに示すモールド封止体130a、130bも形成され、且つ、一部のモールド封止体130a’がマスクパターン層150の上に取り残されることによって残留モールド封止体130a”が形成されたようになっている。具体的に言えば、残留モールド封止体130a”は、接地パッド112gに付着せずにマスクパターン層150の傾斜側面150sのみに付着する。
続いて、図2Fに示すように、モールド封止体130a、130bを被覆するシールド導体層140を形成する。シールド導体層140は、全ての溝部(溝部T1も含む)の中に延伸されており、複数の接地パッド112gに接続される。シールド導体層140の形成方法は堆積方式であってもよい。堆積方式は、例えばスプレー、電気めっき、無電解メッキ、物理的気相成長、化学的気相成長などの方式であってもよい。また、物理的気相成長は、例えば蒸着又はスパッタリングなどであってもよい。
シールド導体層140は、残留モールド封止体130a”及びマスクパターン層150を被覆すると共に、マスクパターン層150に接触するようにしてもよい。シールド導体層140は、マスクパターン層150の部分の表面を露出させるようにマスクパターン層150の一部の表面を被覆する。図2Fに示すように、シールド導体層140が残留モールド封止体130a”から傾斜側面150sに沿って上表面150tまでに延伸され、これにより、シールド導体層140は、残留モールド封止体130a”で付着されていない傾斜側面150s及び傾斜側面150sに隣接する上表面150tの一部を被覆するようになっている。これにより、シールド導体層140はマスクパターン層150の上表面150t及び傾斜側面150sに接触する一方、シールド導体層140で被覆されていない他の部分の上表面150tは露出される。
図2F及び図2Gに示すように、シールド導体層140を形成した後、マスクパターン層150を除去することによって第2の電子素子122a、122b(図2Gに図示しない)及び一部の載置面110a’を露出させる。マスクパターン層150の除去方法としては、溶剤でマスクパターン層150を溶解するようにしてもよい。溶剤は、例えばアセトン(acetone)又はブロモプロパン(bromopropane)などであってもよい。また、シールド導体層140がマスクパターン層150を被覆するものの、マスクパターン層150の上表面150tの一部が露出されるため、溶剤はマスクパターン層150に接触することでマスクパターン層150を溶解することができる。また、残留モールド封止体130a”全体が接地パッド112gに付着されていないため、マスクパターン層150が除去された時、マスクパターン層150の除去に従い残留モールド封止体130a”も一緒に除去された。
続いて、図2G及び図2Hに示すように、カッターC1により回路基板110’に対してダイシングを行うことによって、電子パッケージモジュール100を形成する。これにより、図2Hに示すように、電子パッケージモジュール100の製造が完了した。また、本実施例において、カッターC1により回路基板110’に対してダイシングを行うようにしているが、他の実施例において、カッターC1以外の方式で回路基板110’に対してダイシングを行うようにしてもよい。即ち、回路基板110’に対してダイシングを行う方式については特に制限がない。例を挙げて説明すると、レーザービームにより回路基板110’に対してダイシングを行うようにしてもよい。
また、回路基板110’は回路基板110であってもよいため、即ち図2Aに示す回路基板110’はダイシングして形成された回路基板ユニットであってもよいため、他の実施例において、マスクパターン層150を除去した後、回路基板110’に対してダイシングを行うことなく、電子パッケージモジュール100の製造が完了した。
図3A乃至図3Cは、本発明の他の実施例に係る電子パッケージモジュールの製造方法の断面模式図である。図3Cにおいて、本発明の他の実施例に係る電子パッケージモジュール200を示す。図3Cに示すように、電子パッケージモジュール200は、上述の実施例における電子パッケージモジュール100と類似する。電子パッケージモジュール200は、少なくとも一つの電子素子121a及び少なくとも一つの第2の電子素子122aを含む。以下、電子パッケージモジュール200と電子パッケージモジュール100との相違点のみを説明し、電子パッケージモジュール200と電子パッケージモジュール100との同様の特徴の説明を省略する。
図3Cに示すように、電子パッケージモジュール200は、少なくとも一つのモールド封止体230及び回路基板210を含む。第1の電子素子121a及び第2の電子素子122aの何れも回路基板210の載置面212aの上に実装される。電子パッケージモジュール100との相違点として、回路基板210は接地パッド112gを備えておらず、モールド封止体230の断面形状はモールド封止体130a、130bの断面形状と異なることである。また、電子パッケージモジュール200はシールド導体層140を備えていない。もちろん、本実施例において、回路基板210は接地パッド112gを含むようにしてもよい。
モールド封止体230は、頂面230a、頂面230aに対向するモールド封止体底面230b、及び頂面230aとモールド封止体底面230bとの間に接続される側面230sを有する。モールド封止体底面230bが載置面212aに接触するため、側面230sは頂面230aと載置面212aとの間に位置する。また、上述した実施例におけるモールド封止体130a、130bとの相違点として、モールド封止体230は頂面230aから載置面212aに向かって漸次狭くなっているため、頂面230aの面積はモールド封止体底面230bの面積よりも大きく、側面230sは傾斜面となる。側面230sと載置面212aとの間の夾角A2は90度よりも大きい。
電子パッケージモジュール200の製造方法は、上述した実施例における電子パッケージモジュール100の製造方法と類似するため、以下、図3A乃至図3Cを参照しながら電子パッケージモジュール100の製造方法との相違点のみを説明し、電子パッケージモジュール100の製造方法との同様の特徴の説明及び図示を省略する。
図3Aに示すように、電子パッケージモジュール200の製造方法において、先ず、回路基板アセンブリ20の上にマスクパターン層150を形成する。ここで、回路基板アセンブリ20は、回路基板210’、少なくとも一つの第1の電子素子121a及び少なくとも一つの第2の電子素子122aを含む。
第1の電子素子121a及び第2の電子素子122aの何れも回路基板210’の載置面212a’の上に実装される。マスクパターン層150は、第1の電子素子121aを被覆せずに第2の電子素子122aを被覆する。本実施例のマスクパターン層150の形成方法は上述の実施例と同じであるため、図3Aに示すマスクパターン層150は傾斜側面150sをも含む。
続いて、第1の電子素子121aを封入するモールド封止体230を形成する。モールド封止体230の形成方法は、上述した実施例におけるモールド封止体130a、130bの形成方法と同じであるため、その説明を省略する。マスクパターン層150は傾斜側面150sを有し、且つモールド封止体230は傾斜側面150sに接触するため、モールド封止体230には傾斜を呈する側面230sが形成される。
続いて、上述した実施例の製造方法と異なり、モールド封止体230を形成した後、モールド封止体230をダイシングする工程を省略し、マスクパターン層150を直接に除去することによって第2の電子素子122aを露出させる。マスクパターン層150を除去する方法は上述した実施例において既に説明したため、ここでその説明を省略する。
続いて、図3B及び図3Cに示すように、カッターC1若しくはレーザービームにより回路基板210’に対してダイシングを行うことによって、回路基板210を形成する。これにより、図3Cに示すように、電子パッケージモジュール200の製造が完了した。また、回路基板210’は回路基板210であってもよいため、即ち、回路基板210’はダイシングして形成された回路基板ユニットであってもよいため、他の実施例において、マスクパターン層150を除去した後、回路基板210’に対してダイシングを行うことなく、電子パッケージモジュール200の製造が完了した。即ち、図3Bに示す回路基板に対してダイシングを行う工程を省略することができる。
上述したように、本発明に係る電子パッケージモジュールは全ての電子素子のうちの少なくとも一つの電子素子だけを封入するモールド封止体を含むため、光電素子(例えば画像センサー素子又は発光素子など)と他の電子素子を含む従来の電子パッケージモジュールであっても本発明に係る電子パッケージモジュールの設計を使用することができる。この場合、モールド封止体は、光電素子などの封入すべきでない電子素子を封入せずに、封入すべき電子素子のみを封入するようにしている。これにより、モールド封止体は、光電素子の動作に影響を与えないだけではなく、他の電子素子を保護することができる。また、本発明に係る電子パッケージモジュールによれば、電子素子を封入すべきか封入すべきでないかにかかわらず、電子素子は、能動素子であってもよく、受動素子であってもよく、その種類について特に制限がない。
上述した実施例は、本発明の好ましい実施態様に過ぎず、本発明の実施の範囲を限定するものではなく、本発明の明細書及び図面内容に基づいてなされた均等な変更および付加は、いずれも本発明の特許請求の範囲内に含まれるものとする。
10、20 回路基板アセンブリ
100、200 電子パッケージモジュール
110、110’、210、210’ 回路基板
110a、110a’、212a、212a’ 載置面
110b 回路基板底面
112a、112b、112c パッド
112g 接地パッド
121a、121b 第1の電子素子
122a、122b 第2の電子素子
130a、130a’、130b、230 モールド封止体
130a” 残留モールド封止体
132a、230a 頂面
134a、136a、230s 側面
138a 開口
140 シールド導体層
150 マスクパターン層
150b 下表面
150e 空きスペース
150s 傾斜側面
150t 上表面
160 テンプレート
160a テンプレート体
160b 壁体
160s テンプレート傾斜側面
162 空きスペース
230b モールド封止体底面
A1、A2 夾角
C1 カッター
H1、H2 厚さ
L1 レーザービーム
S1 空間スペース
T1 溝部







Claims (14)

  1. 載置面を有する回路基板と、
    前記載置面の上に実装される少なくとも一つの第1の電子素子と、
    前記載置面の上に実装される少なくとも一つの第2の電子素子と、
    前記載置面を部分的に被覆するように前記載置面の上に設置されており、前記少なくとも一つの第2の電子素子を封入せずに前記少なくとも一つの第1の電子素子を封入するモールド封止体と、
    を含むことを特徴とする電子パッケージモジュール。
  2. 前記モールド封止体を被覆する少なくとも一つのシールド導体層を更に含み、
    前記回路基板は、前記載置面に設けられる少なくとも一つの接地パッドを更に備え、
    前記少なくとも一つのシールド導体層は、前記少なくとも一つの接地パッドに接続されることを特徴とする請求項1に記載の電子パッケージモジュール。
  3. 前記少なくとも一つのモールド封止体は頂面及び前記頂面に接続される側面を有し、前記側面は前記頂面と前記載置面との間に位置し、前記少なくとも一つのシールド導体層は前記頂面及び前記側面を被覆することを特徴とする請求項2に記載の電子パッケージモジュール。
  4. 前記少なくとも一つのモールド封止体は頂面及び前記頂面に接続される側面を有し、前記側面は前記頂面と前記載置面との間に位置し、前記少なくとも一つのモールド封止体は前記頂面から前記載置面に向かって漸次狭くなっていることを特徴とする請求項1に記載の電子パッケージモジュール。
  5. 前記少なくとも一つのモールド封止体は開口を有し、前記少なくとも一つの第2の電子素子は前記開口に位置することを特徴とする請求項1に記載の電子パッケージモジュール。
  6. 前記少なくとも一つの第2の電子素子は光電素子であることを特徴とする請求項1に記載の電子パッケージモジュール。
  7. 載置面を有する回路基板、前記載置面の上に実装された少なくとも一つの第1の電子素子及び前記載置面の上に実装された少なくとも一つの第2の電子素子を含む回路基板アセンブリの上に、前記載置面を部分的に被覆すると共に前記少なくとも一つの第2の電子素子を完全に被覆するように、前記少なくとも一つの第1の電子素子を位置させる少なくとも一つの空きスペースを有するマスクパターン層を形成する工程と、
    前記空きスペースの中に、前記少なくとも一つの第1の電子素子を封入する少なくとも一つのモールド封止体を形成する工程と、
    前記少なくとも一つのモールド封止体を形成した後、前記マスクパターン層を除去することによって前記少なくとも一つの第2の電子素子を露出させる工程と、
    を含むことを特徴とする電子パッケージモジュールの製造方法。
  8. 前記マスクパターン層は、上表面と、前記上表面に対向すると共に前記回路基板アセンブリに接触する下表面と、を有し、前記下表面から前記上表面に向かって漸次狭くなっていることを特徴とする請求項7に記載の電子パッケージモジュールの製造方法。
  9. 前記マスクパターン層を形成する方法は、
    前記少なくとも一つの第2の電子素子に対応する空きパターンを有すると共に前記回路基板アセンブリをカバーするためのテンプレートをマスクとして用いられ、塗装層が前記少なくとも一つの第2の電子素子を完全に被覆するように前記回路基板の上に前記塗装層を印刷する工程と、
    前記塗装層を硬化する工程と、
    を含むことを特徴とする請求項7に記載の電子パッケージモジュールの製造方法。
  10. 前記塗装層を硬化する方法は、前記塗装層を加熱すること若しくは前記塗装層に紫外線を照射することであることを特徴とする請求項9に記載の電子パッケージモジュールの製造方法。
  11. 前記マスクパターン層を除去する前に、前記少なくとも一つのモールド封止体をダイシングすることによって、前記載置面の一部及び前記回路基板の少なくとも一つの接地パッドを露出させる少なくとも一つの溝部を形成する工程と、
    シールド導体層が前記少なくとも一つの溝部の中に延伸すると共に前記少なくとも一つの接地パッドに接触するように、前記少なくとも一つのモールド封止体を被覆する前記シールド導体層を形成する工程と、
    前記シールド導体層を形成した後、前記マスクパターン層を除去する工程と、
    を更に含むことを特徴とする請求項7に記載の電子パッケージモジュールの製造方法。
  12. 前記マスクパターン層を除去する方法は、溶剤により前記マスクパターン層を溶解することであることを特徴とする請求項7に記載の電子パッケージモジュールの製造方法。
  13. 前記溶剤は、アセトン又はブロモプロパンであることを特徴とする請求項12に記載の電子パッケージモジュールの製造方法。
  14. 前記回路基板は、ダイシングして形成された回路基板ユニットであることを特徴とする請求項7に記載の電子パッケージモジュールの製造方法。
JP2013169774A 2012-11-02 2013-08-19 電子パッケージモジュール及びその製造方法 Active JP5840658B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101140726A TWI502733B (zh) 2012-11-02 2012-11-02 電子封裝模組及其製造方法
TW101140726 2012-11-02

Publications (2)

Publication Number Publication Date
JP2014093520A true JP2014093520A (ja) 2014-05-19
JP5840658B2 JP5840658B2 (ja) 2016-01-06

Family

ID=49999294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013169774A Active JP5840658B2 (ja) 2012-11-02 2013-08-19 電子パッケージモジュール及びその製造方法

Country Status (5)

Country Link
US (1) US9332646B2 (ja)
JP (1) JP5840658B2 (ja)
DE (1) DE102013103572A1 (ja)
FR (1) FR2997790B1 (ja)
TW (1) TWI502733B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016159382A1 (ja) * 2015-04-03 2016-10-06 株式会社ソニー・インタラクティブエンタテインメント 電子機器
KR20180114116A (ko) * 2016-02-18 2018-10-17 닝보 써니 오포테크 코., 엘티디. 어레이 이미징 모듈 및 성형된 감광성 어셈블리, 회로 보드 어셈블리 및 전자 장치용 그 제조 방법
KR20190115388A (ko) * 2018-04-02 2019-10-11 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR20190116887A (ko) * 2018-04-05 2019-10-15 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR20200110289A (ko) * 2018-04-05 2020-09-23 삼성전기주식회사 전자 소자 모듈
US11430742B2 (en) 2018-04-02 2022-08-30 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102038488B1 (ko) * 2013-02-26 2019-10-30 삼성전자 주식회사 반도체 패키지의 제조 방법
TW201505137A (zh) * 2013-07-31 2015-02-01 Universal Scient Ind Shanghai 電子封裝模組及其製造方法
TWI553818B (zh) * 2014-08-08 2016-10-11 日月光半導體製造股份有限公司 電子封裝模組之製造方法以及電子封裝模組結構
DE102015218959A1 (de) * 2015-09-30 2017-03-30 Zf Friedrichshafen Ag Diagnose eines Steuergeräts
TWI596996B (zh) * 2016-01-08 2017-08-21 和碩聯合科技股份有限公司 電路板組合
KR102674888B1 (ko) * 2016-08-08 2024-06-14 삼성전자주식회사 인쇄회로기판 조립체
US10176846B1 (en) 2017-07-20 2019-01-08 Rovi Guides, Inc. Systems and methods for determining playback points in media assets
KR102146802B1 (ko) * 2018-07-24 2020-08-21 삼성전기주식회사 전자 소자 모듈
US11088082B2 (en) 2018-08-29 2021-08-10 STATS ChipPAC Pte. Ltd. Semiconductor device with partial EMI shielding and method of making the same
US10910322B2 (en) * 2018-12-14 2021-02-02 STATS ChipPAC Pte. Ltd. Shielded semiconductor package with open terminal and methods of making
US10985109B2 (en) * 2018-12-27 2021-04-20 STATS ChipPAC Pte. Ltd. Shielded semiconductor packages with open terminals and methods of making via two-step process
CN111432555A (zh) * 2020-03-24 2020-07-17 环维电子(上海)有限公司 一种双面pcb板及其一次双面塑封方法
US20220140172A1 (en) * 2020-03-25 2022-05-05 Sensortek Technology Corp. Light sensing device packaging structure and packaging method thereof
CN112071811A (zh) * 2020-09-18 2020-12-11 环维电子(上海)有限公司 半导体封装件及其制作方法
US11664327B2 (en) * 2020-11-17 2023-05-30 STATS ChipPAC Pte. Ltd. Selective EMI shielding using preformed mask
US11616025B2 (en) * 2020-12-18 2023-03-28 STATS ChipPAC Pte. Ltd. Selective EMI shielding using preformed mask with fang design
US11393698B2 (en) 2020-12-18 2022-07-19 STATS ChipPAC Pte. Ltd. Mask design for improved attach position

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209338A (ja) * 1997-01-22 1998-08-07 Matsushita Electric Ind Co Ltd 半導体回路装置とその製造方法
JPH1197657A (ja) * 1997-09-25 1999-04-09 Matsushita Electric Works Ltd 赤外線検出器及びその製造方法
JP2007294828A (ja) * 2006-03-29 2007-11-08 Kyocera Corp 回路モジュール
JP2008140870A (ja) * 2006-11-30 2008-06-19 Hitachi Cable Ltd 電子デバイス及び光モジュール
JP2008288610A (ja) * 2008-07-17 2008-11-27 Taiyo Yuden Co Ltd 回路モジュールの製造方法
JP2010098077A (ja) * 2008-10-15 2010-04-30 Mitsumi Electric Co Ltd 回路モジュールの製造方法
EP2490259A2 (en) * 2011-02-16 2012-08-22 Samsung LED Co., Ltd. Light-Emitting Device Package and Method of Manufacturing the Same
JP2013179152A (ja) * 2012-02-28 2013-09-09 Toshiba Corp 無線装置、それを備えた情報処理装置および記憶装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2874279B2 (ja) * 1990-05-10 1999-03-24 三菱電機株式会社 薄型半導体装置の製造方法
US5617297A (en) * 1995-09-25 1997-04-01 National Semiconductor Corporation Encapsulation filler technology for molding active electronics components such as IC cards or PCMCIA cards
US5936310A (en) * 1996-11-12 1999-08-10 Micron Technology, Inc. De-wetting material for glob top applications
DE19650255C2 (de) * 1996-12-04 1999-12-02 Manfred Band Verfahren und Vorrichtung zur selektiven Umhüllung von Flachbaugruppen od.dgl.
US6709170B2 (en) * 2001-01-08 2004-03-23 Optical Communications Products, Inc. Plastic encapsulation of optoelectronic devices for optical coupling
US20040232560A1 (en) * 2003-05-22 2004-11-25 Chao-Yuan Su Flip chip assembly process and substrate used therewith
US8134292B2 (en) * 2004-10-29 2012-03-13 Ledengin, Inc. Light emitting device with a thermal insulating and refractive index matching material
US20120017436A1 (en) * 2005-08-01 2012-01-26 Wing Kenneth E Selective encapsulation of electronic components
JP4175351B2 (ja) * 2005-08-26 2008-11-05 松下電工株式会社 凹凸多層回路板モジュール及びその製造方法
TWI334202B (en) * 2006-12-14 2010-12-01 Ase Electronics Inc Carrier and manufacturing process thereof
TWI357290B (en) 2008-04-10 2012-01-21 Unimicron Technology Corp Structure with embedded circuit and process thereo
FI125526B (fi) * 2008-08-25 2015-11-13 Ge Embedded Electronics Oy Sähköisiä komponentteja sisältävä paketoitu piirilevyrakenne ja menetelmä sähköisiä komponentteja sisältävän paketoidun piirilevyrakenteen valmistamiseksi
EP2192825A1 (en) * 2008-11-26 2010-06-02 Osram Gesellschaft mit Beschränkter Haftung An injection tool for encapsulating electronic circuits with light sources, and related encapsulation process
US9072204B2 (en) * 2009-07-17 2015-06-30 Panasonic Intellectual Property Management Co., Ltd. Electronic module and production method therefor
US8217507B1 (en) * 2010-01-22 2012-07-10 Amkor Technology, Inc. Edge mount semiconductor package
US9036359B2 (en) * 2010-10-15 2015-05-19 Leonovo Innovations Limited (Hong Kong) Component built-in module, electronic device including same, and method for manufacturing component built-in module
US20120188727A1 (en) * 2011-01-24 2012-07-26 ADL Engineering Inc. EMI Shielding in a Package Module
JP5634313B2 (ja) 2011-03-29 2014-12-03 富士フイルム株式会社 レジストパターン形成方法およびそれを用いたパターン化基板の製造方法
TWI483377B (zh) * 2012-09-24 2015-05-01 Universal Scient Ind Shanghai 封裝結構及其製造方法
US8946566B2 (en) * 2012-10-05 2015-02-03 Apple Inc. Heterogeneous encapsulation
US9485870B2 (en) * 2013-01-04 2016-11-01 Apple Inc. Methods for transparent encapsulation and selective encapsulation
US9550335B2 (en) * 2013-02-25 2017-01-24 Google Technology Holdings LLC Electronic device having a display and method of manufacture
US9113829B2 (en) * 2013-03-27 2015-08-25 Google Inc. Systems and methods for encapsulating electronics in a mountable device
US9814166B2 (en) * 2013-07-31 2017-11-07 Universal Scientific Industrial (Shanghai) Co., Ltd. Method of manufacturing electronic package module
US9881875B2 (en) * 2013-07-31 2018-01-30 Universal Scientific Industrial (Shanghai) Co., Ltd. Electronic module and method of making the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209338A (ja) * 1997-01-22 1998-08-07 Matsushita Electric Ind Co Ltd 半導体回路装置とその製造方法
JPH1197657A (ja) * 1997-09-25 1999-04-09 Matsushita Electric Works Ltd 赤外線検出器及びその製造方法
JP2007294828A (ja) * 2006-03-29 2007-11-08 Kyocera Corp 回路モジュール
JP2008140870A (ja) * 2006-11-30 2008-06-19 Hitachi Cable Ltd 電子デバイス及び光モジュール
JP2008288610A (ja) * 2008-07-17 2008-11-27 Taiyo Yuden Co Ltd 回路モジュールの製造方法
JP2010098077A (ja) * 2008-10-15 2010-04-30 Mitsumi Electric Co Ltd 回路モジュールの製造方法
EP2490259A2 (en) * 2011-02-16 2012-08-22 Samsung LED Co., Ltd. Light-Emitting Device Package and Method of Manufacturing the Same
JP2013179152A (ja) * 2012-02-28 2013-09-09 Toshiba Corp 無線装置、それを備えた情報処理装置および記憶装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016159382A1 (ja) * 2015-04-03 2017-10-12 株式会社ソニー・インタラクティブエンタテインメント 電子機器
CN107431054A (zh) * 2015-04-03 2017-12-01 索尼互动娱乐股份有限公司 电子设备
WO2016159382A1 (ja) * 2015-04-03 2016-10-06 株式会社ソニー・インタラクティブエンタテインメント 電子機器
CN107431054B (zh) * 2015-04-03 2019-12-03 索尼互动娱乐股份有限公司 电子设备
US10553520B2 (en) 2015-04-03 2020-02-04 Sony Interactive Entertainment Inc. Electronic apparatus
KR20200085932A (ko) * 2016-02-18 2020-07-15 닝보 써니 오포테크 코., 엘티디. 어레이 이미징 모듈 및 성형된 감광성 어셈블리, 회로 보드 어셈블리 및 전자 장치용 그 제조 방법
KR20180114116A (ko) * 2016-02-18 2018-10-17 닝보 써니 오포테크 코., 엘티디. 어레이 이미징 모듈 및 성형된 감광성 어셈블리, 회로 보드 어셈블리 및 전자 장치용 그 제조 방법
KR102195988B1 (ko) 2016-02-18 2020-12-29 닝보 써니 오포테크 코., 엘티디. 어레이 이미징 모듈 및 성형된 감광성 어셈블리, 회로 보드 어셈블리 및 전자 장치용 그 제조 방법
KR102134529B1 (ko) * 2016-02-18 2020-07-15 닝보 써니 오포테크 코., 엘티디. 어레이 이미징 모듈 및 성형된 감광성 어셈블리, 회로 보드 어셈블리 및 전자 장치용 그 제조 방법
KR20190115388A (ko) * 2018-04-02 2019-10-11 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US11430742B2 (en) 2018-04-02 2022-08-30 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same
KR102505198B1 (ko) * 2018-04-02 2023-03-02 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR20200110289A (ko) * 2018-04-05 2020-09-23 삼성전기주식회사 전자 소자 모듈
KR20190116887A (ko) * 2018-04-05 2019-10-15 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR102470354B1 (ko) * 2018-04-05 2022-11-25 삼성전기주식회사 전자 소자 모듈
KR102520212B1 (ko) * 2018-04-05 2023-04-10 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법

Also Published As

Publication number Publication date
DE102013103572A1 (de) 2014-02-13
US20140126161A1 (en) 2014-05-08
FR2997790B1 (fr) 2019-04-05
TW201419507A (zh) 2014-05-16
JP5840658B2 (ja) 2016-01-06
US9332646B2 (en) 2016-05-03
TWI502733B (zh) 2015-10-01
FR2997790A1 (fr) 2014-05-09

Similar Documents

Publication Publication Date Title
JP5840658B2 (ja) 電子パッケージモジュール及びその製造方法
US11961867B2 (en) Electronic device package and fabricating method thereof
US6865089B2 (en) Module board having embedded chips and components and method of forming the same
CN109087908B (zh) 封装结构、电子设备及封装方法
TWI695468B (zh) 具有屏蔽之積體電路封裝系統以及其製法
US10490478B2 (en) Chip packaging and composite system board
US20190237407A1 (en) Semiconductor package and method of manufacturing the same
US20050122698A1 (en) Module board having embedded chips and components and method of forming the same
KR20140023112A (ko) 반도체 패키지를 포함하는 전자 장치 및 그 제조 방법
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
US11296037B2 (en) Semiconductor package
TWI540652B (zh) 電子封裝模組及其製造方法
TWI638439B (zh) 半導體封裝結構及其製造方法
CN113130437A (zh) 封装结构及其制造方法
CN103794573B (zh) 电子封装模块及其制造方法
CN109378276B (zh) 电子封装模块的制造方法以及电子封装模块
JP2015032834A (ja) 電子部品実装モジュール及びその製造方法
JP7354594B2 (ja) 電子素子モジュール及びその製造方法
US20130133940A1 (en) System in package module and method of fabricating the same
TWI553818B (zh) 電子封裝模組之製造方法以及電子封裝模組結構
CN106653734B (zh) 具有电磁干扰屏蔽的半导体装置及其制造方法
KR101748132B1 (ko) 차폐부 형성 방법 및 이에 따라 제조된 시스템 인 패키지
CN101916751A (zh) 封装结构及其制作方法
KR20200013373A (ko) 전자 소자 모듈 및 그 제조 방법
KR20160054796A (ko) 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150827

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151111

R150 Certificate of patent or registration of utility model

Ref document number: 5840658

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250