JP2014093520A - 電子パッケージモジュール及びその製造方法 - Google Patents

電子パッケージモジュール及びその製造方法 Download PDF

Info

Publication number
JP2014093520A
JP2014093520A JP2013169774A JP2013169774A JP2014093520A JP 2014093520 A JP2014093520 A JP 2014093520A JP 2013169774 A JP2013169774 A JP 2013169774A JP 2013169774 A JP2013169774 A JP 2013169774A JP 2014093520 A JP2014093520 A JP 2014093520A
Authority
JP
Japan
Prior art keywords
electronic
package module
circuit board
sealing body
mold sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013169774A
Other languages
English (en)
Other versions
JP5840658B2 (ja
Inventor
Jen-Chun Chen
仁君 陳
Hsin-Chin Chang
欣晴 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Global Scientific Industrial Co Ltd
Original Assignee
Universal Global Scientific Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Global Scientific Industrial Co Ltd filed Critical Universal Global Scientific Industrial Co Ltd
Publication of JP2014093520A publication Critical patent/JP2014093520A/ja
Application granted granted Critical
Publication of JP5840658B2 publication Critical patent/JP5840658B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1056—Metal over component, i.e. metal plate over component mounted on or embedded in PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】本発明は、複数の電子素子と、全ての電子素子を封入せずに複数の電子素子のうちの少なく一つの電子素子を封入するモールド封止体とを含む電子パッケージモジュール及びその製造方法を提供することを課題とする。
【解決手段】本発明に係る電子パッケージモジュールは、回路基板、少なくとも一つの第１の電子素子、少なくとも一つの第２の電子素子及び少なくとも一つのモールド封止体を含む。回路基板は載置面を有する。第１の電子素子と第２の電子素子の何れも載置面の上に実装される。モールド封止体は、載置面を部分的に被覆するように載置面の上に設置される。モールド封止体は、第２の電子素子を封入せずに少なくとも一つの第１の電子素子だけを封入する。
【選択図】図１Ｂ

Description

本発明は、電気素子及びその製造方法に関し、特に電子パッケージモジュール（ｅｌｅｃｔｒｏｎｉｃ ｐａｃｋａｇｅ ｍｏｄｕｌｅ）及びその製造方法に関する。
通常、電子パッケージモジュールは、回路基板及び該回路基板に実装された複数の電子素子（ｅｌｅｃｔｒｏｎｉｃ ｃｏｍｐｏｎｅｎｔ）を含む。これらの電子素子は、例えばチップパッケージ（ｃｈｉｐ ｐａｃｋａｇｅ）若しくは受動素子（ｐａｓｓｉｖｅ ｃｏｍｐｏｎｅｎｔ）などのものである。また、電子素子を保護するために、大体の電子パッケージモジュールは、電子素子を封入（ｅｎｃａｐｓｕｌａｔｉｎｇ）するためのモールド封止体（ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）を更に含む。
しかしながら、電子素子のうち、例えば相補型金属酸化膜半導体画像センサー（ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ、ＣＩＳ、以下ＣＭＯＳ画像センサーと略称する）又は電荷結合素子（ｃｈａｒｇｅ―ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ、ＣＣＤ）などの画像センサー素子、若しくは発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＬＥＤ）などの発光素子といった光電素子はモールド封止体で封入されないほうがいい。また、モールド封止体の封入による光電素子の動作への影響を防ぐために、光電素子及び電子素子を含む電子パッケージモジュールは、モールド封止体を一切備えない場合もある。
特開２００７−３６０１９号公報
本発明は、複数の電子素子と、全ての電子素子を封入せずに複数の電子素子のうちの少なく一つの電子素子を封入するモールド封止体とを含む電子パッケージモジュール及びその製造方法を提供することを課題とする。
本発明に係る電子パッケージモジュールは、回路基板、少なくとも一つの第１の電子素子、少なくとも一つの第２の電子素子及び少なくとも一つのモールド封止体を含む。回路基板は載置面を有する。第１の電子素子と第２の電子素子の何れも載置面の上に実装される。モールド封止体は、載置面を部分的に被覆するように載置面の上に設置される。モールド封止体は、第２の電子素子を封入せずに少なくとも一つの第１の電子素子を封入する。
本発明に係る電子パッケージモジュールの製造方法は、下記の工程を含む。先ず、回路基板アセンブリ（ｃｉｒｃｕｉｔ ｂｏａｒｄ ａｓｓｅｍｂｌｙ）の上にマスクパターン層を形成する工程を行う。回路基板アセンブリは、載置面を有する回路基板、少なくとも一つの第１の電子素子、及び少なくとも一つの第２の電子素子を含む。第１の電子素子と第２の電子素子の何れも載置面の上に実装される。マスクパターン層は、載置面を部分的に被覆すると共に少なくとも一つの空きスペースを有する。第１の電子素子は、空きスペースの中に位置する。マスクパターン層は、第２の電子素子を完全に被覆する。続いて、空きスペース内に、第１の電子素子を封入するモールド封止体を形成する工程を行う。モールド封止体を形成した後、マスクパターン層を除去することによって第２の電子素子を露出させる。
本発明に係る電子パッケージモジュールは全ての電子素子のうちの少なくとも一つの電子素子だけを封入するモールド封止体を含むため、光電素子（例えば画像センサー素子又は発光素子など）と他の電子素子を含む従来の電子パッケージモジュールであっても本発明に係る電子パッケージモジュールの設計を使用することができる。この場合、モールド封止体は、光電素子などの封入すべきでない電子素子を封入せずに、封入すべき電子素子のみを封入するようにしている。これにより、モールド封止体は、光電素子の動作に影響を与えないだけではなく、他の電子素子を保護することができる。また、本発明に係る電子パッケージモジュールによれば、電子素子を封入すべきか封入すべきでないかにかかわらず、電子素子は、能動素子であってもよく、受動素子であってもよく、その種類について特に制限がない。
本発明に係る電子パッケージモジュールの上面模式図である。 本発明に係る電子パッケージモジュールの図１ＡにおけるＩ−Ｉ断線の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の他の実施例の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の他の実施例の断面模式図である。 本発明に係る電子パッケージモジュールの製造方法の他の実施例の断面模式図である。
以下、本明細書と図面に開示された本発明の実施形態は、本発明の技術内容をより分かりやすく説明し、本発明の理解を助けるために実施例を挙げたものに過ぎず、本発明の保護範囲を限定するものではない。ここに開示された実施形態以外にも、本発明の技術的思想に基づく他の変形例も実施可能であることは、本発明の属する技術分野における当業者に自明なことである。
図１Ａは、本発明に係る電子パッケージモジュールの上面模式図である。図１Ｂは、本発明に係る電子パッケージモジュールの図１ＡにおけるＩ−Ｉ断線の断面模式図である。図１Ａ及び図１Ｂに示すように、電子パッケージモジュール１００は、電子回路基板１１０、少なくとも一つの第１の電子素子、少なくとも一つの第２の電子素子及び少なくとも一つのモールド封止体を含む。図１Ａを例として説明すると、電子パッケージモジュール１００は、複数の第１の電子素子１２１ａ、１２１ｂ、複数の第２の電子素子１２２ａ、１２２ｂ及び複数のモールド封止体１３０ａ、１３０ｂを含む。
また、他の実施例において、電子パッケージモジュールは、単一の第１の電子素子、単一の第２の電子素子及び単一のモールド封止体を含むようにしてもよい。即ち、第１の電子素子、第２の電子素子及びモールド封止体のそれぞれの数量は、図１Ａに示す数量に限定されておらず、一つであってもよく、二つ以上であってもよい。
回路基板１１０は、載置面１１０ａを有する。複数の第１の電子素子１２１ａ、１２１ｂ及び複数の第２の電子素子１２２ａ、１２２ｂの何れも載置面１１０ａの上に実装される。複数の第１の電子素子１２１ａ、１２１ｂ及び複数の第２の電子素子１２２ａ、１２２ｂの何れも回路基板１１０に電気的に接続されるため、電気信号が回路基板１１０を介して複数の第１の電子素子１２１ａ、１２１ｂと複数の第２の電子素子１２２ａ、１２２ｂとの間に伝送されることによって、複数の第１の電子素子１２１ａ、１２１ｂ及び複数の第２の電子素子１２２ａ、１２２ｂを動作させることができる。
回路基板１１０は、複数のパッド１１２ａ、１１２ｂを備える。図１Ｂに示すように、第２の電子素子１２２ａはフリップチップ（ｆｌｉｐ ｃｈｉｐ）方式でパッド１１２ａに電気的に接続され、第１の電子素子１２１ａはワイヤボンディング（ｗｉｒｅ−ｂｏｎｄｉｎｇ）方式でパッド１１２ｂに電気的に接続されるようにしてもよい。もちろん、第２の電子素子１２２ａはワイヤボンディング方式でパッド１１２ａに電気的に接続され、第１の電子素子１２１ａはフリップチップ方式でパッド１１２ｂに電気的に接続されるようにしてもよい。即ち、回路基板１１０への第１の電子素子１２１ａ及び第２の電子素子１２２ａの実装方式は図１Ｂに限定されるものではない。
回路基板１１０は、二層の配線層のみを含む両面回路基板（ｄｏｕｂｌｅ ｓｉｄｅ ｃｉｒｃｕｉｔ ｂｏａｒｄ）であってもよく、二層以上の配線層を含む多層回路基板（ｍｕｌｔｉｌａｙｅｒ ｃｉｒｃｕｉｔ ｂｏａｒｄ）であってもよい。また、回路基板１１０は、載置面１１０ａに対向する回路基板底面１１０ｂと、回路基板底面１１０ｂに設けられる複数のパッド１１２ｃと、を更に有する。複数のパッド１１２ｃは、例えばマザーボードなどの他の回路基板に電気的に接続するのに用いられる。また、パッド１１２ｃは、導電ブラインドバイアホール（ｃｏｎｄｕｃｔｉｖｅ ｂｌｉｎｄ ｖｉａ ｈｏｌｅ）、導電スルーホール（ｃｏｎｄｕｃｔｉｖｅ ｔｈｒｏｕｇｈ ｈｏｌｅ）若しくは導電ベリードホール（ｃｏｎｄｕｃｔｉｖｅ ｂｕｒｉｅｄ ｈｏｌｅ）を介してパッド１１２ａ、１１２ｂにそれぞれ電気的に接続されるようにしてもよい。
モールド封止体１３０ａ、１３０ｂの何れも載置面１１０ａの上に配置される。各モールド封止体１３０ａ又は各モールド封止体１３０ｂは、少なくとも一つの第１の電子素子を封入すると共に載置面１１０ａを部分的に被覆する。例えば、モールド封止体１３０ａは一つの第１の電子素子１２１ａを封入し、モールド封止体１３０ｂは八つの第１の電子素子１２１ｂを封入するようにしてもよい。また、モールド封止体１３０ａ、１３０ｂの何れも、全ての第２の電子素子１２２ａ、１２２ｂを封入しないだけではなく、全ての第２の電子素子１２２ａ、１２２ｂに接触されない。
また、モールド封止体１３０ａ、１３０ｂに封入されていない複数の第２の電子素子１２２ａ、１２２ｂは、画像センサー素子又は発光素子などの光電素子であってもよい。画像センサー素子は例えばＣＭＯＳ画像センサー又は電荷結合素子（ＣＣＤ）などであってよく、発光素子は例えば発光ダイオード（ＬＥＤ）などであってもよい。また、本発明において、第２の電子素子１２２ａ、１２２ｂは、光電素子に限定されるものではなく、即ち他の能動素子又は受動素子であってもよい。
図１Ａ及び図１Ｂを例として説明すると、モールド封止体１３０ａは開口１３８ａを有し、二つの第２の電子素子１２２ｂは開口１３８ａの中に設置される。言い換えれば、モールド封止体１３０ａは、複数の第２の電子素子１２２ｂに接触しないように複数の第２の電子素子１２２ｂを取り囲む。また、図１Ａに示す実施例において、開口１３８ａの中に設置される第２の電子素子１２２ｂの数量は二つであるが、他の実施例において開口１３８ａの中に設置される第２の電子素子１２２ｂの数量は一つであってもよく、三つ以上であってもよい。言い換えれば、図１Ａにおいて、開口１３８ａの中に設置される第２の電子素子１２２ｂの数量は限定されていない。また、他の実施例において、モールド封止体１３０ａが開口１３８ａを有しない場合、モールド封止体１３０ａの中に第２の電子素子１２２ｂが存在しない。
また、第２の電子素子１２２ａは、モールド封止体１３０ａとモールド封止体１３０ｂとの間に設置されるようにしてもよい。詳しい説明すると、モールド封止体１３０ａとモールド封止体１３０ａとの間には空間スペース（ｅｍｐｔｙ ｓｐａｃｅ）Ｓ１が存在する。第２の電子素子１２２ａは、モールド封止体１３０ａ、１３０ｂに封入されない且つ接触されないように空間スペースＳ１における載置面１１０ａの上に実装される。
また、図１Ａに示す実施例において、空間スペースＳ１の中に設置される第２の電子素子１２２ａの数量は一つしかないが、他の実施例において、空間スペースＳ１の中に設置される第２の電子素子１２２ａの数量は二つ以上であってもよい。言い換えれば、図１Ａにおいて、空間スペースＳ１の中に設置される第２の電子素子１２２ａの数量は限定されていない。
電子パッケージモジュール１００は、少なくとも一層のシールド導体層（ｓｈｉｅｌｄｉｎｇ ｃｏｎｄｕｃｔｉｖｅ ｌａｙｅｒ）を更に含む。本実施例において、電子パッケージモジュール１００は二層のシールド導体層１４０を含む。一層のシールド導体層１４０はモールド封止体１３０ａを被覆し、他層のシールド導体層１４０はモールド封止体１３０ｂを被覆する。また、複数のシールド導体層１４０はモールド封止体１３０ａ、１３０ｂを全面的に被覆する。
図１Ａ及び図１Ｂを例として説明すると、モールド封止体１３０ａは、頂面１３２ａと、頂面１３２ａに接続される側面１３４ａ、１３６ａと、を有する。側面１３４ａ、１３６ａの何れも、頂面１３２ａと載置面１１０ａとの間に位置する。図１Ａ及び図１Ｂに示すように、側面１３６ａは開口１３８ａの側壁（ｓｉｄｅ ｗａｌｌ）であり、側面１３４ａはモールド封止体１３０ａの外側表面である。
一層のシールド導体層１４０は、モールド封止体１３０ａを全面的に被覆するように頂面１３２ａと側面１３６ａを全面的に被覆する。同様に、他層のシールド導体層１４０は、モールド封止体１３０ｂを全面的に被覆するようにモールド封止体１３０ｂの頂面と側面を全面的に被覆する。即ち、複数のシールド導体層１４０は、モールド封止体１３０ａの頂面１３２ａと側面１３４ａ、１３６ａ及びモールド封止体１３０ｂの頂面と側面に接触するようにモールド封止体１３０ａ、１３０ｂを全面的に被覆する。
シールド導体層１４０は、堆積（ｄｅｐｏｓｉｔｉｏｎ）方式で形成された導体薄膜（ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）であってもよいため、モールド封止体１３０ａ、１３０ｂを同時に被覆することができる。上述の堆積方式は、例えばスプレー（ｓｐｒａｙ）、電気めっき（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）、無電解メッキ（ｅｌｅｃｔｒｏｌｅｓｓ ｐｌａｔｉｎｇ）、物理的気相成長（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＰＶＤ）、化学的気相成長（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）などの方式であってもよい。また、物理的気相成長は、例えば蒸着（ｅｖａｐｏｒａｔｉｏｎ）又はスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）などであってもよい。
シールド導体層１４０はモールド封止体１３０ａ、１３０ｂを全面的に被覆するため、シールド導体層１４０はモールド封止体１３０ａ、１３０ｂにおける第１の電子素子１２１ａ、１２１ｂを取り囲むようになっている。これにより、シールド導体層１４０は、電磁妨害（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ、ＥＭＩ）による第１の電子素子１２１ａ、１２１ｂへの影響を低減するように第１の電子素子１２１ａ、１２１ｂを保護することができる。
また、回路基板１１０は、載置面１１０ａに設けられる複数の接地パッド（ｇｒｏｕｎｄｉｎｇ ｐａｄ）１１２ｇを更に備えるようにしていもよい。複数のシールド導体層１４０は複数の接地パッド１１２ｇに接続され、複数の接地パッド１１２ｇの何れも接地されている。例えば、接地パッド１１２ｇは、回路基板１１０の接地面（ｇｒｏｕｎｄ ｐｌａｎｅ）（図示せず）に電気的に接続される。これにより、複数のシールド導体層１４０は複数の接地パッド１１２ｇを介して接地されるため、電磁妨害を遮断（ｂｌｏｃｋ）する能力を向上することができる。
また、図１Ａ及び図１Ｂにおいて、回路基板１１０は複数の接地パッド１１２ｇを備えるようにしているが、他の実施例において、回路基板１１０は、一つの接地パッド１１２ｇのみを備えるようにしてもよい。即ち、接地パッド１１２ｇの数量は、図１Ａ及び図１Ｂに限定されるものではない。
上述したように、本発明に係る電子パッケージモジュール１００によれば、モールド封止体１３０ａ、１３０ｂは何れの第２の電子素子１２２ａ、１２２ｂを封入せずに第１の電子素子１２１ａ、１２１ｂのみを封入するため、光電素子（例えば画像センサー素子又は発光素子など）と他の電子素子を含む従来の電子パッケージモジュールであっても本発明に係る電子パッケージモジュール１００の設計を使用することができる。この場合、モールド封止体は、光電素子などの封入すべきでない電子素子を封入せずに、封入すべき電子素子のみを封入するようにしている。これにより、モールド封止体は、光電素子の動作に影響を与えないだけではなく、電子パッケージモジュールにおける他の電子素子を依然として保護することができる。また、電子パッケージモジュール１００において、一つのモールド封止体１３０ａ若しくは一つのモールド封止体１３０ｂのみが形成されるようにしてもよく、二つ以上のモールド封止体（例えばモールド封止体１３０ａ、１３０ｂ）が形成されるようにしてもよい。即ち、本発明において、モールド封止体の数量については特に制限されていない。
以上、電子パッケージモジュール１００の構造について詳しく説明した。続いて、図２Ａ乃至図２Ｇを参照しながら電子パッケージモジュール１００の製造方法について詳しく説明する。
図２Ａに示すように、電子パッケージモジュール１００の製造方法において、先ず、回路基板アセンブリ１０の上にマスクパターン層１５０を形成する。ここで、回路基板アセンブリ１０とは、複数の電子素子が実装された回路基板を指す。詳しく説明すると、回路基板アセンブリ１０は、回路基板１１０’、少なくとも一つの第１の電子素子及び少なくとも一つの第２の電子素子を含み、少なくとも一つの第１の電子素子及び少なくとも一つの第２の電子素子の何れも回路基板１１０’の載置面１１０ａ’の上に実装された。言い換えれば、マスクパターン層１５０を形成する前に、少なくとも一つの第１の電子素子及び少なくとも一つの第２の電子素子は既に回路基板１１０’の上に実装された。
また、図２Ａにおいて、一つの第１の電子素子１２１ａ及び一つの第２の電子素子１２２ａのみを載置面１１０ａ’の上に実装されたように見られるが、実際には、図１Ａに示す第１の電子素子１２１ｂ及び第２の電子素子１２２ｂも既に載置面１１０ａ’の上に実装された。また、図２Ａ乃至図２Ｇにおいて、第１の電子素子１２１ｂ及び第２の電子素子１２２ｂを図示しなくても、当業者は、図１Ａ及び従来の電子パッケージモジュールの製造技術の常識により、載置面１１０ａ’に実装された第１の電子素子１２１ａ、１２１ｂ及び第２の電子素子１２２ａ、１２２ｂの設置位置が図１Ａに示すような設置位置と同じであることを理解できる。
また、本実施例において、回路基板１１０’の構造は、図１Ｂにおける回路基板１１０の構造と類似しており、複数の接地パッド１１２ｇをも含む。回路基板１１０’と回路基板１１０との相違点としては、回路基板１１０’の寸法が回路基板１１０の寸法よりも大きいことにある。
具体的に説明すると、回路基板１１０は、回路基板１１０’をダイシング（ｄｉｃｉｎｇ）して形成された（即ち単体化された）回路基板ユニットであってもよい。また、回路基板１１０’は、回路パネル（ｐａｎｅｌ）又は基板ストライプ（ｓｔｒｉｐ）であってもよい。また、他の実施例において、回路基板１１０’は、回路基板１１０であってもよく、即ち、回路基板１１０’はダイシングされた回路基板ユニットであってもよい。
マスクパターン層１５０が形成された後、マスクパターン層１５０は載置面１１０ａ’を部分的に被覆するようになっている。詳しく説明すると、マスクパターン層１５０は、第１の電子素子１２１ａ、１２１ｂを被覆しない空きスペース１５０ｅを備えており、第２の電子素子１２２ａ、１２２ｂを完全に被覆する。図２Ａを例として説明すると、第１の電子素子１２１ａが空きスペース１５０ｅに位置するため、マスクパターン層１５０は、第１の電子素子１２１ａに接触しないように第１の電子素子１２１ａを被覆しない。また、マスクパターン層１５０は、第２の電子素子１２２ａを完全に被覆する。
また、空きスペース（例えば空きスペース１５０ｅ）の数量は基本的に、後続で形成されるモールド封止体１３０ａ、１３０ｂの総数量に等しい。また、電子パッケージモジュール１００のモールド封止体１３０ａ、１３０ｂの総数量に応じて、マスクパターン層１５０は、一つの空きスペース（例えば空きスペース１５０ｅ）のみを備えるようにしてもよく、複数の空きスペースを備えるようにしてもよい。
図２Ａに示す実施例において、マスクパターン層１５０は、上表面１５０ｔ及び上表面１５０ｔに対向する下表面１５０ｂを有する。下表面１５０ｂは、回路基板アセンブリ１０に接触する。マスクパターン層１５０は、下表面１５０ｂから上表面１５０ｔに向かって漸次狭くなっているため、上表面１５０ｔの面積は下表面１５０ｂの面積よりも小さい。マスクパターン層１５０は、上表面１５０ｔと下表面１５０ｂとの間に接続される傾斜側面１５０ｓを更に含む。図２Ａに示すように、傾斜側面１５０ｓと下表面１５０ｂとの間の夾角Ａ１は９０℃よりも小さい。
マスクパターン層１５０を形成する方法については様々な方法がある。本実施例において、マスクパターン層１５０は、テンプレート（ｔｅｍｐｌａｔｅ）を用いて印刷して（即ち、テンプレート印刷（ｔｅｍｐｌａｔｅ ｐｒｉｎｔｉｎｇ）により）形成されたものである。詳しく説明すると、図２Ａ乃至図２Ｃに示すように、先ず、テンプレート１６０をマスクとして回路基板アセンブリ１０をカバーする。続いて、回路基板１１０’の上に、例えばインク、ポジ型フォトレジスト（ｐｏｓｉｔｉｖｅ ｐｈｏｔｏｒｅｓｉｓｔ）又はネガ型フォトレジスト（ｎｅｇａｔｉｖｅ ｐｈｏｔｏｒｅｓｉｓｔ）などの材料を塗装層として印刷する。図２Ｂは、テンプレート１６０の上面模式図である。図２Ｃは、図２ＢにおけるＩＩ−ＩＩ断線に沿って示す断面模式図である。また、図２Ａに示すテンプレート１６０も、図２ＢにおけるＩＩ−ＩＩ断線に沿って示すものである。図１Ａに示すように、テンプレート１６０は、第２の電子素子１２２ａ、１２２ｂに対応する複数の空きパターン１６２を有する。塗装層を印刷する際に、塗装層は、複数の空きパターン１６２を通して複数の第２の電子素子１２２ａ、１２２ｂを完全に被覆するものの、第１の電子素子１２１ａ、１２１ｂを被覆しない。
続いて、塗装層を硬化させることによって、塗装層をマスクパターン層１５０に変化させる。塗装層を硬化させる方法としては、塗装層を加熱するようにしてもよく、塗装層に対して紫外線を照射するようにしてもよい。塗装層を硬化させる期間において、テンプレート１６０は、回路基板アセンブリ１０の上方に置かれたままに回路基板アセンブリ１０をカバーし続ける。塗装層が硬化された後、テンプレート１６０を除去することによって空きスペース１５０ｅが形成される。また、本実施例において、マスクパターン層１５０の成分は、例えば二酸化ケイ素などの酸化ケイ素を含んでもよい。
また、テンプレート１６０は、少なくとも一つのプレート体１６０ａ及び少なくとも一つの壁体１６０ｂを含むようにしてもよい。少なくとも一つのプレート体１６０ａは、少なくとも一つの壁体１６０ｂに接続されており、テンプレート傾斜側面１６０ｓを有する。図２Ａ及び図２Ｃに示すように、マスクパターン層１５０を形成する過程において、テンプレート傾斜側面１６０ｓが塗装層に接触されることによって、マスクパターン層１５０の傾斜側面１５０ｓが形成される。
また、上述の実施例において、マスクパターン層１５０はテンプレート１６０を用いて印刷して形成されたものであるが、他の実施例において、マスクパターン層１５０は、テンプレート１６０を用いて印刷して形成されたものでなくてもよい。詳しく説明すると、マスクパターン層１５０は、テンプレート１６０をマスクとして利用し、スプレー（ｓｐｒａｙ）方式で形成されたものであってもよい。言い換えれば、マスクパターン層１５０は、テンプレート１６０を用いて印刷して形成されたものであるに限定されていない。
続いて、図２Ｄに示すように、空きスペース１５０ｅの中には第１の電子素子を封入するモールド封止体１３０ａ’を形成することによって、電子パッケージモジュール１００における全ての第１の電子素子１２１ａ、１２１ｂがモールド封止体１３０ａ’の内部に封入されている。モールド封止体は、ディスペンサー（ｄｉｓｐｅｎｓｅｒ）により形成されるようにしてもよい。また、モールド封止体の主な材料は、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）であってもよい。また、エポキシ樹脂は、酸化ケイ素及び／又は酸化アルミニウムなどのフィラーを含んでもよい。また、上述のモールド封止体は、空きスペース以外の箇所に形成されておらず、空きスペースの中のみに形成されるため、モールド封止体はマスクパターン層１５０の上表面１５０ｔを被覆しない。
図２Ｄを例として説明すると、空きスペース１５０ｅの中にモールド封止体１３０ａ’が形成されると、モールド封止体１３０ａ’は、マスクパターン層１５０の上表面１５０ｔを被覆せずに、少なくとも一つの第１の電子素子１２１ａを封入すると共に、少なくとも一つの接地パッド１１２ｇ及び一部の載置面１１０ａ’を被覆するようになっている。また、載置面１１０ａ’に対するモールド封止体１３０ａ’の厚さＨ１は載置面１１０ａ’に対するマスクパターン層１５０の厚さＨ２よりも小さいため、モールド封止体１３０ａ’が溢れ出して上表面１５０ｔを被覆することを防ぐことができる。
続いて、図２Ｄ及び図２Ｅに示すように、モールド封止体（例えばモールド封止体１３０ａ’）をダイシングすることによって、接地パッド１１２ｇ及び一部の載置面１１０ａ’を露出する複数の溝部（例えば図２Ｅに示す溝部Ｔ１）を形成する。また、モールド封止体をダイシングする方式はレーザーダイシングであってもよい。また、レーザーダイシングに用いられるレーザービームＬ１はグリーンレーザ（Ｇｒｅｅｎ Ｌａｓｅｒ）であってもよい。もちろん、レーザーダイシング以外の方式でモールド封止体をダイシングするようにしてもよい。例えば、機械的ダイシングによりモールド封止体をダイシングするようにしてもよい。
複数の溝部のトラック（ｔｒａｃｋ）は、大体図１Ａにおけるモールド封止体１３０ａ、１３０ｂ両者の輪郭と同様である。例えば、一方の溝部のトラックは大体モールド封止体１３０ａの開口１３８ａの輪郭と同様であり、そして、図２Ｅにおいて、モールド封止体１３０ａ’をダイシングして形成された溝部Ｔ１のトラックは大体図１Ａにおけるモールド封止体１３０ａにおける側面１３４ａの輪郭と同様である。
モールド封止体をダイシングした後、複数の溝部が形成されただけではなく、図１Ａに示すモールド封止体１３０ａ、１３０ｂも形成され、且つ、一部のモールド封止体１３０ａ’がマスクパターン層１５０の上に取り残されることによって残留モールド封止体１３０ａ”が形成されたようになっている。具体的に言えば、残留モールド封止体１３０ａ”は、接地パッド１１２ｇに付着せずにマスクパターン層１５０の傾斜側面１５０ｓのみに付着する。
続いて、図２Ｆに示すように、モールド封止体１３０ａ、１３０ｂを被覆するシールド導体層１４０を形成する。シールド導体層１４０は、全ての溝部（溝部Ｔ１も含む）の中に延伸されており、複数の接地パッド１１２ｇに接続される。シールド導体層１４０の形成方法は堆積方式であってもよい。堆積方式は、例えばスプレー、電気めっき、無電解メッキ、物理的気相成長、化学的気相成長などの方式であってもよい。また、物理的気相成長は、例えば蒸着又はスパッタリングなどであってもよい。
シールド導体層１４０は、残留モールド封止体１３０ａ”及びマスクパターン層１５０を被覆すると共に、マスクパターン層１５０に接触するようにしてもよい。シールド導体層１４０は、マスクパターン層１５０の部分の表面を露出させるようにマスクパターン層１５０の一部の表面を被覆する。図２Ｆに示すように、シールド導体層１４０が残留モールド封止体１３０ａ”から傾斜側面１５０ｓに沿って上表面１５０ｔまでに延伸され、これにより、シールド導体層１４０は、残留モールド封止体１３０ａ”で付着されていない傾斜側面１５０ｓ及び傾斜側面１５０ｓに隣接する上表面１５０ｔの一部を被覆するようになっている。これにより、シールド導体層１４０はマスクパターン層１５０の上表面１５０ｔ及び傾斜側面１５０ｓに接触する一方、シールド導体層１４０で被覆されていない他の部分の上表面１５０ｔは露出される。
図２Ｆ及び図２Ｇに示すように、シールド導体層１４０を形成した後、マスクパターン層１５０を除去することによって第２の電子素子１２２ａ、１２２ｂ（図２Ｇに図示しない）及び一部の載置面１１０ａ’を露出させる。マスクパターン層１５０の除去方法としては、溶剤でマスクパターン層１５０を溶解するようにしてもよい。溶剤は、例えばアセトン（ａｃｅｔｏｎｅ）又はブロモプロパン（ｂｒｏｍｏｐｒｏｐａｎｅ）などであってもよい。また、シールド導体層１４０がマスクパターン層１５０を被覆するものの、マスクパターン層１５０の上表面１５０ｔの一部が露出されるため、溶剤はマスクパターン層１５０に接触することでマスクパターン層１５０を溶解することができる。また、残留モールド封止体１３０ａ”全体が接地パッド１１２ｇに付着されていないため、マスクパターン層１５０が除去された時、マスクパターン層１５０の除去に従い残留モールド封止体１３０ａ”も一緒に除去された。
続いて、図２Ｇ及び図２Ｈに示すように、カッターＣ１により回路基板１１０’に対してダイシングを行うことによって、電子パッケージモジュール１００を形成する。これにより、図２Ｈに示すように、電子パッケージモジュール１００の製造が完了した。また、本実施例において、カッターＣ１により回路基板１１０’に対してダイシングを行うようにしているが、他の実施例において、カッターＣ１以外の方式で回路基板１１０’に対してダイシングを行うようにしてもよい。即ち、回路基板１１０’に対してダイシングを行う方式については特に制限がない。例を挙げて説明すると、レーザービームにより回路基板１１０’に対してダイシングを行うようにしてもよい。
また、回路基板１１０’は回路基板１１０であってもよいため、即ち図２Ａに示す回路基板１１０’はダイシングして形成された回路基板ユニットであってもよいため、他の実施例において、マスクパターン層１５０を除去した後、回路基板１１０’に対してダイシングを行うことなく、電子パッケージモジュール１００の製造が完了した。
図３Ａ乃至図３Ｃは、本発明の他の実施例に係る電子パッケージモジュールの製造方法の断面模式図である。図３Ｃにおいて、本発明の他の実施例に係る電子パッケージモジュール２００を示す。図３Ｃに示すように、電子パッケージモジュール２００は、上述の実施例における電子パッケージモジュール１００と類似する。電子パッケージモジュール２００は、少なくとも一つの電子素子１２１ａ及び少なくとも一つの第２の電子素子１２２ａを含む。以下、電子パッケージモジュール２００と電子パッケージモジュール１００との相違点のみを説明し、電子パッケージモジュール２００と電子パッケージモジュール１００との同様の特徴の説明を省略する。
図３Ｃに示すように、電子パッケージモジュール２００は、少なくとも一つのモールド封止体２３０及び回路基板２１０を含む。第１の電子素子１２１ａ及び第２の電子素子１２２ａの何れも回路基板２１０の載置面２１２ａの上に実装される。電子パッケージモジュール１００との相違点として、回路基板２１０は接地パッド１１２ｇを備えておらず、モールド封止体２３０の断面形状はモールド封止体１３０ａ、１３０ｂの断面形状と異なることである。また、電子パッケージモジュール２００はシールド導体層１４０を備えていない。もちろん、本実施例において、回路基板２１０は接地パッド１１２ｇを含むようにしてもよい。
モールド封止体２３０は、頂面２３０ａ、頂面２３０ａに対向するモールド封止体底面２３０ｂ、及び頂面２３０ａとモールド封止体底面２３０ｂとの間に接続される側面２３０ｓを有する。モールド封止体底面２３０ｂが載置面２１２ａに接触するため、側面２３０ｓは頂面２３０ａと載置面２１２ａとの間に位置する。また、上述した実施例におけるモールド封止体１３０ａ、１３０ｂとの相違点として、モールド封止体２３０は頂面２３０ａから載置面２１２ａに向かって漸次狭くなっているため、頂面２３０ａの面積はモールド封止体底面２３０ｂの面積よりも大きく、側面２３０ｓは傾斜面となる。側面２３０ｓと載置面２１２ａとの間の夾角Ａ２は９０度よりも大きい。
電子パッケージモジュール２００の製造方法は、上述した実施例における電子パッケージモジュール１００の製造方法と類似するため、以下、図３Ａ乃至図３Ｃを参照しながら電子パッケージモジュール１００の製造方法との相違点のみを説明し、電子パッケージモジュール１００の製造方法との同様の特徴の説明及び図示を省略する。
図３Ａに示すように、電子パッケージモジュール２００の製造方法において、先ず、回路基板アセンブリ２０の上にマスクパターン層１５０を形成する。ここで、回路基板アセンブリ２０は、回路基板２１０’、少なくとも一つの第１の電子素子１２１ａ及び少なくとも一つの第２の電子素子１２２ａを含む。
第１の電子素子１２１ａ及び第２の電子素子１２２ａの何れも回路基板２１０’の載置面２１２ａ’の上に実装される。マスクパターン層１５０は、第１の電子素子１２１ａを被覆せずに第２の電子素子１２２ａを被覆する。本実施例のマスクパターン層１５０の形成方法は上述の実施例と同じであるため、図３Ａに示すマスクパターン層１５０は傾斜側面１５０ｓをも含む。
続いて、第１の電子素子１２１ａを封入するモールド封止体２３０を形成する。モールド封止体２３０の形成方法は、上述した実施例におけるモールド封止体１３０ａ、１３０ｂの形成方法と同じであるため、その説明を省略する。マスクパターン層１５０は傾斜側面１５０ｓを有し、且つモールド封止体２３０は傾斜側面１５０ｓに接触するため、モールド封止体２３０には傾斜を呈する側面２３０ｓが形成される。
続いて、上述した実施例の製造方法と異なり、モールド封止体２３０を形成した後、モールド封止体２３０をダイシングする工程を省略し、マスクパターン層１５０を直接に除去することによって第２の電子素子１２２ａを露出させる。マスクパターン層１５０を除去する方法は上述した実施例において既に説明したため、ここでその説明を省略する。
続いて、図３Ｂ及び図３Ｃに示すように、カッターＣ１若しくはレーザービームにより回路基板２１０’に対してダイシングを行うことによって、回路基板２１０を形成する。これにより、図３Ｃに示すように、電子パッケージモジュール２００の製造が完了した。また、回路基板２１０’は回路基板２１０であってもよいため、即ち、回路基板２１０’はダイシングして形成された回路基板ユニットであってもよいため、他の実施例において、マスクパターン層１５０を除去した後、回路基板２１０’に対してダイシングを行うことなく、電子パッケージモジュール２００の製造が完了した。即ち、図３Ｂに示す回路基板に対してダイシングを行う工程を省略することができる。
上述したように、本発明に係る電子パッケージモジュールは全ての電子素子のうちの少なくとも一つの電子素子だけを封入するモールド封止体を含むため、光電素子（例えば画像センサー素子又は発光素子など）と他の電子素子を含む従来の電子パッケージモジュールであっても本発明に係る電子パッケージモジュールの設計を使用することができる。この場合、モールド封止体は、光電素子などの封入すべきでない電子素子を封入せずに、封入すべき電子素子のみを封入するようにしている。これにより、モールド封止体は、光電素子の動作に影響を与えないだけではなく、他の電子素子を保護することができる。また、本発明に係る電子パッケージモジュールによれば、電子素子を封入すべきか封入すべきでないかにかかわらず、電子素子は、能動素子であってもよく、受動素子であってもよく、その種類について特に制限がない。
上述した実施例は、本発明の好ましい実施態様に過ぎず、本発明の実施の範囲を限定するものではなく、本発明の明細書及び図面内容に基づいてなされた均等な変更および付加は、いずれも本発明の特許請求の範囲内に含まれるものとする。
１０、２０ 回路基板アセンブリ
１００、２００ 電子パッケージモジュール
１１０、１１０’、２１０、２１０’ 回路基板
１１０ａ、１１０ａ’、２１２ａ、２１２ａ’ 載置面
１１０ｂ 回路基板底面
１１２ａ、１１２ｂ、１１２ｃ パッド
１１２ｇ 接地パッド
１２１ａ、１２１ｂ 第１の電子素子
１２２ａ、１２２ｂ 第２の電子素子
１３０ａ、１３０ａ’、１３０ｂ、２３０ モールド封止体
１３０ａ” 残留モールド封止体
１３２ａ、２３０ａ 頂面
１３４ａ、１３６ａ、２３０ｓ 側面
１３８ａ 開口
１４０ シールド導体層
１５０ マスクパターン層
１５０ｂ 下表面
１５０ｅ 空きスペース
１５０ｓ 傾斜側面
１５０ｔ 上表面
１６０ テンプレート
１６０ａ テンプレート体
１６０ｂ 壁体
１６０ｓ テンプレート傾斜側面
１６２ 空きスペース
２３０ｂ モールド封止体底面
Ａ１、Ａ２ 夾角
Ｃ１ カッター
Ｈ１、Ｈ２ 厚さ
Ｌ１ レーザービーム
Ｓ１ 空間スペース
Ｔ１ 溝部

Claims (14)

  1. 載置面を有する回路基板と、
    前記載置面の上に実装される少なくとも一つの第１の電子素子と、
    前記載置面の上に実装される少なくとも一つの第２の電子素子と、
    前記載置面を部分的に被覆するように前記載置面の上に設置されており、前記少なくとも一つの第２の電子素子を封入せずに前記少なくとも一つの第１の電子素子を封入するモールド封止体と、
    を含むことを特徴とする電子パッケージモジュール。
  2. 前記モールド封止体を被覆する少なくとも一つのシールド導体層を更に含み、
    前記回路基板は、前記載置面に設けられる少なくとも一つの接地パッドを更に備え、
    前記少なくとも一つのシールド導体層は、前記少なくとも一つの接地パッドに接続されることを特徴とする請求項１に記載の電子パッケージモジュール。
  3. 前記少なくとも一つのモールド封止体は頂面及び前記頂面に接続される側面を有し、前記側面は前記頂面と前記載置面との間に位置し、前記少なくとも一つのシールド導体層は前記頂面及び前記側面を被覆することを特徴とする請求項２に記載の電子パッケージモジュール。
  4. 前記少なくとも一つのモールド封止体は頂面及び前記頂面に接続される側面を有し、前記側面は前記頂面と前記載置面との間に位置し、前記少なくとも一つのモールド封止体は前記頂面から前記載置面に向かって漸次狭くなっていることを特徴とする請求項１に記載の電子パッケージモジュール。
  5. 前記少なくとも一つのモールド封止体は開口を有し、前記少なくとも一つの第２の電子素子は前記開口に位置することを特徴とする請求項１に記載の電子パッケージモジュール。
  6. 前記少なくとも一つの第２の電子素子は光電素子であることを特徴とする請求項１に記載の電子パッケージモジュール。
  7. 載置面を有する回路基板、前記載置面の上に実装された少なくとも一つの第１の電子素子及び前記載置面の上に実装された少なくとも一つの第２の電子素子を含む回路基板アセンブリの上に、前記載置面を部分的に被覆すると共に前記少なくとも一つの第２の電子素子を完全に被覆するように、前記少なくとも一つの第１の電子素子を位置させる少なくとも一つの空きスペースを有するマスクパターン層を形成する工程と、
    前記空きスペースの中に、前記少なくとも一つの第１の電子素子を封入する少なくとも一つのモールド封止体を形成する工程と、
    前記少なくとも一つのモールド封止体を形成した後、前記マスクパターン層を除去することによって前記少なくとも一つの第２の電子素子を露出させる工程と、
    を含むことを特徴とする電子パッケージモジュールの製造方法。
  8. 前記マスクパターン層は、上表面と、前記上表面に対向すると共に前記回路基板アセンブリに接触する下表面と、を有し、前記下表面から前記上表面に向かって漸次狭くなっていることを特徴とする請求項７に記載の電子パッケージモジュールの製造方法。
  9. 前記マスクパターン層を形成する方法は、
    前記少なくとも一つの第２の電子素子に対応する空きパターンを有すると共に前記回路基板アセンブリをカバーするためのテンプレートをマスクとして用いられ、塗装層が前記少なくとも一つの第２の電子素子を完全に被覆するように前記回路基板の上に前記塗装層を印刷する工程と、
    前記塗装層を硬化する工程と、
    を含むことを特徴とする請求項７に記載の電子パッケージモジュールの製造方法。
  10. 前記塗装層を硬化する方法は、前記塗装層を加熱すること若しくは前記塗装層に紫外線を照射することであることを特徴とする請求項９に記載の電子パッケージモジュールの製造方法。
  11. 前記マスクパターン層を除去する前に、前記少なくとも一つのモールド封止体をダイシングすることによって、前記載置面の一部及び前記回路基板の少なくとも一つの接地パッドを露出させる少なくとも一つの溝部を形成する工程と、
    シールド導体層が前記少なくとも一つの溝部の中に延伸すると共に前記少なくとも一つの接地パッドに接触するように、前記少なくとも一つのモールド封止体を被覆する前記シールド導体層を形成する工程と、
    前記シールド導体層を形成した後、前記マスクパターン層を除去する工程と、
    を更に含むことを特徴とする請求項７に記載の電子パッケージモジュールの製造方法。
  12. 前記マスクパターン層を除去する方法は、溶剤により前記マスクパターン層を溶解することであることを特徴とする請求項７に記載の電子パッケージモジュールの製造方法。
  13. 前記溶剤は、アセトン又はブロモプロパンであることを特徴とする請求項１２に記載の電子パッケージモジュールの製造方法。
  14. 前記回路基板は、ダイシングして形成された回路基板ユニットであることを特徴とする請求項７に記載の電子パッケージモジュールの製造方法。
JP2013169774A 2012-11-02 2013-08-19 電子パッケージモジュール及びその製造方法 Active JP5840658B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101140726 2012-11-02
TW101140726A TWI502733B (zh) 2012-11-02 2012-11-02 電子封裝模組及其製造方法

Publications (2)

Publication Number Publication Date
JP2014093520A true JP2014093520A (ja) 2014-05-19
JP5840658B2 JP5840658B2 (ja) 2016-01-06

Family

ID=49999294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013169774A Active JP5840658B2 (ja) 2012-11-02 2013-08-19 電子パッケージモジュール及びその製造方法

Country Status (5)

Country Link
US (1) US9332646B2 (ja)
JP (1) JP5840658B2 (ja)
DE (1) DE102013103572A1 (ja)
FR (1) FR2997790B1 (ja)
TW (1) TWI502733B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016159382A1 (ja) * 2015-04-03 2016-10-06 株式会社ソニー・インタラクティブエンタテインメント 電子機器
KR20180114116A (ko) * 2016-02-18 2018-10-17 닝보 써니 오포테크 코., 엘티디. 어레이 이미징 모듈 및 성형된 감광성 어셈블리, 회로 보드 어셈블리 및 전자 장치용 그 제조 방법
KR20190115388A (ko) * 2018-04-02 2019-10-11 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR20190116887A (ko) * 2018-04-05 2019-10-15 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR20200110289A (ko) * 2018-04-05 2020-09-23 삼성전기주식회사 전자 소자 모듈
US11430742B2 (en) 2018-04-02 2022-08-30 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102038488B1 (ko) * 2013-02-26 2019-10-30 삼성전자 주식회사 반도체 패키지의 제조 방법
TW201505137A (zh) * 2013-07-31 2015-02-01 Universal Scient Ind Shanghai 電子封裝模組及其製造方法
TWI553818B (zh) * 2014-08-08 2016-10-11 日月光半導體製造股份有限公司 電子封裝模組之製造方法以及電子封裝模組結構
DE102015218959A1 (de) * 2015-09-30 2017-03-30 Zf Friedrichshafen Ag Diagnose eines Steuergeräts
TWI596996B (zh) * 2016-01-08 2017-08-21 和碩聯合科技股份有限公司 電路板組合
KR20180016799A (ko) * 2016-08-08 2018-02-20 삼성전자주식회사 인쇄회로기판 조립체
US10176846B1 (en) 2017-07-20 2019-01-08 Rovi Guides, Inc. Systems and methods for determining playback points in media assets
KR102146802B1 (ko) * 2018-07-24 2020-08-21 삼성전기주식회사 전자 소자 모듈
US11088082B2 (en) 2018-08-29 2021-08-10 STATS ChipPAC Pte. Ltd. Semiconductor device with partial EMI shielding and method of making the same
US10910322B2 (en) * 2018-12-14 2021-02-02 STATS ChipPAC Pte. Ltd. Shielded semiconductor package with open terminal and methods of making
US10985109B2 (en) 2018-12-27 2021-04-20 STATS ChipPAC Pte. Ltd. Shielded semiconductor packages with open terminals and methods of making via two-step process
CN111432555A (zh) * 2020-03-24 2020-07-17 环维电子(上海)有限公司 一种双面pcb板及其一次双面塑封方法
TW202141806A (zh) * 2020-03-25 2021-11-01 昇佳電子股份有限公司 光感測器封裝結構及其封裝方法
CN112071811A (zh) * 2020-09-18 2020-12-11 环维电子(上海)有限公司 半导体封装件及其制作方法
US11664327B2 (en) * 2020-11-17 2023-05-30 STATS ChipPAC Pte. Ltd. Selective EMI shielding using preformed mask
US11393698B2 (en) 2020-12-18 2022-07-19 STATS ChipPAC Pte. Ltd. Mask design for improved attach position
US11616025B2 (en) * 2020-12-18 2023-03-28 STATS ChipPAC Pte. Ltd. Selective EMI shielding using preformed mask with fang design

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209338A (ja) * 1997-01-22 1998-08-07 Matsushita Electric Ind Co Ltd 半導体回路装置とその製造方法
JPH1197657A (ja) * 1997-09-25 1999-04-09 Matsushita Electric Works Ltd 赤外線検出器及びその製造方法
JP2007294828A (ja) * 2006-03-29 2007-11-08 Kyocera Corp 回路モジュール
JP2008140870A (ja) * 2006-11-30 2008-06-19 Hitachi Cable Ltd 電子デバイス及び光モジュール
JP2008288610A (ja) * 2008-07-17 2008-11-27 Taiyo Yuden Co Ltd 回路モジュールの製造方法
JP2010098077A (ja) * 2008-10-15 2010-04-30 Mitsumi Electric Co Ltd 回路モジュールの製造方法
EP2490259A2 (en) * 2011-02-16 2012-08-22 Samsung LED Co., Ltd. Light-Emitting Device Package and Method of Manufacturing the Same
JP2013179152A (ja) * 2012-02-28 2013-09-09 Toshiba Corp 無線装置、それを備えた情報処理装置および記憶装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2874279B2 (ja) * 1990-05-10 1999-03-24 三菱電機株式会社 薄型半導体装置の製造方法
US5617297A (en) * 1995-09-25 1997-04-01 National Semiconductor Corporation Encapsulation filler technology for molding active electronics components such as IC cards or PCMCIA cards
US5936310A (en) * 1996-11-12 1999-08-10 Micron Technology, Inc. De-wetting material for glob top applications
DE19650255C2 (de) * 1996-12-04 1999-12-02 Manfred Band Verfahren und Vorrichtung zur selektiven Umhüllung von Flachbaugruppen od.dgl.
US6709170B2 (en) * 2001-01-08 2004-03-23 Optical Communications Products, Inc. Plastic encapsulation of optoelectronic devices for optical coupling
US20040232560A1 (en) * 2003-05-22 2004-11-25 Chao-Yuan Su Flip chip assembly process and substrate used therewith
US8134292B2 (en) * 2004-10-29 2012-03-13 Ledengin, Inc. Light emitting device with a thermal insulating and refractive index matching material
US20120017436A1 (en) * 2005-08-01 2012-01-26 Wing Kenneth E Selective encapsulation of electronic components
JP4175351B2 (ja) * 2005-08-26 2008-11-05 松下電工株式会社 凹凸多層回路板モジュール及びその製造方法
TWI334202B (en) * 2006-12-14 2010-12-01 Ase Electronics Inc Carrier and manufacturing process thereof
TWI357290B (en) 2008-04-10 2012-01-21 Unimicron Technology Corp Structure with embedded circuit and process thereo
FI125526B (fi) * 2008-08-25 2015-11-13 Ge Embedded Electronics Oy Sähköisiä komponentteja sisältävä paketoitu piirilevyrakenne ja menetelmä sähköisiä komponentteja sisältävän paketoidun piirilevyrakenteen valmistamiseksi
EP2192825A1 (en) * 2008-11-26 2010-06-02 Osram Gesellschaft mit Beschränkter Haftung An injection tool for encapsulating electronic circuits with light sources, and related encapsulation process
JP5436557B2 (ja) * 2009-07-17 2014-03-05 パナソニック株式会社 電子モジュールおよびその製造方法
US8217507B1 (en) * 2010-01-22 2012-07-10 Amkor Technology, Inc. Edge mount semiconductor package
WO2012049898A1 (ja) * 2010-10-15 2012-04-19 日本電気株式会社 部品内蔵モジュール及びこれを備える電子機器並びに部品内蔵モジュールの製造方法
US20120188727A1 (en) * 2011-01-24 2012-07-26 ADL Engineering Inc. EMI Shielding in a Package Module
JP5634313B2 (ja) 2011-03-29 2014-12-03 富士フイルム株式会社 レジストパターン形成方法およびそれを用いたパターン化基板の製造方法
TWI483377B (zh) * 2012-09-24 2015-05-01 Universal Scient Ind Shanghai 封裝結構及其製造方法
US8946566B2 (en) * 2012-10-05 2015-02-03 Apple Inc. Heterogeneous encapsulation
US9485870B2 (en) * 2013-01-04 2016-11-01 Apple Inc. Methods for transparent encapsulation and selective encapsulation
US9616625B2 (en) * 2013-02-25 2017-04-11 Google Technology Holdings LLC Electronic device having a display and method of manufacture
US9113829B2 (en) * 2013-03-27 2015-08-25 Google Inc. Systems and methods for encapsulating electronics in a mountable device
US9881875B2 (en) * 2013-07-31 2018-01-30 Universal Scientific Industrial (Shanghai) Co., Ltd. Electronic module and method of making the same
US9814166B2 (en) * 2013-07-31 2017-11-07 Universal Scientific Industrial (Shanghai) Co., Ltd. Method of manufacturing electronic package module

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209338A (ja) * 1997-01-22 1998-08-07 Matsushita Electric Ind Co Ltd 半導体回路装置とその製造方法
JPH1197657A (ja) * 1997-09-25 1999-04-09 Matsushita Electric Works Ltd 赤外線検出器及びその製造方法
JP2007294828A (ja) * 2006-03-29 2007-11-08 Kyocera Corp 回路モジュール
JP2008140870A (ja) * 2006-11-30 2008-06-19 Hitachi Cable Ltd 電子デバイス及び光モジュール
JP2008288610A (ja) * 2008-07-17 2008-11-27 Taiyo Yuden Co Ltd 回路モジュールの製造方法
JP2010098077A (ja) * 2008-10-15 2010-04-30 Mitsumi Electric Co Ltd 回路モジュールの製造方法
EP2490259A2 (en) * 2011-02-16 2012-08-22 Samsung LED Co., Ltd. Light-Emitting Device Package and Method of Manufacturing the Same
JP2013179152A (ja) * 2012-02-28 2013-09-09 Toshiba Corp 無線装置、それを備えた情報処理装置および記憶装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016159382A1 (ja) * 2015-04-03 2017-10-12 株式会社ソニー・インタラクティブエンタテインメント 電子機器
CN107431054A (zh) * 2015-04-03 2017-12-01 索尼互动娱乐股份有限公司 电子设备
WO2016159382A1 (ja) * 2015-04-03 2016-10-06 株式会社ソニー・インタラクティブエンタテインメント 電子機器
CN107431054B (zh) * 2015-04-03 2019-12-03 索尼互动娱乐股份有限公司 电子设备
US10553520B2 (en) 2015-04-03 2020-02-04 Sony Interactive Entertainment Inc. Electronic apparatus
KR102134529B1 (ko) * 2016-02-18 2020-07-15 닝보 써니 오포테크 코., 엘티디. 어레이 이미징 모듈 및 성형된 감광성 어셈블리, 회로 보드 어셈블리 및 전자 장치용 그 제조 방법
KR20180114116A (ko) * 2016-02-18 2018-10-17 닝보 써니 오포테크 코., 엘티디. 어레이 이미징 모듈 및 성형된 감광성 어셈블리, 회로 보드 어셈블리 및 전자 장치용 그 제조 방법
KR102195988B1 (ko) 2016-02-18 2020-12-29 닝보 써니 오포테크 코., 엘티디. 어레이 이미징 모듈 및 성형된 감광성 어셈블리, 회로 보드 어셈블리 및 전자 장치용 그 제조 방법
KR20200085932A (ko) * 2016-02-18 2020-07-15 닝보 써니 오포테크 코., 엘티디. 어레이 이미징 모듈 및 성형된 감광성 어셈블리, 회로 보드 어셈블리 및 전자 장치용 그 제조 방법
KR20190115388A (ko) * 2018-04-02 2019-10-11 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US11430742B2 (en) 2018-04-02 2022-08-30 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same
KR102505198B1 (ko) * 2018-04-02 2023-03-02 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR20200110289A (ko) * 2018-04-05 2020-09-23 삼성전기주식회사 전자 소자 모듈
KR20190116887A (ko) * 2018-04-05 2019-10-15 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR102470354B1 (ko) * 2018-04-05 2022-11-25 삼성전기주식회사 전자 소자 모듈
KR102520212B1 (ko) * 2018-04-05 2023-04-10 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법

Also Published As

Publication number Publication date
US9332646B2 (en) 2016-05-03
JP5840658B2 (ja) 2016-01-06
TWI502733B (zh) 2015-10-01
DE102013103572A1 (de) 2014-02-13
US20140126161A1 (en) 2014-05-08
FR2997790A1 (fr) 2014-05-09
TW201419507A (zh) 2014-05-16
FR2997790B1 (fr) 2019-04-05

Similar Documents

Publication Publication Date Title
JP5840658B2 (ja) 電子パッケージモジュール及びその製造方法
US20220375985A1 (en) Electronic device package and fabricating method thereof
US6865089B2 (en) Module board having embedded chips and components and method of forming the same
US10490478B2 (en) Chip packaging and composite system board
CN109087908B (zh) 封装结构、电子设备及封装方法
TWI695468B (zh) 具有屏蔽之積體電路封裝系統以及其製法
US20050122698A1 (en) Module board having embedded chips and components and method of forming the same
US9881875B2 (en) Electronic module and method of making the same
CN101804959A (zh) 半导体封装及其制造方法
KR20140023112A (ko) 반도체 패키지를 포함하는 전자 장치 및 그 제조 방법
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
KR20190091799A (ko) 반도체 패키지 및 제조 방법
CN103794573B (zh) 电子封装模块及其制造方法
US11296037B2 (en) Semiconductor package
CN109378276B (zh) 电子封装模块的制造方法以及电子封装模块
TWI638439B (zh) 半導體封裝結構及其製造方法
TWI540652B (zh) 電子封裝模組及其製造方法
JP2015032834A (ja) 電子部品実装モジュール及びその製造方法
CN113130437A (zh) 封装结构及其制造方法
US20130133940A1 (en) System in package module and method of fabricating the same
TWI553818B (zh) 電子封裝模組之製造方法以及電子封裝模組結構
CN106653734B (zh) 具有电磁干扰屏蔽的半导体装置及其制造方法
KR101228731B1 (ko) 전자 부품 모듈 및 그의 제조 방법
KR101748132B1 (ko) 차폐부 형성 방법 및 이에 따라 제조된 시스템 인 패키지
CN101916751A (zh) 封装结构及其制作方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150827

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151111

R150 Certificate of patent or registration of utility model

Ref document number: 5840658

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250