JP2013179152A - 無線装置、それを備えた情報処理装置および記憶装置 - Google Patents

無線装置、それを備えた情報処理装置および記憶装置 Download PDF

Info

Publication number
JP2013179152A
JP2013179152A JP2012041831A JP2012041831A JP2013179152A JP 2013179152 A JP2013179152 A JP 2013179152A JP 2012041831 A JP2012041831 A JP 2012041831A JP 2012041831 A JP2012041831 A JP 2012041831A JP 2013179152 A JP2013179152 A JP 2013179152A
Authority
JP
Japan
Prior art keywords
wireless device
semiconductor chip
conductive wall
sealing resin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012041831A
Other languages
English (en)
Other versions
JP5703245B2 (ja
Inventor
Yukako Tsutsumi
由佳子 堤
Hiroshi Hashimoto
紘 橋本
Takayoshi Ito
敬義 伊藤
Koji Akita
耕司 秋田
Keiji Yamada
啓壽 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012041831A priority Critical patent/JP5703245B2/ja
Priority to US13/603,790 priority patent/US8874048B2/en
Publication of JP2013179152A publication Critical patent/JP2013179152A/ja
Application granted granted Critical
Publication of JP5703245B2 publication Critical patent/JP5703245B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】シールド効果を高めつつ、効率よく電波を放射もしくは受信する。
【解決手段】無線装置は、基板と、半導体チップと、放射素子と、封止樹脂と、導電性層と、導電性壁と、を備えている。半導体チップは、基板上に配置され、送受信回路を具備する。放射素子は基板上に形成される。封止樹脂は半導体チップを封止する。導電性層は封止樹脂の表面の少なくとも一部を覆う。第１導電性壁は、半導体チップと放射素子との間の位置に配置され、導電性層に接続される。
【選択図】図１Ｂ

Description

本発明の実施形態は、無線装置、それを備えた情報処理装置および記憶装置に関する。
従来、リードフレームのアンテナとダイボンディングパッド部上に搭載された集積回路チップとを電気的に接続して成る高周波回路を、各リード端子の他端が露出するように樹脂モールドで封止し、樹脂モールド体のアンテナ以外を封止した部分に金属製の箱形のシールドケースを上からかぶせた構成の高周波モジュールおよびその製造方法がある。
必要な部品が統合、集約されて小型化を達成している。また、シールドケースと高周波回路の接地接続についても考慮された構成となっている。
特開２００２−９２０７号公報
従来の高周波モジュールおよびその製造方法においては、集積回路チップからみてアンテナの方向のシールド側面が開口しているために、シールド効果が低いという問題がある。また、リードフレームに特化した構成で、リードフレームのあるモジュールやパッケージにしか適用できない、という問題がある。
そこで発明が解決しようとする課題は、上記に鑑みてなされたものであって、シールド効果を高めつつ、効率よく電波を放射もしくは受信できるアンテナを有する無線装置、それを備えた情報処理装置および記憶装置を提供することである。
実施形態によれば、無線装置は、基板と、半導体チップと、放射素子と、封止樹脂と、導電性層と、導電性壁と、を備えている。半導体チップは、基板上に配置され、送受信回路を具備する。放射素子は基板上に形成される。封止樹脂は半導体チップを封止する。導電性層は封止樹脂の表面の少なくとも一部を覆う。第１導電性壁は、半導体チップと放射素子との間の位置に配置され、導電性層に接続される。
第１の実施形態に係る無線装置の概略構成を示す上面図。 図１Ａの線分Ａ−Ａ’における断面図。 図１Ａの線分Ｂ−Ｂ’における断面図。 図１Ｃの変形例であり、図１Ａの線分Ｂ−Ｂ’における断面図。 放射素子がダイポールアンテナの全体である例を示す上面図。 図２Ａの線分Ａ−Ａ’における断面図。 放射素子がループアンテナの一部である例を示す上面図。 図３Ａの線分Ａ−Ａ’における断面図。 放射素子が逆Ｆアンテナの一部である例を示す上面図。 図４Ａの線分Ａ−Ａ’における断面図。 放射素子がパッチアンテナの全体である例を示す上面図。 図５Ａの線分Ａ−Ａ’における断面図。 放射素子がスロットアンテナである例を示す上面図。 図６Ａの線分Ａ−Ａ’における断面図。 不要電磁界抑制量の電磁界シミュレーション結果を表す図。 第２の実施形態に係る無線装置の概略構成を示す上面図。 図８Ａの線分Ａ−Ａ’における断面図。 図８Ａを−Ｘ方向からみた側面図。 図８Ａを−Ｙ方向からみた側面図。 第３の実施形態に係る無線装置の概略構成を示す上面図。 図９Ａの線分Ａ−Ａ’における断面図。 図９Ａを−Ｘ方向からみた側面図。 図９Ａの第１変形例の無線装置の概略構成を示す上面図。 図１０Ａの線分Ａ−Ａ’における断面図。 図１０Ａを−Ｘ方向からみた側面図。 図９Ａの第２変形例の無線装置の概略構成を示す上面図。 図１１Ａの線分Ａ−Ａ’における断面図。 図１１Ａを−Ｘ方向からみた側面図。 第４の実施形態に係る無線装置の概略構成を示す上面図。 図１２Ａの線分Ａ−Ａ’における断面図。 図１２Ａの変形例の無線装置の概略構成を示す上面図。 図１３Ａの線分Ａ−Ａ’における断面図。 図１３Ａを−Ｘ方向からみた側面図。 第５の実施形態に係る無線装置の概略構成を示す上面図。 図１４Ａの線分Ａ−Ａ’における断面図。 第６の実施形態に係る無線装置の概略構成を示す上面図。 図１５Ａの線分Ａ−Ａ’における断面図。 図１５Ａを−Ｘ方向からみた側面図。 第７の実施形態に係る無線機器のブロック図。 無線装置を搭載した無線機器の一例を示す図。 無線装置をメモリーカードに搭載した一例を示す図。
以下、図面を参照しながら本発明の実施形態に係る無線装置、それを備えた情報処理装置および記憶装置について詳細に説明する。なお、以下の実施形態では、同一の番号を付した部分については同様の動作を行うものとして、重ねての説明を省略する。
＜第１の実施形態＞
本実施形態の無線装置について図１Ａ、図１Ｂ、図１Ｃ、図１Ｄを参照して説明する。図１Ａは、第１の実施形態に係る無線装置の概略構成を示す上面図である。図１Ｂは、図１Ａの線分Ａ−Ａ’における断面図である。図１Ｃおよび図１Ｄは、図１Ａの線分Ｂ−Ｂ’における断面図である。
図１Ａ−Ｄの無線装置は、基板１０１、半導体チップ１０２、放射素子１０３、端子１０４、封止樹脂１０５、導電性層１０６を備えている。無線装置は半導体モジュールとも称す。図では半導体モジュール１００としている。
半導体チップ１０２は、基板１０１の第１面１０８上に配置されている。半導体チップ１０２は、信号を送信したり受信するための送受信回路を具備している。半導体チップ１０２は、例えばシリコン、シリコンゲルマニウム、ガリウム砒素等の半導体基板で形成され、内部または表層に銅、アルミ、金等で金属パターンが形成されたものである。なお、半導体チップ１０２は、誘電体基板や磁性体基板、金属、もしくはそれらの組み合わせでもよい。また、ＣＳＰ（Chip Size Package）で構成されていてもよい。図１Ａおよび図１Ｂでは半導体チップ１０２は１つだけ示してあるが、これは複数でもよく、スタックされていても、横に並べられていてもよい。半導体チップ１０２は、基板１０１の配線やグランドと、ボンディングワイヤやバンプ等を通して電気的に接続される。
放射素子１０３は、基板１０１の第１面１０８上の半導体チップ１０２とは異なる位置に形成されている。半導体チップ１０２と放射素子１０３とはある距離だけ離れて形成されている。半導体チップ１０２と放射素子１０３は封止樹脂１０５で封止されている。放射素子１０３は、半導体チップ１０２のアンテナ端子（図示せず）と、例えばボンディングワイヤ、バンプ等で電気的に接続される。放射素子１０３は、電波を放射もしくは受信できるアンテナの一部または全体である。放射素子１０３は、図１Ａ−Ｄに示すように、基板１０１上に形成されていてもよいし、ボンディングワイヤやバンプ等（図示せず）で形成されていてもよい。放射素子１０３は、例えばダイポールアンテナ、ループアンテナ、逆Ｆアンテナ、パッチアンテナの一部または全体である。
端子１０４は、基板１０１の半導体チップ１０２が配置されている第１面１０８とは反対面の第２面１０９上に配置されている。端子１０４は例えば半田ボールで形成される。
導電性壁１０７は、半導体チップ１０２と放射素子１０３との間に形成される、ある深さを持つ溝に導電性物質を満たすことで形成される。この溝は封止樹脂１０５にこの深さの空間を形成することによって作られる。この溝の深さは、第１面１０８には到達しない深さである。すなわち、溝の最下点は第１面１０８よりも上にある。溝の最下点と基板１０１の１０８との間は封止樹脂１０５が存在している。
導電性層１０６は、封止樹脂１０５で覆われた面のうちの半導体チップ１０２を覆うように形成されている。換言すれば、導電性層１０６は封止樹脂１０５の表面の少なくとも一部を覆っている。導電性層１０６は、不要電磁界の漏洩を防止する上で、抵抗率が低い金属層で形成することが好ましく、例えば銅、銀、ニッケル等からなる金属層が適用される。導電性層１０６の厚さは、その抵抗率に基づいて設定することが好ましい。例えば、導電性層１０６の抵抗率を厚さで割ったシート抵抗値が０．５Ω以下となるように、導電性層１０６の厚さを設定することが好ましい。導電性層１０６のシート抵抗値を０．５Ω以下とすることによって、不要電磁界の漏洩を再現性よく抑制することができる。
導電性層１０６を、グランドとの接続部１１１を介して、基板１０１のグランドと低抵抗に接続させることで、高いシールド効果を得ることができる。導電性層１０６をグランドに低抵抗に接続しない場合、導電性層１０６に生じる電流の逃げ道がなくなり、導電性層１０６から電磁界が再放射するため、シールド効果が劣化する。図１Ａ−Ｄにおいては、導電性層１０６は基板１０１の側面に接しており、グランドとの接続部１１１を介して、基板１０１の側面にて基板１０１のグランドと接続されている。他の手段により導電性層１０６が基板１０１のグランドと接続されていてもよい。
図１Ａの半導体モジュール１００は、基板１０１の第２面１０９に形成される端子１０４を備えるＢＧＡ（Ball Grid Array）パッケージである。半導体モジュール１００は、ＢＧＡパッケージに限らず、他の種類のパッケージでも、半導体チップと基板とで構成されるモジュールでもよい。なお、基板１０１の封止樹脂１０５で覆われる部分には、半導体チップ１０２や放射素子１０３の他にチップコンデンサやＩＣ等の部品（図示せず）が実装されていてもよい。
また、半導体チップ１０２および半導体モジュール１００は、図１Ａでは正方形の形状であるが、正方形に限らず、四角形、四角形以外の多角形、円形または他の複雑な形状でもよい。
次に、導電性壁１０７について図１Ｃおよび図１Ｄを参照して説明する。図１Ｄに示す導電性壁１０７は図１Ｃに示す導電性壁１０７の変形例である。
半導体チップ１０２と放射素子１０３との間の位置に設けられた導電性壁１０７は、導電性層１０６と一体形成され、導電性層１０６に接続している。導電性壁１０７は、例えば封止樹脂１０５に形成された溝状の穴に導電性物質を埋めることで形成される。図１Ｃの導電性層１０６および導電性壁１０７は、例えば封止樹脂１０５にハーフダイシングをして穴を形成し、導電性物質を封止樹脂１０５の表面および穴に塗布する等して、一体に形成できる。
導電性壁１０７は、図１Ｄに示すように、複数のポスト１１０で形成されていてもよい。不要電磁界の漏洩を防止する上で、複数のポスト１１０の間隔は、不要電磁界の波長の４分の１よりも小さいことが望ましい。複数のポスト１１０は、例えば封止樹脂１０５にドリルで穴を形成し、導電性物質を封止樹脂１０５の表面および穴に塗布することで、導電性層１０６と一体に形成できる。
このように、アンテナ内蔵の半導体モジュール１００を全体的に導電性の層で覆うと、半導体チップやモジュール内の基板から生じる不要電磁界を抑制することができるが、アンテナからの放射およびアンテナでの受信も妨げられる。そこで本実施形態の半導体モジュール１００のように、半導体チップ１０２と放射素子１０３との間の位置に、封止樹脂１０５の表面を覆う導電性層１０６と接続される導電性壁１０７を設けることで、半導体チップ１０２や基板１０１の配線（図示せず）から生じる不要電磁界をシールドしつつ、放射素子１０３で電磁波を効率よく放射または受信させることができる。
次に放射素子の変形例について図２Ａ、図２Ｂ、図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図５Ａ、図５Ｂ、図６Ａ、図６Ｂを参照して説明する。それぞれの図では、図１Ａおよび図１Ｂに示した放射素子１０３の代わりとなる放射素子を示してある。なお、これらの図２Ａ、図３Ａ、図４Ａ、および図５Ａでは導電性層１０６および導電性壁１０７の記載を省略している。
図２Ａおよび図２Ｂは、放射素子２０３がダイポールアンテナの全体である例を示す。図３Ａおよび図３Ｂは、放射素子３０３がループアンテナの一部である例を示す。ここで放射素子３０３はループアンテナの全体でもよい。図４Ａおよび図４Ｂは、放射素子４０３が逆Ｆアンテナの一部である例を示す。ここで放射素子４０３は逆Ｆアンテナの全体でもよい。図５Ａおよび図５Ｂは、図１Ａ−Ｄの放射素子がパッチアンテナの全体である例を示す。放射素子５０３はパッチアンテナの一部でもよい。図６Ａおよび図６Ｂは、図１Ａ−Ｄの放射素子がスロットアンテナである例を示す。放射素子６０３であるスロット（開口とも称す）は、導電性層１０６に形成されている。図６Ａではこのスロットは半導体モジュール１００の上面に形成されているが、半導体モジュール１００の側面に形成されてもよい。
放射素子は、ダイポールアンテナ、ループアンテナ、逆Ｆアンテナ、八木アンテナ、パッチアンテナ、スロットアンテナ以外のアンテナの一部または全体であってもよい。また、これらの図では放射素子は１つしか示していないが、複数であってもよい。
次に、図３Ａ−Ｂのようにループアンテナの一部として放射素子３０３を使用した場合での不要電磁界抑制量の電磁界シミュレーション結果について図７を参照して説明する。
図７での不要電磁界抑制量は、半導体モジュール１００に導電性層１０６および導電性壁１０７を設けない場合の近傍磁界強度と比較して、どれだけ近傍磁界強度が低減したかを表している。グラフの３つの線は、それぞれ上から、半導体モジュールを導電性の層で完全に覆った場合、図１Ａ−Ｄのように導電性層１０６および導電性壁１０７で覆った場合、図１Ａ−Ｄの導電性壁１０７を取り除いて導電性層１０６のみで覆った場合を示している。
図１Ａ−Ｄのように、導電性層１０６だけでなく導電性壁１０７を設けることで、完全に導電性の層で覆った場合よりは劣るが、導電性層１０６のみの場合と比較すると、３ｄＢ程度電磁波抑制量が改善されている。完全に導電性の層で覆った場合は、放射素子１０３がアンテナとして動作しないので、半導体モジュール１００にアンテナとして機能する放射素子１０３を設置するためには半導体チップ１０２を導電性層で完全に覆うことはできない。図１Ａおよび図１Ｂのように、半導体チップ１０２と放射素子１０３との間の位置に、封止樹脂１０５の表面を覆う導電性層１０６と接続される導電性壁１０７を設けることで、放射素子１０３で電磁波を効率よく放射または受信させつつ、半導体チップ１０２や基板１０１の配線（図示せず）から生じる不要電磁界を抑制することができる。
以上に示した第１の実施形態によれば、半導体チップと放射素子との間の位置に、封止樹脂の表面を覆う導電性層と接続される導電性壁を設けることで、放射素子で電磁波を効率よく放射または受信させつつ、半導体チップや基板の配線から生じる不要電磁界を抑制することができる。
＜第２の実施形態＞
本実施形態での無線装置は、半導体モジュール１００内に放射素子を複数形成することが第１の実施形態での無線装置とは異なる。
本実施形態の無線装置について図８Ａおよび図８Ｂを参照して説明する。図８Ａは、第２の実施形態に係る無線装置の概略構成を示す上面図である。図８Ｂは、図８Ａの線分Ａ−Ａ’における断面図である。図８Ｃは、図８Ａの半導体モジュールで封止樹脂１０５を除いた場合に図８Ａで−Ｘ方向からみた側面図である。図８Ｄは、図８Ａの半導体モジュールで封止樹脂１０５を除いた場合に図８Ａで−Ｙ方向からみた側面図である。
図８Ａ−Ｄの無線装置は、図１Ａ−Ｄの放射素子１０３および導電性壁１０７がそれぞれ２つずつ形成されている。２つの放射素子１０３は、例えば、ダイバーシチアンテナ、アレイアンテナ、送受信別アンテナ等に用いることができる。ダイバーシチアンテナの場合は、空間ダイバーシチ、パターンダイバーシチ、偏波ダイバーシチ等として利用でき、ダイバーシチ利得を得ることができる。アレイアンテナの場合は、指向性を向上させることや、またはビームフォーミングを行うこと等が可能となる。送受信別アンテナの場合は、送受切り替えスイッチが不要となる等の利点がある。
図８Ａ−Ｄの２つの放射素子１０３は、導電性壁１０７で互いに阻まれているため、互いに結合しにくく、アイソレーション特性を高くすることが可能である。さらに、図１Ａ−Ｄの無線装置と同様に、放射素子１０３で電磁波を効率よく放射または受信させつつ、半導体チップ１０２や基板１０１の配線（図示せず）から生じる不要電磁界を抑制することができる。
図８Ａ−Ｄの放射素子１０３および導電性壁１０７はそれぞれ２つずつ形成されているが、３つ以上でもよい。さらに、放射素子１０３と導電性の壁の数は一致していなくてもよい。
以上に示した第２の実施形態によれば、第１の実施形態での効果に加え、ダイバーシチアンテナ、アレイアンテナ、送受信別アンテナ等に用いることができる。２つの放射素子は、導電性壁で互いに阻まれているため、互いに結合しにくく、アイソレーション特性を高くすることが可能である。
＜第３の実施形態＞
本実施形態での無線装置は、導電性壁１０７を基板１０１に形成されたグランドに接続することが第１および第２の実施形態での無線装置とは異なる。
本実施形態の無線装置について図９Ａ、図９Ｂおよび図９Ｃを参照して説明する。図９Ａは、第３の実施形態に係る無線装置の概略構成を示す上面図である。図９Ｂは、図９Ａの線分Ａ−Ａ’における断面図である。図９Ｃは、図９Ａの半導体モジュールで封止樹脂１０５を除いた場合に図９Ａで−Ｘ方向からみた側面図である。
図９Ａ−Ｃの無線装置は、導電性壁１０７が、グランドとの接続部９１１を介して、基板１０１に形成されたグランドとボンディングワイヤ９０１によって接続されている。ボンディングワイヤ９０１の両端もしくは一端が、基板１０１上のグランドと接続されており、ボンディングワイヤ９０１の中心部が導電性壁１０７と接続されている。ボンディングワイヤ９０１は、ＸＺ平面に形成されている。ここで中心部とは両端からほぼ等しい距離にある部分である。
導電性壁１０７をグランドに接続しない場合、導電性壁１０７に生じる電流の逃げ道がなくなり、導電性壁１０７より電磁界が再放射するため、シールド効果が抑制される。そこで図９Ａ−Ｃのように、導電性壁１０７を基板１０１のグランドと接続することで、より高いシールド効果が得られる。
図１０Ａ−Ｃは、図９Ａ−Ｃの第１変形例で、図９Ａ−Ｃのボンディングワイヤ９０１の向きをＸＹ平面上で９０度回転してボンディングワイヤ１００１とした場合を示す。図１０Ｂは、図１０Ａの線分Ａ−Ａ’における断面図である。図１０Ｃは、図１０Ａの半導体モジュールで封止樹脂１０５を除いた場合に図１０Ａで−Ｘ方向からみた側面図である。ボンディングワイヤ１００１の両端もしくは一端が、グランドとの接続部１０１１を介して、基板１０１上のグランドと接続されており、ボンディングワイヤ１００１の中心部が導電性壁１０７と接続されている。ボンディングワイヤ１００１は、ＹＺ平面に形成されている。
図１１Ａ−Ｃは、図９Ａ−Ｃの第２変形例で、グランドとの接続部１１１１を介して、バンプ１１０１により導電性壁１０７と基板１０１のグランドが接続されている。図１１Ｂは、図１１Ａの線分Ａ−Ａ’における断面図である。図１１Ｃは、図１１Ａの半導体モジュールで封止樹脂１０５を除いた場合に図１１Ａで−Ｘ方向からみた側面図である。これとは別に、バンプ１１０１を設けず導電性壁１０７が基板１０１まで到達するように導電性壁１０７を形成してもよい。
これらの図１０Ａ−Ｃ、図１１Ａ−Ｃに示した無線装置は、図９Ａ−Ｃの無線装置と同様、導電性壁１０７が基板１０１のグランドと接続されることで、導電性壁１０７からの電磁界の再放射が抑制され、より高いシールド効果が得られる。
以上の第３の実施形態によれば、導電性壁が基板のグランドと接続されることで、導電性壁からの電磁界の再放射が抑制され、より高いシールド効果を得ることができる。
＜第４の実施形態＞
本実施形態での無線装置は、導電性壁１０７の他に新たに導電性の壁を設け、この新たな壁に放射素子を形成することが第１から第３の実施形態での無線装置とは異なる。
本実施形態の無線装置について図１２Ａおよび図１２Ｂを参照して説明する。図１２Ａは、第３の実施形態に係る無線装置の概略構成を示す上面図である。図１２Ｂは、図１２Ａの線分Ａ−Ａ’における断面図である。
図１２Ａおよび図１２Ｂの無線装置は、間に半導体チップ１０２を挟まない側の封止樹脂１０５の端部と、導電性壁１０７との間に、第２導電性壁１２０２が設けられ、放射素子１２０１が第２導電性壁１２０２に形成されている。すなわち、導電性壁１０７と封止樹脂１０５のこの端部との間には半導体チップ１０２は存在しない。放射素子１２０１は、例えばダイポールアンテナ、ループアンテナ、逆Ｆアンテナ、パッチアンテナである。放射素子１２０１への給電は、ボンディングワイヤやバンプ、もしくは電磁界結合等によって、基板１０１上の配線と電気的に接続することで行う。
このように、導電性壁１０７と封止樹脂１０５の端部との間に、第２導電性壁１２０２が設けられ、放射素子１０３が第２導電性壁１２０２に形成されていることで、壁構造が二重となり、より高いシールド効果が得られる。同時に、放射素子１０３で電磁波を効率よく放射または受信させることができる。
図１３Ａおよび図１３Ｂの無線装置は、図１２Ａおよび図１２Ｂの無線装置の変形例である。図１３Ｂは、図１３Ａの線分Ａ−Ａ’における断面図である。図１３Ｃは、図１３Ａの半導体モジュールで封止樹脂１０５を除いた場合に図１３Ａで−Ｘ方向からみた側面図である。
図１３Ａおよび図１３Ｂの無線装置は、第２導電性壁１３０１にスロットの放射素子１３０３が形成されており、第２導電性壁１３０１は、導電性層１０６および導電性壁１０７と一体形成されている。導電性壁１０７は、バンプ１１０１により、基板１０１上のグランド１３１１と接続されている。図１３Ａおよび図１３Ｂのスロットは、第２導電性壁１３０１のみに形成されているが、導電性層１０６や導電性壁１０７にわたっていてもよい。また、スロットが導電性壁１０７と第２導電性壁１３０１との間の導電性層１０６に形成されてもよく、この場合には半導体モジュール１００の上面にスロットが形成される。
図１３Ａおよび図１３Ｂの無線装置は、図１２Ａおよび図１２Ｂの無線装置と同様、放射素子１０３が第２導電性壁１２０２に形成されていることで、壁構造が二重となり、より高いシールド効果が得られる。この効果と同時に、放射素子１０３で電磁波を効率よく放射または受信させることができる。
以上の第４の実施形態によれば、導電性壁と封止樹脂の端部との間に、第２導電性壁が設けられ、放射素子が第２導電性壁に形成されていることで、壁構造が二重となり、より高いシールド効果が得られると同時に、放射素子で電磁波を効率よく放射または受信させることができる。
＜第５の実施形態＞
本実施形態での無線装置は、放射素子が封止樹脂で封止されていないことが第１から第４の実施形態での無線装置とは異なる。
本実施形態の無線装置について図１４Ａおよび図１４Ｂを参照して説明する。図１４Ａおよび図１４Ｂは、第５の実施形態に係る無線装置の概略構成を示す上面図である。図１４Ｂは、図１４Ａの線分Ａ−Ａ’における断面図である。
図１４Ａおよび図１４Ｂの無線装置は、第１の実施形態での無線装置と１点を除いて全て同様である。異なる点は、放射素子１０３が封止樹脂１０５によって封止されていないことだけである。
半導体チップ１０２と放射素子１０３との間の位置に、封止樹脂１０５の表面を覆う導電性層１０６と接続される導電性壁１０７を設けることで、図１の無線装置と同様に、放射素子１０３で電磁波を効率よく放射または受信させつつ、半導体チップ１０２や基板１０１の配線（図示せず）から生じる不要電磁界を抑制することができる。また、放射素子１０３が封止樹脂１０５で封止されていないため、封止樹脂１０５の誘電正接による損失が減少し、アンテナ放射効率を高くできる。
以上の第５の実施形態によれば、第１の実施形態での効果に加え、放射素子が封止樹脂で封止されていないため、封止樹脂１０５の誘電正接による損失が減少し、アンテナ放射効率を高くすることができる。
＜第６の実施形態＞
本実施形態での無線装置は、導電性壁を１つだけ設けてその導電性壁に放射素子を形成することが第１の実施形態での無線装置とは異なる。
本実施形態の無線装置について図１５Ａおよび図１５Ｂを参照して説明する。図１５Ａは、第６の実施形態に係る無線装置の概略構成を示す上面図である。図１５Ｂは、図１５Ａの線分Ａ−Ａ’における断面図である。図１５Ｃは、図１５Ａの半導体モジュールで封止樹脂１０５を除いた場合に図１５Ａで−Ｘ方向からみた側面図である。
図１５Ａ−Ｃの無線装置は、第３の実施形態で参照した図１１Ａ−Ｃの無線装置で放射素子１０３を取り除き、導電性壁１０７に新たな放射素子１５０３を設けたことのみ異なる。図１５Ａ−Ｃの放射素子１５０３はスロットアンテナであるが、他の開口アンテナでもよい。図１５のスロットは、導電性壁１０７のみに形成されているが、導電性層１０６にわたっていてもよい。また、スロットが導電性層１０６に形成されてもよく、この場合には半導体モジュール１００の上面にスロットが形成される。
封止樹脂１０５の端部と半導体チップとの間の位置に導電性壁１０７が設けられ、導電性壁１０７に放射素子１５０３として開口が形成されていることで、開口が半導体モジュールの側面に形成されている場合よりも開口と半導体チップの距離が近くなるため、給電ロスを削減することができる。かつ、開口が形成された導電性の壁の両面に封止樹脂が配置されているため、波長短縮効果により開口のサイズを小さくすることができる。
図１５Ａ−Ｃに示したように、封止樹脂１０５と半導体チップ１０２との間の位置に、封止樹脂１０５の表面を覆う導電性層１０６と接続される導電性壁１０７を設け、導電性壁１０７に放射素子１５０３を形成することで、放射素子１５０３で電磁波を効率よく放射または受信させつつ、半導体チップ１０２や基板１０１の配線（図示せず）から生じる不要電磁界を抑制することができる。
以上の第６の実施形態によれば、導電性壁に放射素子を形成することで、放射素子で電磁波を効率よく放射または受信させつつ、半導体チップや基板の配線（図示せず）から生じる不要電磁界を抑制することができる。
＜第７の実施形態＞
本実施形態は、第１から第６の実施形態のいずれか１つで説明した無線装置を搭載した情報処理装置、記憶装置について説明する。
上述した無線装置を搭載した情報処理装置について図１６および図１７を参照して説明する。無線機器は、データまたは画像や動画をやりとりする機器に上述した無線装置を搭載した機器である。ここで説明する無線機器は、総称して情報処理装置と称する。
図１６に示す無線機器１６００は、無線装置１００、プロセッサ１６０１およびメモリ１６０２を含む。
無線装置１００は、外部とデータの送受信を行う。なお無線装置１００、第１から第６の実施形態のいずれか１つの半導体モジュール１００である。
プロセッサ（制御部とも称す）１６０１は、無線装置１００から受け取ったデータ、もしくは無線装置１００へ送信するデータを処理する。
メモリ１６０２は、データを保存し、プロセッサ１６０１からデータを受け取って保存したり、プロセッサ１６０１へデータを提供する。
次に、無線装置１００を搭載した無線機器の一例について図１７を参照して説明する。
無線機器は、ここでは例えばノートＰＣ（personal computer）１７０１および携帯端末１７０２である。これらのノートＰＣ１７０１および携帯端末１７０２はそれぞれ、表示部１７０３、１７０４を有し、静止画像、動画像を閲覧することができる。他にこれらのノートＰＣ１７０１および携帯端末１７０２は、ＣＰＵ（central processing unit）（制御部とも称す）、メモリ等も含んでいる。ノートＰＣ１７０１および携帯端末１７０２はそれぞれ、内部または外部に無線装置１００を搭載し、例えばミリ波帯の周波数を用いて無線装置を介したデータ通信を行う。ここでは、ノートＰＣ１７０１および携帯端末１７０２に上述したどの半導体パッケージ１００を搭載してもよい。
また、ノートＰＣ１７０１に搭載された無線装置と携帯端末１７０２に搭載された無線装置とは、放射素子の指向性が強い方向が対向するように配置することで、データのやりとりを効率よく行うことができる。
図１７の例では、ノートＰＣ１７０１および携帯端末１７０２を示すが、これに限らず、ＴＶ、デジタルカメラ、メモリーカードなどの機器に無線装置を搭載してもよい。
次に、無線装置を記憶装置に搭載した場合について図１８を参照して説明する。図１８の例では記憶装置としてメモリーカード１８００の場合について示している。
図１８に示すように、メモリーカード１８００は無線装置１００とメモリーカード本体１８０１とを含み、ノートＰＣや携帯端末、デジタルカメラなどと無線装置１００を介して無線通信を行うことができる。メモリーカード本体１８０１は、情報を記憶するメモリ１８０２と、全体を制御するコントローラ（制御部とも称す）１８０３を含んでいる。
以上に示した第７の実施形態によれば、半導体パッケージをノートＰＣ、携帯端末、メモリーカード等の無線によりデータ通信を行う情報処理装置、記憶装置に搭載することで、データ等の送受信を効率よく行うことができる。
以上の実施形態によれば、半導体パッケージの封止樹脂表面を導電層で覆うことによって不要電磁波に対するシールド性能を付与することができ、さらにその一部を接地されていない領域とすることで、これをアンテナとし、任意の方向と容易に通信することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１００・・・半導体モジュール、１０１・・・基板、１０２・・・半導体チップ、１０３、２０３、３０３、４０３、５０３、６０３、８０３、１２０１、１３０３、１５０３・・・放射素子、１０４・・・端子、１０５・・・封止樹脂、１０６・・・導電性層、１０７・・・導電性壁、１０８・・・基板の第１面、１０９・・・基板の第２面、１１０・・・ポスト、９０１、１００１・・・ボンディングワイヤ、１１０１・・・バンプ、１２０２、１３０１・・・第２導電性壁、１６００・・・無線機器、１６０１・・・プロセッサ、１６０２・・・メモリ、１７０１・・・ノートＰＣ、１７０２・・・携帯端末、１７０３、１７０４・・・表示部、１８００・・・メモリーカード、１８０１・・・メモリーカード本体、１８０２・・・メモリ、１８０３・・・コントローラ。

Claims (12)

  1. 基板と、
    前記基板上に配置される、送受信回路を具備する半導体チップと、
    前記基板上に形成される放射素子と、
    前記半導体チップを封止する封止樹脂と、
    前記封止樹脂の表面の少なくとも一部を覆う導電性層と、
    前記半導体チップと前記放射素子との間の位置に配置され、前記導電性層に接続される第１導電性壁と、を備える無線装置。
  2. 前記放射素子は、前記封止樹脂に封止される請求項１に記載の無線装置。
  3. 前記放射素子は、スロットアンテナである請求項１に記載の無線装置。
  4. 前記導電性層が前記基板に形成されるグランドに接続される請求項１から請求項３のいずれか１項に記載の無線装置。
  5. 前記第１導電性壁が前記基板に形成されるグランドに接続される請求項１から請求項４のいずれか１項に記載の無線装置。
  6. 前記封止樹脂の端部と、前記第１導電性壁との間に設けられる第２導電性壁であって、該端部は該第１導電性壁との間に前記半導体チップを挟まない側の端部である第２導電性壁をさらに備え、
    前記放射素子が前記第２導電性壁に形成されることを特徴とする請求項１から請求項５のいずれか１項に記載の無線装置。
  7. 基板と、
    前記基板上に配置される、送受信回路を具備する半導体チップと、
    前記半導体チップを封止する封止樹脂と、
    前記封止樹脂の表面の一部を覆う導電性層と、
    前記封止樹脂の端部と、前記半導体チップとの間に設けられる導電性壁と、
    前記導電性壁に形成される放射素子と、を備える無線装置。
  8. 基板と、
    前記基板上に配置される、送受信回路を具備する半導体チップと、
    前記半導体チップを封止する封止樹脂と、
    前記半導体チップと前記封止樹脂の端部との間の位置に配置される第１導電性壁と、
    前記封止樹脂の表面の一部を覆い、前記第１導電性壁に接続する導電性層と、を備え、
    前記導電性層および前記第１導電性壁のいずれか一方にスロットが設けられる無線装置。
  9. 前記半導体チップと前記スロットとの間に設けられる第２導電性壁であって、前記導電性層と接続している第２導電性壁をさらに備える請求項８に記載の無線装置。
  10. 前記導電性層には前記封止樹脂の端部と前記第１導電性壁との間にスロットが設けられ、該端部は該第１導電性壁との間に前記半導体チップを挟まない側の端部であることを特徴とする請求項８又は請求項９に記載の無線装置。
  11. 請求項１から請求項１０のいずれか１項に記載の無線装置と、
    前記無線装置との間でやり取りするデータを処理する制御部と、
    前記データを保存するメモリと、
    前記データに基づいて画像を表示する表示部と、を備える情報処理装置。
  12. 請求項１から請求項１０のいずれか１項に記載の無線装置と、
    前記無線装置との間でやり取りするデータを処理する制御部と、
    前記データを保存するメモリと、を備える記憶装置。
JP2012041831A 2012-02-28 2012-02-28 無線装置、それを備えた情報処理装置および記憶装置 Active JP5703245B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012041831A JP5703245B2 (ja) 2012-02-28 2012-02-28 無線装置、それを備えた情報処理装置および記憶装置
US13/603,790 US8874048B2 (en) 2012-02-28 2012-09-05 Wireless device, and information processing apparatus and storage device including the wireless device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012041831A JP5703245B2 (ja) 2012-02-28 2012-02-28 無線装置、それを備えた情報処理装置および記憶装置

Publications (2)

Publication Number Publication Date
JP2013179152A true JP2013179152A (ja) 2013-09-09
JP5703245B2 JP5703245B2 (ja) 2015-04-15

Family

ID=49003383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012041831A Active JP5703245B2 (ja) 2012-02-28 2012-02-28 無線装置、それを備えた情報処理装置および記憶装置

Country Status (2)

Country Link
US (1) US8874048B2 (ja)
JP (1) JP5703245B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093520A (ja) * 2012-11-02 2014-05-19 Universal Global Scientific Industrial Co Ltd 電子パッケージモジュール及びその製造方法
JP2015146388A (ja) * 2014-02-03 2015-08-13 新光電気工業株式会社 半導体装置
CN108135071A (zh) * 2016-12-01 2018-06-08 太阳诱电株式会社 无线组件及其制造方法
JP2018093013A (ja) * 2016-12-01 2018-06-14 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
US20180166767A1 (en) * 2016-12-09 2018-06-14 Taiyo Yuden Co., Ltd. Wireless module and method for manufacturing the same
WO2018186065A1 (ja) * 2017-04-03 2018-10-11 株式会社村田製作所 高周波モジュール
JP2019212979A (ja) * 2018-05-31 2019-12-12 太陽誘電株式会社 無線モジュールおよびその製造方法並びに電子装置
KR20230035428A (ko) * 2016-04-19 2023-03-13 스카이워크스 솔루션즈, 인코포레이티드 무선 주파수 모듈의 선택적 차폐
WO2023135911A1 (ja) * 2022-01-17 2023-07-20 株式会社村田製作所 高周波モジュール
US11864295B2 (en) 2016-12-29 2024-01-02 Skyworks Solutions, Inc. Selectively shielded radio frequency module with multi-mode stacked power amplifier stage
JP7463980B2 (ja) 2021-02-15 2024-04-09 株式会社デンソー 無線通信機
US11984857B2 (en) 2015-12-30 2024-05-14 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5710558B2 (ja) 2012-08-24 2015-04-30 株式会社東芝 無線装置、それを備えた情報処理装置及び記憶装置
WO2014196143A1 (ja) * 2013-06-04 2014-12-11 パナソニックＩｐマネジメント株式会社 無線モジュール
CN105409060B (zh) 2013-07-29 2018-09-04 株式会社村田制作所 天线一体型无线模块以及该模块的制造方法
US9652649B2 (en) * 2014-07-02 2017-05-16 Auden Techno Corp. Chip-type antenna device and chip structure
US10194071B2 (en) * 2015-04-03 2019-01-29 Red.Com, Llc Modular motion camera
US9881882B2 (en) 2016-01-06 2018-01-30 Mediatek Inc. Semiconductor package with three-dimensional antenna
JP6500859B2 (ja) * 2016-08-22 2019-04-17 株式会社村田製作所 無線モジュール
JP6449837B2 (ja) * 2016-12-01 2019-01-09 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
US10593634B2 (en) * 2016-12-30 2020-03-17 Analog Devices, Inc. Packaged devices with integrated antennas
JP6602326B2 (ja) * 2017-02-06 2019-11-06 株式会社東芝 無線装置
US10497650B2 (en) * 2017-04-13 2019-12-03 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US11108156B2 (en) * 2017-09-27 2021-08-31 Intel Corporation Differential on-chip loop antenna
US11245175B2 (en) * 2017-09-30 2022-02-08 Qualcomm Incorporated Antenna module configurations

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009207A (ja) * 2000-06-26 2002-01-11 Sharp Corp 高周波モジュール及びその製造方法
JP2003234615A (ja) * 2002-02-06 2003-08-22 Nec Corp スロットアンテナ及び無線ｌａｎカード
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
JP2004159029A (ja) * 2002-11-06 2004-06-03 Sony Ericsson Mobilecommunications Japan Inc 無線装置
US6818985B1 (en) * 2001-12-22 2004-11-16 Skyworks Solutions, Inc. Embedded antenna and semiconductor die on a substrate in a laminate package
US20050285794A1 (en) * 2004-06-23 2005-12-29 Chia-Lun Tang Apparatus of antenna with heat slug and its fabricating process
US20060221591A1 (en) * 2005-04-05 2006-10-05 Hon Hai Precision Industry Co., Ltd. EMI shielding package and method for making the same
JP2007157891A (ja) * 2005-12-02 2007-06-21 Murata Mfg Co Ltd 回路モジュールおよびその製造方法
US7369090B1 (en) * 2001-05-17 2008-05-06 Cypress Semiconductor Corp. Ball Grid Array package having integrated antenna pad
US20090029506A1 (en) * 2007-02-07 2009-01-29 Shinko Electric Industries Co., Ltd. Method of manufacturing semiconductor device
US20100073255A1 (en) * 2008-09-25 2010-03-25 Skyworks Solutions, Inc. Overmolded semiconductor package with an integrated antenna
JP2010278325A (ja) * 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 電子部品及びそれを備える回路モジュール
US8199518B1 (en) * 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047898A (en) 1989-11-13 1991-09-10 International Business Machines Corporation Deflectable contact for providing positive surface contact for shielding electromagnetic interference
JPH1092981A (ja) 1996-09-17 1998-04-10 Toshiba Corp 半導体装置の導電性モールドパッケージ
JP3834426B2 (ja) 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
JP3406817B2 (ja) 1997-11-28 2003-05-19 株式会社東芝 金属層へのマーク付け方法および半導体装置
JP4178880B2 (ja) 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
JP4662324B2 (ja) 2002-11-18 2011-03-30 太陽誘電株式会社 回路モジュール
US7917037B2 (en) * 2004-01-05 2011-03-29 Finisar Corporation Internal EMI shield for an optoelectronic module
US7167375B2 (en) 2004-01-16 2007-01-23 Motorola, Inc. Populated printed wiring board and method of manufacture
JP4489575B2 (ja) 2004-12-17 2010-06-23 新光電気工業株式会社 半導体装置及びその製造方法
KR100691632B1 (ko) 2006-05-16 2007-03-12 삼성전기주식회사 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지
US20090002967A1 (en) 2007-06-29 2009-01-01 Tdk Corporation Electronic module and fabrication method thereof
US7989928B2 (en) 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
JP2009218484A (ja) 2008-03-12 2009-09-24 Tdk Corp 電子モジュール、および電子モジュールの製造方法
WO2009119374A1 (ja) 2008-03-24 2009-10-01 株式会社村田製作所 電子部品モジュールの製造方法
US7829981B2 (en) 2008-07-21 2010-11-09 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8410584B2 (en) 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
JP2010197758A (ja) 2009-02-25 2010-09-09 Seiko Epson Corp 画像形成装置および潜像担持体ユニット
JP2010245931A (ja) 2009-04-08 2010-10-28 Panasonic Corp アンテナ一体型モジュール部品とその製造方法と、これを用いた電子機器
CN101930969B (zh) 2009-06-22 2012-06-13 日月光半导体制造股份有限公司 具有电磁干扰防护罩的半导体封装件
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JPWO2011099083A1 (ja) 2010-02-15 2013-06-13 株式会社東芝 無線装置
US9362196B2 (en) 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP5512566B2 (ja) 2011-01-31 2014-06-04 株式会社東芝 半導体装置
JP2013179151A (ja) 2012-02-28 2013-09-09 Toshiba Corp 半導体パッケージ、それを含む情報処理装置および記憶装置
JP5726787B2 (ja) 2012-02-28 2015-06-03 株式会社東芝 無線装置、それを備えた情報処理装置および記憶装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009207A (ja) * 2000-06-26 2002-01-11 Sharp Corp 高周波モジュール及びその製造方法
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US7369090B1 (en) * 2001-05-17 2008-05-06 Cypress Semiconductor Corp. Ball Grid Array package having integrated antenna pad
US6818985B1 (en) * 2001-12-22 2004-11-16 Skyworks Solutions, Inc. Embedded antenna and semiconductor die on a substrate in a laminate package
JP2003234615A (ja) * 2002-02-06 2003-08-22 Nec Corp スロットアンテナ及び無線ｌａｎカード
JP2004159029A (ja) * 2002-11-06 2004-06-03 Sony Ericsson Mobilecommunications Japan Inc 無線装置
US20050285794A1 (en) * 2004-06-23 2005-12-29 Chia-Lun Tang Apparatus of antenna with heat slug and its fabricating process
US20060221591A1 (en) * 2005-04-05 2006-10-05 Hon Hai Precision Industry Co., Ltd. EMI shielding package and method for making the same
JP2007157891A (ja) * 2005-12-02 2007-06-21 Murata Mfg Co Ltd 回路モジュールおよびその製造方法
US20090029506A1 (en) * 2007-02-07 2009-01-29 Shinko Electric Industries Co., Ltd. Method of manufacturing semiconductor device
US20100073255A1 (en) * 2008-09-25 2010-03-25 Skyworks Solutions, Inc. Overmolded semiconductor package with an integrated antenna
JP2010278325A (ja) * 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 電子部品及びそれを備える回路モジュール
US8199518B1 (en) * 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9332646B2 (en) 2012-11-02 2016-05-03 Universal Scientific Industrial (Shanghai) Co., Ltd. Electronic package module and method of manufacturing the same
JP2014093520A (ja) * 2012-11-02 2014-05-19 Universal Global Scientific Industrial Co Ltd 電子パッケージモジュール及びその製造方法
JP2015146388A (ja) * 2014-02-03 2015-08-13 新光電気工業株式会社 半導体装置
US11984857B2 (en) 2015-12-30 2024-05-14 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
KR20230035428A (ko) * 2016-04-19 2023-03-13 스카이워크스 솔루션즈, 인코포레이티드 무선 주파수 모듈의 선택적 차폐
US12003025B2 (en) 2016-04-19 2024-06-04 Skyworks Solutions, Inc. Selectively shielded radio frequency modules
KR102629723B1 (ko) * 2016-04-19 2024-01-30 스카이워크스 솔루션즈, 인코포레이티드 무선 주파수 모듈의 선택적 차폐
JP2018093014A (ja) * 2016-12-01 2018-06-14 太陽誘電株式会社 無線モジュール、およびその製造方法
CN108135071A (zh) * 2016-12-01 2018-06-08 太阳诱电株式会社 无线组件及其制造方法
JP2018093013A (ja) * 2016-12-01 2018-06-14 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
US10714822B2 (en) 2016-12-01 2020-07-14 Taiyo Yuden Co., Ltd. Wireless module and method for manufacturing wireless module
US10868364B2 (en) 2016-12-01 2020-12-15 Taiyo Yuden Co., Ltd. Wireless module and method for manufacturing the same
US10601106B2 (en) 2016-12-09 2020-03-24 Taiyo Yuden Co., Ltd. Wireless module and method for manufacturing the same
US20180166767A1 (en) * 2016-12-09 2018-06-14 Taiyo Yuden Co., Ltd. Wireless module and method for manufacturing the same
JP2018098551A (ja) * 2016-12-09 2018-06-21 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
US11864295B2 (en) 2016-12-29 2024-01-02 Skyworks Solutions, Inc. Selectively shielded radio frequency module with multi-mode stacked power amplifier stage
US11756902B2 (en) 2017-04-03 2023-09-12 Murata Manufacturing Co., Ltd. High-frequency module
WO2018186065A1 (ja) * 2017-04-03 2018-10-11 株式会社村田製作所 高周波モジュール
JPWO2018186065A1 (ja) * 2017-04-03 2020-01-16 株式会社村田製作所 高周波モジュール
JP7046723B2 (ja) 2018-05-31 2022-04-04 加賀Ｆｅｉ株式会社 無線モジュールおよびその製造方法並びに電子装置
JP2019212979A (ja) * 2018-05-31 2019-12-12 太陽誘電株式会社 無線モジュールおよびその製造方法並びに電子装置
JP7463980B2 (ja) 2021-02-15 2024-04-09 株式会社デンソー 無線通信機
WO2023135911A1 (ja) * 2022-01-17 2023-07-20 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
US8874048B2 (en) 2014-10-28
US20130225102A1 (en) 2013-08-29
JP5703245B2 (ja) 2015-04-15

Similar Documents

Publication Publication Date Title
JP5703245B2 (ja) 無線装置、それを備えた情報処理装置および記憶装置
JP5726787B2 (ja) 無線装置、それを備えた情報処理装置および記憶装置
US20210335668A1 (en) Integrated antenna on interposer substrate
US9230875B2 (en) Interposer package structure for wireless communication element, thermal enhancement, and EMI shielding
US8983399B2 (en) Semiconductor device, method of manufacturing the same, in-millimeter-wave dielectric transmission device, method of manufacturing the same, and in-millimeter-wave dielectric transmission system
JP2014217014A (ja) 無線装置
US11223117B2 (en) Electronic package and electronic device having the electronic package
JP5710558B2 (ja) 無線装置、それを備えた情報処理装置及び記憶装置
US10938091B1 (en) Chip antenna
US11211689B2 (en) Chip antenna
KR20160004720A (ko) 무선 통신 기기에서 안테나 장치
US9178269B2 (en) Wireless apparatus
CN104051440A (zh) 具有天线的半导体结构
WO2020153068A1 (ja) アンテナモジュール及び通信装置
JP5284382B2 (ja) 無線装置及び無線機器
WO2020081263A1 (en) Antenna arrays integrated into an electromagnetic transparent metallic surface
US10833394B2 (en) Electronic package and method for fabricating the same
US9184492B2 (en) Radio device
JP6121705B2 (ja) 無線装置
US9105462B2 (en) Semiconductor apparatus

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150223

R151 Written notification of patent or utility model registration

Ref document number: 5703245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151