JP2010278325A - 電子部品及びそれを備える回路モジュール - Google Patents

電子部品及びそれを備える回路モジュール Download PDF

Info

Publication number
JP2010278325A
JP2010278325A JP2009130861A JP2009130861A JP2010278325A JP 2010278325 A JP2010278325 A JP 2010278325A JP 2009130861 A JP2009130861 A JP 2009130861A JP 2009130861 A JP2009130861 A JP 2009130861A JP 2010278325 A JP2010278325 A JP 2010278325A
Authority
JP
Japan
Prior art keywords
conductive layer
electronic component
main surface
sealing layer
fixed potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009130861A
Other languages
English (en)
Inventor
Hideki Yoshikawa
秀樹 吉川
Taizo Kobayashi
泰三 小林
Keiichi Kuramoto
慶一 蔵本
Minoru Sawada
稔 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2009130861A priority Critical patent/JP2010278325A/ja
Publication of JP2010278325A publication Critical patent/JP2010278325A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】シールド機能が高い電子部品及びそれを備える回路モジュールを提供する。
【解決手段】電子部品１００において、電気素子１１は基板１０の主面１０Ｓ上に実装されており、固定電位電極１２は基板１０の主面１０Ｓ上に設けられている。封止層１３は、電気素子１１を封止するように基板の主面上に形成されている。導電層１４は主面上及び封止層１３上に形成され、封止層１３を封止するように覆っている。導電層は固定電位電極と電気的に接続されている。
【選択図】図４

Description

本発明は、基板上に実装された電気素子を備える電子部品及びそれを備える回路モジュールに関する。
従来、携帯電話に内蔵されるデジタルテレビジョンチューナーモジュールなどには、基板上に実装された電気素子を備える電子部品が広く用いられている。
このような電子部品において、基板上に実装された電気素子を基板に接続された金属製キャップによって覆う手法が知られている（例えば、特許文献１参照）。この手法によれば、電気素子から発生される不要な電磁波（以下、「ノイズ」と称する。）の外部への漏洩が金属性キャップにより抑制され、いわゆるシールド効果を得ることができる。
しかしながら、特許文献１に記載の手法では、十分な強度を確保できる厚みで金属製キャップを形成する必要があるので、電子部品を薄型化することが困難であった。
そこで、基板上に実装された電気素子を絶縁性の封止層で封止し、さらに封止層上を導電層で覆う手法が提案されている（特許文献２参照）。導電層は、基板から離間するように設けられており、封止層を貫通する金属ポストを介して基板と電気的に接続される。
また、基板上に実装された電気素子の側面を覆う絶縁層と、電気素子の上面を覆う導電層とを形成する手法が提案されている（特許文献３参照）。導電層は、電気素子と電気的に直接接続されている。
以上のような、特許文献２及び特許文献３に記載の手法によれば、金属製キャップに代えて、封止層上に設けられた導電層又は絶縁層を用いているので、電子部品の薄型化を図ることができる。
特開２００１−３３９０１６号公報 特開２００４−２６０１０３号公報 特開平１１−４０７０９号公報
しかしながら、特許文献２に記載の手法では、封止層の側面が露出されているので、ノイズを遮断するシールド機能が低かった。
また、特許文献３に記載の手法では、導電層が電気素子と電気的に接続されているので、電気素子の特性が変動する可能性があった。
本発明は、上述の状況に鑑みてなされたものであり、シールド機能が高い電子部品及びそれを備える回路モジュールを提供することを目的とする。
本発明の特徴に係る電子部品は、主面を有する基板と、主面上に設けられる電気素子と、主面上に設けられ、電気素子を封止する絶縁性の封止層と、主面上に設けられる固定電位電極と、主面上及び封止層上に形成され、封止層を覆う第１導電層とを備え、第１導電層と固定電位電極とは、電気的に接続されていることを要旨とする。
本発明の特徴に係る電子部品において、第１導電層の外縁部は、主面に沿って形成されており、第１導電層の外縁部の厚みは、封止層の側面上に形成された第１導電層の側面部の厚みより大きくてもよい。
本発明の特徴に係る電子部品において、外縁部は、固定電位電極に接続されており、主面に垂直な切断面における外縁部と固定電位電極との接続幅は、第１導電層の側面部の厚みより大きくてもよい。
本発明の特徴に係る電子部品は、封止層の上面上に形成される第２導電層をさらに備えていてもよい。
本発明の特徴に係る電子部品において、第２導電層は、エポキシ系樹脂、フェノール系樹脂又はポリエステル系樹脂のいずれかの樹脂を含み、第１導電層は、フェノール系樹脂を含んでいてもよい。
本発明の特徴に係る回路モジュールは、電子部品が実装された回路モジュールであって、電子部品は、主面を有する基板と、主面上に設けられる電気素子と、主面上に設けられ、電気素子を封止する絶縁性の封止層と、主面上に設けられる固定電位電極と、主面上及び封止層上に形成され、封止層を覆う第１導電層とを備え、第１導電層と固定電位電極とは、電気的に接続されていることを要旨とする。
本発明によれば、シールド機能が高い電子部品及びそれを備える回路モジュールを提供することができる。
本発明の第１実施形態に係る電子部品１００の構成を説明するための図である。 本発明の第１実施形態に係る電子部品１００の構成を説明するための図である。 本発明の第１実施形態に係る電子部品１００の構成を説明するための図である。 図３のＡ−Ａ線における断面図である。 本発明の第１実施形態に係る電子部品１００の製造方法を説明するための図である。 本発明の第１実施形態に係る電子部品１００の製造方法を説明するための図である。 本発明の第１実施形態に係る電子部品１００の製造方法を説明するための図である。 本発明の第１実施形態に係る電子部品１００の製造方法を説明するための図である。 本発明の第１実施形態に係る電子部品１００の製造方法を説明するための図である。 本発明の第２実施形態に係る電子部品１００の構成を示す断面図である。 本発明の第２実施形態に係る電子部品１００の製造方法を説明するための図である。 本発明の第２実施形態に係る電子部品１００の製造方法を説明するための図である。 本発明の第２実施形態に係る電子部品１００の製造方法を説明するための図である。 本発明の第２実施形態に係る電子部品１００の製造方法を説明するための図である。 本発明の第３実施形態に係る電子部品１００の構成を示す断面図である。 本発明の第４実施形態に係る電子部品１００の構成を示す断面図である。 本発明の第５実施形態に係る電子部品１００の構成を示す断面図である。 本発明の第６実施形態に係るデジタルテレビチューナーモジュール６００の構成を示す機能ブロック図である。
次に、図面を用いて、本発明の実施形態について説明する。以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきである。従って、具体的な寸法等は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
[第１実施形態]
（電子部品の構成）
以下において、本発明の第１実施形態に係る電子部品の構成について、図面を参照しながら説明する。図１〜図４は、第１実施形態に係る電子部品１００の構成を説明するための図である。具体的には、図１は、基板１０の主面１０Ｓ上に複数の電気素子１１と複数の固定電位電極１２とが設けられた状態を示す斜視図である。図２は、基板１０の主面１０Ｓ上に封止層１３と導電層１４とが設けられた状態を示す斜視図である。図３は、基板１０の主面１０Ｓ側から電子部品１００を見た平面図である。図４は、図３のＡ−Ａ線における断面図である。なお、図２では、封止層１３及び導電層１４の一部が透過されている。
図１〜図４に示すように、電子部品１００は、基板１０、複数の電気素子１１、複数の固定電位電極１２、封止層１３、導電層１４を備える。
電子部品１００は、例えば、携帯電話に内蔵されるデジタルテレビジョンチューナー、高周波パワーアンプ、或いはＤＣ／ＤＣコンバータなどに用いられる。本実施形態に係る電子部品１００の寸法は、例えば５〜３０ｍｍ角程度である。
基板１０は、絶縁性を有するプリント配線板である。基板１０は、主面１０Ｓを有する。主面１０Ｓは、複数の電気素子１１が設けられる実装面である。基板１０の内部には、図示しない各種配線が設けられており、基板１０は、複数の電気素子１１から発生されるノイズを遮断するシールド層として機能する。基板１０の基材としては、例えば、セラミック、ガラスエポキシ、或いは紙エポキシなどを用いることができる。
複数の電気素子１１は、基板１０の主面１０Ｓ上に設けられる。複数の電気素子１１それぞれは、例えば、信号処理ＬＳＩ（Large Scale Integration）、ＲＦ−ＩＣ（Radio Frequency−Integrated Circuit）、水晶振動子、フィルタ素子、受動部品などである。複数の電気素子１１それぞれは、高周波或いは低周波のノイズを発生する。
複数の固定電位電極１２は、基板１０の主面１０Ｓ上に設けられる。各固定電位電極１２の電位は、基板１０の基準電位である。固定電位電極１２の電位は、接地電位であることが好ましい。
封止層１３は、基板１０の主面１０Ｓ上に形成され、複数の電気素子１１を封止する。封止層１３は、絶縁性及び耐薬品性を有する樹脂材料によって構成される。具体的には、封止層１３としては、ＥＶＡ、ＥＥＡ、ＰＶＢ、シリコン、ウレタン、アクリル、エポキシなどの絶縁性樹脂ペーストを用いることができる。従って、封止層１３は、複数の電気素子１１と導電層１４とを電気的に絶縁する。本実施形態において、封止層１３は、直方体状に形成されている。
導電層１４は、主面１０Ｓ上及び封止層１３上に形成され、封止層１３を封止するように覆う。導電層１４は、後述するように、固定電位電極１２と電気的に接続される。これによって、導電層１４は、複数の電気素子１１が発生するノイズを遮断するシールド層として機能する。なお、導電層１４は、本発明に係る「第１導電層」の一例である。
導電層１４は、約１×１０−２Ωｃｍ以下の比抵抗を有する導電性樹脂ペーストによって形成される。このような導電性樹脂ペーストとしては、例えば、エポキシ系樹脂、フェノール系樹脂又はポリエステル系樹脂などの樹脂に、ＣｕやＡｇなどの金属粒子、ＡｇをコートしたＣｕ粉やＮｉ粉などの金属粒子、或いはカーボンなどの非金属導電性粒子が混錬されたものを用いることができる。また、ユリア樹脂、メラミン樹脂、ポリウレタン樹脂、ポリイミド樹脂などの熱硬化樹脂を用いることも可能である。
特に、導電層１４の生産性を向上させるには、粘度が比較的低いフェノール系樹脂（粘度：３〜５Ｐａ・ｓ）と、導電率が比較的高いＣｕやＡｇの金属粒子とを含む導電性樹脂ペーストによって導電層１４を形成することが好ましい。また、導電層１４と封止層１３との密着性を向上させるには、封止層１３の母材とする樹脂と同種の樹脂を導電層１４の母材として含んでいることが好ましい。
また、導電層１４は、図２〜４に示すように、主面１０Ｓ上に形成された外縁部１４Ａと、封止層１３の側面１３Ｓ２上に形成された側面部１４Ｂと、封止層１３の上面１３Ｓ１上に形成された上面部１４Ｃとを有する。外縁部１４Ａは、平面視において、側面部１４Ｂ及び上面部１４Ｃを囲むように、環状に設けられている。内側部１４Ｂは、平面視において、外縁部１４Ａの内側に設けられており、外縁部１４Ａによって囲まれている。
外縁部１４Ａは、図４に示すように、主面１０Ｓに沿って形成されており、基板１０の主面１０Ｓに接続される。従って、外縁部１４Ａは、封止層１３の外周から主面１０Ｓの端部に向かって張り出すように延在している。
外縁部１４Ａの一部は、固定電位電極１２上に接触するように形成されており、これにより導電層１４と固定電位電極１２とは電気的に接続される。
図４に示すように、外縁部１４Ａの厚みα１は、側面部１４Ｂの厚みα２よりも大きい。導電層１４の外縁部１４Ａの厚みα１は、主面１０Ｓに垂直な方向の厚みである。導電層１４の側面部１４Ｂの厚みα２は、主面１０Ｓに平行な方向の厚みである。
また、主面Ｓに垂直な切断面において、外縁部１４Ａと固定電位電極１２とが接触する接触幅γは、側面部１４Ｂの厚みα２よりも大きい。
上面部１４Ｃの厚みα３は、数μｍ〜１００μｍ程度である。側面部１４Ｂの厚みα２は、数μｍ〜６０μｍ程度である。また、外縁部１４Ａの厚みα１は、５０μｍ〜２００μｍ程度である。
また、図４に示すように、電子部品１００は、内部電極１５と端子１６とを備える。
内部電極１５は、基板１０の内部に埋め込まれている。内部電極１５は、配線を介して固定電位電極１２と電気的に接続されている。
端子１６は、基板１０の主面１０Ｓの反対側の主面に設けられている。端子１６は、配線を介して内部電極１５と電気的に接続されている。端子１６の電位は、基準電位に設定される。
（電子部品の製造方法）
以下において、第１実施形態に係る電子部品１００の製造方法について、図面を参照しながら説明する。図５〜９は、第１実施形態に係る電子部品１００の製造方法を説明するための図である。
まず、図５に示すように、一方の主面２０Ｓ上に複数組の固定電位電極１２が配置され、主面２０Ｓの反対側の主面に複数組の端子１６が配置され、内部に複数組の内部電極１５が埋め込まれた集合基板２０を準備する。なお、固定電位電極１２、内部電極１５及び端子１６は、配線を介して電気的に接続されている。
次に、集合基板２０の主面２０Ｓ上の所定位置に電気素子１１を実装する。
次に、図６に示すように、主面２０Ｓ上に、複数の電気素子１１を封止する封止層２１を形成する。具体的には、ＦＡＭＥ（Ｆｉｌｍ Ａｓｓｉｓｔ Ｍｏｌｄｉｎｇ Ｅｑｕｉｐｍｅｎｔ）法などを用いて、絶縁性樹脂ペーストを集合基板２０上に配置する。
次に、図７に示すように、複数組の電気素子１１及び固定電位電極１２それぞれを互いに分離するように、複数の分離溝２１Ｄを封止層２１に形成する。具体的には、ダイシング法などによって、複数の電気素子１１それぞれの間で封止層２１を垂直方向に除去する。これによって、複数の封止層１３が形成されるとともに、分離溝２１Ｄの底部に固定電位電極１２が幅γにわたって露出する。
次に、図８に示すように、複数の封止層１３上及び分離溝２１Ｄ内に導電層２２を形成する。具体的には、印刷法などによって、複数の封止層１３上及び分離溝２１Ｄ内に導電性樹脂ペーストを供給する。これによって、複数の封止層１３は、導電層２２によって封止されるように覆われる。なお、導電性樹脂ペーストは自重によって分離溝２１Ｄ内に溜まるので、分離溝２１Ｄ内では、主面２０Ｓ上における導電層２２の厚みα１は、封止層１３の側面１３Ｓ１上における導電層２２の厚みα２よりも大きい。
ここで、導電層２２の厚みα２が封止層１３から露出している固定電位電極１２の幅γよりも小さくなるように、導電性樹脂ペーストが供給される。
次に、図９に示すように、分離溝２１Ｄの中央付近において、集合基板２０及び導電層２２を切断する。具体的には、ダイシング法などによって、集合基板２０の外周に形成される鍍金を目印として、導電層２２側から集合基板２０を切断する。このように、集合基板２０及び導電層２２それぞれが複数の基板１０及び複数の導電層１４に分離されることによって、複数の電子部品１００が形成される。
この際、導電層２２のうち分離溝２１Ｄ内の主面２０Ｓ上に形成された部分から導電層１４の外縁部１４Ａが構成され、導電層２２のうち封止層１３上に形成された部分から導電層１４の側面部１４Ｂが構成される。また、導電層２２のうち封止層１３の上面１３Ｓ２上に形成された部分から導電層１４の上面部１４Ｃが構成される。さらに、上記のように、導電層２２の外縁部１４Ａ、側面部１４Ｂ及び上面部１４Ｃは一体的に形成されている。
（作用及び効果）
第１実施形態に係る電子部品１００において、導電層１４は、基板１０の主面１０Ｓ上及び封止層１３上に形成され、封止層１３を封止するように覆っている。
従って、電気素子１１から発生されるノイズが電子部品１００の外部へ漏出することを抑制できるとともに、電子部品１００の内部にノイズなどが浸入することを抑制できる。
また、第１実施形態において、導電層１４の外縁部１４Ａは、基板１０の主面１０Ｓに沿って形成されている。従って、基板１０の主面１０Ｓに対する外縁部１４Ａの接着性を向上できるので、外縁部１４Ａが主面１０Ｓから剥離することを抑制できる。その結果、導電層１４のシールド機能を維持することができる。
また、外縁部１４Ａの厚みα１は、側面部１４Ｂの厚みα２よりも大きい。従って、導電層１４が熱収縮などをした場合であっても、外縁部１４Ａが主面１０Ｓから剥離することを抑制できる。その結果、導電層１４のシールド機能を維持することができる。
また、外縁部１４Ａと固定電位電極１２とが接触する接触幅γは、側面部１４Ｂの厚みα２よりも大きい。従って、外縁部１４Ａと固定電位電極１２との良好な電気的接続を図ることができる。その結果、導電層１４のシールド機能を維持することができる。
また、外縁部１４Ａの厚みα１が５０μｍ〜１５０μｍの範囲内である場合には、外縁部１４Ａの厚みを均一化できるとともに、導電層１４が熱収縮などをした場合であっても、外縁部１４Ａが主面１０Ｓから剥離することを抑制しやすい。
また、外縁部１４Ａと固定電位電極１２とが接触する接触幅γが５０μｍ〜１５０μｍの範囲内である場合には、導電層１４と固定電位電極１２との良好なオーミック接触の確保と、電子部品１００のダウンサイズとを両立することができる。
ここで、例えば、電気素子１１の例として、（i）基準周波数のクロック信号を発生する水晶振動子などの発信器、（ii）アンテナからの信号、及び水晶発振子からの基準クロック信号を増幅するＲＦアンプ、（iii）アンテナ／RFアンプからのアナログ信号と基準クロック信号とを合わせて、デジタル復調を行う復調IC、（iv）その他の受動部品を用いることによって、デジタルテレビチューナーとして機能する電子部品１００を構成することができる。（i）〜（iii）はいずれもノイズ源になり、１つのモジュールに高密度に実装された場合には、モジュールから強いノイズが発生することになるが、本発明に係る薄型シールドを用いることで、これを抑制できる。
[第２実施形態]
以下において、本発明の第２実施形態に係る電子部品の構成について、図面を参照しながら説明する。なお、以下では、第１実施形態との相違点について主に説明する。
（電子部品の構成）
図１０は、第２実施形態に係る電子部品２００の構成を示す断面図である。
図１０に示すように、電子部品２００は、封止層１３と導電層１４との間に形成された導電層２４をさらに備える。なお、導電層２４は、本発明に係る「第２導電層」の一例である。導電層２４は、封止層１３の上面１３Ｓ１上に形成されている。導電層２４は、封止層１３と導電層１４の上面部１４Ｃとの間に介挿されている。
このような導電層２４は、導電層１４を構成する導電性樹脂ペーストの粘度よりも高い導電性樹脂ペーストによって構成される。このような導電性樹脂ペーストとしては、例えば、ポリエステル系樹脂にＡｇ粒子を混錬したＡｇペーストや、エポキシ系樹脂にＣｕ粒子を混錬したＣｕペーストなどを用いることができる。また、これらの樹脂にＡｇをコートしたＣｕ粉やＮｉ粉などの金属粒子を混錬した導電性樹脂ペーストを用いることができる。
導電層２４の厚みは、４０μｍ以上であることが好ましく、５０μｍ以上であることがさらに好ましい。ただし、電子部品２００のダウンサイズを図るため、導電層１４の上面部１４Ｃの厚みα３と導電層２４の厚みとの合計が１００μｍ以下であることが好ましい。
特に、導電層１４の生産性を向上させるには、粘度が比較的低いフェノール系樹脂（粘度：３〜５Ｐａ・ｓ）と、導電率が比較的高いＣｕやＡｇの金属粒子とを含む導電性樹脂ペーストによって導電層１４を形成することが好ましい。
これに対し、導電層２４は、５０〜３００Ｐａ・ｓ程度の粘度を有し、厚く形成しやすいことが好ましい。また、導電層２４を構成する導電性樹脂ペーストは、１×１０−４以下の抵抗率を有することが好ましい。
この他の構成は、第１実施形態に係る電子部品１００の構成と同様である。
（電子部品の製造方法）
以下において、第２実施形態に係る電子部品２００の製造方法について、図面を参照しながら説明する。
まず、図１１に示すように、複数の電気素子１１を封止する封止層２１上に、導電層２５を一様に形成する。具体的には、印刷法などによって、封止層２１上に導電性樹脂ペーストを供給する。
次に、図１２に示すように、複数組の電気素子１１及び固定電位電極１２それぞれを互いに分離するように、複数の分離溝２１Ｄを封止層２１に形成する。これによって、複数の導電層２４及び複数の封止層１３が形成される
次に、図１３に示すように、複数の導電層２４上及び分離溝２１Ｄ内に導電層２２を形成する。
次に、図１４に示すように、分離溝２１Ｄの中央付近において、集合基板２０及び導電層２２を切断する。これによって、複数の電子部品２００が形成される。
この他の製造方法は、第１実施形態に係る電子部品１００の製造方法と同様である。
（作用及び効果）
第２実施形態に係る電子部品２００は、導電層１４に加えて、導電層２４をさらに備える。導電層２４は、封止層１３と導電層１４との間に形成される。従って、導電層１４及び導電層２４による十分なシールド機能を得ることができる。
また、第２実施形態において、導電層２４は、封止層１３の上面１３Ｓ１上と導電層１４の上面部１４Ｃとの間に介挿されている。このように、導電層２４は、電気素子１１から発生されるノイズの大部分が向かう位置に配置されているので、導電層２４のシールド機能を効果的に発揮することができる。
また、導電層２４を構成する導電性樹脂ペーストの粘度は、導電層１４を構成する導電性樹脂ペーストの粘度よりも高い。そのため、導電層２４の厚みを大きくできるので、導電層２４のシールド機能を向上することができる。
この他の効果は、第１実施形態の電子部品１００に係る効果と同様である。
[第３実施形態]
以下において、本発明の第３実施形態に係る電子部品の構成について、図面を参照しながら説明する。なお、以下では、第１実施形態との相違点について主に説明する。
（電子部品の構成）
図１５は、第３実施形態に係る電子部品３００の構成を示す断面図である。図１５に示すように、基板１０の主面１０Ｓには、外周に沿って環状に凹部１０ＣＯＮが形成されている。そして、導電層１４の外縁部１４Ａは、凹部１０ＣＯＮに嵌合されている。凹部１０ＣＯＮの側面においては、固定電位電極１２の側面が露出されており、凹部１０ＣＯＮの底面においては、内部電極１５の上面が露出されている。
導電層１４は、外縁部１４Ａが凹部１０ＣＯＮ内において露出されている固定電位電極１２の側面と内部電極１５の上面とに接続されることによって、端子１６と電気的に接続されている。
この他の構成は、第１実施形態に係る電子部品１００の構成と同様である。
（作用及び効果）
第３実施形態に係る電子部品３００において、外縁部１４Ａは、主面１０Ｓの外周に沿って環状に形成された凹部に嵌合されている。
従って、外縁部１４Ａと基板１０とが接触する面積を大きくすることができるので、外縁部１４Ａと基板１０との接着性をさらに向上することができる。
また、導電層１４は、外縁部１４Ａが凹部１０ＣＯＮ内において露出されている固定電位電極１２の側面と内部電極１５の上面とに接続されることによって、端子１６と電気的に接続されている。従って、導電層１４と端子１６との電気的な接続を良好なものとすることができる。
この他の効果は、第１実施形態の電子部品１００に係る効果と同様である。
[第４実施形態]
以下において、本発明の第４実施形態に係る電子部品の構成について、図面を参照しながら説明する。なお、以下では、第１実施形態との相違点について主に説明する。
（電子部品の構成）
図１６は、第４実施形態に係る電子部品４００の構成を示す拡大断面図である。図１６に示すように、基板１０の主面１０Ｓの外周に沿って形成されている凹部１０ＣＯＮにおいて、固定電位電極１２が露出されている。また、露出された固定電位電極１２は、凹部１０ＣＯＮに沿って凹状に形成されており、導電層１４の外縁部１４Ａは、固定電位電極１２が凹状に形成された部分に嵌合されている。
この他の構成は、第１実施形態に係る電子部品１００の構成と同様である。
（作用及び効果）
第４実施形態に係る電子部品１００において、外縁部１４Ａは、固定電位電極１２に形成された凹部に嵌合されている。従って、外縁部１４Ａと固定電位電極１２とが接触する面積を大きくすることができるので、外縁部１４Ａと固定電位電極１２との電気的接続をさらに良好にすることができる。
この他の効果は、第１実施形態の電子部品１００に係る効果と同様である。
[第５実施形態]
以下において、本発明の第５実施形態に係る電子部品の構成について、図面を参照しながら説明する。なお、以下では、第１実施形態との相違点について主に説明する。
（電子部品の構成）
図１７は、第５実施形態に係る電子部品５００の構成を示す拡大断面図である。
図１７に示すように、電子部品５００において、基板１０の主面１０Ｓ上に設けられている固定電位電極１２は、封止層１３によって覆われており、封止層１３から露出されていない。
封止層１３には、上面１３Ｓ１から固定電位電極１２に達する貫通孔ＴＨが形成され、貫通孔ＴＨが内にスルーホール電極１７が形成されている。スルーホール電極１７の上端面は、封止層１３の上面１３Ｓ１に達することにより、導電層１４の下面と電気的に接続されている。
この他の構成は、第１実施形態に係る電子部品１００の構成と同様である。
（作用及び効果）
第５実施形態に係る電子部品５００において、導電層１４は、封止層１３を貫通するスルーホール電極１７を介して固定電位電極１２と電気的に接続されている。
従って、固定電位電極１２自身も導電層１４によってシールドされた構成となるので、電子部品５００の内部にノイズなどが侵入することをさらに抑制できる。
この他の効果は、第１実施形態の電子部品１００に係る効果と同様である。
[第６実施形態]
以下において、本発明の第６実施形態に係る回路モジュールについて、図面を参照しながら説明する。
（回路モジュールの構成）
図１８は、第６実施形態に係るデジタルテレビチューナーモジュール６００の構成を示す機能ブロック図である。図１８に示すように、このデジタルテレビチューナーモジュール６００は、第１実施形態に係る電子部品１００、信号処理ＬＳＩ６００Ａ、表示画面６００Ｂ及びメモリーカード６００Ｃから構成されている。デジタルテレビチューナーモジュール６００には、外部アンテナ６１０、カメラ６２０及び電源６３０などの周辺機器が接続されている。デジタルテレビチューナーモジュール６００は、本発明に係る「回路モジュール」の一例である。
電子部品１００は、基準周波数のクロック信号を発生する水晶振動子などの発信器、外部アンテナ６１０からの信号及び水晶発振子からの基準クロック信号を増幅するＲＦアンプ、アンテナ６１０／ＲＦアンプからのアナログ信号と基準クロック信号とを合わせてデジタル復調を行う復調IC、その他の受動部品から構成されている。電子部品１００は、外部アンテナ６１０からのワンセグ放送電波などの信号電波を受信し、デジタル信号処理するデジタルチューナーモジュールとして機能する。
また、信号処理ＬＳＩ６００Ａは、電子部品１００からのデジタル信号を映像信号に変換し、液晶モニターなどの表示画面６００Ｂに動画や静止画を表示させる機能や、メモリーカード６００Ｃに録画させる機能を備えている。
このデジタルテレビチューナーモジュール６００を用いることにより、携帯電話などでＤ−ＴＶ放送を視聴・録画することが可能となる。
なお、上述の説明は、あくまでも本発明に係る「回路モジュール」の一例であるデジタルテレビチューナーモジュール６００の一形態に係るものであり、これに高画質化のための電気部品又は電子部品（不図示）を搭載したり、カメラ６２０や通話機能をつかさどる電気部品の一部を含めて搭載したり、電源６３０の一部を含めて搭載したりしてもよい。また、表示画面６００Ｂやメモリーカード６００Ｃは、デジタルテレビチューナーモジュール６００の外部に設けられていてもよい。
（作用及び効果）
第６実施形態に係るデジタルテレビチューナーモジュール６００においては、第１実施形態に係る電子部品１００のシールド機能が高いため、電子部品１００の内部にノイズなどが浸入しにくく、また、電子部品１００から外部にノイズが漏洩しにくい。従って、電子部品１００の動作が安定するとともに、デジタルテレビチューナーモジュール６００のその他の構成部品も安定して動作することができるので、デジタルテレビチューナーモジュール６００の信頼性を向上することができる。
この他の効果は、第１実施形態に係る電子部品１００の効果と同様である。
（その他の実施形態）
本発明の実施形態について説明したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、上記実施形態において、封止層１３は、上面１３Ｓ１と側面１３Ｓ２とを有する直方体状に形成されることとしたが、本発明はこれに限られず、封止層１３は、主面１０Ｓ上において半球状に形成されていてもよい。
また、上記実施形態において、導電層１４の側面部１４Ｂは、封止層１３の全ての側面１３Ｓ１上に形成されることとしたが、本発明はこれに限られず、少なくとも一辺の側面１３Ｓ１上に形成されていればよい。
また、上記実施形態では特に触れていないが、電子部品１００は、回路モジュールの構成部品として用いることができる。具体的には、主基板上に複数の電子部品１００を実装することによって、全体として１以上の機能を果たす回路モジュールを形成することができる。
また、上記第２実施形態において、導電層２４は、封止層１３と上面部１４Ｃとの間に介挿されることとしたが、導電層２４は、導電層１４の上面部１４Ｃ上に形成されていてもよい。この場合であっても、導電層２４のシールド機能によって、導電層１４のシールド機能を補助することができる。
また、上記第２実施形態では、封止層１３上に２層の導電層１４，２４が形成される場合について説明したが、３層以上の導電層が形成されてもよい。
なお、封止層１３上に２層以上の導電層を形成する場合、封止層１３に接触する導電層を構成する樹脂は、封止層を構成する樹脂と同様の樹脂を用いることが好ましい。例えば、第２実施形態の電子部品２００において、封止層１３と導電層２４とを構成する樹脂として共通の材料を用いることができる。これにより、封止層１３と導電層２４との密着性を高めることができる。例えば、封止層１３にエポキシ樹脂を用いる場合、導電層２４は、同じエポキシ樹脂に金属粒子を混ぜたものとしてもよい。この場合、ダイシング加工などのプロセスにおいて、導電層２４が剥離するなどの不良の発生を一層抑えることができる。
また、上記第３実施形態では、基板１０の主面１０Ｓの外周に沿って形成されている凹部１０ＣＯＮにおいて、凹部１０ＣＯＮの底面に内部電極１５の上面が露出されているが、本発明はこれに限られず、固定電位電極１２の側面が露出されていれば、内部電極１５は露出されていなくてもよい。この場合には、露出された固定電位電極１２の側面と導電層１４とによって電気的な接続を図ることができる。
また、上記第４実施形態では、導電層１４は、固定電位電極１２に食い込むこととしたが、本発明はこれに限られず、固定電位電極１２と導電層１４との接触面積が大きくなるような加工が施されていればよい。従って、例えば、固定電位電極１２表面に凹凸が形成されていてもよい。
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１０…基板
１０Ｓ…主面
１１…電気素子
１２…固定電位電極
１３…封止層
１３Ｓ１…上面
１３Ｓ２…側面
１４…導電層
１４Ａ…外縁部
１４Ｂ…側面部
１４Ｃ…上面部１４Ｃ
１５…内部電極
１６…端子
１７…スルーホール電極
２０…集合基板
２０Ｓ…主面
２１…封止層
２１Ｄ…分離溝
２２…導電層
２４…導電層
２５…導電層
１００，２００，３００，４００，５００…電子部品
６００…デジタルテレビチューナーモジュール
６００Ａ…信号処理ＬＳＩ
６００Ｂ…表示画面
６００Ｃ…メモリーカード
６１０…外部アンテナ
６２０…カメラ
６３０…電源

Claims (6)

  1. 主面を有する基板と、
    前記主面上に設けられる電気素子と、
    前記主面上に設けられ、前記電気素子を封止する絶縁性の封止層と、
    前記主面上に設けられる固定電位電極と、
    前記主面上及び前記封止層上に形成され、前記封止層を覆う第１導電層と
    を備え、
    前記第１導電層と前記固定電位電極とは、電気的に接続されている
    ことを特徴とする電子部品。
  2. 前記第１導電層の外縁部は、前記主面に沿って形成されており、
    前記第１導電層の外縁部の厚みは、前記封止層の側面上に形成された前記第１導電層の側面部の厚みより大きい
    ことを特徴とする請求項１に記載の電子部品。
  3. 前記外縁部は、前記固定電位電極に接続されており、
    前記主面に垂直な切断面における前記外縁部と前記固定電位電極との接続幅は、前記第１導電層の側面部の厚みより大きい
    ことを特徴とする請求項１又は２に記載の電子部品。
  4. 前記封止層の上面上に形成される第２導電層をさらに備えることを特徴とする請求項１乃至３のいずれかに記載の電子部品。
  5. 前記第２導電層は、エポキシ系樹脂、フェノール系樹脂又はポリエステル系樹脂のいずれかの樹脂を含み、
    前記第１導電層は、フェノール系樹脂を含む
    ことを特徴とする請求項４に記載の電子部品。
  6. 電子部品が実装された回路モジュールであって、
    前記電子部品は、
    主面を有する基板と、
    前記主面上に設けられる電気素子と、
    前記主面上に設けられ、前記電気素子を封止する絶縁性の封止層と、
    前記主面上に設けられる固定電位電極と、
    前記主面上及び前記封止層上に形成され、前記封止層を覆う第１導電層と
    を備え、
    前記第１導電層と前記固定電位電極とは、電気的に接続されている
    ことを特徴とする回路モジュール。
JP2009130861A 2009-05-29 2009-05-29 電子部品及びそれを備える回路モジュール Withdrawn JP2010278325A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009130861A JP2010278325A (ja) 2009-05-29 2009-05-29 電子部品及びそれを備える回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009130861A JP2010278325A (ja) 2009-05-29 2009-05-29 電子部品及びそれを備える回路モジュール

Publications (1)

Publication Number Publication Date
JP2010278325A true JP2010278325A (ja) 2010-12-09

Family

ID=43424999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009130861A Withdrawn JP2010278325A (ja) 2009-05-29 2009-05-29 電子部品及びそれを備える回路モジュール

Country Status (1)

Country Link
JP (1) JP2010278325A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179152A (ja) * 2012-02-28 2013-09-09 Toshiba Corp 無線装置、それを備えた情報処理装置および記憶装置
US9166298B2 (en) 2012-08-24 2015-10-20 Kabushiki Kaisha Toshiba Wireless device, and information processing apparatus and storage device including the wireless device
WO2016030154A1 (de) * 2014-08-29 2016-03-03 Robert Bosch Gmbh Halbleiterbauelement und verfahren zum herstellen von halbleiterbauelementen zum elektromagnetischen abschirmen
KR20170141606A (ko) * 2016-06-14 2017-12-26 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20180021336A (ko) * 2016-08-19 2018-03-02 에스케이하이닉스 주식회사 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법
JP2020529735A (ja) * 2017-08-03 2020-10-08 ゼネラル・エレクトリック・カンパニイ 一体化された電磁干渉シールドを備えるエレクトロニクスパッケージおよびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179152A (ja) * 2012-02-28 2013-09-09 Toshiba Corp 無線装置、それを備えた情報処理装置および記憶装置
US8874048B2 (en) 2012-02-28 2014-10-28 Kabushiki Kaisha Toshiba Wireless device, and information processing apparatus and storage device including the wireless device
US9166298B2 (en) 2012-08-24 2015-10-20 Kabushiki Kaisha Toshiba Wireless device, and information processing apparatus and storage device including the wireless device
WO2016030154A1 (de) * 2014-08-29 2016-03-03 Robert Bosch Gmbh Halbleiterbauelement und verfahren zum herstellen von halbleiterbauelementen zum elektromagnetischen abschirmen
KR20170141606A (ko) * 2016-06-14 2017-12-26 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102419046B1 (ko) * 2016-06-14 2022-07-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20180021336A (ko) * 2016-08-19 2018-03-02 에스케이하이닉스 주식회사 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법
KR102620863B1 (ko) * 2016-08-19 2024-01-05 에스케이하이닉스 주식회사 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법
JP2020529735A (ja) * 2017-08-03 2020-10-08 ゼネラル・エレクトリック・カンパニイ 一体化された電磁干渉シールドを備えるエレクトロニクスパッケージおよびその製造方法
JP7277056B2 (ja) 2017-08-03 2023-05-18 ゼネラル・エレクトリック・カンパニイ 一体化された電磁干渉シールドを備えるエレクトロニクスパッケージおよびその製造方法

Similar Documents

Publication Publication Date Title
JP2010278325A (ja) 電子部品及びそれを備える回路モジュール
JP3949695B2 (ja) 受信装置
JP6571124B2 (ja) 電子部品モジュールの製造方法
US11682597B2 (en) Module with built-in component and method for manufacturing the same
CN110010587B (zh) 半导体装置的制造方法及半导体装置
JP2009033114A (ja) 電子モジュール、及び電子モジュールの製造方法
JP2010056180A (ja) 回路モジュール
JP2012199833A (ja) 電子部品、電子デバイス、及び電子部品の製造方法
US10319759B2 (en) Image pickup element mounting substrate and image pickup device
JP2012159935A (ja) 電子部品モジュール、電子部品モジュールの製造方法、多機能カード
WO2010103591A1 (ja) 接続構造体、回路装置、及び電子機器
KR20130035675A (ko) 튜너 모듈
US20150382454A1 (en) Spilled adhesive guide structure of flexible circuit board
US10573591B2 (en) Electronic component mounting board, electronic device, and electronic module
WO2017094836A1 (ja) シールドを有するモジュール
JP2012094712A (ja) 電子部品、及び電子装置
JP2822482B2 (ja) 駆動回路装置
JP6757213B2 (ja) 半導体装置の製造方法
US10804213B2 (en) Circuit apparatus
JPWO2012101857A1 (ja) モジュール基板
JP2012064825A (ja) 回路モジュール
JP2008124167A (ja) 高周波モジュールと、これを用いた電子機器
JP2013110299A (ja) 複合モジュール
JP4901466B2 (ja) 回路装置
JP5347880B2 (ja) 電磁シールド、電子機器

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120807