JP6757213B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6757213B2 JP6757213B2 JP2016178207A JP2016178207A JP6757213B2 JP 6757213 B2 JP6757213 B2 JP 6757213B2 JP 2016178207 A JP2016178207 A JP 2016178207A JP 2016178207 A JP2016178207 A JP 2016178207A JP 6757213 B2 JP6757213 B2 JP 6757213B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- electromagnetic shield
- fixed sheet
- ground electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
図1〜図3を参照して、本実施形態に係る半導体装置10を説明する。
図1(a)及び図1(b)は、複数の半導体装置10が、搬送キャリアである固定シート20上に載置されている状態を示す。半導体装置10は、例えば、直方体形状を呈しており、固定シート20に載置された状態で、例えばスパッタ装置のような電磁シールドの形成装置に搬入される。尚、半導体装置の形状は、一般には直方体の様な6面体であるが、それ以上の面を持つ形状でも良い。
以下、半導体装置10において固定シート20に対向する面を下面と呼び、下面とは反対側の面を天面と呼び、下面と天面とを繋ぐ外周面を側面と呼ぶこととする。また、半導体装置10の側面において、天面に接続する側の端部を上端部と呼び、下面に接続する側の端部を下端部と呼ぶ。更に、基板11の側面において、封止材側の端部を、基板の上端部、下面側の端部を基板の下端部と呼ぶ。
電磁シールドの形成方法は、スパッタ法のほか、例えば蒸着法、イオンプレーティング法、CVD(chemical Vapor deposition)のような他の方法でもよい。
基板11は、プリント配線板、セラミック基板またはSi基板でもよい。樹脂製のプリント基板は、ビルトアップ型、両面基板型、または片面基板型などがある。
また、接地電極17は基板11の側面から外部に露出している。実際は、半導体装置として個片化するダイシング工程で、露出されるもので、接地電極の切削面が露出している。そしてこの接地電極17は、基板の内層に配線で延在され、グランド配線またはグランド電極と電気的に接続されている。一般的には、プリント基板裏面の半田付け用の外部接続電極にGNDがあてがわれ、このGND端子と電気的に接続されている。
例えば、少なくとも1個の半導体チップが基板に実装され、これらを被覆したものを半導体装置と呼ぶことがある。また、少なくとも一つの受動素子および少なくとも一つの半導体素子が基板に実装され、これらを被覆したものを半導体モジュールや混成集積回路装置と呼ぶことがある。どちらにしても、半導体チップが一緒に封止されるため、これらは、半導体装置として総称する。
封止材12のモールド方法は、トランスファーモールド、インジェクションモールド、真空印刷、ポッティングなどである。また、マトリックス状に並んだ複数のユニットを一括モールドした後に、ダイシングで個片化される。
図4〜図8を参照して、半導体装置10の製造方法を説明する。図4は、半導体装置10の製造工程を示すフローチャートである。図5は、本実施形態で使用される枠体の一例を示す斜視図である。図6〜図8は、半導体装置の製造過程を示す断面図である。
要は、電磁シールド13の下端部は、接地電極17とのコンタクト部とプリント基板下端部との間に位置する事になる。
図9を参照して、本実施形態の変形例1に係る半導体装置を説明する。図9は、変形例1に係る半導体装置の構成を示す、図3と同様の断面図である。
図10を参照して、本実施形態の変形例2に係る半導体装置を説明する。図10は、変形例2に係る半導体装置の構成を示す、図3と同様の断面図である。
かかる実施形態によれば、電磁シールド13(113,213)を半導体装置10(110,210)の表面に形成する際に、半導体装置10(110,210)の外縁にシールド材料のバリが発生することを抑制することができる。
かかる実施形態によれば、電磁シールド13(113,213)が基板11(111,211)の下面(固定シート20の上面)に向かうにつれて薄くなるように形成される。これにより、電磁シールド13(113,213)が、固定シート20の上面に形成されたシールド材料の膜と繋がることを抑制する。その結果、電磁シールド13(113,213)が形成された半導体パッケージ10(110,210)を固定シート20から取り上げるとき、シールド材料の膜によるバリは発生しないか、あるいは、非常に小さくすることができる。つまり、バリを発生しにくくすることができる。
11,111,211 基板
12,112,212 封止材
13,113,213 電磁シールド
17,117,217 接地電極
20 シート
30 枠体
Claims (1)
- 基板と、前記基板上に配置される半導体チップと、前記半導体チップを覆うように前記基板上に設けられた封止材と、を有する半導体装置を用意し、前記基板裏面が固定シートに対向するように、前記半導体装置を前記固定シート上に載置する工程と、
前記固定シート上において、前記半導体装置の外周面を一定の間隙を介して取り囲む枠体を、前記固定シート上に載置する工程と、
前記基板の厚み方向に於いて、導電膜の膜厚が前記封止材の側から前記基板の側へ向かうにつれて薄くなり、前記基板下端部までに終端する前記導電膜を形成する工程と、
前記固定シート上から前記半導体装置を取り去る工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016178207A JP6757213B2 (ja) | 2016-09-13 | 2016-09-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016178207A JP6757213B2 (ja) | 2016-09-13 | 2016-09-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018046084A JP2018046084A (ja) | 2018-03-22 |
JP6757213B2 true JP6757213B2 (ja) | 2020-09-16 |
Family
ID=61695015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016178207A Active JP6757213B2 (ja) | 2016-09-13 | 2016-09-13 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6757213B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210092122A (ko) * | 2020-01-14 | 2021-07-23 | 파워테크 테크놀로지 인코포레이티드 | 후면 증착형 차폐층을 갖는 배치-타입 반도체 패키징 구조물 및 그 제조 방법 |
WO2021261273A1 (ja) * | 2020-06-22 | 2021-12-30 | 株式会社村田製作所 | 電子部品 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998047178A2 (en) * | 1997-04-11 | 1998-10-22 | Novellus Systems, Inc. | Method and apparatus for thin film aluminum planarization |
JP2008150660A (ja) * | 2006-12-15 | 2008-07-03 | Seiko Epson Corp | 装飾品の製造方法、装飾品および時計 |
JP2009033114A (ja) * | 2007-06-29 | 2009-02-12 | Tdk Corp | 電子モジュール、及び電子モジュールの製造方法 |
JP5402482B2 (ja) * | 2009-10-01 | 2014-01-29 | パナソニック株式会社 | モジュールとモジュールの製造方法 |
JP5668627B2 (ja) * | 2011-07-19 | 2015-02-12 | 株式会社村田製作所 | 回路モジュール |
JP6164879B2 (ja) * | 2013-03-08 | 2017-07-19 | セイコーインスツル株式会社 | パッケージ、圧電振動子、発振器、電子機器及び電波時計 |
JP2015072935A (ja) * | 2013-09-03 | 2015-04-16 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
-
2016
- 2016-09-13 JP JP2016178207A patent/JP6757213B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018046084A (ja) | 2018-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6571124B2 (ja) | 電子部品モジュールの製造方法 | |
JP5143451B2 (ja) | 半導体装置及びその製造方法 | |
US9847299B2 (en) | Semiconductor package and mounting structure thereof | |
US20110115059A1 (en) | Semiconductor Device Packages with Electromagnetic Interference Shielding | |
US8963314B2 (en) | Packaged semiconductor product and method for manufacture thereof | |
JP6689780B2 (ja) | 電子部品モジュールの製造方法 | |
US11270922B2 (en) | Radio-frequency module | |
US10217711B2 (en) | Semiconductor package and manufacturing method thereof | |
JP2012253190A (ja) | 半導体パッケージ及びその実装方法 | |
JP6166525B2 (ja) | 電子部品の製造方法 | |
US9209053B2 (en) | Manufacturing method of a conductive shield layer in semiconductor device | |
JP6757213B2 (ja) | 半導体装置の製造方法 | |
US20120286410A1 (en) | Semiconductor device packaging method and semiconductor device package | |
TW201606970A (zh) | 半導體裝置及其製造方法 | |
JPH0993077A (ja) | 素子複合搭載回路基板 | |
JP3538774B2 (ja) | 配線基板 | |
US20230230949A1 (en) | Semiconductor package with exposed electrical contacts | |
JP4424298B2 (ja) | 電子部品 | |
JP2006278808A (ja) | 多数個取り配線基板 | |
JP2008041892A (ja) | 半導体装置及びその製造方法 | |
JP2005340864A (ja) | 半導体装置の製造方法 | |
JP2019169592A (ja) | モジュールの製造方法 | |
JP2006310433A (ja) | 電子部品収納容器 | |
JP5149694B2 (ja) | 半導体装置及びその製造方法 | |
KR100337454B1 (ko) | 반도체패키지용 써킷테이프 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200811 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200828 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6757213 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |