JP6689780B2 - 電子部品モジュールの製造方法 - Google Patents

電子部品モジュールの製造方法 Download PDF

Info

Publication number
JP6689780B2
JP6689780B2 JP2017067067A JP2017067067A JP6689780B2 JP 6689780 B2 JP6689780 B2 JP 6689780B2 JP 2017067067 A JP2017067067 A JP 2017067067A JP 2017067067 A JP2017067067 A JP 2017067067A JP 6689780 B2 JP6689780 B2 JP 6689780B2
Authority
JP
Japan
Prior art keywords
groove
electronic component
sealing portion
component module
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017067067A
Other languages
English (en)
Other versions
JP2018170421A (ja
Inventor
健三 北崎
健三 北崎
甲斐　岳彦
岳彦 甲斐
島村　雅哉
雅哉 島村
青木　幹雄
幹雄 青木
仁 三ヶ田
仁 三ヶ田
泰治 伊藤
泰治 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017067067A priority Critical patent/JP6689780B2/ja
Priority to US15/934,757 priority patent/US10756024B2/en
Publication of JP2018170421A publication Critical patent/JP2018170421A/ja
Application granted granted Critical
Publication of JP6689780B2 publication Critical patent/JP6689780B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0091—Housing specially adapted for small components
    • H05K5/0095—Housing specially adapted for small components hermetically-sealed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Description

本発明は、電子部品モジュール、及び電子部品モジュールの製造方法に関する。
半導体装置から発生するＥＭＩ(Electro Magnetic Interference)を抑制するために、表面に電磁シールドが形成された半導体パッケージが知られている。この種の半導体装置の製造においては、例えば、集合基板から個片化された複数の半導体パッケージを所定の間隔で搬送キャリア上に配列及び固定したうえで、スパッタリングなどの成膜手段によってシールド膜を形成する（例えば特許文献１）。
特開２０１０−２１２４１０号公報
しかしながら、個片化された半導体パッケージの搬送キャリアへの配列及び固定は手間である。また、半導体パッケージを搬送キャリアの上で、所定の間隔だけ空けて配置するため、生産性が低下する。更に、成膜手段によっては、成膜材料が半導体パッケージの裏面に回り込み、品質低下の原因となる。またダイシング装置で個片化すると、基板の側面に露出するグランド電極は、その面積が限られ、コンタクト抵抗が上昇する問題があった。
そこで、本発明は、集合基板の状態でシールド膜を形成することができ、生産性を向上させることができる電子部品モジュールの製造方法を提供することを目的とする。本発明のこれら以外の目的は、明細書全体の記載を通じて明らかにされる。
本発明の一実施形態に係る電子部品モジュールの製造方法は、第１絶縁性基板の上に電子部品が配置される素子配置領域を複数配置して形成され、隣り合う前記素子配置領域の間にダイシング領域を有し、前記電子部品が設けられた表面を絶縁材料で被覆する封止部を有する第２絶縁性基板を用意し、前記ダイシング領域を研削装置で研削して第１溝を形成することで、前記素子配置領域を囲むように前記封止部の側面を形成し、大気圧よりも低真空雰囲気内において、前記封止部の表面および前記側面に、導電性材料を成膜させてシールド膜を形成し、前記ダイシング領域をさらに研削して前記第２絶縁性基板を分離して電子部品モジュールを生成する電子部品モジュールの製造方法であって、前記第１絶縁性基板の表面を研削して前記第１絶縁性基板の側面が露出するように、前記封止部に前記第１溝を形成し、前記封止部の表面側に、隣り合う前記封止部における前記側面と角部を形成する前記上面よりも低い位置で前記第１溝と連続して、前記第１溝よりも幅が広く、かつ前記第１溝よりも深さが浅い第２溝を、前記封止部の一方側の辺から他方側の辺に亘って形成し、スパッタリングによって、前記低真空雰囲気内において前記導電性材料が前記第２溝を通過するようにして、前記第１絶縁性基板の側面に前記シールド膜を形成させる。
本発明によれば、集合基板の状態でシールド膜を形成することができるため、電子部品モジュールの生産性を向上させることができる。
第１実施形態に係る電子部品モジュールの概略図である。 第１実施形態に係る電子部品モジュールの変形例を示す概略図である。 第１実施形態に係る電子部品モジュールにアンテナ領域を設けた概略図である。 図１の電子部品モジュールの製造過程のうち、集合基板に電子部品を載置する工程を示す概略図である。 図１の電子部品モジュールの製造過程のうち、集合基板及び電子部品を絶縁材料で封止する工程を示す概略図である。 図１の電子部品モジュールの製造過程のうち、第１溝を形成する工程を示す概略図である。 図１の電子部品モジュールの製造過程のうち、第２溝を形成する工程を示す概略図である。 図１の電子部品モジュールの製造過程のうち、シールド膜を成膜する工程を示す概略図である。 図１の電子部品モジュールの製造過程のうち、電子部品モジュールを個片化する工程を示す概略図である。 図６及び図７に示す第１溝及び第２溝の形成工程を詳細に示す図である。 図８に示すシールド膜の成膜工程を詳細に示す図である。 第２実施形態に係る電子部品モジュールの概略図である。 図１２の電子部品モジュールの内部に形成されたビア（またはスルーホール）を上面側から見た位置関係を示す図である。 第２実施形態に係る電子部品モジュールにベタグランドを用いた概略図である。 第３実施形態に係る電子部品モジュールの概略図である。 第４実施形態に係る電子部品モジュールの概略図である。 図１６の電子部品モジュールの製造工程のうち、第１溝及び第２溝の形成工程を詳細に示す図である。 図１６の電子部品モジュールの製造工程のうち、シールド膜の成膜工程を詳細に示す図である。
以下、適宜図面を参照し、本発明の様々な実施形態を説明する。図面において共通の又は類似する構成要素には同一又は類似の参照符号が付されている。
以下の説明では、便宜上、次のような座標軸を用いることとする。つまり、Ｚ軸の正方向を鉛直上向きとする。Ｙ軸の正方向を、Ｚ軸に直交するとともに図面の紙面を手前から奥に向かう方向とする。Ｘ軸を、Ｙ軸及びＺ軸に直交する方向とする。したがって、上及び下と言う場合はＺ軸の正及び負側を、右及び左という場合はＸ軸の正及び負側を、それぞれ意味することになる。
＝＝＝第１実施形態＝＝＝
＝＝電子部品モジュール１の構造＝＝
図１、図２を参照して、第１実施形態に係る電子部品モジュール１の構造を説明する。図１、図２は、第１実施形態に係る電子部品モジュール１の概略図である。
電子部品モジュール１は、図１に示すように、基板１０、電子部品２０、封止部３０、コンタクト部４０、切除部５０及びシールド膜６０を有する。
＜＜基板１０＞＞
基板１０は、例えば、樹脂、アルミナ、ガラス、セラミック、複合材料のような絶縁材料で形成され、導電性パターン１１（例えばグランド配線やＶｃｃなど）を内部に有する。言うまでもなく、導電性パターン１１の一部は、例えばＧＮＤに接続されている。
基板１０は、異なる層に形成されたＧＮＤ配線パターン同士を電気的に接続するビア５３を有している。ここで、ビア５３は、電極の上層または下層に設けられたスルーホールでもよいし、ビアおよびスルーホールでもよく、以下、ビア５３というときは、スルーホールを含むものとする。
さらに、基板１０は、電極５２を有する。電極５２は、基板１０の内部（内層）に形成されてもよいし、基板１０の表面（例えば上面）に形成されてもよい。なお、電極５２は、グランド配線であってもよい。また、基板１０は、例えば、電子部品モジュール１の下面側に、例えばＧＮＤに接続するための端子５１を有する。尚、基板は、Ｓｉなどの半導体材料を使っても良い。所謂、シリコンインターポーザである。Ｓｉ基板は、実装されるＩＣと熱膨張係数がほぼ一致しているから、最近多用されている。Ｓｉ基板は、中にＰＮ接合からなる半導体素子が内蔵されても良い。このＳｉ基板の上には、少なくとも一層の導電パターンが形成され、これらは、下層に設けられた無機系の絶縁膜で絶縁処理されている。例えばＳｉＯ２、ＳｉＮｘなどである。図１で説明すれば、基板１０が、Ｓｉ基板の上に積層されたものである。
＜＜電子部品２０＞＞
電子部品２０は、例えば、基板１０の上面側に設けられている。ここでは、電子部品２０は、図１（ｂ）の様に、半導体チップのほか、例えば抵抗、インダクタ、キャパシタのような受動素子を含んでもよい。またフィルタなどでも良い。後述するが半導体チップは、一般に高背、チップ抵抗やチップコンデンサは、低背とすれば、この低背の素子の上は、空きスペースとなり、切除部５０の位置として活用が可能である。
＜＜封止部３０＞＞
封止部３０は、電子部品２０および基板１０を覆う保護部材である。封止部は、例えばエポキシ樹脂やシアネート樹脂のようなモールド用の熱硬化性樹脂を用いて形成されている。封止部３０は、上面３１と、その上面３１の縁部から下方に延びる側面３２と、を含む。したがって、上面３１と側面３２との接続部は、角部３３を構成することになる。
＜＜コンタクト部４０＞＞
コンタクト部４０は、ダイシングにより露出した電極５２により形成される、垂直な面を有する部分である。また、コンタクト部４０は、端子５１や導電性パターン１１と電気的に接続されている。コンタクト部４０は、電極５２を介して、例えば端子５１や導電性パターン１１を通じてＧＮＤに電気的に接続される。
＜＜切除部５０＞＞
切除部５０は、封止部３０の上面３１と側面３２とから成る角部３３（上面３１と側面３２との接続部、あるいは上面３１の縁部とも言える）を切除して形成される。切除部５０は、コンタクト部４０がシールド膜６０で被覆されるように、大気圧よりも低真空雰囲気内で飛散される導電材料を通過させる領域（空間）である。本実施形態において、角部３３は、図1や図２に示す点線で示す仮想エリアであり、封止部３０の上面の周囲に位置し、下方に凹んだり、傾斜している部分である。
切除部５０は、溝のような形状を呈しているが、これに限られず、図２に示すような外側（図２におけるＸ軸の負側）に向かって傾斜する斜面であってもよい。以下、第２溝というときには、本実施形態における切除部５０のような形状のみならず、図２に示すような切除部８０のような形状を含むものとする。
このように切除部５０を形成することで、導電性材料の飛散粒子は、シールド膜６０の成膜工程において、切除部５０の空間（領域）を通過できる。つまり、切除部５０を設けて空間容量を確保することにより、図１１の如く、第１溝７１の側面により厚く成膜される。より好ましくは、第１溝７１の幅Ａに対して、第１溝７１の底面から切除部５０の底面までの側面の長さ（距離）Ｂが２倍以下となるように、形成する。これにより、切除部５０の存在により飛散粒子が第１溝７１に浸入しやすくなり、膜厚の確保ができ、コンタクト部４０とシールド膜６０とのコンタクト抵抗を低減できる。
さらに、切除部５０は、電子部品２０の鉛直上方に形成されることが好ましい（不図示）。つまり、上面側から見たときに、切除部５０が電子部品３２０の全部または一部分と重なるように配置されることが好ましい。このような配置により、電子部品モジュール１の小型化およびコスト低減を図ることが可能となる。
したがって、集合基板１５上のパッケージ同士の間隔（つまり第１溝７１の幅）が狭い場合にも、パッケージ側面に十分な膜厚のシールド膜６０を形成することが可能となる。これにより、電子部品モジュール１の生産性を向上できる。なお、スパッタリングなどは、Ａｒにより散乱されるため、切除部５０が図７（ｂ）の様に、コンタクト部４０の側に設けても良い。しかしながら、飛散物の直進性を考慮すると、図７（Ｃ）の様にＧＮＤ電極の露出した側面とは、反対の側面（図では、低背素子２０Ａがある側）に設けたほうが良い。この状態でシールド膜６０を形成し、個片化したものが図１（ｂ）、図２（ｂ）である。この状態では、切除部５０を通過する飛散物はコンタクト部により多く到達し、膜厚の確保が可能である。特に、図１（ｂ）、図２（ｂ）では、コンタクト部４０の側が、切除部５０の側の側面よりも厚くシールド膜６０が形成されるため、よりコンタクト抵抗を低減できる。
＜＜シールド膜６０＞＞
シールド膜６０を形成する成膜手法は、蒸着、スパッタリングまたはＣＶＤを用いる。シールド膜６０は、封止部３０の上面３１、側面３２、およびコンタクト部４０を被覆する導電膜である。シールド膜６０は、コンタクト部４０に電気的に接続され、電子部品モジュール１の内部で発生する電磁波が外部へ漏出することを抑制する。また逆に、外部からのノイズがモジュール内に進入することも無い。
シールド膜６０は、例えばＣｕ、Ｎｉ、Ｔｉ、Ａｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｆｅ、Ｃｒ、ＳＵＳのような導電性の金属材料を用いて形成される。また、シールド膜６０は、上記金属材料のいずれか複数の材料を用いた合金、あるいは、上記金属材料のいずれか複数の材料を用いた積層膜でもよい。更に、上記金属材料のいずれかを主材料とした合金でも良い。一般には、Ｃｕを主材料として膜の外に、ＳＵＳの膜が形成されている。
なお、上記において基板１０の上面側に電子部品２０が設けられているように説明したが、これに限定されない。例えば、図３に示すように、基板１０の上面側には、電子部品２０が配置される無線領域１００と、アンテナ２１となる配線パターンが配設されるアンテナ領域１０１と、が設けられていてもよい。この場合であっても、コンタクト部４０は上述したものと同じように形成される。つまり、この場合、切除部５０は、アンテナ上の空間となる。言い換えると、図７に示す第２溝７２の部分がアンテナの上の空間部ＳＰとなる。
＝＝電子部品モジュール１の製法＝＝
図４〜図１１を参照しつつ、このような構造を有する電子部品モジュール１の製造方法を説明する。ここで、第１絶縁性基板の一例としての基板１０は、第２絶縁性基板の一例としての集合基板１５に含まれ、最終的に個片化される基板を言うものとする。
まず、図４のように集合基板１５（第２絶縁性基板）を用意する。第２絶縁性基板１５は、に基板１０の上に電子部品２０，２０Ａが配置される素子配置領域Ｓを複数配置して形成され、隣り合う素子配置領域Ｓの間にダイシングライン（ダイシング領域）ＤＬを有する。続いて図５の如く、電子部品２０、２０Ａが設けられた表面を絶縁材料で被覆する封止部３０を有する。電子部品２０が高背な部品、電子部品２０Ａが低背な部品である。例えば電子部品２０はＩＣチップ、電子部品２０Ａは受動部品、チップコンデンサなどである。ＩＣチップやパッケージ単品で封止されても良いし、それ以外の電子部品が配置されても良い。尚、電子部品２０Ａの配置部分の上から下までは、スペースでも良い。尚、封止部３０は、トランスファーモールドで封止された熱硬化型樹脂、インジェクションモールドで封止された熱可塑性樹脂、更には、スクリーン印刷やポッティングで形成された絶縁性樹脂でも良い。
次いで、図６のように、ダイシング領域ＤＬを研削装置（ダイシング装置）で研削して溝７１（第１溝）を形成することで、素子配置領域Ｓを囲むように封止部３０の側面３２を形成する。具体的には、封止部３０の表面から基板１０の表面まで、または基板の内層までダイシングして、基板１０の側面が露出するように第１溝７１を形成する。これにより、基板１０の側面から露出するコンタクト部４０が形成される。尚、この第１溝は、例えば、約３５０μｍである。
第１溝７１を形成した後、図７（ｂ）または（ｃ）のように、第２溝７２（切除部５０）を形成する。第２溝７２（切除部５０）は、図１０のように、封止部３０の表面３１側に、第１溝７１と連続し、第１溝７１よりも幅が同じぐらいか広く、かつ第１溝７１よりも深さが浅い構造を有する。これにより、後工程において、集合基板１５上のパッケージ同士の間隔（つまり第１溝７１の幅）が狭い場合にも、パッケージ側面に十分な膜厚のシールド膜６０を形成することが可能となる。
そして、図８のように、例えば蒸着、スパッタリングまたはＣＶＤのような真空系の成膜手法を用いて、大気圧よりも低真空雰囲気内において、封止部３０の上面３１（表面）および側面３２に、導電性材料を成膜させてシールド膜６０を形成する。その際、図１１のように、低真空雰囲気内において飛散した導電性材料が第２溝７２（切除部５０）を通過するようにして、基板１０の側面にシールド膜６０を形成させる。好ましくは、第１溝７１の幅Ａに対して、第１溝７１の底面から切除部５０の底面までの側面の長さ（距離）Ｂが２倍以下となるように、形成する。
最後に、図９のように、ダイシング領域ＤＬをさらに研削して集合基板１５を分離して個片化された基板１０（第１絶縁性基板）より成る電子部品モジュール１を生成する。この様に、一般に用いられるダイシングブレードで第１溝７１だけを、図６に示すように形成し、その後に、図７を経ずに、シールド膜６０をスパッタリングにより形成すると、溝の幅が狭いため、コンタクト部４０まで到達する飛散物の量が少ない状態になる。本発明は、第２溝７２により、この飛散物の浮遊スペースを確保でき、更にはアスペクト比が小さくなるため、コンタクト部４０に到達する量を増大させることができる。ここで、図７（ｂ）と図７（ｃ）について簡単に説明する。本発明は、切除部５０の存在により、コンタクト部４０へのシールドメタル付着性を改善したものであり、切除部５０の位置は、図７（ｂ）の様にコンタクト部４０の上、図７（Ｃ）の様に、コンタクト部４０の側面と反対側の側面の上、更には図１８の様に両側でも良い。しかしながら、飛散物の直進性を考慮すると、図７（ｃ）や図１８が好ましい。矢印ＡＲで示すように、切除部５０を通過して、コンタクト部に到達するからである。この場合、第２溝７２の断面を見て、コンタクト部４０側の第１側面は、その第１側面と対向する第２側面よりも、膜厚が厚く付く。または第１側面側のシールド膜の方が、第２側面側のシールド膜よりも、体積が多く付着される。
＝＝＝第２実施形態＝＝＝
図１２〜図１４を参照して、第２実施形態に係る電子部品モジュール２を説明する。図１２は、第２実施形態に係る電子部品モジュール２の概略図である。図１３は、図１２の電子部品モジュール２の内部に形成されたビア２５３（またはスルーホール）を上面側から見た位置関係を示す図である。図１４は、第２実施形態に係る電子部品モジュール２に於いて、内層の電極２５２として、基板２１０の紙面上の上側Ｓ１近傍から紙面上の下側Ｓ２近傍まで延在するベタグランド２５４を用いた概略図である。
第２実施形態に係る電子部品モジュール２は、第１実施形態と同様に、基板２１０、電子部品２２０、封止部２３０、コンタクト部２４０、切除部２５０及びシールド膜２６０を有する。ただし、第２実施形態に係る電子部品モジュール２は、コンタクト部２４０がビア２５３、スルーホールあるいはベタグランド２５４を含んで形成されている点において第１実施形態に係る電子モジュール２と異なる。したがって、以下説明においては、コンタクト部２４０について説明をする。
コンタクト部２４０は、ダイシングにより露出した電極２５２やビア２５３により形成される、垂直な面を有する。また、コンタクト部２４０は、端子２５１や導電性パターン２１１と電気的に接続されている。コンタクト部２４０は、電極２５２、ビア２５３、または、スルーホールのうち、少なくとも一つを有して構成されてよい。つまり、図１３に示すように、ダイシングラインＤＬ２が電極２５２、ビア２５３またはスルーホールと重なるように形成されると、コンタクト部２４０が形成される。換言すると、ビア２５３は、図１３に示すように、上面側から見たときにダイシングラインＤＬ２と重なるように配置されている。つまり、コンタクト部２４０は、電極２５２、ビア２５３またはスルーホールを介して、例えば端子２５１や導電性パターン２１１を通じてＧＮＤに電気的に接続され、コンタクト部２４０の数だけコンタクト面積が増大できる。また仮にビア２５３が前述したベタグランドであれば、この場合もコンタクト面積を拡大できる。
ビア２５３は、複数設けられている。図１３（ａ）では、ビア２５３は、ダイシングラインＤＬ２に沿って１列に配置されているが、図１３（ｂ）のように、複数の列を形成するように設けられてもよい。ビア２５３は、必ずしも規則正しく配列される必要はなく、ダイシングラインＤＬ２の近傍に不規則（ランダム）に配置されてもよい。この様にすれば、ダイシングブレードの位置がずれても、どこかのビア２５３(またはスルーホール)がダイシングラインＤＬ２と一致し、コンタクト部２４０が形成可能である。
図１３（ａ），（ｂ）のいずれの場合でも、ビア２５３とダイシングラインＤＬ２とを重ならせることにより、電子部品モジュール２の側面からビア２５３などの導電部の露出面積が大きくなる。このため、ビア２５３などの導電部と後述するシールド膜２６０とのコンタクト面積が大きくなる。これにより、ビア２５３などの導電部にシールド膜２６０が形成されるため、コンタクト部２４０におけるシールド膜２６０のコンタクト抵抗を低下させることができる。
さらに、コンタクト部２４０は、図１４に示すように、基板２１０の内層にベタグランド２５４を有して構成されていてもよい。なお、ベタグランド２５４とは、基板２０における所定の絶縁層に設けられ、面的な広がりを有するグランド電極である。ここで、ベタグランド２５４は、紙面上の上側側辺Ｓ１より紙面上の下側側辺Ｓ２まで延在しているため、露出面積を拡大でき、これにより、コンタクト部２４０におけるシールド膜２６０のコンタクト抵抗をより低下させることができる。参考に、図１４（ｂ）では、ベタグランド５４とダイシングラインＤＬ２との関係を上面から見たときの状況を示す。なお、図１４において、ベタグランド２５４は、基板の表層に設けられているように示しているが、基板２１０の内層や裏面に設けても良い。
＝＝＝第３実施形態＝＝＝
図１５を参照して、第３実施形態に係る電子部品モジュール３を説明する。図１５は、第３実施形態に係る電子部品モジュールの概略図である。
第３実施形態に係る電子部品モジュール３は、第１，第２実施形態と同様に、基板３１０、電子部品３２０、封止部３３０、コンタクト部３４０、切除部３５０及びシールド膜３６０を有する。ただし、第３実施形態に係る電子部品モジュール３は、コンタクト部３４０がダイシングにより露出した電極３５２やビア３５３により形成される、垂直な面と水平な面を有する点において第１，第２実施形態に係る電子モジュール１，２と異なる。したがって、以下説明においては、コンタクト部３４０について説明をする。
コンタクト部３４０は、基板３１０をハーフダイシングすることにより露出した電極３５２やビア３５３により形成される、垂直な面と水平な面を有する部分である。また、コンタクト部３４０は、電極３５２、ビア３５３、または、スルーホールのうち、少なくとも一つを有して構成されてよい。さらに、コンタクト部３４０は、ベタグランド（不図示）を有して構成されていてもよい。
電極３５２、ビア３５３、スルーホール、ベタグランドは、ダイシングによって封止部３３０から露出することになる。この状態において、コンタクト部３４０は、封止部３３０の側面３３２と連続した基板３１０の垂直面３４１（ＹＺ平面に平行な面）と、この垂直面３４１に連続する基板３１０の水平面３４２（ＸＹ平面に平行な面）と、を有する。垂直面３４１と水平面３４２との間には湾曲面３４３が介在している。この湾曲面３４３における湾曲の程度は、用いられる切削装置の刃の尖り（摩耗）具合に応じて変わるところ、後述するシールド膜３６０の膜厚の関係を満たすことが望ましい。
以下の全ての実施例に言えることであるが、コンタクト部３４０の水平面３４２の部分は、ダイシング時に底面に発生するバリでも良い。図１５では、水平面３４２にビア３５３や電極３５２が露出するように、基板３１０の厚み方向の途中で止めているが、完全に削った後も、下に位置するビア３５３または電極３５２の削りカス、いわゆるバリが、電極３５２と一体で水平面４２に残っている場合、このバリにシールド膜３６０が付着されても良い。またダイシングラインの切削は、レーザによる加工でも良い。
上述した成膜手法では、例えば、スパッタリングで成膜した結果を元に説明すれば、水平面３４２には厚く成膜され、垂直面３４１には水平面３４２と比較して薄く成膜されるという特徴を有する。さらに、垂直面３４１では、−Ｚ方向側ほど薄く成膜される。このような成膜手法の特徴に鑑みると、コンタクト部３４０の水平面３４２に、電極３５２などを露出させることで、シールド膜３６０を比較的厚く成膜させることができる。また湾曲部３４３も、垂直面３４１よりも厚く付くため（尚水平面３４２よりも薄い）、これにより、コンタクト部３４０とシールド膜３６０とのコンタクト抵抗を低減でき、シールド膜３６０によるＥＭＩの抑制効果を向上できる。
ここで、様々な部位におけるシールド膜３６０の膜厚は、次のような関係にあることが好ましい。すなわち、封止部３３０の上面３３１におけるシールド膜３６０の膜厚ｔ１３と、コンタクト部３４０の水平面３４２におけるシールド膜３６０の膜厚ｔ２３と、封止部３３０の側面３３２におけるシールド膜３６０の膜厚ｔ３３と、コンタクト部３４０の湾曲面３４３におけるシールド膜３６０の膜厚ｔ４３とは、ｔ１３＞ｔ３３で、ｔ２３＞ｔ３３またはｔ４３＞ｔ３３の関係を満たす。特に低真空化での蒸着やスパッタリングなどの飛散粒子は、直進性があるからであり、そのため湾曲部や水平部があることで、シールド膜の厚さを確保でき、コンタクト抵抗を小さくでき、更には密着性も向上できる。
＝＝＝第４実施形態＝＝＝
図１６〜図１８を参照して、第４実施形態に係る電子部品モジュール４を説明する。図１６は、第４実施形態に係る電子部品モジュール４の概略図である。図１７は、図１６の電子部品モジュール４の製造工程のうち、第１溝４７１、第２溝４７２（切除部４５０），４７３（切除部４５１）の形成工程を詳細に示す図である。図１８は、図１６の電子部品モジュール４の製造工程のうち、シールド膜４６０の成膜工程を詳細に示す図である。
第４実施形態に係る電子部品モジュール４は、第１〜第３実施形態と同様に、基板４１０、電子部品４２０、封止部４３０、コンタクト部４４０、切除部４５０及びシールド膜４６０を有するほか、更に切除部４５１を備える。切除部４５１は、図１６、図１７に示すように、切除部４５０とは反対側の角４３４に形成されている。
切除部４５１は、例えば、コンタクト部４４０が形成される垂直面と対向する側面に形成される。つまり図１７で説明すれば、第１ブレードＤＢ１で第１溝４７１を形成し、続いて第２ブレードＤＢ２で、第１溝４７１よりも幅の広い第２溝４７３を形成することで、切除部４５１を形成できる。これにより、図１８に示すように、切除部４５０のみを設ける場合と比較して、直進性を有するスパッタリングの金属粒子が第１溝４７１の底部により多く浸入できるため、コンタクト部４４０に対してより厚く成膜できる。
切除部４５１は、図１８に示すように、第１溝４７１の幅Ａに対して、第１溝４７１の底面から第２溝４７３（切除部４５１）の底面までの側面の長さ（距離）Ｂが２倍以下となるように、形成されることが好ましい。このように切除部４５１を形成することで、シールド膜４６０の成膜工程において、導電性材料の飛散粒子が、切除部４５１によって形成された空間（領域）をより多く通過することができる。特に、矢印ＡＲで示す飛散物は、左隣の電子部品モジュールの切除部４５１を通過して、右側の電子部品モジュールのコンタクト部４４０へと向かう。そのため、飛散物の被着率を高められるメリットがある。
切除部４５０，４５１のうち少なくとも一方は、電子部品４２０の鉛直上方に形成されることが好ましい（図１６参照）。つまり、上面側から見たときに、切除部４５０，４５１のうち少なくとも一方が電子部品４２０の全部または一部分と重なるように配置されることが好ましい。このような配置を採用することで、電子部品モジュール４の小型化およびコスト低減を図ることが可能となる。
また、切除部４５０、４５１の少なくとも一部が電子部品モジュール４の小型化およびコスト低減を図るため、高さ（Ｚ軸方向の長さ）が低い電子部品４２０を電子部品モジュール４の外周（側面４３２）の近傍に配置することが考えられる。また電子部品４２０より低背なチップ抵抗、チップコンデンサが基板の周囲に配置されれば、その上面の少なくも一部が第２溝４７３からなる切除部４５１となれば、余分なスペースを用いることなく、実現できる。
＝＝＝まとめ＝＝＝
本実施形態によれば、集合基板の状態でシールド膜６０（２６０，３６０，４６０）を形成することが可能となり、個片化の後に成膜を行う場合における半導体パッケージの再配列やテープ固定が不用である。また、生産性が向上するため製造コストを下げることが可能である。さらに、個片化の後に成膜を行う場合のように成膜材料の基板１０（２１０，３１０，４１０）の裏側への回り込みも皆無であり、品質、歩留まりが向上する。具体的には、シールド膜を付けてから符号ＦＣの部分をカットして個片化するため、図１６の様に、特にＦＣの近傍やその裏側には、シールド膜４６０は形成されない。
また、切除部５０（２５０，３５０，４５０，４５１）は、電子部品２０（２２０，３２０，４２０）の上側に形成されることが好ましい。このような配置を採用することで、電子部品モジュール１，２，３，４の小型化およびコスト低減を図ることが可能となる。
また、コンタクト部３４０，４４０は、導電性パターン３１１，４１１と電気的に接続され、封止部３３０，４３０の側面３３２，４３２と連続した垂直面３４１，４４１と、垂直面３４１，４４１に連続する水平面３４２，４４２を有する。水平面３４２，４４２を設けることにより、コンタクト部３４０，４４０とシールド膜３６０，４６０とのコンタクト抵抗をより低減できる。
また、コンタクト部２４０，３４０，４４０は、導電性パターン２１１，３１１，４１１と電気的に接続され、基板２，３，４の表層または内層に設けられる電極２５２，３５２，４５２、電極２５２，３５２，４５２の上層または下層を接続するように設けられるビア２５３，３５３，４５３、または電極１５２，２５２，３５２，４５２の上層または下層に設けられるスルーホール、のうち少なくとも一つから成る。かかる実施形態によれば、コンタクト部２４０，３４０，４４０とシールド膜２６０，３６０，４６０との間のコンタクト面積が増加するため、コンタクト抵抗を下げることができる。
また、コンタクト部２４０，３４０，４４０の電極２５２，３５２，４５２は、ベタグランド２５４を有して構成されることが好ましい。かかる実施形態によれば、コンタクト部４０（１４０，２４０，３４０，４４０，５４０）とシールド膜６０（１６０，２６０，３６０，４６０，５６０）との間のコンタクト面積が増加するため、コンタクト抵抗を下げることができる。
ビア２５３，３５３，４５３またはスルーホールは、封止部２３０，３３０，４３０の側面２３２，３３２，４３２に対応する部分に、ランダムに、複数設けられるか、または複数個が列を成して設けられる。かかる実施形態によれば、ダイシングする際に、コンタクト部２４０，３４０，４４０がビア２５３，３５３，４５３やスルーホールを有するように形成しやすくなる。
また、コンタクト部３４０，４４０は、垂直面３３，４４１と水平面３４２，４４２との境目に湾曲面３４３，４４３を有することが好ましい。かかる実施形態によれば、シールド膜３６０，４６０の十分な膜厚を確保できる。したがって、シールド膜３６０，４６０の抵抗を下げることができるとともに、シールド膜３６０，４６０が電子部品モジュール３，４から剥がれることを抑制することができるため、電子部品モジュール３，４の品質向上につながる。
また、封止部３３０，４３０の上面３３１，４３１におけるシールド膜３６０，４６０の膜厚ｔ１３，ｔ１４と、コンタクト部３４０，４４０の水平面３４２，４４２におけるシールド膜３６０，４６０の膜厚ｔ２３，ｔ２４と、封止部３３０，４３０の側面３３２，４３２におけるシールド膜３６０，４６０の膜厚ｔ３３，ｔ３４と、コンタクト部３４０，４４０の湾曲面３４３，４４３におけるシールド膜３６０，４６０の膜厚ｔ４３，ｔ４４とは、ｔ１３＞ｔ３３，ｔ１４＞ｔ３４で、ｔ２３＞ｔ３３，ｔ２４＞ｔ３４またはｔ４３＞ｔ３３，ｔ４４＞ｔ３４の関係を満たすことが好ましい。かかる実施形態によれば、例えば蒸着、スパッタリング、ＣＶＤのような真空系の成膜技術を用いて、十分な膜厚を有するシールド膜３６０，４６０を形成することが容易となる。このことは、電子部品モジュール３，４の生産性及び品質の向上に繋がる。
第２溝７２（２７２，３７２，４７２，４７３）は、第１溝７１（２７１，３７１，４７１）の幅の長さに対して、第１溝７１（２７１，３７１，４７１）の底面から第２溝７２（２７２，３７２，４７２，４７３）の底面までの側面３２（２３２，３３２，４３２）の長さが、２倍以下となるように、形成される。かかる実施形態によれば、例えば蒸着、スパッタリング、ＣＶＤのような真空系の成膜技術を用いて、十分な膜厚を有するシールド膜６０（２６０，３６０，４６０）を形成することが容易となる。
以上本発明の実施の形態を説明したが、本発明はこれに限定されない。上述した各部材の素材、形状、及び配置は、本発明を実施するための実施形態に過ぎず、発明の趣旨を逸脱しない限り、様々な変更を行うことができる。
１，２，３，４ 電子部品モジュール
１０，２１０，３１０，４１０ 基板
１１，２１１，３１１，４１１ 導電性パターン
２０，２２０，３２０，４２０ 電子部品
３０，２３０，３３０，４３０ 封止部
４０，２４０，３４０，４４０ コンタクト部
４１，２４１，３４１，４４１ 垂直面
４２，２４２，３４２，４４２ 水平面
５０，２５０，３５０，４５０，４５１ 切除部
５１，２５１，３５１，４５１ 端子
５２，２５２，３５２，４５２ 電極
５３，２５３，３５３，４５３ ビア（又はスルーホール）
２５４ ベタグランド
６０，２６０，３６０，４６０ シールド膜
１００ 無線領域
１０１ アンテナ領域

Claims (3)

  1. 第１絶縁性基板の上に電子部品が配置される素子配置領域を複数配置して形成され、隣り合う前記素子配置領域の間にダイシング領域を有し、前記電子部品が設けられた表面を絶縁材料で被覆する封止部を有する第２絶縁性基板を用意し、
    前記ダイシング領域を研削装置で研削して第１溝を形成することで、前記素子配置領域を囲むように前記封止部の側面を形成し、
    大気圧よりも低真空雰囲気内において、前記封止部の表面および前記側面に、導電性材料を成膜させてシールド膜を形成し、
    前記ダイシング領域をさらに研削して前記第２絶縁性基板を分離して電子部品モジュールを生成する電子部品モジュールの製造方法であって、
    前記第１絶縁性基板の表面を研削して前記第１絶縁性基板の側面が露出するように、前記封止部に前記第１溝を形成し、
    前記封止部の表面側に、隣り合う前記封止部における前記側面と角部を形成する前記上面よりも低い位置で前記第１溝と連続して、前記第１溝よりも幅が広く、かつ前記第１溝よりも深さが浅い第２溝を、前記封止部の一方側の辺から他方側の辺に亘って形成し、
    スパッタリングによって、前記低真空雰囲気内において前記導電性材料が前記第２溝を通過するようにして、前記第１絶縁性基板の側面に前記シールド膜を形成させる
    ことを特徴とする電子部品モジュールの製造方法。
  2. 前記第２溝は、
    前記第１溝の幅の長さに対して、前記第１溝の底面から前記第２溝の底面までの前記側面の長さが、２倍以下となるように、形成される
    ことを特徴とする請求項１に記載の電子部品モジュールの製造方法。
  3. 導電性パターンを有する第１絶縁性基板の上に電子部品が配置される素子配置領域を複数配置して形成され、隣り合う前記素子配置領域の間にダイシング領域を有し、前記電子部品が設けられた表面を絶縁材料で被覆する封止部を有し、前記ダイシング領域を研削装置で研削して、前記導電性パターンと電気的に接続され、前記封止部の側面と連続した垂直面にコンタクト部が露出するように第１溝を形成し、前記封止部の表面側に、隣り合う前記封止部における前記側面と角部を形成する前記上面よりも低い位置で前記第１溝と連続して、前記第１溝よりも幅が広く、かつ前記第１溝よりも深さが浅い第２溝を、前記封止部の一方側の辺から他方側の辺に亘って形成した第２絶縁性基板を用意し、
    スパッタリングによって、大気圧よりも低真空雰囲気内において導電性材料が前記第２溝を通過するようにして、前記第１絶縁性基板の側面にシールド膜を形成させる
    ことを特徴とする電子部品モジュールの製造方法。
JP2017067067A 2017-03-30 2017-03-30 電子部品モジュールの製造方法 Active JP6689780B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017067067A JP6689780B2 (ja) 2017-03-30 2017-03-30 電子部品モジュールの製造方法
US15/934,757 US10756024B2 (en) 2017-03-30 2018-03-23 Electronic component module and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017067067A JP6689780B2 (ja) 2017-03-30 2017-03-30 電子部品モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2018170421A JP2018170421A (ja) 2018-11-01
JP6689780B2 true JP6689780B2 (ja) 2020-04-28

Family

ID=63669816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017067067A Active JP6689780B2 (ja) 2017-03-30 2017-03-30 電子部品モジュールの製造方法

Country Status (2)

Country Link
US (1) US10756024B2 (ja)
JP (1) JP6689780B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6463323B2 (ja) * 2016-12-01 2019-01-30 太陽誘電株式会社 無線モジュール、およびその製造方法
JP2018170419A (ja) 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュール
CN112640102A (zh) * 2018-09-28 2021-04-09 株式会社村田制作所 电子部件模块及电子部件模块的制造方法
WO2021006141A1 (ja) 2019-07-08 2021-01-14 株式会社村田製作所 モジュールおよびその製造方法
KR102418343B1 (ko) * 2020-05-14 2022-07-08 엔트리움 주식회사 반도체 디바이스 및 그 제조 방법
CN219040457U (zh) * 2020-06-11 2023-05-16 株式会社村田制作所 模块
KR20230015773A (ko) 2021-07-23 2023-01-31 삼성전자주식회사 전자 부품의 차폐를 위한 도전성 레이어가 형성된 기판 및 이를 포함하는 전자 장치
CN114242654B (zh) * 2022-02-23 2022-05-13 威海嘉瑞光电科技股份有限公司 一种无引线磁性封装结构及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517515A (en) * 1994-08-17 1996-05-14 International Business Machines Corporation Multichip module with integrated test circuitry disposed within interposer substrate
JPH11345905A (ja) 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7482686B2 (en) 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
KR100691160B1 (ko) 2005-05-06 2007-03-09 삼성전기주식회사 적층형 표면탄성파 패키지 및 그 제조방법
KR100813625B1 (ko) 2006-11-15 2008-03-14 삼성전자주식회사 반도체 소자 패키지
US8138024B2 (en) 2008-02-26 2012-03-20 Stats Chippac Ltd. Package system for shielding semiconductor dies from electromagnetic interference
JP2009218484A (ja) 2008-03-12 2009-09-24 Tdk Corp 電子モジュール、および電子モジュールの製造方法
US7772046B2 (en) 2008-06-04 2010-08-10 Stats Chippac, Ltd. Semiconductor device having electrical devices mounted to IPD structure and method for shielding electromagnetic interference
JP5391747B2 (ja) * 2009-03-10 2014-01-15 パナソニック株式会社 モジュール部品とモジュール部品の製造方法と、これを用いた電子機器
WO2010103756A1 (ja) 2009-03-10 2010-09-16 パナソニック株式会社 モジュール部品とその製造方法と、およびそのモジュール部品を用いた電子機器
KR101855294B1 (ko) 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
US9362196B2 (en) 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP2013058513A (ja) 2011-09-07 2013-03-28 Sharp Corp 高周波モジュールおよびその製造方法
JP2013161831A (ja) 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
JP2014146624A (ja) * 2013-01-25 2014-08-14 Murata Mfg Co Ltd モジュールおよびその製造方法
JP5576548B1 (ja) 2013-07-10 2014-08-20 太陽誘電株式会社 回路モジュール及びその製造方法
JP6469572B2 (ja) 2013-07-29 2019-02-13 株式会社村田製作所 アンテナ一体型無線モジュールおよびこのモジュールの製造方法
JP2015115552A (ja) 2013-12-13 2015-06-22 株式会社東芝 半導体装置およびその製造方法
JP6199724B2 (ja) 2013-12-13 2017-09-20 東芝メモリ株式会社 半導体装置の製造方法
JPWO2015194435A1 (ja) 2014-06-20 2017-04-20 株式会社村田製作所 回路モジュール及びその製造方法
WO2016121491A1 (ja) 2015-01-30 2016-08-04 株式会社村田製作所 電子回路モジュール
CN108029226B (zh) 2015-09-11 2020-04-17 株式会社村田制作所 高频模块
JP2018170419A (ja) 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュール

Also Published As

Publication number Publication date
US10756024B2 (en) 2020-08-25
US20180286796A1 (en) 2018-10-04
JP2018170421A (ja) 2018-11-01

Similar Documents

Publication Publication Date Title
JP6689780B2 (ja) 電子部品モジュールの製造方法
US10529668B2 (en) Method of manufacturing electronic component module
US10490512B2 (en) Method of making plural electronic component modules
US10849257B2 (en) Module
TWI540698B (zh) 半導體封裝件與其製造方法
US8368185B2 (en) Semiconductor device packages with electromagnetic interference shielding
CN103400825B (zh) 半导体封装件及其制造方法
US9054115B2 (en) Methods for fabricating an overmolded semiconductor package with wirebonds for electromagnetic shielding
US10312172B2 (en) High-frequency module
US11178778B2 (en) High frequency module
EP2787530B1 (en) High-frequency semiconductor package and high-frequency semiconductor device
US20150171056A1 (en) Manufacturing method of semiconductor device
US9209053B2 (en) Manufacturing method of a conductive shield layer in semiconductor device
JP5636497B2 (ja) 電磁シールド及び放熱部を有する電子デバイス集合体の製造方法，並びに電磁シールド及び放熱部を有する電子デバイス
US11744005B2 (en) Electronic component module and manufacturing method of electronic component module
JP6757213B2 (ja) 半導体装置の製造方法
KR20180009301A (ko) 반도체 패키지 및 그 제조 방법
JP6900660B2 (ja) シールド層を有するモジュール
US20230199965A1 (en) Circuit module and method for manufacturing submodule
JP6414639B2 (ja) 高周波モジュールおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200408

R150 Certificate of patent or registration of utility model

Ref document number: 6689780

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250