CN112640102A - 电子部件模块及电子部件模块的制造方法 - Google Patents

电子部件模块及电子部件模块的制造方法 Download PDF

Info

Publication number
CN112640102A
CN112640102A CN201980057551.2A CN201980057551A CN112640102A CN 112640102 A CN112640102 A CN 112640102A CN 201980057551 A CN201980057551 A CN 201980057551A CN 112640102 A CN112640102 A CN 112640102A
Authority
CN
China
Prior art keywords
module
electronic component
shield
module substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980057551.2A
Other languages
English (en)
Inventor
山元一生
胜部彰夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN112640102A publication Critical patent/CN112640102A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0026—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units
    • H05K5/0034—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units having an overmolded housing covering the PCB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及的电子部件模块(100)具备：模块基板(10)，在第一面(表面)(12)和第二面(里面)(14)中的至少一方安装有电子部件(40)；模制部(22、23)；以及屏蔽件(32)。模制部(22、23)覆盖所安装的电子部件(40)。屏蔽件(32)覆盖模制部(22、23)和模块基板(10)的侧面的至少一部分。在模块基板(10)形成有从侧面突出的突起部(15)。屏蔽件(32)被该突起部(15)分离。

Description

电子部件模块及电子部件模块的制造方法
技术领域
本发明涉及电子部件模块及电子部件模块的制造方法，更确定地说，涉及在基板的两面安装有电子部件的设备中的屏蔽技术。
背景技术
公知有在基板的两面安装有电子部件的电子设备(模块)。在这样的模块中，有时从所安装的电子部件向外部放射电磁波、或者电磁波从外部到达，而对模块的动作产生影响。
作为抑制因这样的电磁波产生的影响的方法，采用如下的技术，利用屏蔽件覆盖电子设备的周围，由此抑制由电子部件产生的电磁波向该电子设备的外部泄漏、或者电磁波从外部到达。
在美国专利第9935083号公报(专利文献1)中公开如下的结构，在基板的两面安装有半导体等电子部件的电子设备中，利用树脂对基板上的电子部件进行模制，并且在模制后的该基板的周围形成屏蔽件，由此抑制电磁干扰(Electromagnetic Interference：EMI)。
在美国专利第9935083号公报(专利文献1)所公开的结构中，能够通过屏蔽件而防止在电子设备内的电子部件中产生的电磁波向外部放射，并且减少来自外部的电磁波对所安装的电子部件的影响。
专利文献1：美国专利第9935083号公报
另一方面，像美国专利第9935083号公报(专利文献1)那样，在基板的两面安装电子部件，包含该两面中的任一面和将该两面彼此连接的多个侧面的基板整体被连续的屏蔽件覆盖的构造的情况下，从安装于基板的一个面(表面)的电子部件放射的电磁波经由配置于基板周围的屏蔽件而向基板的另一个面(里面)传播，有可能对里面侧的电子部件带来影响。
发明内容
本发明是为了解决这样的问题而完成的，其目的在于，提供一种屏蔽件构造，在对基板的两面安装有电子部件的电子部件模块中，能够有效地抑制电磁波的影响。
本发明的电子部件模块具备模块基板、电子部件、模制部、以及屏蔽件。模块基板具有第一面、与第一面对置的第二面以及将第一面和上述第二面连接的侧面。电子部件安装于第一面和第二面中的至少一方。模制部覆盖电子部件。屏蔽件覆盖模制部及侧面的至少一部分。在模块基板形成有从模块基板的侧面突出的突起部。屏蔽件被该突起部分离。
在本发明的电子部件模块中，能够防止从配置于基板的表面侧的设备放射的电磁波经由屏蔽件而传递到安装于里面的电子部件。因此，在对基板安装有电子部件的电子部件模块中，能够有效地抑制电磁波的影响。
附图说明
图1是实施方式1的电子部件模块的剖视图。
图2是表示屏蔽件形状的第一变形例的图。
图3是表示屏蔽件形状的第二变形例的图。
图4是表示屏蔽件形状的第三变形例的图。
图5是表示屏蔽件形状的第四变形例的图。
图6是表示在模块基板的内部形成的接地电极与屏蔽件的第一连接例的图。
图7是表示在模块基板的内部形成的接地电极与屏蔽件的第二连接例的图。
图8是表示在模块基板的内部形成的接地电极与屏蔽件的第三连接例的图。
图9是表示形成于模块基板的突起部的第一例的图。
图10是表示形成于模块基板的突起部的第二例的图。
图11是用于对实施方式1的电子部件模块的制造工序进行说明的流程图。
图12是表示制造工序的详细内容的第一图。
图13是表示制造工序的详细内容的第二图。
图14是表示制造工序的详细内容的第三图。
图15是实施方式2的电子部件模块的剖视图。
图16是实施方式2的变形例的电子部件模块的剖视图。
图17是实施方式3的电子部件模块的剖视图。
图18是实施方式3的变形例的电子部件模块的剖视图。
具体实施方式
以下，一边参照附图一边对本发明的实施方式进行详细地说明。此外，对图中相同或者相当部分标注相同的附图标记而不重复其说明。
[实施方式1]
[电子部件模块的结构]
图1是本实施方式1的电子部件模块100的剖视图。参照图1，电子部件模块(以下，也简称为“模块”。)100具备模块基板10、电子部件40、模制部20、22、以及屏蔽件30、32。此外，在以下的说明中，有时将图1的Z轴的正方向称为上表面侧，将负方向称为下表面侧。
模块基板10具有多层构造，由玻璃环氧树脂或液晶聚合物等树脂基板、或者低温共烧陶瓷(Low Temperature Co-fired Ceramics：LTCC)等陶瓷基板构成。在模块基板10的内部形成有用于构成布线图案、接地电极、电感器或电容器的导体图案80。作为导体图案80，例如使用铜(Cu)、银(Ag)、金(Au)、或这些金属彼此的化合物等导电材料。导体图案80根据需要，经由未图示的导通孔而相互电连接。另外，导体图案80经由未图示的导通孔而与安装于模块基板10的电子部件40电连接。
在模块基板10的表面(第一面)12和里面(第二面)14形成有未图示的电极端子，在该电极端子上使用焊料凸块42而安装电子部件40。电子部件40例如是半导体元件、陶瓷层叠芯片部件、电阻部件或变压器等。模块100通过安装这些电子部件40，能够作为例如Bluetooth(注册商标)模块、无线LAN模块、天线模块等高频模块发挥功能。
安装于模块基板10的两面的电子部件40分别被模制部20、22覆盖，该模制部20、22是通过填充树脂而形成的。安装于模块基板10的表面12的电子部件40被模制部20(第一模制部)覆盖，安装于里面14的电子部件40被模制部22(第二模制部)覆盖。作为模制用的树脂，例如能够使用包含硅填料的环氧树脂等。
另外，在模制部22的与模块基板10侧的面相反的面23形成有多个电极端子70。通过该电极端子70而将模块100安装于未图示的安装基板。电极端子70通过由铜等导电部件形成的柱状导体60而与模块基板10电连接。经由该柱状导体60，对安装于模块基板10的电子部件40施加电源、或者传递信号。另外，安装于模块基板10的电子部件40经由柱状导体60而与安装基板所具有的接地电位连接。此外，作为柱状导体60，也可以由突起电极、金属销、电镀等形成。另外，也可以使用焊料凸块进行连接。
模制部20的上表面21和侧面24(在模制部20，将模制部20的上表面21和模块基板10侧的面相连的面)被由导电材料形成的屏蔽件30(第一屏蔽件)覆盖。另外，模制部22的侧面25(在模制部22，将模制部22的下表面23和模块基板10侧的面相连的面)被由相同的导电材料形成的屏蔽件32(第二屏蔽件)覆盖。虽然在图1中未示出，但屏蔽件30、32经由形成于模块基板10内部的接地电极和柱状导体60而与外部的接地电位(例如，安装有模块100的安装基板所具有的接地电位)连接。此外，在图1中，采用屏蔽件32仅形成于模制部22的侧面的结构，但也可以是，在模制部22的下表面23中的未形成电极端子70的部分进一步形成屏蔽件32。
在本实施方式1的模块100中，在模块基板10的侧面的整周上，形成有从该侧面向图1的X轴方向突出的突起部15。而且，通过该突起部15，而将覆盖模制部20的屏蔽件30和覆盖模制部22的屏蔽件32分离。此外，突起部15在模块基板10的各侧面，形成于与表面12相距相同的距离的位置。换言之，表面12与突起部15中的与模块基板10的侧面接触的面之间的距离在各侧面是相同的。
屏蔽件30、32防止从安装于模块基板10的电子部件40放射的电磁波向模块100的外部泄漏，并且防止来自模块100的外部的电磁波到达。即，通过在周围形成屏蔽件30、32，能够抑制EMI。
作为用于防止两面安装有电子部件的基板中的EMI的屏蔽件的结构，像美国专利第9935083号公报(专利文献1)中公开的那样，考虑利用共用的一个屏蔽件来覆盖基板整体。然而，在这样的结构中，虽然能够抑制电磁波对模块外部的放射和到达，但从形成于基板的一个面(表面)的电子部件放射的电磁波经由屏蔽件而向另一个面(里面)传播，有可能对该里面侧的电子部件带来影响。
另一方面，在本实施方式1的模块100中，如上述那样，形成于模块基板10的表面12侧的屏蔽件30与形成于模块基板10的里面14侧的屏蔽件32因形成于模块基板10的突起部15而被分离。通过采用这样的结构，能够防止从安装于模块基板的一个面(例如，表面12)的电子部件40放射的电磁波经由屏蔽件30向里面14侧的屏蔽件32传播，因此能够抑制从安装于模块基板10的一个面的电子部件40放射的电磁波影响到安装于另一个面的电子部件。此外，此时通过突起部15物理性地分离屏蔽件30和屏蔽件32，由此与不使用突起部15地将这两个屏蔽件分离时相比，能够更可靠地确保两个屏蔽件间的绝缘。因此，能够更可靠地抑制安装于模块基板10的两面的电子部件彼此被从相互的部件放射的电磁波影响。
另外，若要想不使用突起部15地将屏蔽件30和屏蔽件32分离，则由于屏蔽件30的端部与屏蔽件32的端部之间的距离，导致屏蔽件30与屏蔽件32有可能电连接而短路。然而，像本实施方式1那样，通过突起部15物理性地分离屏蔽件30和屏蔽件32，能够防止两个屏蔽件30、32在模块100的外周电连接。
(屏蔽件形状的变更)
在上述的图1的模块100中，屏蔽件30、32采用在模块基板10的侧面，延伸到与突起部15接触的位置的结构。换言之，模块基板10的侧面中的突起部15以外的部分被屏蔽件30或屏蔽件32覆盖。然而，屏蔽件30、32在模块100中，只要至少覆盖模制部20、22的侧面即可。
以下，使用图2～图5，对在模块基板10的侧面中形成的屏蔽件形状的变形例进行说明。在图2～图5中，表示模块的侧面附近的局部剖视图。
在图2所示的模块100A的例子中，模制部20、22的侧面被屏蔽件30、32覆盖，但模块基板10的侧面成为未被屏蔽件30、32覆盖的构造。这样，模块基板10的侧面也可以不被屏蔽件覆盖。另外，在图3所示的模块100B的例子中，成为模块基板10的侧面局部被屏蔽件30、32覆盖的构造。
在安装于模块基板10的表面12侧的电子部件40中产生的电磁波经过模制部20而被放射。因此，通过至少覆盖模制部20地形成屏蔽件30，从而抑制来自电子部件40的电磁波向模块100A的外部放射。
此外，电子部件40中产生的电磁波的一部分即使经过模块基板10也能够放射，因此与模块100A或模块100B的结构相比，对基板侧面的较宽的区域施加了屏蔽件的图1的模块100的结构能够得到更大的屏蔽效果。但是，从模块基板10放射的电磁波由于形成在模块基板10内的接地电极等而衰减，结果为，衰减量变大。因此，模块基板10的侧面未被覆盖的影响比较小。
另外，在像模块100和模块100A那样，模块基板10的侧面的至少一部分被屏蔽件30或屏蔽件32覆盖的情况下，对于形成在模块基板10的内部的导体图案80中的、从突起部15的某侧俯视模块基板10的侧面的情况下与屏蔽件30、32重叠的导体图案，也能够得到屏蔽效果。即，对于被屏蔽件30、32间接地覆盖的模块基板10的内部的导体图案80，也能够防止来自外部的电磁波干涉带来的影响。
在图4所示的模块100C中，采用如下的结构，除了模块基板10的侧面之外，突起部15的上表面侧和下表面侧进一步被屏蔽件30、32覆盖。此外，在这种情况下也是，突起部15的端面26(在突起部15中，将与模块基板10的侧面接触的面彼此相连的面)没有被屏蔽件30、32中的任一方覆盖。在这样的结构中，能够进一步减少经过突起部15而放射的电磁波。此外，覆盖突起部15的屏蔽件未必一定在上表面侧和下表面侧双方。即，只要在突起部15中，与模块基板10的侧面接触的面的至少一部分被屏蔽件30或者屏蔽件32覆盖即可。
此外，在采用这样的结构的情况下，优选在突起部15的局部形成的屏蔽件、即对突起部15中与模块基板10的侧面接触的面的至少一方进行覆盖的屏蔽件的厚度(Z轴方向的尺寸)比形成于模块基板10的侧面部的屏蔽件的厚度(X轴方向的尺寸)厚。像后述那样，在模块的制造工序中，在将相邻的模块的芯片分离时，通过切割锯来切断突起部15的部分。此时，若形成于突起部15的屏蔽件的刚性较弱，则在将模块分离时，有可能突起部15与屏蔽件剥离、突起部15自身折损。因此，通过使形成于突起部15的屏蔽件的厚度比模块基板10的侧面的屏蔽件厚，从而提高屏蔽件和突起部15自身的刚性。由此，在单独地分离模块的工序中，能够防止屏蔽件从突起部15剥离、和/或突起部15折损。
在图5的变形例的模块100D中，形成于模块基板10的侧面的突起部15A的形状与图1～图4的突起部15不同。更具体而言，突起部15A并不是从模块基板10的侧面大致垂直地突出的形状，而是突起部的厚度(Z轴方向的尺寸)逐渐变薄的形状。通过使突起部15A为这样的形状，从而屏蔽件30容易从模块基板10的侧面连续地形成到突起部15A的上表面侧或下表面侧。
一般地，屏蔽件31和屏蔽件32多数情况下使用溅射法而形成。在使用溅射法的情况下，屏蔽膜不容易在形成角的部位成膜。具体而言，在像模块100A～100C那样，在突起部15中的与模块基板10的侧面接触的部分形成有角的情况下，考虑在该接触的部分，屏蔽膜不容易成膜，屏蔽件30以及屏蔽件32在模块基板10的侧面与突起部15之间中断。
与此相对，根据图5所示的模块100D的结构，在突起部15A中的与模块基板10的侧面接触的部分未形成角，在模块基板10的侧面与突起部15A之间形成有平缓的曲面。因此，通过溅射法而形成的屏蔽件30和屏蔽件32容易在从模块基板10的侧面到突起部15A的范围内均等地成膜，容易在模块基板10的侧面与突起部15A之间连续地形成屏蔽件30和屏蔽件32。由此，屏蔽件30和屏蔽件32的可靠性提高，另外，容易将形成于模块基板10的内部的接地电极等与屏蔽件30、32连接。
此外，即使是图5那样的突起部15A的形状，如果通过该突起部15A将屏蔽件30和屏蔽件32分离，则也能够抑制在表面12侧的电子部件40中产生的电磁波经由屏蔽件30、32向里面14侧的电子部件40传播。
(屏蔽件的接地方法)
为了使得由屏蔽件30、32捕捉的电磁波不从屏蔽件30、32再放射，一般地，屏蔽件30、32与接地电位连接。像图1中说明的那样，在具有多层构造的模块基板10的内部形成有经由柱状导体60与外部的接地电位连接的接地电极GND。在本实施方式1中，在形成有屏蔽件30、32时，形成接地电极GND以使该屏蔽件30、32与模块基板10的内部的接地电极GND在模块基板10的侧面连接。由此，用于将接地电极GND和屏蔽件30、32连接的布线等不需要配置于模块基板10的表面12或里面14，因此不会使模块基板10的表面和里面的空间变窄，并且能够容易地将屏蔽件30、32与接地电位连接。
图6是表示形成于模块基板10的内部的接地电极GND与屏蔽件30、32的第一连接例的模块100E的局部剖视图。在图6中，如图1所示，屏蔽件30、32形成于除了突起部15的部分之外的模块基板10的侧面整体。接地电极GND形成为，在形成屏蔽件30、32之前，从模块基板10的侧面露出。
更具体而言，接地电极GND形成为，在形成模块基板10的工序中，在与形成有突起部15的层不同的层上，其端部处于比成为模块基板10的侧面的位置向突起部15的方向突出的位置。由此，通过使用切片机来进行半切割，从而接地电极GND在模块基板10的侧面露出。然后，通过将屏蔽件30、32形成为覆盖模块基板10的侧面的至少一部分，从而将形成于模块基板10的内部的接地电极GND与屏蔽件30、32电连接。
在图6中，示出在形成突起部15的层与模块基板10的表面12或里面14之间的层形成有接地电极GND的例子。形成有接地电极GND的层不限于图6所示的结构，也可以像图7所示的模块100F的例子那样，形成为与模块基板10的侧面中的突起部15的根部部分、即模块基板10的侧面与突起部15的边界部分重叠。
根据模块100F这样的结构，能够抑制模块基板10的侧面中的屏蔽件30和屏蔽件32的剥离。由与屏蔽件30及屏蔽件32相同的导电材料形成的接地电极GND相比于由绝缘材料形成的突起部15，与屏蔽件30及屏蔽件32的密合性较高。例如，在屏蔽件30和屏蔽件32到达突起部15的根部部分，并且接地电极GND从突起部15的根部部分分离的模块100E中，有可能以突起部15的根部部分为起点而产生屏蔽件30及屏蔽件32的剥离。另一方面，在模块100F中，由于在突起部15的根部部分配置有与屏蔽件30及屏蔽件32的密合性较高的接地电极GND，因此容易抑制这样的剥离。
另外，在图4中说明的突起部15的上表面侧及下表面侧都形成有屏蔽件的结构的情况下，也可以是如下的结构，如图8的模块100G的例子所示，在突起部15的部分经由导通孔82将接地电极GND和屏蔽件连接。在该情况下，在形成模块基板10的工序中，接地电极GND形成为，在形成突起部15的层上，其端部位于突起部15的内部。并且，导通孔82从接地电极GND的端部沿模块基板10的表面12方向(或里面14方向)形成。
在使用切片机而进行半切割的工序中，在切削模块基板10直到导通孔82露出之后，形成屏蔽件30、32。由此，屏蔽件30、32经由导通孔82与接地电极GND连接。
根据模块100G这样的结构，提高模块基板10内部的接地电极GND与屏蔽件30的连接性。
例如，在像模块100E和100F那样，在模块基板10的侧面，接地电极GND与屏蔽件30和屏蔽件32连接的结构中，像图12～图14的制造工序的说明中后述的那样，接地电极GND形成为通过基于切片机的半切割的工序而在模块基板10的侧面露出。此时，接地电极GND中的在模块基板10的侧面露出的面与切割锯的刀片的侧面接触。切割锯的刀片随着继续切断动作而逐渐磨损，特别是在刀片的侧面，切削性降低。若通过这样的磨损的切割锯进行半切割，则与切割锯的刀片的切削性降低的部分(刀片的侧面部分)对应的模块基板未被切削而残留，因此接地电极GND有可能未完全露出到未模块基板10的侧面。于是，接地电极GND与屏蔽件30及屏蔽件32的连接性降低。
与此相对，在像模块100G那样，在突起部15的部分经由导通孔82将接地电极GND和屏蔽件连接的结构中，导通孔82形成为通过基于切片机的半切割工序而在突起部15的上表面侧露出。此时，导通孔82中的在突起部15的上表面侧露出的面与切割锯的刀片的底面接触。刀片的底面与侧面相比，即使磨损也不容易降低切削性，因此与接地电极GND连接的导通孔82容易准确地露出到突起部15的上表面侧。因此，与模块100E等结构相比，能够提高接地电极GND与屏蔽件30或者屏蔽件32的连接性。
(突起部的尺寸)
图9和图10是从图1的Z轴的正方向俯视图1所示的模块100的图。此外，在图9和图10中，省略屏蔽件30和模制部20，成为能够视觉确认模块基板10上的电子部件40的图。
模块100在俯视观察的情况下，具有包含第一边S1以及与第一边S1相邻的第二边S2的大致矩形形状。在图9中，突起部15从第一边S1(具有第一边S1的侧面)突出的突出长度L1与突起部15从第二边S2(具有第二边S2的侧面)突出的突出长度L2为相同的尺寸(L1＝L2)。另外，在图10中，突起部15从第一边S1突出的突出长度L1比突起部15从第二边S2突出的突出长度L2大(L1＞L2)。换言之，第一边S1上的突起部15的突出长度L1为第二边S2上的突起部15的突出长度L2以上。
此外，优选突起部15的层叠方向(图1的Z轴方向)的厚度处于模块基板10的厚度的10％以上且小于30％的范围内。例如，在模块基板10的厚度为200μm的情况下，突起部15的层叠方向的厚度为20μm以上且小于60μm。若使突起部15比该范围薄，则无法确保突起部15本身的刚性，突起部15有可能折损。另一方面，若使突起部15的厚度变厚，则模块基板10的侧面上的突起部15的比率变高，模块基板10的侧面上的屏蔽范围变窄，因此模块基板10内部的导体图案80的屏蔽效果能够降低。另外，在像图6或图7那样，形成于模块基板10的内部的接地电极GND在基板侧面与屏蔽件30、32连接的情况下，模块基板10的侧面上的屏蔽件的范围被限定，因此接地电极GND与屏蔽件30、32不容易连接。
[电子部件模块的制造工序]
接下来，对上述的电子部件模块的制造工序进行说明，在以下的说明中，以图4中说明的、模块基板10的侧面与突起部15的上表面侧及下表面侧被屏蔽件30、32覆盖的模块100C的情况下的制造工序为例进行说明。
图11是用于对本实施方式1的模块100C的制造工序进行说明的流程图。
参照图11，首先，在步骤(以下，将步骤简称为“S”。)10中，形成具有多层构造的模块基板10。如上述那样，模块基板10由环氧树脂或液晶聚合物等树脂基板、或者LTCC这样的陶瓷基板构成。模块基板10是通过在树脂或陶瓷的单面层叠形成有金属图案的多个单位基板，并进行加热压接(树脂基板)或烧制(陶瓷基板)而形成的。另外，在所形成的模块基板10形成有柱状导体60。
接下来，在S20中，在模块基板10的两面安装电子部件40。具体而言，在形成于模块基板10的表面里面的电极端子，通过印刷而形成焊料凸块。而且，通过将电子部件40载置于所形成的焊料凸块上，然后在回流焊工序中加热而熔化焊料，从而使电子部件40与电极端子结合。另外，也可以根据需要，在回流焊后进行基板清洗。
此外，在电子部件40的安装工序中，也可以在模块基板10的表面12和里面14同时进行，也可以在一个面的安装结束之后，执行另一个面的安装。
若模块基板10的两面上的电子部件40的安装结束，则在S30中，使用树脂对模块基板10的两面进行模制。作为模制用树脂，如上述那样，能够使用含有硅填料的环氧树脂。或者，为了提高热传导，作为填料，也可以使用氧化铝。
作为模制的方法，例如能够使用压缩模制、转换模制、液状树脂模制、片树脂模制等公知的方法。
在模制工序中，也可以将模块基板10的表面里面一并模制，也可以单面地模制。另外，也可以根据需要，在模制工序之前对模块基板10进行等离子体清洗。
此外，在模制工序之后，能够形成将模块安装于其他的基板时的I/O端子部，使用研磨机对模块的里面侧的模制部22进行磨削，而使柱状导体60从模制部22露出。
然后，在S40中，使用切片机或激光切割器等对邻接的模块的芯片间进行半切割。半切割是从模块基板10的表面侧以及里面侧，切入到模块基板10的中途的工序。未通过该半切割进行切割而残留的部分为突起部15。若使突起部15的厚度变厚，则突起部15的刚性变高，因此能够防止在制造工序中的基板的处理时突起部15折损。另一方面，若使突起部15的厚度变薄，则在模块基板10的侧面，被屏蔽件覆盖的面积变多，因此能够提高模块整体的屏蔽效果。
在使用切片机进行半切割的情况下，例如能够使用具有0.1mm以上且小于1.0mm宽度的刀片宽度的切割锯。在后续的工序中利用溅射进行屏蔽形成的情况下，刀片宽度较宽的一方的溅射物的附着性良好。另一方面，在使用较窄的刀片宽度的情况下，能够减少切割量，因此能够增加由1张基板制造的模块数，能够提高合格率。
此外，在半切割中，从模块基板10的表面侧切入的切入深度和从里面侧切入的切入深度可以相同，也可以不同。
若半切割工序结束，则在S50中，通过溅射而在模块的表面里面形成屏蔽膜。屏蔽膜也可以由多个溅射膜形成，例如能够由紧贴层、导电层、耐腐蚀层这3个层形成。
屏蔽膜的厚度例如能够为2μm以上且小于5μm。此外，关于形成突起部15部分，优选形成得比形成于模块基板10的侧面的屏蔽膜更厚。在后述的分割成各模块的分割工序中，突起部15被完全切割，因此通过使突起部15的局部的屏蔽膜变厚来提高刚性，从而能够在完全切割时屏蔽膜不容易从突起部15剥离。此外，完全切割是指从突起部15的上表面侧到下表面侧没有切割残留地进行切割的工序。
接下来，为了形成将模块安装于其他的基板时的I/O端子部，而在S60中使用研磨机对模块的里面侧进行磨削而除去屏蔽膜，使模块基板10的里面侧的模制部22和柱状导体60露出。
而且，通过在模制部22的里面侧，将电极端子70与柱状导体60电连接，从而形成I/O端子部(入输出端子部)(S70)。
然后，在S80中，通过使用切片机或者激光对利用半切割形成有突起部15的部分进行完全切割，而将邻接的芯片切割分离。由此，完成电子部件模块。
图12～图14是表示图11中说明的制造工序的详细内容的剖视图。制造工序按照图12(a)、(b)、(c)、图13(a)、(b)、(c)、图14(a)、(b)、(c)的顺序进行。
参照图12(a)，像图11的S10中说明的那样，首先形成具有多层构造的模块基板10。在模块基板10的内部形成用于构成布线图案、接地电极、电感器或电容器的导体图案80。另外，在模块基板10的里面14侧形成柱状导体60。
若形成模块基板10，则像图12(b)那样，在模块基板10的表面12和里面14安装电子部件40(图11的S20)。图12(c)表示在模块基板10上完成了电子部件40的安装的状态。在图12(c)中，由虚线包围的部分是成为一个电子部件模块的部分。在该例中，由一个基板制造3个模块。
接下来，参照图13(a)，在模块基板10的表面里面，使用模制用树脂形成模制部20、22以覆盖电子部件40(图11的S30)。而且，里面14侧的模制部22由研磨机磨削，使柱状导体60从模制部22露出。
然后，像图13(b)那样，在邻接的模块间，从表面侧和里面侧使用切片机进行半切割以残留模块基板10的一部分，(图11的S40)。此外，对基板的端部也实施半切割。由此，形成模块基板10的突起部15。此时，在模块基板10的侧面的半切割的部分，形成于模块基板10内的接地电极GND的端面露出。
而且，如图13(c)所示，使用溅射而在模块的表面里面形成屏蔽膜(图11的S50)。在该工序中，模制部20的上表面和侧面、模制部22的下表面和侧面、模块基板10的侧面、以及在半切割中残留的模块基板10的部分的上表面侧和下表面侧被屏蔽件30或屏蔽件32覆盖。此时，在模块基板10的侧面露出的接地电极GND与屏蔽件30、32电连接。
若形成屏蔽膜，则接下来如图14(a)所示，模块的下表面侧的屏蔽件32由研磨机磨削(图11的S60)。由此，模制部22露出。而且，通过将电极端子70与从模制部22露出的柱状导体60电连接而形成I/O端子部(图14(b)、图11的S70)。
最后，通过对突起部15的部分进行完全切割，从而将邻接的模块的芯片间切割分离(图11的S80)。由此，完成各个电子部件模块的芯片(图14(c))。
通过根据以上的制造工序来制造电子部件模块，从而在对模块基板的两面安装有电子部件的电子部件模块中，覆盖模块的上表面的屏蔽件和覆盖下表面的屏蔽件被从模块基板的侧面突出的突起部分离。由此，能够防止在安装于模块基板的一个面的电子部件中产生的电磁波经由屏蔽件传递到安装于另一个面的电子部件。因此，能够通过这样的屏蔽件构造而有效地抑制EMI。
[实施方式2]
在实施方式1的电子部件模块中，对在模块基板的表面和里面这双方安装有电子部件的结构进行了说明。
在实施方式2中，对在模块基板的表面配置有天线电路、在里面安装有电子部件的结构的例子进行说明。
图15是实施方式2的电子部件模块100H的剖视图。在电子部件模块100H中，不重复说明与图1所示的实施方式1的电子部件模块100重复的要素。
参照图15，在电子部件模块100H中，在模块基板10的表面12侧形成有多个天线电路200来取代电子部件40。并且，在电子部件模块100H中，成为除去了表面12侧的模制部20和覆盖模制部20的屏蔽件30的结构。此外，天线电路200也可以由模制部20覆盖。
在电子部件模块100H中，能够通过形成于模块基板10的侧面的突起部15，抑制在天线电路200中产生的电磁波经由屏蔽件30、32传递到安装于里面14的电子部件40。因此，能够有效地抑制EMI。
此外，在模块基板10的表面12上，也可以像图16所示的变形例的电子部件模块100I那样，除了安装天线电路200之外还安装电子部件40。在该情况下，电子部件40被模制部20和屏蔽件30覆盖。在这样的结构中，也能够通过形成于模块基板10的侧面的突起部15，而抑制在天线电路200中产生的电磁波和从安装于表面12侧的电子部件40产生的电磁波经由屏蔽件30、32传递到里面14侧。因此，能够有效地抑制EMI。
[实施方式3]
在实施方式1和实施方式2所示的各电子部件模块中，说明了使用配置于里面侧的电极端子70而与外部的安装基板连接的结构。在实施方式3中，说明了将连接器用于与安装基板的连接的结构。
图17是实施方式3的电子部件模块100J的剖视图。在电子部件模块100J中，成为如下的结构，在实施方式2的电子部件模块100H中的模块基板10的里面14侧配置有连接器250，除去电极端子70和柱状导体60。在电子部件模块100J中，不重复说明与电子部件模块100H重复的要素。
参照图17，在电子部件模块100J中，在模块基板10的表面12侧形成有天线电路200。另外，在模块基板10的里面14侧安装有电子部件40，并且配置有用于与外部基板的连接的连接器250。电子部件40被模制部22和屏蔽件32覆盖。另一方面，连接器250未被模制部22和屏蔽件32覆盖。
这样，在作为与外部基板的连接端子，配置有连接器的结构中，通过形成于模块基板10的侧面的突起部150而抑制在天线电路200中产生的电磁波经过屏蔽件传递到安装于里面侧的电子部件，因此能够有效地抑制EMI。
此外，也可以像图18的变形例的天线模块100K那样，与图16同样，在模块基板10的表面12侧，除了安装天线电路200之外还安装电子部件40。
应该认为这次公开的实施方式在所有的方面是例示，并不是限制性的。本发明的范围由权利要求书的范围示出，而不是由上述的实施方式的说明示出，旨在包含与权利要求书的范围均等的意思和范围内的全部的变更。
附图标记的说明
10…模块基板；12…表面；14…里面；15、15A…突起部；20、22…模制部；21…上表面；23…下表面；24；25…侧面；26…端面；30、32…屏蔽件；40…电子部件；42…焊料凸块；60…柱状导体；82…导通孔；70…电极端子；80…导体图案；100、100A～100K…电子部件模块；200…天线电路；250…连接器；GND…接地电极；S1、S2…边。

Claims (13)

1.一种电子部件模块，其特征在于，具备：
模块基板，具有第一面、与所述第一面对置的第二面、以及将所述第一面和所述第二面连接的侧面；
电子部件，安装于所述第一面和所述第二面中的至少一方；
模制部，覆盖所述电子部件；以及
屏蔽件，覆盖所述模制部以及所述侧面的至少一部分，
在所述模块基板形成有从所述侧面突出的突起部，
所述屏蔽件被所述突起部分离。
2.根据权利要求1所述的电子部件模块，其特征在于，
所述模块基板具有多层构造，在所述模块基板的内部形成有接地电极，
所述接地电极与所述屏蔽件电连接。
3.根据权利要求2所述的电子部件模块，其特征在于，
所述接地电极在所述侧面与所述屏蔽件电连接。
4.根据权利要求2所述的电子部件模块，其特征在于，
所述接地电极在所述侧面与所述突起部的边界部分与所述屏蔽件电连接。
5.根据权利要求1所述的电子部件模块，其特征在于，
在所述突起部中，与所述模块基板的所述侧面接触的面的至少一部分被所述屏蔽件覆盖。
6.根据权利要求5所述的电子部件模块，其特征在于，
所述屏蔽件中，覆盖所述突起部的部分的厚度比覆盖所述模块基板的所述侧面的部分的厚度更厚。
7.根据权利要求1至6中任一项所述的电子部件模块，其特征在于，
所述突起部的端面未被所述屏蔽件覆盖。
8.根据权利要求1至7中任一项所述的电子部件模块，其特征在于，
所述电子部件安装于所述第一面以及所述第二面的每一个，
所述模制部设置于所述第一面上以及所述第二面上的双方。
9.根据权利要求1至8中任一项所述的电子部件模块，其特征在于，
所述突起部的在所述模块基板的层叠方向上的厚度大于所述模块基板的厚度的10％，并且小于所述模块基板的厚度的30％。
10.根据权利要求1至9中任一项所述的电子部件模块，其特征在于，
所述突起部遍及所述侧面的整周，形成为与所述第一面相距相同的距离。
11.根据权利要求1至10中任一项所述的电子部件模块，其特征在于，
所述电子部件模块还具备配置于所述第一面和所述第二面中的至少一方的天线电路。
12.根据权利要求1至11中任一项所述的电子部件模块，其特征在于，
所述电子部件模块还具备连接器，所述连接器配置于所述第一面和所述第二面中的至少一方，作为连接端子发挥功能。
13.一种电子部件模块的制造方法，其特征在于，包含如下的工序：
形成模块基板的工序；
在所述模块基板的第一面和与所述第一面对置的第二面中的至少一方的面安装至少一个电子部件的工序；
对所安装的所述电子部件进行模制的工序；
对模制后的所述模块基板进行半切割的工序；
在半切割后的所述模块基板形成屏蔽件的工序；以及
对形成有所述屏蔽件的所述模块基板，在进行了半切割的部分进行完全切割的工序。
CN201980057551.2A 2018-09-28 2019-09-27 电子部件模块及电子部件模块的制造方法 Pending CN112640102A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-184682 2018-09-28
JP2018184682 2018-09-28
PCT/JP2019/038252 WO2020067468A1 (ja) 2018-09-28 2019-09-27 電子部品モジュールおよび電子部品モジュールの製造方法

Publications (1)

Publication Number Publication Date
CN112640102A true CN112640102A (zh) 2021-04-09

Family

ID=69949636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980057551.2A Pending CN112640102A (zh) 2018-09-28 2019-09-27 电子部件模块及电子部件模块的制造方法

Country Status (4)

Country Link
US (1) US11510311B2 (zh)
JP (1) JP7063390B2 (zh)
CN (1) CN112640102A (zh)
WO (1) WO2020067468A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021251160A1 (ja) * 2020-06-10 2021-12-16 株式会社村田製作所 モジュールおよび部品
CN219066804U (zh) * 2020-06-10 2023-05-23 株式会社村田制作所 模块
WO2021256299A1 (ja) * 2020-06-16 2021-12-23 株式会社村田製作所 モジュール
KR20220014685A (ko) 2020-07-29 2022-02-07 삼성전기주식회사 전자 소자 패키지 및 이의 제조방법
WO2022249600A1 (ja) * 2021-05-26 2022-12-01 株式会社村田製作所 電子回路モジュール
US20230140748A1 (en) * 2021-10-29 2023-05-04 STATS ChipPAC Pte. Ltd. Antenna-in-Package Devices and Methods of Making

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247604A (zh) * 2012-02-01 2013-08-14 三美电机株式会社 电子模块及其制造方法
US20150340327A1 (en) * 2014-05-22 2015-11-26 Invensas Corporation Compact semiconductor package and related methods
CN106992837A (zh) * 2016-01-20 2017-07-28 华为技术有限公司 多天线数据传输的方法、网络设备、终端设备及系统
US20170221835A1 (en) * 2016-02-03 2017-08-03 Samsung Electro-Mechanics Co., Ltd. Double-sided package module and substrate strip
US20170323838A1 (en) * 2015-01-30 2017-11-09 Murata Manufacturing Co., Ltd. Electronic circuit module
US20180159216A1 (en) * 2016-12-01 2018-06-07 Taiyo Yuden Co., Ltd. Wireless module and method for manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677511A (en) * 1995-03-20 1997-10-14 National Semiconductor Corporation Overmolded PC board with ESD protection and EMI suppression
US20070274059A1 (en) * 2006-05-25 2007-11-29 Chennupati Raghuram Siva Apparatus and method for shielding of electromagnetic interference of a memory module
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
JPWO2012023332A1 (ja) * 2010-08-18 2013-10-28 株式会社村田製作所 電子部品及びその製造方法
KR101712288B1 (ko) 2015-11-12 2017-03-03 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP6107998B1 (ja) * 2016-03-23 2017-04-05 Tdk株式会社 電子回路パッケージ
JP6760397B2 (ja) 2016-12-14 2020-09-23 株式会社村田製作所 モジュール
CN110114870B (zh) 2016-12-28 2023-07-21 株式会社村田制作所 电路模块
JP2018170419A (ja) * 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュール
JP6689780B2 (ja) * 2017-03-30 2020-04-28 太陽誘電株式会社 電子部品モジュールの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247604A (zh) * 2012-02-01 2013-08-14 三美电机株式会社 电子模块及其制造方法
US20150340327A1 (en) * 2014-05-22 2015-11-26 Invensas Corporation Compact semiconductor package and related methods
US20170323838A1 (en) * 2015-01-30 2017-11-09 Murata Manufacturing Co., Ltd. Electronic circuit module
CN106992837A (zh) * 2016-01-20 2017-07-28 华为技术有限公司 多天线数据传输的方法、网络设备、终端设备及系统
US20170221835A1 (en) * 2016-02-03 2017-08-03 Samsung Electro-Mechanics Co., Ltd. Double-sided package module and substrate strip
US20180159216A1 (en) * 2016-12-01 2018-06-07 Taiyo Yuden Co., Ltd. Wireless module and method for manufacturing the same

Also Published As

Publication number Publication date
JPWO2020067468A1 (ja) 2021-08-30
US20210204395A1 (en) 2021-07-01
WO2020067468A1 (ja) 2020-04-02
JP7063390B2 (ja) 2022-05-09
US11510311B2 (en) 2022-11-22

Similar Documents

Publication Publication Date Title
US11510311B2 (en) Electronic component module and method for manufacturing electronic component module
US7236373B2 (en) Electronic device capable of preventing electromagnetic wave from being radiated
JP6408540B2 (ja) 無線モジュール及び無線モジュールの製造方法
US20220254695A1 (en) Embedded package structure and preparation method therefor, and terminal
US20120187551A1 (en) Semiconductor module
US9974181B2 (en) Module with external shield and back-spill barrier for protecting contact pads
JP2004119863A (ja) 回路装置およびその製造方法
KR20070092120A (ko) 반도체 장치 및 그 제조 방법
KR20180107877A (ko) 반도체 패키지 및 그의 제조 방법
JP7151906B2 (ja) 電子部品モジュール、および、電子部品モジュールの製造方法
KR20040040348A (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP2018201248A (ja) 無線モジュール
JP4858985B2 (ja) 弾性表面波フィルタパッケージ
TWI663663B (zh) 電子封裝構件及其製作方法
KR100844790B1 (ko) 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
JP7361132B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP3838935B2 (ja) 多数個取り配線基板
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
KR100828877B1 (ko) 안테나 모듈, 기판 및 안테나 소자
JP3922551B2 (ja) 高周波用伝送線路基板
US20220208690A1 (en) Electronic component module
JP2006049602A (ja) 半導体装置およびその製造方法
JP3842683B2 (ja) 多数個取り配線基板
KR101338563B1 (ko) 고주파 모듈 제조방법
CN220829959U (zh) 一种射频模组和射频器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination