JPWO2020067468A1 - 電子部品モジュール - Google Patents

電子部品モジュール Download PDF

Info

Publication number
JPWO2020067468A1
JPWO2020067468A1 JP2020549457A JP2020549457A JPWO2020067468A1 JP WO2020067468 A1 JPWO2020067468 A1 JP WO2020067468A1 JP 2020549457 A JP2020549457 A JP 2020549457A JP 2020549457 A JP2020549457 A JP 2020549457A JP WO2020067468 A1 JPWO2020067468 A1 JP WO2020067468A1
Authority
JP
Japan
Prior art keywords
shield
electronic component
module
module substrate
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020549457A
Other languages
English (en)
Other versions
JP7063390B2 (ja
Inventor
一生 山元
一生 山元
彰夫 勝部
彰夫 勝部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2020067468A1 publication Critical patent/JPWO2020067468A1/ja
Application granted granted Critical
Publication of JP7063390B2 publication Critical patent/JP7063390B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/0026Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units
    • H05K5/0034Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units having an overmolded housing covering the PCB
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10098Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10545Related components mounted on both sides of the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

電子部品モジュール(100)は、第1面(表面)(12)および第2面(裏面)(14)の少なくとも一方に電子部品(40)が実装されたモジュール基板(10)と、モールド部(22,23)と、シールド(32)とを備える。モールド部(22,23)は、実装された電子部品(40)を覆っている。シールド(32)は、モールド部(22,23)およびモジュール基板(10)の側面の少なくとも一部を覆っている。モジュール基板(10)には、側面から突出した突起部(15)が形成されている。シールド(32)は、当該突起部(15)により分離されている。

Description

本開示は、電子部品モジュールおよび電子部品モジュールの製造方法に関し、より特定的には、基板の両面に電子部品が実装された機器におけるシールド技術に関する。
基板の両面に電子部品が実装された電子機器(モジュール)が公知である。このようなモジュールにおいては、実装された電子部品から電磁波が外部へ放射されたり、外部から電磁波が到達したりして、モジュールの動作に影響が生じる場合がある。
このような電磁波による影響を抑制する手法として、電子機器の周囲をシールドで覆い、それによって電子部品で発生される電磁波が当該電子機器の外部へ漏洩すること、あるいは外部から電磁波が到達することを抑制する技術が採用される。
米国特許第9935083号公報(特許文献1)には、基板の両面に半導体などの電子部品が実装された電子機器において、基板上の電子部品を樹脂でモールドするとともに、モールドされた当該基板の周囲にシールドを形成することで、電磁障害(Electromagnetic Interference:EMI)を抑制する構成が開示される。
米国特許第9935083号公報(特許文献1)に開示された構成においては、シールドによって電子機器内の電子部品で発生した電磁波が外部へ放射されることが防止されるとともに、実装された電子部品に対する外部からの電磁波の影響を低減することができる。
米国特許第9935083号公報
一方で、米国特許第9935083号公報(特許文献1)のように、基板の両面に電子部品が実装され、当該両面のうちいずれかの面と当該両面同士を接続する複数の側面とを含む基板全体が連続するシールドによって覆われる構造の場合、基板の一方の面(表面)に実装された電子部品から放射された電磁波は、基板周囲に配置されたシールドを介して基板の他方の面(裏面)へと伝播し、裏面側の電子部品に対して影響を及ぼす可能性がある。
本開示は、このような課題を解決するためになされたものであって、その目的は、基板の両面に電子部品が実装される電子部品モジュールにおいて、電磁波の影響を効果的に抑制可能なシールド構造を提供することである。
本開示による電子部品モジュールは、モジュール基板と、電子部品と、モールド部と、シールドとを備える。モジュール基板は、第1面、第1面に対向する第2面、および第1面と前記第2面とを接続する側面を有する。電子部品は、第1面および第2面の少なくとも一方に実装されている。モールド部は、電子部品を覆っている。シールドは、モールド部および側面の少なくとも一部を覆っている。モジュール基板には、モジュール基板の側面から突出した突起部が形成されている。シールドは、当該突起部により分離されている。
本開示による電子部品モジュールにおいては、基板の表面側に配置された機器から放射された電磁波が、シールドを介して裏面に実装された電子部品に伝達されることを防止できる。したがって、基板に電子部品が実装された電子部品モジュールにおいて、電磁波の影響を効果的に抑制することができる。
実施の形態1に従う電子部品モジュールの断面図である。 シールド形状の第1の変形例を示す図である。 シールド形状の第2の変形例を示す図である。 シールド形状の第3の変形例を示す図である。 シールド形状の第4の変形例を示す図である。 モジュール基板の内部に形成される接地電極とシールドとの第1の接続例を示す図である。 モジュール基板の内部に形成される接地電極とシールドとの第2の接続例を示す図である。 モジュール基板の内部に形成される接地電極とシールドとの第3の接続例を示す図である。 モジュール基板に形成される突起部の第1の例を示す図である。 モジュール基板に形成される突起部の第2の例を示す図である。 実施の形態1に従う電子部品モジュールの製造プロセスを説明するためのフローチャートである。 製造プロセスの詳細を示す第1の図である。 製造プロセスの詳細を示す第2の図である。 製造プロセスの詳細を示す第3の図である。 実施の形態2に従う電子部品モジュールの断面図である。 実施の形態2の変形例に従う電子部品モジュールの断面図である。 実施の形態3に従う電子部品モジュールの断面図である。 実施の形態3の変形例に従う電子部品モジュールの断面図である。
以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
[実施の形態1]
[電子部品モジュールの構成]
図1は、本実施の形態1に従う電子部品モジュール100の断面図である。図1を参照して、電子部品モジュール(以下、単に「モジュール」とも称する。)100は、モジュール基板10と、電子部品40と、モールド部20,22と、シールド30,32とを備える。なお、以下の説明においては、図1のZ軸の正方向を上面側、負方向を下面側と称する場合がある。
モジュール基板10は、多層構造を有しており、ガラスエポキシ樹脂あるいは液晶ポリマーなどの樹脂基板、または低温同時焼成セラミックス(Low Temperature Co-fired Ceramics:LTCC)などのセラミック基板によって構成される。モジュール基板10の内部には、配線パターン、接地電極、インダクタ、あるいはキャパシタを構成するための導体パターン80が形成される。導体パターン80として、たとえば銅(Cu)、銀(Ag)、金(Au)、あるいはこれらの金属同士の化合物などの導電材料が用いられる。導体パターン80は、必要に応じて、図示しないビアを介して互いに電気的に接続される。また、導体パターン80は、図示しないビアを介して、モジュール基板10に実装される電子部品40と電気的に接続される。
モジュール基板10の表面(第1面)12および裏面(第2面)14には、図示しない電極端子が形成されており、当該電極端子にはんだバンプ42を用いて電子部品40が実装される。電子部品40は、たとえば、半導体素子、セラミック積層チップ部品、抵抗部品、あるいはトランスなどである。モジュール100は、これらの電子部品40を実装することによって、たとえばBluetooth(登録商標)モジュール、無線LANモジュール、アンテナモジュールなどの高周波モジュールとして機能し得る。
モジュール基板10の両面に実装された電子部品40はそれぞれ、樹脂を充填することによって形成されたモールド部20,22によって覆われている。モジュール基板10の表面12に実装された電子部品40はモールド部20(第1モールド部)によって覆われ、裏面14に実装された電子部品40はモールド部22(第2モールド部)によって覆われている。モールド用の樹脂として、たとえば、シリカフィラーを含むエポキシ樹脂などが使用できる。
また、モールド部22におけるモジュール基板10側の面とは反対の面23には、複数の電極端子70が形成される。この電極端子70により、モジュール100は、図示しない実装基板に実装される。電極端子70は、銅などの導電部材で形成された柱状導体60によってモジュール基板10に電気的に接続される。この柱状導体60を介して、モジュール基板10に実装された電子部品40に電源が印加、あるいは、信号が伝達される。また、モジュール基板10に実装された電子部品40は、柱状導体60を介して実装基板が有する接地電位に接続される。なお、柱状導体60としては、突起電極、金属ピン、めっきなどで形成されていてもよい。また、はんだバンプを用いて接続してもよい。
モールド部20の上面21および側面24(モールド部20において、モールド部20の上面21とモジュール基板10側の面とをつなぐ面)は、導電材料で形成されたシールド30(第1シールド)により覆われている。また、モールド部22の側面25(モールド部22において、モールド部22の下面23とモジュール基板10側の面とをつなぐ面)は、同じく導電材料で形成されたシールド32(第2シールド)により覆われている。図1には示されていないが、シールド30,32は、モジュール基板10内部に形成された接地電極および柱状導体60を介して外部の接地電位(たとえば、モジュール100が実装される実装基板が有する接地電位)に接続される。なお、図1においては、シールド32がモールド部22の側面のみに形成される構成となっているが、モールド部22の下面23において電極端子70が形成されていない部分にもさらに形成されていてもよい。
本実施の形態1に従うモジュール100においては、モジュール基板10の側面の全周にわたって、当該側面から図1のX軸方向に突出した突起部15が形成される。そして、この突起部15によって、モールド部20を覆うシールド30と、モールド部22を覆うシールド32とが分離される。なお、突起部15は、モジュール基板10の各側面において、表面12から同じ距離の位置に形成される。言い換えれば、表面12と、突起部15においてモジュール基板10の側面と接触する面との間の距離は、各側面において同じである。
シールド30,32は、モジュール基板10に実装された電子部品40から放射される電磁波がモジュール100の外部に漏洩することを防止するとともに、モジュール100の外部からの電磁波が到達することを防止する。すなわち、シールド30,32を周囲に形成することによって、EMIを抑制することができる。
電子部品が両面実装された基板におけるEMIを防止するためのシールドの構成として、米国特許第9935083号公報(特許文献1)に開示されているように、基板全体を共通の1つのシールドで覆うことが考えられる。しかしながら、このような構成では、モジュール外部に対する電磁波の放射および到達を抑制することはできるものの、基板の一方の面(表面)に形成された電子部品から放射された電磁波は、シールドを経由して他方の面(裏面)へと伝播し、当該裏面側の電子部品に対して影響を及ぼす可能性がある。
一方で、本実施の形態1のモジュール100においては、上述のように、モジュール基板10の表面12側に形成されたシールド30と、モジュール基板10の裏面14側に形成されたシールド32とが、モジュール基板10に形成された突起部15によって分離されている。このような構成とすることによって、モジュール基板の一方の面(たとえば、表面12)に実装された電子部品40から放射される電磁波が、シールド30を経由して裏面14側のシールド32へと伝播されることが防止できるので、モジュール基板10の一方の面に実装された電子部品40から放射された電磁波が、他方の面に実装された電子部品に影響することを抑制することができる。なお、このとき突起部15によってシールド30とシールド32とを物理的に分離することで、突起部15を用いずにこれら2つのシールドを分離するときに比べて、より確実に2つのシールド間の絶縁を確保できる。このため、モジュール基板10の両面に実装された電子部品同士が互いの部品から放射される電磁波により影響されあうことを、より確実に抑制できる。
また、突起部15を用いずにシールド30とシールド32とを分離しようとすると、シールド30の端部とシールド32の端部との間の距離によっては、シールド30とシールド32とが電気的に接続されてショートしてしまう恐れがある。しかしながら、本実施の形態1のように突起部15によってシールド30とシールド32とを物理的に分離することで、2つのシールド30,32がモジュール100の外周において電気的に接続してしまうことを防止できる。
(シールド形状のバリエーション)
上述の図1におけるモジュール100においては、シールド30,32は、モジュール基板10の側面において、突起部15に接する位置まで延在した構成となっている。言い換えれば、モジュール基板10の側面における突起部15以外の部分は、シールド30あるいはシールド32に覆われている。しかしながら、シールド30,32は、モジュール100において、少なくともモールド部20,22の側面を覆っていればよい。
以下、図2〜図5を用いて、モジュール基板10の側面において形成されるシールド形状の変形例について説明する。図2〜図5においては、モジュールの側面付近の部分断面図が示される。
図2に示されるモジュール100Aの例においては、モールド部20,22の側面はシールド30,32によって覆われているが、モジュール基板10の側面はシールド30,32によって覆われていない構造となっている。このように、モジュール基板10の側面が、シールドで覆われていなくてもよい。また、図3に示されるモジュール100Bの例においては、モジュール基板10の側面が部分的にシールド30,32によって覆われた構造となっている。
モジュール基板10の表面12側に実装された電子部品40において発生した電磁波は、モールド部20を通過して放射される。そのため、少なくともモールド部20を覆うようにシールド30を形成することで、電子部品40からの電磁波がモジュール100Aの外部へと放射されることが抑制される。
なお、電子部品40で発生した電磁波の一部は、モジュール基板10を通過しても放射され得るため、モジュール100Aあるいはモジュール100Bの構成よりも、基板側面の広い領域にシールドが施された図1のモジュール100の構成のほうが、より大きなシールド効果を得ることができる。ただし、モジュール基板10から放射される電磁波は、モジュール基板10内に形成された接地電極などにより減衰し、結果として減衰量が大きくなる。したがって、モジュール基板10の側面が覆われていないことの影響は比較的小さい。
また、モジュール100およびモジュール100Aのように、モジュール基板10の側面の少なくとも一部がシールド30あるいはシールド32で覆われている場合には、モジュール基板10の内部に形成された導体パターン80のうち、モジュール基板10の側面を突起部15のある側から平面視した場合に、シールド30,32と重なる導体パターンについてもシールド効果が得られる。すなわち、シールド30,32で間接的に覆われたモジュール基板10の内部の導体パターン80についても、外部からの電磁波干渉が及ぶことを防ぐことができる。
図4に示されるモジュール100Cにおいては、モジュール基板10の側面に加えて、突起部15における上面側および下面側がさらにシールド30,32によって覆われた構成となっている。なお、この場合においても、突起部15の端面26(突起部15において、モジュール基板10の側面と接触する面同士をつなぐ面)についてはシールド30,32のいずれにも覆われていない。このような構成においては、突起部15を通過して放射される電磁波をさらに低減することができる。なお、突起部15を覆うシールドは、必ずしも上面側および下面側の双方になくてもよい。すなわち、突起部15において、モジュール基板10の側面と接触している面の少なくとも一部が、シールド30またはシールド32で覆われていればよい。
なお、このような構成とする場合、突起部15の部分に形成されるシールド、すなわち、突起部15においてモジュール基板10の側面に接触する面の少なくとも一方を覆うシールドの厚み(Z軸方向の寸法)を、モジュール基板10の側面部に形成されるシールドの厚み(X軸方向の寸法)よりも厚くすることがより好ましい。後述するように、モジュールの製造プロセスにおいて、隣り合うモジュールのチップを分離する際には、ダイシングソーにより突起部15の部分が切断される。このとき、突起部15に形成されるシールドの剛性が弱いと、モジュールを分離する際に、突起部15とシールドとがはがれてしまったり、突起部15自身が折損してしまったりするおそれがある。そのため、突起部15に形成されるシールドの厚みを、モジュール基板10の側面のシールドよりも厚くすることでシールドおよび突起部15自身の剛性を向上させる。これにより、モジュールを個別分離する工程において、シールドが突起部15から剥がれること、および/または、突起部15が折損することを防止できる。
図5の変形例におけるモジュール100Dにおいては、モジュール基板10の側面に形成される突起部15Aの形状が図1〜図4の突起部15とは異なっている。より具体的には、突起部15Aは、モジュール基板10の側面から略垂直に突出する形状ではなく、突起部の厚み(Z軸方向の寸法)が徐々に薄くなる形状となっている。突起部15Aをこのような形状にすることで、シールド30をモジュール基板10の側面から突起部15Aにおける上面側あるいは下面側まで連続して形成しやすくなる。
一般的に、シールド31およびシールド32は、スパッタリング法を用いて形成されることが多い。スパッタリング法を用いた場合、シールド膜は、角が形成されている箇所には着膜されにくくなる。具体的には、モジュール100A〜100Cのように、突起部15におけるモジュール基板10の側面と接触している部分において角が形成されている場合には、当該接触している部分においてシールド膜が着膜しにくく、シールド30およびシールド32がモジュール基板10の側面と突起部15との間で途切れることが考えられる。
これに対して、図5に示されるモジュール100Dの構成によれば、突起部15Aにおけるモジュール基板10の側面と接触する部分において角が形成されず、モジュール基板10の側面と突起部15Aとの間にはなだらかな曲面が形成されている。そのため、スパッタリング法により形成されるシールド30およびシールド32が、モジュール基板10の側面から突起部15Aに亘って均等に着膜しやすくなり、モジュール基板10の側面と突起部15Aとの間で連続的にシールド30およびシールド32が形成されやすくなる。これにより、シールド30およびシールド32の信頼性が向上し、また、モジュール基板10の内部に形成された接地電極等とシールド30,32とを接続しやすくなる。
なお、図5のような突起部15Aの形状であっても、当該突起部15Aによって、シールド30とシールド32とが分離されていれば、表面12側の電子部品40で発生した電磁波がシールド30,32を介して裏面14側の電子部品40へ伝搬することを抑制できる。
(シールドの接地方法)
シールド30,32によって捕捉された電磁波がシールド30,32から再放射されないようにするために、一般的に、シールド30,32は接地電位に接続される。図1において説明したように、多層構造を有するモジュール基板10の内部には、柱状導体60を介して外部の接地電位に接続される接地電極GNDが形成される。本実施の形態1においては、シールド30,32が形成されたときに、当該シールド30,32とモジュール基板10の内部の接地電極GNDとがモジュール基板10の側面において接続されるように接地電極GNDが形成される。これによって、接地電極GNDとシールド30,32とを接続するための配線等をモジュール基板10の表面12あるいは裏面14に配置する必要がなくなるため、モジュール基板10の表面および裏面のスペースを狭くすることなくかつ、シールド30,32を容易に接地電位に接続することが可能となる。
図6は、モジュール基板10の内部に形成される接地電極GNDとシールド30,32との第1の接続例を示すモジュール100Eの部分断面図である。図6においては、シールド30,32は、図1で示したように、突起部15の部分を除くモジュール基板10の側面全体に形成されている。接地電極GNDは、シールド30,32が形成される前においては、モジュール基板10の側面から露出するように形成される。
より具体的には、接地電極GNDは、モジュール基板10を形成する工程において、突起部15が形成される層とは異なる層に、その端部がモジュール基板10の側面となる位置よりも突起部15の方向へ突出した位置となるように形成される。これによって、ダイサーを用いてハーフカットを行なうことで、接地電極GNDがモジュール基板10の側面に露出する。その後にシールド30,32をモジュール基板10の側面の少なくとも一部を覆うように形成することによって、モジュール基板10の内部に形成された接地電極GNDとシールド30,32とが電気的に接続される。
図6においては、接地電極GNDは、突起部15が形成される層と、モジュール基板10の表面12あるいは裏面14との間の層に形成される例について示した。接地電極GNDが形成される層は、図6に示される構成には限られず、図7に示されるモジュール100Fの例のように、モジュール基板10の側面における突起部15の根元部分、すなわち、モジュール基板10の側面と突起部15との境界部分に重なるように形成されるようにしてもよい。
モジュール100Fのような構成によれば、モジュール基板10の側面におけるシールド30およびシールド32の剥離を抑制できる。シールド30およびシールド32と同じく導電材料により形成される接地電極GNDは、絶縁材料により形成される突起部15に比べて、シールド30およびシールド32との密着性が高い。たとえば、シールド30およびシールド32が突起部15の根元部分まで達しており、かつ、接地電極GNDが突起部15の根元部分から離れているモジュール100Eでは、突起部15の根元部分を起点としてシールド30およびシールド32の剥離が生じる恐れがある。一方、モジュール100Fでは、突起部15の根元部分にシールド30およびシールド32との密着性が高い接地電極GNDが配置されているため、そのような剥離を抑制しやすくなる。
また、図4で説明した突起部15の上面側および下面側にもシールドが形成される構成の場合には、図8のモジュール100Gの例に示されるように、突起部15の部分においてビア82を介して接地電極GNDとシールドとが接続される構成であってもよい。この場合、モジュール基板10を形成する工程において、接地電極GNDは、突起部15が形成される層に、その端部が突起部15の内部に位置するように形成される。さらに、接地電極GNDの端部から、モジュール基板10の表面12方向(あるいは裏面14方向)にビア82が形成される。
ダイサーを用いてハーフカットを行なう工程において、ビア82が露出するまでモジュール基板10が切削された後に、シールド30,32が形成される。これによって、シールド30,32が、ビア82を介して接地電極GNDに接続される。
モジュール100Gのような構成によれば、モジュール基板10内部の接地電極GNDとシールド30との接続性が向上する。
たとえば、モジュール100Eおよび100Fのように、モジュール基板10の側面において接地電極GNDがシールド30およびシールド32と接続される構成では、図12〜図14の製造プロセスの説明で後述するように、接地電極GNDは、ダイサーによるハーフカットの工程によってモジュール基板10の側面に露出するように形成される。このとき、接地電極GNDにおいてモジュール基板10の側面に露出する面はダイシングソーのブレードの側面と接触する。ダイシングソーのブレードは、切断動作を継続するにつれて徐々に摩耗して、特にブレードの側面において切削性が低下する。このような摩耗したダイシングソーによってハーフカットが行なわれると、ダイシングソーのブレードの切削性が低下した部分(ブレードの側面部分)に対応するモジュール基板が切削されずに残ってしまうため、接地電極GNDがモジュール基板10の側面に完全には露出しない可能性がある。すると、接地電極GNDとシールド30およびシールド32との接続性が低下してしまう。
これに対して、モジュール100Gのように、突起部15の部分においてビア82を介して接地電極GNDとシールドとが接続される構成においては、ビア82はダイサーによるハーフカット工程によって、突起部15の上面側に露出するように形成される。このとき、ビア82において、突起部15の上面側に露出する面は、ダイシングソーのブレードの底面と接触する。ブレードの底面は側面に比べて摩耗しても切削性が低下しにくいため、接地電極GNDと接続されるビア82が突起部15の上面側にきちんと露出されやすくなる。したがって、接地電極GNDとシールド30またはシールド32との接続性を、モジュール100Eなどの構成に比べて向上することができる。
(突起部の寸法)
図9および図10は、図1で示したモジュール100を、図1のZ軸の正方向から平面視した図である。なお、図9および図10においては、シールド30およびモールド部20が省略されており、モジュール基板10上の電子部品40が視認できる図となっている。
モジュール100は、平面視した場合に、第1辺S1および第1辺S1と隣り合う第2辺S2を含む略矩形形状を有している。図9においては、第1辺S1(第1辺S1を有する側面)からの突起部15の突出長さL1と、第2辺S2(第2辺S2を有する側面)からの突起部15の突出長さL2とは同じ寸法とされている(L1=L2)。また、図10においては、第1辺S1からの突起部15の突出長さL1は、第2辺S2からの突起部15の突出長さL2よりも大きくされている(L1>L2)。言い換えれば、第1辺S1における突起部15の突出長さL1は、第2辺S2における突起部15の突出長さL2以上である。
なお、突起部15における積層方向(図1のZ軸方向)の厚みは、モジュール基板10の厚みの10%以上30%未満の範囲内とすることが好ましい。たとえば、モジュール基板10の厚みが200μmの場合には、20μm以上60μm未満である。この範囲よりも突起部15を薄くすると、突起部15自体の剛性が確保できずに突起部15が折損する可能性がある。一方で、突起部15の厚みを厚くすると、モジュール基板10の側面における突起部15の比率が高くなり、モジュール基板10の側面におけるシールド範囲が狭められるので、モジュール基板10内部の導体パターン80のシールド効果が低下し得る。また、図6あるいは図7のように、モジュール基板10の内部に形成された接地電極GNDを基板側面においてシールド30,32に接続する場合には、モジュール基板10の側面におけるシールドの範囲が限定されるため、接地電極GNDとシールド30,32とが接続しにくくなる。
[電子部品モジュールの製造プロセス]
次に、上述した電子部品モジュールの製造プロセスについて説明する、以下の説明においては、図4で説明したような、モジュール基板10の側面と突起部15の上面側および下面側とがシールド30,32で覆われたモジュール100Cの場合の製造プロセスを例として説明する。
図11は、本実施の形態1に従うモジュール100Cの製造プロセスを説明するためのフローチャートである。
図11を参照して、まずステップ(以下、ステップを「S」と略す。)10にて、多層構造を有するモジュール基板10を形成する。上述のように、モジュール基板10は、エポキシ樹脂あるいは液晶ポリマーなどの樹脂基板、または、LTCCのようなセラミック基板で構成される。モジュール基板10は、樹脂あるいはセラミックスの片面に金属パターンが形成された複数の単位基板を積層し、加熱圧着(樹脂基板)あるいは焼成(セラミック基板)することによって形成される。また、形成されたモジュール基板10に、柱状導体60が形成される。
次に、S20にて、モジュール基板10の両面に電子部品40を実装する。具体的には、モジュール基板10の表裏面に形成された電極端子に、印刷によってはんだバンプを形成する。そして、電子部品40を形成されたはんだバンプ上に載置し、その後リフロー工程において加熱してはんだを溶かすことによって、電子部品40と電極端子とを結合させる。また、必要に応じて、リフロー後に基板洗浄を行なってもよい。
なお、電子部品40の実装工程においては、モジュール基板10の表面12および裏面14について同時に行なってもよいし、一方の面の実装が完了した後に、他方の面の実装を実行するようにしてもよい。
モジュール基板10の両面における電子部品40の実装が完了すると、S30にて、モジュール基板10の両面を樹脂を用いてモールドする。モールド用樹脂としては、上述のように、シリカフィラー入りのエポキシ樹脂を用いることができる。あるいは、熱伝導を高めるためにフィラーとしてアルミナを用いてもよい。
モールドの工法としては、たとえば、コンプレッションモールド、トランスファモールド、液状樹脂モールド、シート樹脂モールドなどの公知の工法を用いることができる。
モールド工程においては、モジュール基板10の表裏面を一括でモールドしてもよいし、片面ずつモールドしてもよい。また、必要に応じて、モールド工程の前にモジュール基板10をプラズマ洗浄してもよい。
なお、モールド工程の後に、モジュールを他の基板に実装する際のI/O端子部を形成することができるように、モジュールの裏面側のモールド部22をグラインダを用いて研削して、モールド部22から柱状導体60を露出させる。
その後、S40にて、隣接するモジュールのチップ間をダイサー、あるいはレーザカッタ等を用いてハーフカットする。ハーフカットは、モジュール基板10の表面側および裏面側から、モジュール基板10の途中まで切り込みを入れる工程である。このハーフカットでカットされずに残った部分が突起部15となる。突起部15の厚みを厚くすると、突起部15の剛性が高くなるので、製造プロセスにおける基板のハンドリングの際に突起部15が折損することを防止できる。一方で、突起部15の厚みを薄くすると、モジュール基板10の側面においてシールドに覆われる面積が多くなるので、モジュール全体のシールド効果を向上することができる。
ダイサーを用いてハーフカットする場合には、たとえば0.1mm以上1.0mm未満の幅のブレード幅を有するダイシングソーを用いることができる。後続のプロセスにおいてシールド形成をスパッタで行なう場合には、ブレード幅の広い方がスパッタの付着性が良好となる。一方で、狭いブレード幅を用いる場合には、カット量を少なくできるの、1枚の基板から製造されるモジュール数を増加させることができ、歩留りを高めることができる。
なお、ハーフカットにおいて、モジュール基板10の表面側からの切り込み深さおよび裏面側からの切り込み深さは、同じであってもよいし異なっていてもよい。
ハーフカット工程が完了すると、S50にて、スパッタにより、モジュールの表裏面にシールド膜を形成する。シールド膜は、複数のスパッタ膜で形成されてもよく、たとえば、密着層、導電層、耐食層の3つの層で形成することができる。
シールド膜の厚みは、たとえば2μm以上5μm未満とすることができる。なお、突起部15が形成される部分については、モジュール基板10の側面に形成されるシールド膜よりも厚く形成することが好ましい。後述する各モジュールへの分割工程において、突起部15がフルカットされるため、突起部15の部分のシールド膜を厚くして剛性を高めることで、フルカット時にシールド膜が突起部15から剥がれにくくすることができる。なお、フルカットとは、突起部15の上面側から下面側まで切り残しがないようにカットする工程である。
次に、モジュールを他の基板に実装する際のI/O端子部を形成するために、S60にてモジュールの裏面側をグラインダを用いて研削してシールド膜を除去し、モジュール基板10の裏面側のモールド部22および柱状導体60を露出させる。
そして、モールド部22の裏面側において柱状導体60に電極端子70を電気的に接続することによって、I/O端子部(入出力端子部)が形成される(S70)。
その後、S80において、ハーフカットにより突起部15が形成されている部分を、ダイサーまたはレーザを用いてフルカットすることによって、隣接するチップが切り離される。これによって、電子部品モジュールが完成する。
図12〜図14は、図11で説明した製造プロセスの詳細を示す断面図である。製造プロセスは、図12(a),(b),(c)、図13(a),(b),(c)、図14(a),(b),(c)の順に進められる。
図12(a)を参照して、図11のS10で説明したように、まず多層構造を有するモジュール基板10が形成される。モジュール基板10の内部には、配線パターン、接地電極、インダクタ、あるいはキャパシタを構成するための導体パターン80が形成される。また、モジュール基板10の裏面14側に柱状導体60が形成される。
モジュール基板10が形成されると、図12(b)のように、モジュール基板10の表面12および裏面14に、電子部品40が実装される(図11のS20)。図12(c)は、モジュール基板10上に電子部品40の実装が完了した状態が示されている。図12(c)において、破線で囲まれる部分が1つの電子部品モジュールとなる部分である。この例においては、1つの基板から3つのモジュールが製造される。
次に図13(a)を参照して、モジュール基板10の表裏面において、電子部品40を覆うように、モールド用樹脂を用いてモールド部20,22が形成される(図11のS30)。そして、裏面14側のモールド部22がグラインダにより研削され、モールド部22から柱状導体60を露出させる。
その後、図13(b)のように、隣接するモジュール間について、モジュール基板10の一部が残るように、表面側および裏面側からダイサーを用いてハーフカットが行なわれる(図11のS40)。なお、基板の端部についてもハーフカットが施される。これによって、モジュール基板10の突起部15が形成される。このとき、モジュール基板10の側面のハーフカットされた部分には、モジュール基板10内に形成された接地電極GNDの端面が露出する。
そして、図13(c)に示されるように、スパッタを用いて、モジュールの表裏面にシールド膜が形成される(図11のS50)。この工程において、モールド部20の上面および側面、モールド部22の下面および側面、モジュール基板10の側面、ならびに、ハーフカットにおいて残されたモジュール基板10の部分の上面側および下面側が、シールド30あるいはシールド32によって覆われる。このとき、モジュール基板10の側面に露出した接地電極GNDがシールド30,32と電気的に接続される。
シールド膜が形成されると、次に図14(a)に示されるように、モジュールの下面側のシールド32が、グラインダにより研削される(図11のS60)。これによって、モールド部22が露出する。そして、モールド部22から露出した柱状導体60に電極端子70を電気的に接続することでI/O端子部が形成される(図14(b),図11のS70)。
最後に、突起部15の部分をフルカットすることによって、隣接するモジュールのチップ間が切り離される(図11のS80)。これによって、個々の電子部品モジュールのチップが完成する(図14(c))。
以上のような製造プロセスに従って電子部品モジュールを製造することによって、モジュール基板の両面に電子部品が実装された電子部品モジュールにおいて、モジュールの上面を覆うシールドと下面を覆うシールドとが、モジュール基板の側面から突出した突起部によって分離される。これによって、モジュール基板の一方の面に実装された電子部品で発生した電磁波が、他方の面に実装された電子部品にシールドを経由して伝達されることが防止できる。したがって、このようなシールド構造によってEMIを効果的に抑制することが可能となる。
[実施の形態2]
実施の形態1の電子部品モジュールにおいては、モジュール基板の表面および裏面の両方に電子部品が実装される構成について説明した。
実施の形態2においては、モジュール基板の表面にアンテナ回路が配置され、裏面に電子部品が実装される構成の例について説明する。
図15は、実施の形態2に従う電子部品モジュール100Hの断面図である。電子部品モジュール100Hにおいて、図1に示した実施の形態1の電子部品モジュール100と重複する要素を説明は繰り返さない。
図15を参照して、電子部品モジュール100Hにおいては、モジュール基板10の表面12側には、電子部品40に代えて複数のアンテナ回路200が形成されている。さらに、電子部品モジュール100Hにおいては、表面12側のモールド部20およびモールド部20を覆うシールド30が除かれた構成となっている。なお、アンテナ回路200は、モールド部20で覆われていてもよい。
電子部品モジュール100Hにおいては、モジュール基板10の側面に形成された突起部15によって、アンテナ回路200で発生した電磁波が、裏面14に実装された電子部品40にシールド30,32を経由して伝達されることを抑制することができる。したがって、EMIを効果的に抑制することが可能となる。
なお、モジュール基板10の表面12には、図16に示された変形例の電子部品モジュール100Iのように、アンテナ回路200に加えて電子部品40が実装されていてもよい。この場合、電子部品40については、モールド部20およびシールド30で覆われる。このような構成においても、モジュール基板10の側面に形成された突起部15によって、アンテナ回路200で発生した電磁波、および、表面12側に実装された電子部品40から発生された電磁波が、シールド30,32を介して裏面14側に伝達されることが抑制される。そのため、EMIを効果的に抑制することができる。
[実施の形態3]
実施の形態1および実施の形態2において示した各電子部品モジュールにおいては、裏面側に配置された電極端子70を用いて、外部の実装基板と接続する構成について説明した。実施の形態3においては、実装基板との接続にコネクタを用いる構成について説明する。
図17は、実施の形態3に従う電子部品モジュール100Jの断面図である。電子部品モジュール100Jにおいては、実施の形態2の電子部品モジュール100Hにおけるモジュール基板10の裏面14側にコネクタ250が配置され、電極端子70および柱状導体60が除かれた構成となっている。電子部品モジュール100Jにおいて、電子部品モジュール100Hと重複する要素の説明は繰り返さない。
図17を参照して、電子部品モジュール100Jにおいては、モジュール基板10の表面12側にアンテナ回路200が形成されている。また、モジュール基板10の裏面14側においては、電子部品40が実装されるとともに、外部基板との接続のためのコネクタ250が配置されている。電子部品40は、モールド部22およびシールド32により覆われている。一方、コネクタ250については、モールド部22およびシールド32により覆われていない。
このように、外部基板との接続端子としてコネクタが配置される構成においても、モジュール基板10の側面に形成された突起部150によって、アンテナ回路200で発生した電磁波が、裏面側に実装された電子部品にシールドを通して伝達されることが抑制されるので、EMIを効果的に抑制することができる。
なお、図18の変形例のアンテナモジュール100Kのように、図16と同様に、モジュール基板10の表面12側に、アンテナ回路200に加えて電子部品40を実装してもよい。
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
10 モジュール基板、12 表面、14 裏面、15,15A 突起部、20,22 モールド部、21 上面、23 下面、24,25 側面、26 端面、30,32 シールド、40 電子部品、42 はんだバンプ、60 柱状導体、82 ビア、70 電極端子、80 導体パターン、100,100A〜100K 電子部品モジュール、200 アンテナ回路、250 コネクタ、GND 接地電極、S1,S2 辺。

Claims (13)

  1. 第1面、前記第1面に対向する第2面、および前記第1面と前記第2面とを接続する側面を有するモジュール基板と、
    前記第1面および前記第2面の少なくとも一方に実装された電子部品と、
    前記電子部品を覆うモールド部と、
    前記モールド部および前記側面の少なくとも一部を覆うシールドとを備え、
    前記モジュール基板には、前記側面から突出した突起部が形成されており、
    前記シールドは、前記突起部により分離されている、電子部品モジュール。
  2. 前記モジュール基板は多層構造を有し、その内部に接地電極が形成されており、
    前記接地電極は、前記シールドに電気的に接続されている、請求項1に記載の電子部品モジュール。
  3. 前記接地電極は、前記側面において、前記シールドに電気的に接続されている、請求項2に記載の電子部品モジュール。
  4. 前記接地電極は、前記側面と前記突起部との境界部分において、前記シールドに電気的に接続されている、請求項2に記載の電子部品モジュール。
  5. 前記突起部において、前記モジュール基板の前記側面と接触している面の少なくとも一部は、前記シールドに覆われている、請求項1に記載の電子部品モジュール。
  6. 前記シールドにおいて、前記突起部を覆う部分の厚みは、前記モジュール基板の前記側面を覆う部分の厚みよりも厚い、請求項5に記載の電子部品モジュール。
  7. 前記突起部の端面は、前記シールドに覆われていない、請求項1〜6のいずれか1項に記載の電子部品モジュール。
  8. 前記電子部品は、前記第1面および前記第2面の各々に実装されており、
    前記モールド部は、前記第1面上および前記第2面上の両方に設けられている、請求項1〜7のいずれか1項に記載の電子部品モジュール。
  9. 前記突起部における前記モジュール基板の積層方向の厚みは、前記モジュール基板の厚みの10%より大きく、かつ、前記モジュール基板の厚みの30%未満である、請求項1〜8のいずれか1項に記載の電子部品モジュール。
  10. 前記突起部は、前記側面の全周にわたって、前記第1面から同じ距離に形成される、請求項1〜9のいずれか1項に記載の電子部品モジュール。
  11. 前記第1面および前記第2面の少なくとも一方に配置されたアンテナ回路をさらに備える、請求項1〜10のいずれか1項に記載の電子部品モジュール。
  12. 前記第1面および前記第2面の少なくとも一方に配置され、接続端子として機能するコネクタをさらに備える、請求項1〜11のいずれか1項に記載の電子部品モジュール。
  13. 電子部品モジュールの製造方法であって、
    モジュール基板を形成する工程と、
    前記モジュール基板の第1面、および前記第1面に対向する第2面の少なくとも一方の面に電子部品を少なくとも1つ実装する工程と、
    実装された前記電子部品をモールドする工程と、
    モールドされた前記モジュール基板をハーフカットする工程と、
    ハーフカットされた前記モジュール基板にシールドを形成する工程と、
    前記シールドが形成された前記モジュール基板を、ハーフカットされた部分においてフルカットする工程とを含む、電子部品モジュールの製造方法。
JP2020549457A 2018-09-28 2019-09-27 電子部品モジュール Active JP7063390B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018184682 2018-09-28
JP2018184682 2018-09-28
PCT/JP2019/038252 WO2020067468A1 (ja) 2018-09-28 2019-09-27 電子部品モジュールおよび電子部品モジュールの製造方法

Publications (2)

Publication Number Publication Date
JPWO2020067468A1 true JPWO2020067468A1 (ja) 2021-08-30
JP7063390B2 JP7063390B2 (ja) 2022-05-09

Family

ID=69949636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020549457A Active JP7063390B2 (ja) 2018-09-28 2019-09-27 電子部品モジュール

Country Status (4)

Country Link
US (1) US11510311B2 (ja)
JP (1) JP7063390B2 (ja)
CN (1) CN112640102A (ja)
WO (1) WO2020067468A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021251045A1 (ja) * 2020-06-10 2021-12-16 株式会社村田製作所 モジュール
WO2021251160A1 (ja) * 2020-06-10 2021-12-16 株式会社村田製作所 モジュールおよび部品
CN219395428U (zh) * 2020-06-16 2023-07-21 株式会社村田制作所 模块
KR20220014685A (ko) 2020-07-29 2022-02-07 삼성전기주식회사 전자 소자 패키지 및 이의 제조방법
WO2022249600A1 (ja) * 2021-05-26 2022-12-01 株式会社村田製作所 電子回路モジュール
US20230140748A1 (en) * 2021-10-29 2023-05-04 STATS ChipPAC Pte. Ltd. Antenna-in-Package Devices and Methods of Making

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012023332A1 (ja) * 2010-08-18 2012-02-23 株式会社 村田製作所 電子部品及びその製造方法
WO2016121491A1 (ja) * 2015-01-30 2016-08-04 株式会社村田製作所 電子回路モジュール
US20170221835A1 (en) * 2016-02-03 2017-08-03 Samsung Electro-Mechanics Co., Ltd. Double-sided package module and substrate strip
WO2018110397A1 (ja) * 2016-12-14 2018-06-21 株式会社村田製作所 モジュール
WO2018123382A1 (ja) * 2016-12-28 2018-07-05 株式会社村田製作所 回路モジュール
JP2018170419A (ja) * 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュール

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677511A (en) * 1995-03-20 1997-10-14 National Semiconductor Corporation Overmolded PC board with ESD protection and EMI suppression
US20070274059A1 (en) * 2006-05-25 2007-11-29 Chennupati Raghuram Siva Apparatus and method for shielding of electromagnetic interference of a memory module
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
JP2013161831A (ja) * 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
US9257396B2 (en) * 2014-05-22 2016-02-09 Invensas Corporation Compact semiconductor package and related methods
KR101712288B1 (ko) 2015-11-12 2017-03-03 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
CN106992837B (zh) * 2016-01-20 2020-06-16 华为技术有限公司 多天线数据传输的方法、网络设备、终端设备及系统
JP6107998B1 (ja) * 2016-03-23 2017-04-05 Tdk株式会社 電子回路パッケージ
JP6463323B2 (ja) * 2016-12-01 2019-01-30 太陽誘電株式会社 無線モジュール、およびその製造方法
JP6689780B2 (ja) * 2017-03-30 2020-04-28 太陽誘電株式会社 電子部品モジュールの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012023332A1 (ja) * 2010-08-18 2012-02-23 株式会社 村田製作所 電子部品及びその製造方法
WO2016121491A1 (ja) * 2015-01-30 2016-08-04 株式会社村田製作所 電子回路モジュール
US20170221835A1 (en) * 2016-02-03 2017-08-03 Samsung Electro-Mechanics Co., Ltd. Double-sided package module and substrate strip
WO2018110397A1 (ja) * 2016-12-14 2018-06-21 株式会社村田製作所 モジュール
WO2018123382A1 (ja) * 2016-12-28 2018-07-05 株式会社村田製作所 回路モジュール
JP2018170419A (ja) * 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュール

Also Published As

Publication number Publication date
CN112640102A (zh) 2021-04-09
US11510311B2 (en) 2022-11-22
WO2020067468A1 (ja) 2020-04-02
JP7063390B2 (ja) 2022-05-09
US20210204395A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
JP7063390B2 (ja) 電子部品モジュール
JP6408540B2 (ja) 無線モジュール及び無線モジュールの製造方法
US20220254695A1 (en) Embedded package structure and preparation method therefor, and terminal
US7236373B2 (en) Electronic device capable of preventing electromagnetic wave from being radiated
US20120187551A1 (en) Semiconductor module
US20110205720A1 (en) Integrated chip package structure using organic substrate and method of manufacturing the same
JP2010103574A (ja) 半導体チップ及び半導体チップパッケージ
JP2015053298A (ja) 回路モジュール
US20170098637A1 (en) Circuit module and method for manufacturing the same
WO2019181761A1 (ja) 高周波モジュール
KR20180107877A (ko) 반도체 패키지 및 그의 제조 방법
KR20200123572A (ko) 전자 소자 모듈 및 그 제조 방법
JP2018201248A (ja) 無線モジュール
JP4858985B2 (ja) 弾性表面波フィルタパッケージ
JP7320923B2 (ja) モジュール
TWI663663B (zh) 電子封裝構件及其製作方法
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
KR102517689B1 (ko) 전자파 차폐 장치 및 이의 제조 방법
CN112447533A (zh) 玻璃基板结构及封装方法
JP7008377B1 (ja) 弾性波デバイスおよびその弾性波デバイスを備えるモジュール
CN220829959U (zh) 一种射频模组和射频器件
WO2021060164A1 (ja) 電子部品モジュール
JP2006049602A (ja) 半導体装置およびその製造方法
CN210167326U (zh) 玻璃基板结构
JP2013110299A (ja) 複合モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220404

R150 Certificate of patent or registration of utility model

Ref document number: 7063390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150