WO2018110397A1 - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
WO2018110397A1
WO2018110397A1 PCT/JP2017/043916 JP2017043916W WO2018110397A1 WO 2018110397 A1 WO2018110397 A1 WO 2018110397A1 JP 2017043916 W JP2017043916 W JP 2017043916W WO 2018110397 A1 WO2018110397 A1 WO 2018110397A1
Authority
WO
WIPO (PCT)
Prior art keywords
trench
resin layer
sealing resin
module
main surface
Prior art date
Application number
PCT/JP2017/043916
Other languages
English (en)
French (fr)
Inventor
新 古矢
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2018556614A priority Critical patent/JP6760397B2/ja
Priority to KR1020197016496A priority patent/KR102246040B1/ko
Priority to CN201780077561.3A priority patent/CN110073488B/zh
Publication of WO2018110397A1 publication Critical patent/WO2018110397A1/ja
Priority to US16/427,843 priority patent/US10849257B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/064—Hermetically-sealed casings sealed by potting, e.g. waterproof resin poured in a rigid casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/065—Hermetically-sealed casings sealed by encapsulation, e.g. waterproof resin forming an integral casing, injection moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0037—Housings with compartments containing a PCB, e.g. partitioning walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides

Definitions

  • the present invention relates to a module in which a trench is formed in a sealing resin layer that seals a component mounted on a wiring board.
  • a trench 104 is formed between the circuit board 101, the mounting parts 102a and 102b mounted on the one main surface 101a of the circuit board 101, and the mounting parts 102a and 102b. , 102b and a shield 105 are provided.
  • the shield 105 includes an outer shield part 105 a that covers the upper surface and side surfaces of the sealing body 103 and an inner shield part 105 b formed inside the trench 104.
  • the circuit module 100 described above can reduce interference due to unnecessary electromagnetic waves between the mounting component 102a and the mounting component 102b, but cannot sufficiently cope with the high integration of the mounting components.
  • the present invention has been made in view of the above-described problems, and can reduce interference due to unnecessary electromagnetic waves between a plurality of components mounted on a wiring board, and further improve the components mounted on the wiring board.
  • An object is to provide a module that can be highly integrated.
  • a module of the present invention includes a wiring board having one main surface and the other main surface, a first component and a second component mounted on the one main surface, and the one A first sealing resin layer for sealing the main surface with the first component and the second component; a third component and a fourth component mounted on the other main surface; and the other main A second sealing resin layer for sealing the surface and the third component and the fourth component, wherein the first sealing resin layer is perpendicular to the one main surface.
  • a first trench is formed between the first component and the second component in a plan view as viewed from any direction, and the second sealing resin layer has the third trench in the plan view.
  • a second trench is formed between the first part and the fourth part, and is disposed in the first trench.
  • a first shield section which is characterized by further comprising a second shield portion disposed on the second trench.
  • the components mounted on the wiring board can be further highly integrated. Thereby, the layout design freedom can be improved.
  • first trench and the second trench are formed so as to overlap each other in plan view, and at least one of the first trench and the second trench overlaps each other.
  • the first trench is formed so as not to penetrate the first sealing resin layer, or the second trench is formed so as not to penetrate the second sealing resin layer. May be.
  • the first trench and the second trench are formed by, for example, laser processing, the first trench and the second trench overlap with each other on the one main surface side of the wiring substrate in a plan view. It is possible to prevent at least one of the portion and the portion on the other main surface side from being damaged. Thereby, a wiring board crack can be suppressed.
  • first trench and the second trench may be formed so as not to overlap each other in plan view.
  • first trench and the second trench are formed by, for example, laser processing, at least a portion on the other main surface side of the wiring board is damaged in a portion where the first trench is formed in a plan view. It is possible to prevent this, and it is possible to prevent the portion on the one main surface side of the wiring board from being damaged in the portion where the second trench is formed in plan view. Thereby, a wiring board crack can be suppressed.
  • a fourth shield part laminated on each side surface of the first sealing resin layer, the second sealing resin layer, and the wiring board may be further provided. According to this configuration, the fourth shield part can prevent unnecessary electromagnetic waves from entering the module from the outside and leakage of unnecessary electromagnetic waves from the module to the outside.
  • the present invention it is possible to reduce interference caused by unnecessary electromagnetic waves between a plurality of components mounted on both surfaces of a wiring board, and to further increase the integration of components mounted on the wiring board. it can. Thereby, the layout design freedom can be improved.
  • FIG. 1 It is the perspective view of the module which concerns on 1st Embodiment of this invention, Comprising: (a) is the perspective view which looked at the module from the upper diagonal direction, (b) is the perspective view which looked at the module from the downward diagonal direction. . It is the perspective view seen from the upper diagonal direction before resin sealing of the module of FIG. (A) is a top view before resin sealing of the module of FIG. 1, (b) is a top view after trench formation of the module of FIG. (A) is a bottom view of the module of FIG. 1 before resin sealing, and (b) is a bottom view of the module of FIG. 1 after trench formation. It is a figure which shows the positional relationship of the trench formed in the upper and lower sides of the wiring board of the module of FIG. FIG.
  • FIG. 2 is a cross-sectional view of one of the modules of FIG.
  • FIG. 4 is another cross-sectional view of the module of FIG. 1.
  • FIG. 1A is a perspective view of the module 1 viewed from the upper oblique direction
  • FIG. 1B is a perspective view of the module 1 viewed from the lower oblique direction
  • FIG. 2 is a perspective view of the module 1 shown in FIG. 1 as viewed from the upper oblique direction before resin sealing
  • 3A is a plan view of the module 1 of FIG. 1 before resin sealing
  • FIG. 3B is a plan view of the module 1 of FIG. 1 after trench formation.
  • FIG. 3A does not actually exist in the plan view of the module 1 before resin sealing, but the first trench 5, the first electronic component 3 a, and the second in plan view. This is shown for convenience in order to clarify the positional relationship with the electronic component 3b.
  • 4A is a bottom view of the module 1 of FIG. 1 before resin sealing
  • FIG. 4B is a bottom view of the module 1 of FIG. 1 after trench formation. Note that the second trench 11 in FIG. 4A does not actually exist in the bottom view before the resin sealing of the module 1, but the second trench 11, the third electronic component 9 a, and the fourth in plan view. This is shown for convenience in order to clarify the positional relationship with the electronic component 9b.
  • FIG. 4A is a bottom view of the module 1 of FIG. 1 before resin sealing
  • FIG. 4B is a bottom view of the module 1 of FIG. 1 after trench formation. Note that the second trench 11 in FIG. 4A does not actually exist in the bottom view before the resin sealing of the module 1, but the second trench 11, the third electronic component 9 a
  • FIG. 5 is a diagram showing a positional relationship in a plan view of trenches (first trench 5 and second trench 11) formed above and below the wiring substrate of the module 1 of FIG.
  • FIG. 6 is a cross-sectional view of one of the modules 1 in FIG. 1, which is a cross-sectional view of a portion including a portion where trenches formed on the upper and lower sides of the wiring substrate overlap in plan view.
  • FIG. 7 is another cross-sectional view of the module 1 of FIG. 1, and is a cross-sectional view of a portion not including a portion where trenches formed on the upper and lower sides of the wiring board overlap in plan view.
  • the “plan view” in the embodiment for carrying out the invention means a plan view as viewed from a direction perpendicular to the one main surface 2 a of the wiring board 2.
  • the module 1 according to the first embodiment is mounted on, for example, a mother board of an electronic device that uses a high-frequency signal.
  • the module 1 includes a wiring board 2 (see FIGS. 2, 3A, 4A, 6, and 7) having one main surface 2a and the other main surface 2b, and one main surface of the wiring board 2.
  • a plurality of first electronic components 3a and a plurality of second electronic components 3b mounted on 2a and a first trench 5 are formed.
  • 1st sealing resin layer 4 (refer FIG.3 (b), FIG.6, FIG.7) which seals 3a, 3b etc. is provided.
  • the module 1 includes a plurality of third electronic components 9a and a plurality of fourth electronic components 9b (see FIGS. 4A and 7) mounted on the other main surface 2b of the wiring board 2, and a second The trench 11 is formed and includes a second sealing resin layer 10 (see FIGS. 4B, 6 and 7) for sealing the electronic components 9a and 9b and the like.
  • the module 1 includes a first shield layer 6 that covers a part of the surface of the first sealing resin layer 4, the side surface of the wiring board 2, and the side surface of the second sealing resin layer 10 (FIG. ), FIG. 6 and FIG. 7), and the second shield layer 12 (FIGS. 1A and 1B) covering a part of the surface of the second sealing resin layer 10 and the side surface of the first shield layer 6. b) and FIG. 6 and FIG. 7).
  • the wiring board 2 is formed of, for example, low-temperature co-fired ceramics or glass epoxy resin, and a plurality of first electronic components 3a are mounted on the main surface 2a as shown in FIG.
  • a plurality of second land electrodes 7b on which the land electrodes 7a and the respective second electronic components 3b are mounted are formed.
  • a plurality of third land electrodes 14a on which the respective third electronic components 9a are mounted and a plurality of second electrodes on which the fourth electronic components 9b are mounted are mounted on the other main surface 2b.
  • 4 land electrodes 14b are formed, and a plurality of mounting terminal electrodes 13 for transmitting and receiving signals to and from an external device are arranged as shown in FIGS. 2, 4A, and 7.
  • the first metal film 8 is disposed on one main surface 2a of the wiring board 2, and the second metal film 15 is disposed on the other main surface 2b. ing. However, the first metal film 8 is disposed at a position corresponding to the first trench 5 formed in the first sealing resin layer 4, and the second metal film 15 is formed on the second sealing resin layer 10. It arrange
  • a plurality of ground electrodes (not shown), a plurality of types of wiring electrodes (not shown), and a plurality of via conductors (not shown) are formed on the inner layer or the like of the wiring board 2. Here, each ground electrode is formed so as to be exposed from the side surface of the wiring substrate 2, for example, and is electrically connected to the first shield layer 6.
  • each first land electrode 7a, each second land electrode 7b, each third land electrode 14a, each fourth land electrode 14b, each ground electrode, and each wiring electrode are Cu, Al, etc. It is made of a metal generally used as a wiring electrode.
  • Each via conductor is formed of a metal such as Ag or Cu.
  • Each first land electrode 7a, each second land electrode 7b, each third land electrode 14a, each fourth land electrode 14b, and each mounting terminal electrode 13 are subjected to Ni / Au plating. It may be.
  • the first metal film 8 and the second metal film 15 are each formed of a metal such as Ag or Cu.
  • Each mounting terminal electrode 13 is made of a metal such as Ag or Cu.
  • the semiconductor element formed with semiconductors such as Si and GaAs, a chip inductor
  • semiconductors such as Si and GaAs
  • chip inductor examples include chip components such as chip capacitors and chip resistors.
  • the first sealing resin layer 4 is formed on one side of the wiring board 2 except for a part of the first metal film 8 disposed on the one main surface 2 a of the wiring board 2.
  • the main surface 2a, the first electronic components 3a, and the second electronic components 3b are provided to cover the main surface 2a.
  • the first sealing resin layer 4 is formed with a first trench 5. That is, the first trench 5 is provided from the upper surface side of the first sealing resin layer 4 toward the one main surface 2 a of the wiring substrate 2.
  • the 1st sealing resin layer 4 can be formed with resin generally employ
  • the first shield layer 6 has an upper surface 4 a of the first sealing resin layer 4 (the side opposite to the surface facing the one main surface 2 a of the first sealing resin layer 4). And the side surface of the wiring board 2 and the side surface of the second sealing resin layer 10 so as to fill the first trench 5.
  • the first shield layer 6 reduces leakage of unnecessary electromagnetic waves radiated from the first electronic components 3a, the second electronic components 3b, the wiring electrodes, and the like of the module 1 to the outside or from external devices. This is to reduce the arrival of unnecessary electromagnetic waves radiated from the first electronic components 3a, the second electronic components 3b, the wiring electrodes, etc. of the module 1.
  • the first shield layer 6 can be formed of a conductive material such as Cu, Ag, Al, for example.
  • the portion 6a of the first shield layer 6 filling the first trench 5 corresponds to the “first shield portion” of the present invention.
  • the second sealing resin layer 10 includes a part of the second metal film 15 disposed on the other main surface 2 b of the wiring substrate 2 and the other main surface 2 b of the wiring substrate 2. Except for the surface 13a opposite to the surface of each mounting terminal electrode 13 facing the other main surface 2b, each third electronic component 9a, each fourth electronic component 9b, and each mounting terminal electrode 13 of the wiring board 2. And is provided so as to cover.
  • a second trench 11 is formed in the second sealing resin layer 10 as shown in FIGS. 4B, 6, and 7. That is, the second trench 11 is provided from the lower surface side of the second sealing resin layer 10 toward the other main surface 2 b of the wiring substrate 2.
  • the 2nd sealing resin layer 10 can be formed with resin generally employ
  • adopted as sealing resin such as an epoxy resin.
  • the surface 13a of each mounting terminal electrode 13 is exposed from the second sealing resin layer 10 as shown in FIGS. Details of the formation position and the like of the second trench 11 will be described later.
  • the second shield layer 12 has a lower surface 10 a of the second sealing resin layer 10 (the side opposite to the surface facing the other main surface 2 b of the second sealing resin layer 10). Is provided so as to cover the second trench 11 and cover a partial region of the first surface) and the side surface of the first shield layer 6.
  • the second shield layer 12 reduces leakage of unnecessary electromagnetic waves radiated from the third electronic components 9a, the fourth electronic components 9b, the wiring electrodes, and the like of the module 1 to the outside or from external devices. This is to reduce the arrival of electromagnetic waves radiated from the third electronic components 9a, the fourth electronic components 9b, the wiring electrodes, etc. of the module 1.
  • the second shield layer 12 can be formed of a conductive material such as Cu, Ag, Al, for example.
  • the portion 12a of the second shield layer 12 that fills the second trench 11 corresponds to the “second shield portion” of the present invention.
  • the second shield layer 12 includes a region where the surface 13 a of each mounting terminal electrode 13 exists in the lower surface 10 a of the second sealing resin layer 10 and the surface.
  • a covering region (corresponding to a partial region of the lower surface 10a of the second sealing resin layer 10) not including the peripheral region of the region where 13a exists is covered.
  • the second shield layer 12 does not have a region overlapping the surface 13a of each mounting terminal electrode 13 in plan view, and does not have a periphery overlapping with the periphery of the surface 13a of each mounting terminal electrode 13.
  • each mounting terminal electrode 13 and the second shield layer 12 are electrically insulated.
  • a portion 12b of the second shield layer 12 that covers a partial region of the lower surface 10a of the second sealing resin layer 10 corresponds to the “third shield portion” of the present invention.
  • the first trench 5 has the first sealing so as to be positioned between the first electronic component 3a and the second electronic component 3b in plan view. It is formed on the stop resin layer 4.
  • the second trench 11 is positioned between the third electronic component 9a and the fourth electronic component 9b in a plan view. It is formed on the stop resin layer 10.
  • the first trench 5 and the second trench 11 have portions that overlap each other in plan view.
  • the part of the 1st trench 5 corresponding to the overlapping part is described as the overlapping part 5a
  • the part of the second trench 11 corresponding to the overlapping part is described as the overlapping part 11a.
  • the first trench 5 is opposite from the upper surface 4 a of the first sealing resin layer 4 toward the surface opposite to the upper surface 4 a of the first sealing resin layer 4. It is formed until it reaches the side surface. That is, the first trench 5 penetrates the first sealing resin layer 4.
  • the 1st trench 5 has penetrated the 1st sealing resin layer 4 also in the superposition
  • the second trench 11 is a surface on the opposite side of the lower surface 10 a of the second sealing resin layer 10 from the lower surface 10 a of the second sealing resin layer 10 in the portion including the overlapping portion 11 a. As shown in FIG. 6 and FIG. 7, it is formed until it reaches the opposite surface at a portion not including the overlapping portion 11 a. That is, the second trench 11 does not penetrate the second sealing resin layer 10 in the portion including the overlapping portion 11a, and penetrates the second sealing resin layer 10 in the portion not including the overlapping portion 11a. Yes.
  • Module manufacturing method Next, a method for manufacturing the module 1 will be described.
  • the wiring board 2 is prepared.
  • a plurality of first land electrodes 7 a and second land electrodes 7 b are formed on one main surface 2 a of the wiring substrate 2, and a first metal film 8 is disposed.
  • a plurality of third land electrodes 14a and a plurality of fourth land electrodes 14b are formed on the other main surface 2b of the wiring board 2, and a plurality of mounting terminal electrodes 13 are disposed.
  • a second metal film 15 is disposed.
  • a plurality of ground electrodes, a plurality of types of wiring electrodes, a plurality of via conductors, and the like are formed on the inner layer or the like of the wiring board 2.
  • the electrodes can be formed by screen printing a conductive paste containing a metal such as Ag or Cu.
  • Each via conductor can be formed by a well-known method after forming a via hole using a laser or the like.
  • Each mounting terminal electrode 13 can be formed of a columnar metal.
  • a plurality of first electronic components 3a and a plurality of second electronic components 3b are mounted on one main surface 2a of the wiring board 2 using a known surface mounting technique. Further, the plurality of third electronic components 9a and the plurality of fourth electronic components 9b are mounted on the other main surface 2b of the wiring board 2 by using a known surface mounting technique.
  • a first sealing resin layer 4 is formed on one main surface 2 a of the wiring board 2. Further, the other main surface 2b of the wiring board 2, each third electronic component 9a and each fourth electronic component 9b mounted on the other main surface 2b, each mounting terminal electrode 13, and the second metal film 15 are connected. A second sealing resin layer 10 is formed on the other main surface 2b of the wiring board 2 so as to cover it.
  • a coating method, a printing method, a compression mold method, a transfer mold method, or the like can be used for forming the first sealing resin layer 4.
  • the surface of the first sealing resin layer 4 is polished or ground. Further, in order to flatten the surface of the second sealing resin layer 10, the surface of the second sealing resin layer 10 is polished or ground. At this time, the surface of the second sealing resin layer 10 is polished or ground until the surface 13 a of each mounting terminal electrode 13 is exposed from the lower surface 10 a of the second sealing resin layer 10.
  • the first sealing resin layer 4 is irradiated to the first sealing resin layer 4 by irradiating a laser between the first electronic component 3a and the second electronic component 3b in a plan view.
  • the first trench 5 is formed between the first electronic component 3a and the second electronic component 3b in plan view.
  • the formation of the first trench 5 by this laser irradiation is performed until the first trench 5 reaches the surface opposite to the upper surface 4a of the first sealing resin layer 4 from the upper surface 4a of the first sealing resin layer 4.
  • the first metal film 8 is for preventing the laser beam from being directly irradiated on the one main surface 2a of the wiring board 2 and damaging the one main surface 2a of the wiring board 2.
  • the second sealing resin layer 10 is irradiated with a laser between the third electronic component 9a and the fourth electronic component 9b in plan view with respect to the second sealing resin layer 10.
  • the second trench 11 is formed between the third electronic component 9a and the fourth electronic component 9b in plan view.
  • the lower surface 10a of the second sealing resin layer 10 is changed from the lower surface 10a of the second sealing resin layer 10 in a portion where the second trench 11 does not include the overlapping portion 11a.
  • the opposite side is directed from the lower surface 10a of the second sealing resin layer 10 to the surface opposite to the lower surface 10a of the second sealing resin layer 10. Go to the position before reaching the side surface.
  • the second metal film 15 is for preventing the other main surface 2b of the wiring board 2 from being damaged by direct laser irradiation on the other main surface 2b of the wiring board 2.
  • the upper surface 4 a and the side surface of the first sealing resin layer 4, the side surface of the wiring substrate 2, and the side surface of the second sealing resin layer 10 are covered so as to fill the first trench 5.
  • 1 shield layer 6 is formed.
  • a sputtering method, a vapor deposition method, a paste coating method, or the like can be used for forming the first shield layer 6.
  • the second shield layer 12 is formed so as to cover the covering region of the lower surface 10 a of the second sealing resin layer 10 and the side surface of the first shield layer 6 and fill the second trench 11.
  • a sputtering method, a vapor deposition method, a paste coating method, or the like can be used.
  • Each opening 16 can be formed in the second shield layer 12 by applying a mask to a region excluding the covering region of the lower surface 10 a of the second sealing resin layer 10.
  • the first electronic component 3a and the second electronic component 3b are mounted on the one main surface 2a of the wiring board 2, and the third electronic component 9a and the other main surface 2b are mounted on the other main surface 2b.
  • a fourth electronic component 9b is mounted.
  • the first sealing resin layer 4 is formed with a first trench 5 between the first electronic component 3 a and the second electronic component 3 b in a plan view. In plan view, a second trench 11 is formed between the third electronic component 9a and the fourth electronic component 9b.
  • the first shield layer covers the upper surface 4 a and the side surface of the first sealing resin layer 4, the side surface of the wiring substrate 2, and the side surface of the second sealing resin layer 10 and fills the first trench 5. 6 is formed.
  • the lower surface 10 a of the second sealing resin layer 10 is covered so as to isolate the surface 13 a of the mounting terminal electrode 13, the side surface of the first shield layer 6 is covered, and the second trench 11 is filled.
  • a second shield layer 12 is formed.
  • the interference of unnecessary electromagnetic waves between the first electronic component 3a and the second electronic component 3b is reduced, and the interference of unnecessary electromagnetic waves between the third electronic component 9a and the fourth electronic component 9b is reduced. Reduction can be achieved. Further, it is possible to further increase the integration of components mounted on the wiring board 2.
  • a plurality of components that generate large unnecessary electromagnetic waves can be separately disposed on the one main surface 2a side and the other main surface 2b side, and further, the first shield portion disposed in the first trench 5
  • 6a it can be arranged separately on one main surface 2a
  • second shield part 12a arranged in the second trench 11 it can also be arranged separately on the other main surface 2b. become. Thereby, the layout design freedom can be improved.
  • the second trench 11 is formed so as not to penetrate the second sealing resin layer 10. For this reason, when the first trench 5 and the second trench 11 are formed by, for example, laser processing, the other main surface of the wiring board 2 in a portion where the first trench 5 and the second trench 11 overlap in a plan view. It is possible to prevent the 2b portion from being damaged. Thereby, a wiring board crack can be suppressed.
  • the thickness of the first shield layer 6 on the side surface of the module 1 tends to be thinner than the thickness on the upper surface
  • the thickness of the second shield layer 12 on the side surface of the module 1 tends to be thinner than the thickness on the lower surface. is there.
  • the module 1 since the side surface of the module 1 is covered with the two layers of the first shield layer 6 and the second shield layer 12, the thickness of the shield layer on the side surface of the module 1 (the first shield layer 6). And the total thickness of the second shield layer 12) can be increased. For this reason, the module 1 can effectively reduce electromagnetic waves that enter the inside of the module 1 from the side surface of the module 1 and electromagnetic waves that leak from the side surface of the module 1 to the outside of the module 1.
  • the ratio of the thickness of the upper surface and the side surface of the shield layer of the module 1 is approximately 4: 1.
  • the ratio of the thickness of the upper surface and the side surface of the shield layer of the module 1 is approximately 2: 1.
  • the shield film having a sufficient thickness can be provided also on the side surface of the module 1, the shielding effect on the side surface can be improved.
  • the side part of the module 1 of the first shield layer 6 and the side part of the module 1 of the second shield layer 12 correspond to the “fourth shield part” of the present invention.
  • FIG. 8A is a plan view of the module 1A according to the second embodiment before resin sealing
  • FIG. 8B is a bottom view of the module 1A before resin sealing.
  • the first trench 5A in FIG. 8A does not actually exist in the plan view of the module 1A before resin sealing
  • the first trench 5A, the first electronic component 3a, and the second electronic component are not present. It is shown for convenience in order to clarify the positional relationship with 3b.
  • 8B does not actually exist in the bottom view before the resin sealing of the module 1A, the second trench 11A, the third electronic component 9a, and the fourth electronic component are not present.
  • FIG. 9 is a diagram showing a positional relationship between trenches (first trench 5A, second trench 11A) formed above and below the wiring substrate of module 1A.
  • FIG. 10 is a cross-sectional view of the module 1A.
  • the module 1A according to the second embodiment differs from the module 1 according to the first embodiment described with reference to FIGS. 1 to 7 in the following points.
  • the first trench 5 on the upper side of the wiring board 2 and the second trench 11 on the lower side of the wiring board 2 have portions that overlap each other.
  • the first trench 5A on the upper side of the wiring board 2 and the second trench 11A on the lower side of the wiring board 2 overlap each other. There is no part. Since other configurations are the same as those of the module 1 according to the first embodiment, the description thereof is omitted by giving the same reference numerals.
  • the first trench 5A is first sealed so as to be positioned between the first electronic component 3a and the second electronic component 3b in plan view. It is formed on the resin layer 4.
  • the second trench 11 ⁇ / b> A is formed between the third electronic component 9 a and the fourth electronic component 9 b in plan view.
  • the first trench 5A and the second trench 11A have no overlapping portion in plan view.
  • the first trench 5 ⁇ / b> A is provided on the opposite surface from the upper surface 4 a of the first sealing resin layer 4 toward the surface opposite to the upper surface 4 a of the first sealing resin layer 4. It is formed until it reaches. That is, the first trench 5 ⁇ / b> A penetrates the first sealing resin layer 4.
  • the second trench 11 ⁇ / b> A is formed on the opposite surface from the lower surface 10 a of the second sealing resin layer 10 toward the surface opposite to the lower surface 10 a of the second sealing resin layer 10. It is formed until it reaches. That is, the second trench 11 ⁇ / b> A penetrates the second sealing resin layer 10.
  • the first trench 5A and the second trench 11A are formed by, for example, laser processing
  • at least the wiring substrate in the portion where the first trench 5A is formed in plan view. 2 can be prevented from being damaged on the other main surface 2b side.
  • the first trench 5 penetrates the first sealing resin layer 4 and the second trench
  • the trench 11 is formed so as not to penetrate the second sealing resin layer 10, but is not limited to this.
  • the second trench 11 is the second trench 11 so that the first trench 5 does not penetrate the first sealing resin layer 4. It may be formed so as to penetrate the sealing resin layer 10.
  • the second trench 11 is the second trench 11 so that the first trench 5 does not penetrate the first sealing resin layer 4. It may be formed so as not to penetrate the sealing resin layer 10.
  • the first trench 5 ⁇ / b> A penetrates the first sealing resin layer 4, and the second trench 11 ⁇ / b> A penetrates the second sealing resin layer 10.
  • the first trench 5 ⁇ / b> A may be formed so as not to penetrate the first sealing resin layer 4, and the second trench 11 ⁇ / b> A may be formed so as to penetrate the second sealing resin layer 10.
  • the first trench 5A may be formed so as to penetrate the first sealing resin layer 4, and the second trench 11A may be formed so as not to penetrate the second sealing resin layer 10.
  • the first trench 5A may be formed so as not to penetrate the first sealing resin layer 4, and the second trench 11A may be formed so as not to penetrate the second sealing resin layer 10.
  • the second metal film 15 is also provided in a portion where the first trench 5 and the second trench 11 overlap in a plan view, but the present invention is not limited to this.
  • the second metal film 15 may not be provided in a portion where the first trench 5 and the second trench 11 overlap in plan view.
  • the present invention can be applied to a module in which a trench is formed in a sealing resin layer for sealing a component mounted on a wiring board.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

配線基板に実装された複数の部品間の干渉の低減および更なる部品の高集積化を図ることができるモジュールを提供する。　配線基板２の一方主面２ａに実装された第１の電子部品３ａ、第２の電子部品３ｂを封止する第１の封止樹脂層４には第１のトレンチ５が形成され、他方主面２ｂに実装された第３の電子部品９ａ、第４の電子部品９ｂを封止する第２の封止樹脂層１０には第２のトレンチ１１が形成され、第１のトレンチ５は平面視において第１の電子部品３ａと第２の電子部品３ｂとの間であって、第１の封止樹脂層４の上面４ａから第１の封止樹脂層４の一方主面２ａと対向する面に向かって形成され、第２のトレンチ１１は平面視において第３の電子部品９ａと第４の電子部品９ｂとの間であって、第２の封止樹脂層１０の下面１０ａから第２の封止樹脂層１０の他方主面２ｂと対向する面に向かって形成されている。

Description

モジュール
　本発明は、配線基板に実装された部品を封止する封止樹脂層にトレンチが形成されたモジュールに関する。
　配線基板の実装面に半導体素子等の電子部品が複数実装されたモジュールでは、電子部品の高集積化が望まれている。一方で、電子部品の集積化が進むと、各電子部品間において電磁波の不要な干渉が発生してしまうことが懸念される。そこで、この種のモジュールでは、電子部品間における電磁波の干渉を抑制することを目的として、配線基板の実装面に実装された複数の電子部品を封止樹脂層で被覆し、封止樹脂層に対して一部の電子部品と別の電子部品との間にトレンチが形成されたものが提案されている。このようなモジュールとして、例えば、図１１に示す特許文献１に記載の回路モジュール１００がある。
　回路モジュール１００は、回路基板１０１と、回路基板１０１の一方主面１０１ａ上に搭載された実装部品１０２ａ，１０２ｂと、実装部品１０２ａと実装部品１０２ｂとの間にトレンチ１０４が形成され、実装部品１０２ａ，１０２ｂを封止する封止体１０３と、シールド１０５とを具備する。シールド１０５は、封止体１０３の上面および側面を覆う外部シールド部１０５ａとトレンチ１０４内部に形成された内部シールド部１０５ｂとを有する。
特開２０１５－５７８０２号公報（段落００２２～００４２、図４参照）
　しかしながら、上記した回路モジュール１００は、実装部品１０２ａと実装部品１０２ｂとの間の不要な電磁波による干渉を低減することはできているが、実装部品の高集積化に十分対応できない。
　本発明は、上記した課題に鑑みてなされたものであり、配線基板に実装された複数の部品間の不要な電磁波による干渉の低減を図ることができるとともに、配線基板に実装する部品の更なる高集積化を図ることができるモジュールを提供することを目的とする。
　上記した目的を達成するために、本発明のモジュールは、一方主面と他方主面とを有する配線基板と、前記一方主面に実装された第１の部品および第２の部品と、前記一方主面と前記第１の部品および前記第２の部品とを封止する第１の封止樹脂層と、前記他方主面に実装された第３の部品および第４の部品と、前記他方主面と前記第３の部品および前記第４の部品とを封止する第２の封止樹脂層とを備えるモジュールであって、前記第１の封止樹脂層には、前記一方主面に垂直な方向から見た平面視において前記第１の部品と前記第２の部品との間に、第１のトレンチが形成され、前記第２の封止樹脂層には、前記平面視において前記第３の部品と前記第４の部品との間に、第２のトレンチが形成されており、前記第１のトレンチに配置された第１のシールド部と、前記第２のトレンチに配置された第２のシールド部とをさらに備えることを特徴としている。
　この構成によれば、第１の部品と第２の部品との間の不要な電磁波による干渉の低減および第３の部品と第４の部品との間の不要な電磁波による干渉の低減を図ることができるとともに、配線基板に実装する部品の更なる高集積化を図ることができる。これにより、レイアウトの設計自由度の向上が図られる。
　また、平面視において前記第１のトレンチと前記第２のトレンチとは互いに重なり合う部分があるように形成されており、前記第１のトレンチおよび前記第２のトレンチの少なくとも一方は、前記互いに重なり合う部分において、前記第１のトレンチが前記第１の封止樹脂層を貫通しないように、または、前記第２のトレンチが前記第２の封止樹脂層を貫通しないように、形成されているようにしてもよい。この構成によれば、第１のトレンチおよび第２のトレンチを例えばレーザ加工により形成する際に、平面視で第１のトレンチと第２のトレンチとが重なり合う部分において配線基板の一方主面側の部分と他方主面側の部分の少なくとも一方が損傷することを防ぐことができる。これにより、配線基板割れを抑制することができる。
　また、前記他方主面に形成された実装端子電極であって、前記第２の封止樹脂層から露出している前記実装端子電極と、前記実装端子電極の露出している面を隔離するように、前記第２の封止樹脂層を被覆する第３のシールド部とをさらに備えるようにしてもよい。この構成によれば、実装端子電極を第３のシールド部に電気的に接続しないようにしつつ、第３のシールド部により外部からモジュール内への不要な電磁波の侵入およびモジュール内から外部への不要な電磁波の漏洩を防止することができる。
　また、平面視において、前記第１のトレンチと前記第２のトレンチとは互いに重なり合わないように形成されているようにしてもよい。この構成によれば、第１のトレンチおよび第２のトレンチを例えばレーザ加工により形成する際に、平面視で第１のトレンチが形成される部分において少なくとも配線基板の他方主面側の部分が損傷することを防ぐことができ、平面視で第２のトレンチが形成される部分において配線基板の一方主面側の部分が損傷することを防ぐことができる。これにより、配線基板割れを抑制することができる。
　また、前記第１の封止樹脂層、前記第２の封止樹脂層及び前記配線基板それぞれの側面に積層された第４のシールド部をさらに備えるようにしてもよい。この構成によれば、第４のシールド部により外部からモジュール内への不要な電磁波の侵入およびモジュール内から外部への不要な電磁波の漏洩を防止することができる。
　本発明によれば、配線基板の両面に実装された、複数の部品間における不要な電磁波による干渉の低減を図ることができるとともに、配線基板に実装する部品の更なる高集積化を図ることができる。これにより、レイアウトの設計自由度の向上が図られる。
本発明の第１実施形態に係るモジュールの斜視図であって、（ａ）はモジュールを上斜め方向から見た斜視図であり、（ｂ）はモジュールを下斜め方向から見た斜視図である。 図１のモジュールの樹脂封止前の上斜め方向から見た斜視図である。 （ａ）は図１のモジュールの樹脂封止前の平面図であり、（ｂ）は図１のモジュールのトレンチ形成後の平面図である。 （ａ）は図１のモジュールの樹脂封止前の底面図であり、（ｂ）は図１のモジュールのトレンチ形成後の底面図である。 図１のモジュールの配線基板の上下に形成されたトレンチの位置関係を示す図である。 図１のモジュールの一の断面図である。 図１のモジュールの他の断面図である。 本発明の第２実施形態に係るモジュールを示す図であって、（ａ）は樹脂封止前の平面図であり、（ｂ）は樹脂封止前の底面図である。 第２の実施形態に係るモジュールの配線基板の上下に形成されたトレンチの位置関係を示す図である。 第２の実施形態に係るモジュールの断面図である。 従来のモジュールの断面図である。
　＜第１実施形態＞
　本発明の第１実施形態に係るモジュール１について、図１ないし図７を参照して説明する。なお、図１はモジュール１の斜視図であり、（ａ）はモジュール１を上斜め方向から見た斜視図であり、（ｂ）はモジュール１を下斜め方向から見た斜視図である。図２は図１のモジュール１の樹脂封止前の上斜め方向から見た斜視図である。図３（ａ）は図１のモジュール１の樹脂封止前の平面図であり、図３（ｂ）は図１のモジュール１のトレンチ形成後の平面図である。なお、図３（ａ）の第１のトレンチ５はモジュール１の樹脂封止前の平面図では実際には存在しないが、平面視で第１のトレンチ５と第１の電子部品３ａおよび第２の電子部品３ｂとの位置関係を明確にするために便宜上図示したものである。図４（ａ）は図１のモジュール１の樹脂封止前の底面図であり、図４（ｂ）は図１のモジュール１のトレンチ形成後の底面図である。なお、図４（ａ）の第２のトレンチ１１はモジュール１の樹脂封止前の底面図では実際には存在しないが、平面視で第２のトレンチ１１と第３の電子部品９ａおよび第４の電子部品９ｂとの位置関係を明確にするために便宜上図示したものである。図５は図１のモジュール１の配線基板の上下に形成されたトレンチ（第１のトレンチ５、第２のトレンチ１１）の平面視での位置関係を示す図である。図６は図１のモジュール１の一の断面図であって、配線基板の上下に形成されたトレンチが平面視で重なり合う部分を含む箇所の断面図である。図７は図１のモジュール１の他の断面図であって、配線基板の上下に形成されたトレンチが平面視で重なり合う部分を含まない箇所の断面図である。なお、発明を実施するための形態での「平面視」は、配線基板２の一方主面２ａに垂直な方向から見た平面視を意味する。
　第１実施形態に係るモジュール１は、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載されるものである。モジュール１は、一方主面２ａおよび他方主面２ｂを有する配線基板２（図２、図３（ａ）、図４（ａ）、図６、図７参照）と、配線基板２の一方主面２ａに実装された複数の第１の電子部品３ａおよび複数の第２の電子部品３ｂ（図２、図３（ａ）、図７参照）と、第１のトレンチ５が形成され、各電子部品３ａ，３ｂなどを封止する第１の封止樹脂層４（図３（ｂ）、図６、図７参照）とを備える。また、モジュール１は、配線基板２の他方主面２ｂに実装された複数の第３の電子部品９ａおよび複数の第４の電子部品９ｂ（図４（ａ）、図７参照）と、第２のトレンチ１１が形成され、各電子部品９ａ，９ｂなどを封止する第２の封止樹脂層１０（図４（ｂ）、図６、図７参照）とを備える。また、モジュール１は、第１の封止樹脂層４の表面の一部、配線基板２の側面および第２の封止樹脂層１０の側面を被覆する第１のシールド層６（図１（ａ）、図６、図７参照）と、第２の封止樹脂層１０の表面の一部および第１のシールド層６の側面を被覆する第２のシールド層１２（図１（ａ），（ｂ）、図６、図７参照）とを備える。
　配線基板２は、例えば、低温同時焼成セラミックスやガラスエポキシ樹脂などで形成され、一方主面２ａには、図７に示すように、各第１の電子部品３ａが実装される複数の第１のランド電極７ａおよび各第２の電子部品３ｂが実装される複数の第２のランド電極７ｂが形成されている。また、他方主面２ｂには、図７に示すように、各第３の電子部品９ａが実装される複数の第３のランド電極１４ａ、各第４の電子部品９ｂが実装される複数の第４のランド電極１４ｂが形成されているとともに、図２、図４（ａ）、図７に示すように、外部機器と信号を送受信するための複数の実装端子電極１３が配置されている。また、図６、図７に示すように、配線基板２の一方主面２ａには第１の金属膜８が配置されているとともに、他方主面２ｂには第２の金属膜１５が配置されている。ただし、第１の金属膜８は第１の封止樹脂層４に形成される第１のトレンチ５に対応する位置に配置され、第２の金属膜１５は第２の封止樹脂層１０に形成される第２のトレンチ１１に対応する位置に配置される。なお、配線基板２の内層等には、複数のグランド電極（不図示）、複数種類の配線電極（不図示）、および複数のビア導体（不図示）が形成されている。ここで、各グランド電極は、例えば、配線基板２の側面から露出するように形成されており、第１のシールド層６と電気的に接続されている。
　また、各第１のランド電極７ａ、各第２のランド電極７ｂ、各第３のランド電極１４ａ、各第４のランド電極１４ｂ、各グランド電極、および各配線電極は、それぞれ、ＣｕやＡｌ等の配線電極として一般的に採用される金属で形成されている。また、各ビア導体は、ＡｇやＣｕ等の金属で形成されている。なお、各第１のランド電極７ａ、各第２のランド電極７ｂ、各第３のランド電極１４ａ、各第４のランド電極１４ｂ、各実装端子電極１３には、Ｎｉ／Ａｕめっきがそれぞれ施されていてもよい。また、第１の金属膜８、第２の金属膜１５は、それぞれ、ＡｇやＣｕ等の金属で形成されている。また、各実装端子電極１３はＡｇやＣｕ等の金属で形成されている。
　各第１の電子部品３ａ、各第２の電子部品３ｂ、各第３の電子部品９ａ、各電子部品９ｂとしては、それぞれ、ＳｉやＧａＡｓ等の半導体で形成された半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品などが挙げられる。
　第１の封止樹脂層４は、図６、図７に示すように、配線基板２の一方主面２ａに配置された第１の金属膜８の一部を除いて、配線基板２の一方主面２ａと各第１の電子部品３ａと各第２の電子部品３ｂとを被覆するように設けられている。この第１の封止樹脂層４には、図３（ｂ）、図６、図７に示すように、第１のトレンチ５が形成されている。すなわち、第１の封止樹脂層４の上面側から、配線基板２の一方主面２ａに向かって、第１のトレンチ５が設けられている。また、第１の封止樹脂層４は、エポキシ樹脂等の、封止樹脂として一般的に採用される樹脂で形成することができる。なお、第１のトレンチ５の形成位置等の詳細については後述する。
　第１のシールド層６は、図６、図７に示すように、第１の封止樹脂層４の上面４ａ（第１の封止樹脂層４の一方主面２ａと対向する面と反対側の面）および側面、配線基板２の側面、並びに、第２の封止樹脂層１０の側面を被覆し、第１のトレンチ５を埋めるように設けられている。第１のシールド層６は、モジュール１の各第１の電子部品３ａ、各第２の電子部品３ｂおよび各配線電極等から放射される不要な電磁波の外部への漏洩を低減したり、外部機器から放射される不要な電磁波のモジュール１の各第１の電子部品３ａ、各第２の電子部品３ｂおよび各配線電極等への到来を低減したりするためのものである。また、第１のシールド層６は、例えば、Ｃｕ、Ａｇ、Ａｌなどの導電性の材料により形成することができる。なお、第１のシールド層６の第１のトレンチ５を埋める部分６ａが本発明の「第１のシールド部」に相当する。
　第２の封止樹脂層１０は、図６、図７に示すように、配線基板２の他方主面２ｂに配置された第２の金属膜１５の一部および配線基板２の他方主面２ｂと対向する各実装端子電極１３の面と反対側の面１３ａを除いて、配線基板２の他方主面２ｂと各第３の電子部品９ａと各第４の電子部品９ｂと各実装端子電極１３とを被覆するように設けられている。この第２の封止樹脂層１０には、図４（ｂ）、図６、図７に示すように、第２のトレンチ１１が形成されている。すなわち、第２の封止樹脂層１０の下面側から、配線基板２の他方主面２ｂに向かって、第２のトレンチ１１が設けられている。また、第２の封止樹脂層１０は、エポキシ樹脂等の、封止樹脂として一般的に採用される樹脂で形成することができる。各実装端子電極１３の面１３ａは、図１（ｂ）、図７に示すように、第２の封止樹脂層１０から露出している。なお、第２のトレンチ１１の形成位置等の詳細については後述する。
　第２のシールド層１２は、図６、図７に示すように、第２の封止樹脂層１０の下面１０ａ（第２の封止樹脂層１０の他方主面２ｂと対向する面と反対側の面）の一部領域および第１のシールド層６の側面を被覆し、第２のトレンチ１１を埋めるように設けられている。第２のシールド層１２は、モジュール１の各第３の電子部品９ａ、各第４の電子部品９ｂおよび各配線電極等から放射される不要な電磁波の外部への漏洩を低減したり、外部機器から放射される電磁波のモジュール１の各第３の電子部品９ａ、各第４の電子部品９ｂおよび各配線電極等への到来を低減したりするためのものである。また、第２のシールド層１２は、例えば、Ｃｕ、Ａｇ、Ａｌなどの導電性の材料により形成することができる。なお、第２のシールド層１２の第２のトレンチ１１を埋める部分１２ａが本発明の「第２のシールド部」に相当する。
　ここで、第２のシールド層１２が被覆する第２の封止樹脂層１０の下面１０ａの一部領域について記載する。第２のシールド層１２は、図１（ｂ）、図７に示すように、第２の封止樹脂層１０の下面１０ａのうちの各実装端子電極１３の面１３ａが存在する領域と当該面１３ａが存在する領域の周辺領域とを含まない被覆領域（第２の封止樹脂層１０の下面１０ａの一部領域に相当）を被覆する。言い換えると、第２のシールド層１２には、平面視において、各実装端子電極１３の面１３ａと重なり合う領域がなく、かつ、各実装端子電極１３の面１３ａの周囲と重なる周囲がないように各開口１６が形成され、第２のシールド層１２と実装端子電極１３の面１３ａとの間には、第２の封止樹脂層１０の下面１０ａが露出している。つまり、第２のシールド層１２は各実装端子電極１３を隔離するように第２の封止樹脂層１０の下面１０ａを被覆している。このように、各実装端子電極１３と第２のシールド層１２とは電気的に絶縁されている。なお、第２のシールド層１２の第２の封止樹脂層１０の下面１０ａの一部領域を被覆する部分１２ｂが本発明の「第３のシールド部」に相当する。
　続いて、第１のトレンチ５と第２のトレンチ１１の形成位置等の詳細について説明する。
　第１のトレンチ５は、図３（ａ），（ｂ）に示すように、平面視において、第１の電子部品３ａと第２の電子部品３ｂとの間に位置するように第１の封止樹脂層４に形成されている。第２のトレンチ１１は、図４（ａ），（ｂ）に示すように、平面視において、第３の電子部品９ａと第４の電子部品９ｂとの間に位置するように第２の封止樹脂層１０に形成されている。第１のトレンチ５および第２のトレンチ１１は、図５、図６に示すように、互いに、平面視において重なり合う部分がある。なお、重なり合う部分に対応する第１のトレンチ５の部分を重合部５ａと記載し、重なり合う部分に対応する第２のトレンチ１１の部分を重合部１１ａと記載する。
　第１のトレンチ５は、図６、図７に示すように、第１の封止樹脂層４の上面４ａから第１の封止樹脂層４の上面４ａと反対側の面に向かって当該反対側の面に達するまで形成されている。つまり、第１のトレンチ５は第１の封止樹脂層４を貫通している。なお、第１のトレンチ５は、図６に示すように、重合部５ａにおいても、第１の封止樹脂層４を貫通している。
　第２のトレンチ１１は、重合部１１ａを含む部分において、図６に示すように、第２の封止樹脂層１０の下面１０ａから第２の封止樹脂層１０の下面１０ａと反対側の面に向かって当該反対側の面に達しないように形成され、重合部１１ａを含まない部分では、図６、図７に示すように、当該反対側の面に達するまで形成されている。つまり、第２のトレンチ１１は重合部１１ａを含む部分では第２の封止樹脂層１０を貫通しておらず、重合部１１ａを含まない部分では第２の封止樹脂層１０を貫通している。
　（モジュールの製造方法）
　次に、モジュール１の製造方法について説明する。
　まず、配線基板２を用意する。この配線基板２の一方主面２ａには、複数の第１のランド電極７ａおよび第２のランド電極７ｂが形成されているとともに、第１の金属膜８が配置されている。また、この配線基板２の他方主面２ｂには、複数の第３のランド電極１４ａおよび複数の第４のランド電極１４ｂが形成されているとともに、複数の実装端子電極１３が配置され、さらに、第２の金属膜１５が配置されている。さらに、この配線基板２の内層等には、複数のグランド電極、複数種類の配線電極、および複数のビア導体等が形成されている。各第１のランド電極７ａ、第２のランド電極７ｂ、第３のランド電極１４ａ、第４のランド電極１４ｂ、第１の金属膜８、第２の金属膜１５、各グランド電極、および各配線電極については、Ａｇ、Ｃｕ等の金属を含有する導電性ペーストをスクリーン印刷するなどしてそれぞれ形成することができる。また、各ビア導体については、レーザ等を用いてビアホールを形成した後、周知の方法により形成することができる。また、各実装端子電極１３は柱状の金属により形成することができる。
　次に、配線基板２の一方主面２ａに、周知の表面実装技術を用いて複数の第１の電子部品３ａおよび複数の第２の電子部品３ｂを実装する。また、配線基板２の他方主面２ｂに、周知の表面実装技術を用いて複数の第３の電子部品９ａおよび複数の第４の電子部品９ｂを実装する。
　次に、配線基板２の一方主面２ａとこの一方主面２ａに実装された各第１の電子部品３ａおよび各第２の電子部品３ｂと第１の金属膜８とを被覆するように、配線基板２の一方主面２ａに第１の封止樹脂層４を形成する。また、配線基板２の他方主面２ｂとこの他方主面２ｂに実装された各第３の電子部品９ａおよび各第４の電子部品９ｂと各実装端子電極１３と第２の金属膜１５とを被覆するように、配線基板２の他方主面２ｂに第２の封止樹脂層１０を形成する。第１の封止樹脂層４の形成に、例えば、塗布方式、印刷方式、コンプレッションモールド方式、トランスファモールド方式等を用いることができる。さらに、第１の封止樹脂層４の表面を平坦化するために、第１の封止樹脂層４の表面を研磨または研削する。また、第２の封止樹脂層１０の表面を平坦化するために、第２の封止樹脂層１０の表面を研磨または研削する。この際、各実装端子電極１３の面１３ａが第２の封止樹脂層１０の下面１０ａから露出するまで第２の封止樹脂層１０の表面を研磨または研削する。
　次に、第１の封止樹脂層４に対して平面視において第１の電子部品３ａと第２の電子部品３ｂとの間にレーザを照射することによって、第１の封止樹脂層４に対して平面視において第１の電子部品３ａと第２の電子部品３ｂとの間に第１のトレンチ５を形成する。このレーザ照射による第１のトレンチ５の形成を、第１のトレンチ５が第１の封止樹脂層４の上面４ａから第１の封止樹脂層４の上面４ａと反対側の面に達するまで行う。なお、第１の金属膜８は、レーザが配線基板２の一方主面２ａに直接照射されて配線基板２の一方主面２ａが損傷するのを防止するためのものである。また、第２の封止樹脂層１０に対して平面視において第３の電子部品９ａと第４の電子部品９ｂとの間にレーザを照射することによって、第２の封止樹脂層１０に対して平面視において第３の電子部品９ａと第４の電子部品９ｂとの間に第２のトレンチ１１を形成する。このレーザ照射による第２のトレンチ１１の形成を、第２のトレンチ１１が重合部１１ａを含まない部分では第２の封止樹脂層１０の下面１０ａから第２の封止樹脂層１０の下面１０ａと反対側の面に達するまで行い、重合部１１ａを含む部分では第２の封止樹脂層１０の下面１０ａから第２の封止樹脂層１０の下面１０ａと反対側の面に向かって当該反対側の面に達する前の位置まで行う。なお、第２の金属膜１５は、レーザが配線基板２の他方主面２ｂに直接照射されて配線基板２の他方主面２ｂが損傷するのを防止するためのものである。
　次に、第１の封止樹脂層４の上面４ａおよび側面、配線基板２の側面、並びに、第２の封止樹脂層１０の側面を被覆し、第１のトレンチ５を埋めるように、第１のシールド層６を形成する。第１のシールド層６の形成に、例えば、スパッタ方式、蒸着方式、ペースト塗布方式等を用いることができる。また、第２の封止樹脂層１０の下面１０ａの被覆領域および第１のシールド層６の側面を被覆し、第２のトレンチ１１を埋めるように、第２のシールド層１２を形成する。第２のシールド層１２の形成に、例えば、スパッタ方式、蒸着方式、ペースト塗布方式等を用いることができる。なお、第２の封止樹脂層１０の下面１０ａの被覆領域を除く領域にマスクをかけることにより、第２のシールド層１２に各開口１６を形成することができる。
　したがって、上述した第１実施形態によれば、配線基板２の一方主面２ａに第１の電子部品３ａおよび第２の電子部品３ｂが実装され、他方主面２ｂに第３の電子部品９ａおよび第４の電子部品９ｂが実装される。また、第１の封止樹脂層４には平面視で第１の電子部品３ａと第２の電子部品３ｂとの間に第１のトレンチ５が形成され、第２の封止樹脂層１０には平面視で第３の電子部品９ａと第４の電子部品９ｂとの間に第２のトレンチ１１が形成される。また、第１の封止樹脂層４の上面４ａおよび側面、配線基板２の側面並びに第２の封止樹脂層１０の側面を被覆するとともに第１のトレンチ５を埋めるように第１のシールド層６が形成されている。また、第２の封止樹脂層１０の下面１０ａを実装端子電極１３の面１３ａを隔離するように被覆し、第１のシールド層６の側面を被覆するとともに第２のトレンチ１１を埋めるように第２のシールド層１２が形成される。これにより、第１の電子部品３ａ、第２の電子部品３ｂ、第３の電子部品９ａ、第４の電子部品９ｂ、配線電極等が発生する不要な電磁波がモジュール１の上面、側面、下面からモジュール１外へ漏洩することを防止することができるとともに、外部の機器が発生する不要な電磁波がモジュール１の上面、側面、下面からモジュール１内に進入することを防止することができる。また、第１の電子部品３ａと第２の電子部品３ｂとの間の不要な電磁波による干渉の低減および第３の電子部品９ａと第４の電子部品９ｂとの間の不要な電磁波による干渉の低減を図ることができる。また、配線基板２に実装する部品の更なる高集積化を図ることができる。
　また、大きな不要な電磁波を発生させる複数の部品を、一方主面２ａ側と他方主面２ｂ側に分けて配置することができるとともに、さらに第１のトレンチ５に配置される第１のシールド部６ａを利用することにより一方主面２ａにおいても分けて配置し、第２のトレンチ１１に配置される第２のシールド部１２ａを利用することにより他方主面２ｂにおいても分けて配置することが可能になる。これにより、レイアウトの設計自由度の向上が図られる。
　また、平面視で第１のトレンチ５と第２のトレンチ１１とが重なり合う部分では、第２のトレンチ１１は第２の封止樹脂層１０を貫通しないように形成される。このため、第１のトレンチ５および第２のトレンチ１１を例えばレーザ加工により形成する際に、平面視で第１のトレンチ５と第２のトレンチ１１とが重なり合う部分において配線基板２の他方主面２ｂ部分が損傷することを防ぐことができる。これにより、配線基板割れを抑制することができる。
　また、通常、第１のシールド層６のモジュール１の側面における厚みは上面における厚みより薄くなる傾向があり、第２のシールド層１２のモジュール１の側面における厚みは下面における厚みより薄くなる傾向がある。しかしながら、モジュール１では、モジュール１の側面は、第１のシールド層６および第２のシールド層１２の２層で被覆されるため、モジュール１の側面のシールド層の厚み（第１のシールド層６と第２のシールド層１２とを合わせた厚み）を大きくすることができる。このため、モジュール１は、モジュール１の側面からモジュール１内部に侵入する電磁波およびモジュール１の側面からモジュール１外部へ漏洩する電磁波を効果的に低減することができる。さらに記載すると、モジュール１の下面側にシールド層（第２のシールド層１２）が設けられない場合、モジュール１のシールド層の上面の厚みと側面の厚みの比はほぼ４：１となるが、モジュール１に２つシールド層（第１のシールド層６、第２のシールド層１２）を設けることにより、モジュール１のシールド層の上面の厚みと側面の厚みの比はほぼ２：１となる。このように、モジュール１の側面にも十分な厚さのシールド膜を設けることができるため、側面のシールド効果も改善することができる。なお、第１のシールド層６のモジュール１の側面部分および第２のシールド層１２のモジュール１の側面部分が本発明の「第４のシールド部」に相当する。
　＜第２実施形態＞
　本発明の第２実施形態に係るモジュールについて、図８ないし図１０を参照して説明する。なお、図８（ａ）は第２実施形態に係るモジュール１Ａの樹脂封止前の平面図であり、図８（ｂ）はモジュール１Ａの樹脂封止前の底面図である。なお、図８（ａ）の第１のトレンチ５Ａはモジュール１Ａの樹脂封止前の平面図では実際には存在しないが、第１のトレンチ５Ａと第１の電子部品３ａおよび第２の電子部品３ｂとの位置関係を明確にするために便宜上図示したものである。また、図８（ｂ）の第２のトレンチ１１Ａはモジュール１Ａの樹脂封止前の底面図では実際には存在しないが、第２のトレンチ１１Ａと第３の電子部品９ａおよび第４の電子部品９ｂとの位置関係を明確にするために便宜上図示したものである。図９はモジュール１Ａの配線基板の上下に形成されたトレンチ（第１のトレンチ５Ａ、第２のトレンチ１１Ａ）の位置関係を示す図である。図１０はモジュール１Ａの断面図である。
　第２実施形態に係るモジュール１Ａは、図１ないし図７を用いて説明した第１実施形態に係るモジュール１とは、次の点で異なる。第１実施形態に係るモジュール１では、図５に示すように、配線基板２の上側の第１のトレンチ５と配線基板２の下側の第２のトレンチ１１とは互いに重なり合う部分がある。これに対して、第２実施形態に係るモジュール１Ａでは、図９に示すように、配線基板２の上側の第１のトレンチ５Ａと配線基板２の下側の第２のトレンチ１１Ａとは互いに重なり合う部分がない。その他の構成は第１実施形態に係るモジュール１と同様であるため、同一符号を付すことによりその説明を省略する。
　第１のトレンチ５Ａは、図８（ａ）、図１０に示すように、平面視において、第１の電子部品３ａと第２の電子部品３ｂとの間に位置するように第１の封止樹脂層４に形成されている。第２のトレンチ１１Ａは、図８（ｂ）、図１０に示すように、平面視において、第３の電子部品９ａと第４の電子部品９ｂとの間に位置するように形成されている。第２の実施形態では、第１のトレンチ５Ａと第２のトレンチ１１Ａとは、図９に示すように、平面視において重なり合う部分がない。
　第１のトレンチ５Ａは、図１０に示すように、第１の封止樹脂層４の上面４ａから第１の封止樹脂層４の上面４ａと反対側の面に向かって当該反対側の面に達するまで形成されている。つまり、第１のトレンチ５Ａは第１の封止樹脂層４を貫通している。
　第２のトレンチ１１Ａは、図１０に示すように、第２の封止樹脂層１０の下面１０ａから第２の封止樹脂層１０の下面１０ａと反対側の面に向かって当該反対側の面に達するまで形成されている。つまり、第２のトレンチ１１Ａは第２の封止樹脂層１０を貫通している。
　したがって、上述した第２実施形態によれば、第１のトレンチ５Ａおよび第２のトレンチ１１Ａを例えばレーザ加工により形成する際に、平面視で第１のトレンチ５Ａが形成される部分において少なくとも配線基板２の他方主面２ｂ側の部分が損傷することを防ぐことができる。また、平面視で第２のトレンチ１１Ａが形成される部分において配線基板２の一方主面２ａ側の部分が損傷することを防ぐことができる。これにより、配線基板割れを抑制することができる。
　なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行うことができる。
　例えば、上記した第１実施形態では、平面視で第１のトレンチ５と第２のトレンチ１１が重なり合う部分では、第１のトレンチ５は第１の封止樹脂層４を貫通し、第２のトレンチ１１は第２の封止樹脂層１０を貫通しないように形成されているが、これに限定されるものではない。例えば、平面視で第１のトレンチ５と第２のトレンチ１１が重なり合う部分では、第１のトレンチ５は第１の封止樹脂層４を貫通しないように、第２のトレンチ１１は第２の封止樹脂層１０を貫通するように形成されていてもよい。また、平面視で第１のトレンチ５と第２のトレンチ１１が重なり合う部分では、第１のトレンチ５は第１の封止樹脂層４を貫通しないように、第２のトレンチ１１は第２の封止樹脂層１０を貫通しないように形成されていてもよい。
　また、上記した第２実施形態では、第１のトレンチ５Ａは第１の封止樹脂層４を貫通し、第２のトレンチ１１Ａは第２の封止樹脂層１０を貫通するように形成されているが、これに限定されるものではない。例えば、第１のトレンチ５Ａは第１の封止樹脂層４を貫通しないように形成し、第２のトレンチ１１Ａは第２の封止樹脂層１０を貫通するように形成してもよい。また、第１のトレンチ５Ａは第１の封止樹脂層４を貫通するように形成し、第２のトレンチ１１Ａは第２の封止樹脂層１０を貫通しないように形成してもよい。また、第１のトレンチ５Ａは第１の封止樹脂層４を貫通しないように形成し、第２のトレンチ１１Ａは第２の封止樹脂層１０を貫通しないように形成してもよい。
　また、上記した第１実施形態では第２の金属膜１５は平面視で第１のトレンチ５と第２のトレンチ１１が重なり合う部分にも設けられているが、これに限定されるものではなく、第２の金属膜１５は平面視で第１のトレンチ５と第２のトレンチ１１が重なり合う部分には設けないようにしてもよい。
　また、上記した各実施形態の内容や変形例の内容を組み合わせてもよい。
　本発明は配線基板に実装された部品を封止する封止樹脂層にトレンチが形成されたモジュールに適用することができる。
　１，１Ａ　モジュール
　２　配線基板
　３ａ　第１の電子部品
　３ｂ　第２の電子部品
　４　第１の封止樹脂層
　５　第１のトレンチ
　６　第１のシールド層
　６ａ　第１のシールド部
　９ａ　第３の電子部品
　９ｂ　第４の電子部品
　１０　第２の封止樹脂層
　１１　第２のトレンチ
　１２　第２のシールド層
　１２ａ　第２のシールド部
　１２ｂ　第３のシールド部
　１３　実装端子電極

Claims (5)

  1. 　一方主面と他方主面とを有する配線基板と、
    　前記一方主面に実装された第１の部品および第２の部品と、
    　前記一方主面と前記第１の部品および前記第２の部品とを封止する第１の封止樹脂層と、
    　前記他方主面に実装された第３の部品および第４の部品と、
    　前記他方主面と前記第３の部品および前記第４の部品とを封止する第２の封止樹脂層と
    　を備えるモジュールであって、
    　前記第１の封止樹脂層には、前記一方主面に垂直な方向から見た平面視において前記第１の部品と前記第２の部品との間に、第１のトレンチが形成され、
    　前記第２の封止樹脂層には、前記平面視において前記第３の部品と前記第４の部品との間に、第２のトレンチが形成されており、
    　前記第１のトレンチに配置された第１のシールド部と、
    　前記第２のトレンチに配置された第２のシールド部と
    　をさらに備えることを特徴とするモジュール。
  2. 　平面視において前記第１のトレンチと前記第２のトレンチとは互いに重なり合う部分があるように形成されており、
    　前記第１のトレンチおよび前記第２のトレンチの少なくとも一方は、前記互いに重なり合う部分において、前記第１のトレンチが前記第１の封止樹脂層を貫通しないように、または、前記第２のトレンチが前記第２の封止樹脂層を貫通しないように、形成されている
    　ことを特徴とする請求項１に記載のモジュール。
  3. 　前記他方主面に形成された実装端子電極であって、前記第２の封止樹脂層から露出している前記実装端子電極と、
    　前記実装端子電極の露出している面を隔離するように、前記第２の封止樹脂層を被覆する第３のシールド部と
    　をさらに備えることを特徴とする請求項１または請求項２に記載のモジュール。
  4. 　平面視において、前記第１のトレンチと前記第２のトレンチとは互いに重なり合わないように形成されている
    　ことを特徴とする請求項１に記載のモジュール。
  5. 　前記第１の封止樹脂層、前記第２の封止樹脂層及び前記配線基板それぞれの側面に積層された第４のシールド部をさらに備えることを特徴とする請求項１ないし４のいずれか１項に記載のモジュール。
PCT/JP2017/043916 2016-12-14 2017-12-07 モジュール WO2018110397A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018556614A JP6760397B2 (ja) 2016-12-14 2017-12-07 モジュール
KR1020197016496A KR102246040B1 (ko) 2016-12-14 2017-12-07 회로 모듈
CN201780077561.3A CN110073488B (zh) 2016-12-14 2017-12-07 模块
US16/427,843 US10849257B2 (en) 2016-12-14 2019-05-31 Module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016242334 2016-12-14
JP2016-242334 2016-12-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/427,843 Continuation US10849257B2 (en) 2016-12-14 2019-05-31 Module

Publications (1)

Publication Number Publication Date
WO2018110397A1 true WO2018110397A1 (ja) 2018-06-21

Family

ID=62558415

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/043916 WO2018110397A1 (ja) 2016-12-14 2017-12-07 モジュール

Country Status (5)

Country Link
US (1) US10849257B2 (ja)
JP (1) JP6760397B2 (ja)
KR (1) KR102246040B1 (ja)
CN (1) CN110073488B (ja)
WO (1) WO2018110397A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3611763A1 (en) * 2018-08-13 2020-02-19 MediaTek Inc. Semiconductor device with an em-integrated damper
WO2020067468A1 (ja) * 2018-09-28 2020-04-02 株式会社村田製作所 電子部品モジュールおよび電子部品モジュールの製造方法
WO2020262457A1 (ja) * 2019-06-27 2020-12-30 株式会社村田製作所 モジュールおよびその製造方法
WO2021002157A1 (ja) * 2019-07-03 2021-01-07 株式会社村田製作所 高周波モジュール及び通信装置
WO2021006141A1 (ja) * 2019-07-08 2021-01-14 株式会社村田製作所 モジュールおよびその製造方法
WO2021049521A1 (ja) * 2019-09-13 2021-03-18 株式会社村田製作所 モジュール
WO2022209730A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール
WO2022209755A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11246246B2 (en) * 2018-03-23 2022-02-08 Hitachi Astemo, Ltd. Electronic control device
US11089673B2 (en) * 2019-07-19 2021-08-10 Raytheon Company Wall for isolation enhancement
JP2021129194A (ja) * 2020-02-13 2021-09-02 株式会社村田製作所 高周波モジュール及び通信装置
US11776917B2 (en) * 2020-07-16 2023-10-03 Advanced Semiconductor Engineering Korea, Inc. Electronic package
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
CN111816629B (zh) * 2020-09-14 2020-12-15 甬矽电子(宁波)股份有限公司 电磁屏蔽封装结构和电磁屏蔽封装结构制作方法
US11729897B1 (en) * 2022-06-27 2023-08-15 Meta Platforms Technologies, Llc Electromagnetic shielding structure for an overmolded printed circuit board

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458596A (ja) * 1990-06-28 1992-02-25 Nippon Telegr & Teleph Corp <Ntt> 電磁シールド方法
US20140361428A1 (en) * 2013-06-05 2014-12-11 Soojeoung PARK Semiconductor packages
JP2015057803A (ja) * 2013-08-09 2015-03-26 太陽誘電株式会社 回路モジュールの製造方法
US20150131231A1 (en) * 2013-11-08 2015-05-14 Samsung Electro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof
US20160035678A1 (en) * 2014-07-30 2016-02-04 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037846A (en) * 1998-10-09 2000-03-14 Nortel Networks Corporation Surface mount EMI gasket filter
WO2005078796A1 (ja) * 2004-02-13 2005-08-25 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
CN101800215B (zh) * 2009-02-11 2012-07-04 日月光半导体制造股份有限公司 无线通讯模组封装构造
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
JP5837515B2 (ja) * 2011-01-27 2015-12-24 株式会社村田製作所 回路モジュール
JP5614566B2 (ja) * 2011-06-03 2014-10-29 株式会社村田製作所 多層基板の製造方法および多層基板
WO2013035715A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールの製造方法およびモジュール
JP2014107372A (ja) * 2012-11-27 2014-06-09 Taiyo Yuden Co Ltd 回路モジュール及びその製造方法
JP5756500B2 (ja) * 2013-08-07 2015-07-29 太陽誘電株式会社 回路モジュール
JP5576542B1 (ja) 2013-08-09 2014-08-20 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
TWI603456B (zh) * 2016-09-30 2017-10-21 矽品精密工業股份有限公司 電子封裝結構及其製法
US10381300B2 (en) * 2016-11-28 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package including filling mold via

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458596A (ja) * 1990-06-28 1992-02-25 Nippon Telegr & Teleph Corp <Ntt> 電磁シールド方法
US20140361428A1 (en) * 2013-06-05 2014-12-11 Soojeoung PARK Semiconductor packages
JP2015057803A (ja) * 2013-08-09 2015-03-26 太陽誘電株式会社 回路モジュールの製造方法
US20150131231A1 (en) * 2013-11-08 2015-05-14 Samsung Electro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof
US20160035678A1 (en) * 2014-07-30 2016-02-04 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3611763A1 (en) * 2018-08-13 2020-02-19 MediaTek Inc. Semiconductor device with an em-integrated damper
JP7063390B2 (ja) 2018-09-28 2022-05-09 株式会社村田製作所 電子部品モジュール
WO2020067468A1 (ja) * 2018-09-28 2020-04-02 株式会社村田製作所 電子部品モジュールおよび電子部品モジュールの製造方法
US11510311B2 (en) 2018-09-28 2022-11-22 Murata Manufacturing Co., Ltd. Electronic component module and method for manufacturing electronic component module
JPWO2020067468A1 (ja) * 2018-09-28 2021-08-30 株式会社村田製作所 電子部品モジュール
WO2020262457A1 (ja) * 2019-06-27 2020-12-30 株式会社村田製作所 モジュールおよびその製造方法
US11889625B2 (en) 2019-06-27 2024-01-30 Murata Manufacturing Co., Ltd. Module and method of manufacturing the same
WO2021002157A1 (ja) * 2019-07-03 2021-01-07 株式会社村田製作所 高周波モジュール及び通信装置
US11962090B2 (en) 2019-07-03 2024-04-16 Murata Manufacturing Co., Ltd. Radio frequency module and communication apparatus
US11837555B2 (en) 2019-07-08 2023-12-05 Murata Manufacturing Co., Ltd. Module and method of manufacturing the same
WO2021006141A1 (ja) * 2019-07-08 2021-01-14 株式会社村田製作所 モジュールおよびその製造方法
WO2021049521A1 (ja) * 2019-09-13 2021-03-18 株式会社村田製作所 モジュール
WO2022209730A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール
WO2022209755A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
JPWO2018110397A1 (ja) 2019-10-24
KR102246040B1 (ko) 2021-04-29
CN110073488B (zh) 2023-05-02
KR20190077076A (ko) 2019-07-02
US10849257B2 (en) 2020-11-24
CN110073488A (zh) 2019-07-30
US20190289758A1 (en) 2019-09-19
JP6760397B2 (ja) 2020-09-23

Similar Documents

Publication Publication Date Title
WO2018110397A1 (ja) モジュール
JP7120295B2 (ja) 高周波モジュール
JP6806166B2 (ja) 高周波モジュール
US10667381B2 (en) High frequency module
US9177881B2 (en) High-frequency semiconductor package and high-frequency semiconductor device
US10674648B2 (en) High-frequency module
US11398436B2 (en) Module having sealing layer with recess
JPH08306820A (ja) 半導体装置、半導体装置用パッケージ及びその製造方法
US20150235966A1 (en) Wiring board and semiconductor device using the same
JP7046723B2 (ja) 無線モジュールおよびその製造方法並びに電子装置
WO2017047539A1 (ja) 高周波モジュール
JPWO2019167908A1 (ja) 高周波モジュール
WO2017043621A1 (ja) 高周波モジュール
WO2018181709A1 (ja) 高周波モジュール
JP6900660B2 (ja) シールド層を有するモジュール
JP7320923B2 (ja) モジュール
JPWO2020085380A1 (ja) 電子部品モジュール及び電子部品モジュールの製造方法
JP7130958B2 (ja) モジュール
TWI811764B (zh) 半導體電磁干擾屏蔽元件、半導體封裝結構及其製造方法
JP2677213B2 (ja) 半導体集積回路装置
JP6414639B2 (ja) 高周波モジュールおよびその製造方法
JP2009231480A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17879951

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018556614

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20197016496

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17879951

Country of ref document: EP

Kind code of ref document: A1