CN110073488B - 模块 - Google Patents

模块 Download PDF

Info

Publication number
CN110073488B
CN110073488B CN201780077561.3A CN201780077561A CN110073488B CN 110073488 B CN110073488 B CN 110073488B CN 201780077561 A CN201780077561 A CN 201780077561A CN 110073488 B CN110073488 B CN 110073488B
Authority
CN
China
Prior art keywords
resin layer
sealing resin
module
groove
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780077561.3A
Other languages
English (en)
Other versions
CN110073488A (zh
Inventor
古矢新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110073488A publication Critical patent/CN110073488A/zh
Application granted granted Critical
Publication of CN110073488B publication Critical patent/CN110073488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/064—Hermetically-sealed casings sealed by potting, e.g. waterproof resin poured in a rigid casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/065—Hermetically-sealed casings sealed by encapsulation, e.g. waterproof resin forming an integral casing, injection moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0037—Housings with compartments containing a PCB, e.g. partitioning walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides

Abstract

本发明提供能够实现安装于布线基板的多个部件间的干扰的减少以及部件的更高集成化的模块。在密封安装于布线基板(2)的一个主面(2a)的第一电子部件(3a)、第二电子部件(3b)的第一密封树脂层(4)形成有第一沟槽(5)，在密封安装于另一个主面(2b)的第三电子部件(9a)、第四电子部件(9b)的第二密封树脂层(10)形成有第二沟槽(11)，第一沟槽在俯视时位于第一电子部件与第二电子部件之间并从第一密封树脂层的上表面(4a)朝向第一密封树脂层的与一个主面对置的面形成，第二沟槽在俯视时位于第三电子部件与第四电子部件之间并从第二密封树脂层的下表面(10a)朝向第二密封树脂层的与另一个主面对置的面形成。

Description

模块
技术领域
本发明涉及在密封安装于布线基板的部件的密封树脂层形成有沟槽的模块。
背景技术
在布线基板的安装面安装有多个半导体元件等电子部件的模块中，期望电子部件的高集成化。另一方面，当电子部件的集成化推进时，担心在各电子部件间产生电磁波的不必要的干扰。因此，在这种模块中，以抑制电子部件间的电磁波的干扰为目的，提出了一种用密封树脂层覆盖安装于布线基板的安装面的多个电子部件，并且针对密封树脂层，在一部分电子部件与另一部分电子部件之间形成有沟槽的模块。作为这样的模块，例如有图11所示的专利文献1所记载的电路模块100。
电路模块100具备：电路基板101；搭载在电路基板101的一个主面101a上的安装部件102a、102b；在安装部件102a与安装部件102b之间形成沟槽104并密封安装部件102a、102b的密封体103；以及屏蔽件105。屏蔽件105具有覆盖密封体103的上表面以及侧面的外部屏蔽部105a和形成在沟槽104内部的内部屏蔽部105b。
专利文献1：日本特开2015－57802号公报(参照段落0022～0042、图4)
然而，上述的电路模块100能够减少安装部件102a与安装部件102b之间的不必要的电磁波所引起的干扰，但不能够充分地应对安装部件的高集成化。
发明内容
本发明是鉴于上述的课题而完成的，其目的在于提供一种能够实现安装于布线基板的多个部件间的不必要的电磁波所引起的干扰的减少，并且能够实现安装于布线基板的部件的更高集成化的模块。
为了实现上述的目的，本发明的模块具备：布线基板，具有一个主面和另一个主面；第一部件以及第二部件，被安装于上述一个主面；第一密封树脂层，密封上述一个主面和上述第一部件以及上述第二部件；第三部件以及第四部件，被安装于上述另一个主面；以及第二密封树脂层，密封上述另一个主面和上述第三部件以及上述第四部件，上述模块的特征在于，在上述第一密封树脂层中，在从与上述一个主面垂直的方向观察的俯视时上述第一部件与上述第二部件之间形成有第一沟槽，在上述第二密封树脂层中，在上述俯视时上述第三部件与上述第四部件之间形成有第二沟槽，上述模块还具备：第一屏蔽部，被配置在上述第一沟槽；以及第二屏蔽部，被配置在上述第二沟槽。
根据该结构，能够实现第一部件与第二部件之间的不必要的电磁波所引起的干扰的减少以及第三部件与第四部件之间的不必要的电磁波所引起的干扰的减少，并且能够实现安装于布线基板的部件的更高集成化。由此，能够实现布局的设计自由度的提高。
另外，也可以：在俯视时，上述第一沟槽和上述第二沟槽形成为有相互重叠的部分，上述第一沟槽以及上述第二沟槽中的至少一方在上述相互重叠的部分形成为上述第一沟槽不贯通上述第一密封树脂层或者上述第二沟槽不贯通上述第二密封树脂层。根据该结构，能够防止在例如通过激光加工形成第一沟槽以及第二沟槽时，在俯视时第一沟槽与第二沟槽重叠的部分，布线基板的一个主面侧的部分和另一个主面侧的部分中的至少一方受到损伤。由此，能够抑制布线基板破裂。
另外，也可以：还具备：安装端子电极，被形成于上述另一个主面，并且从上述第二密封树脂层露出；以及第三屏蔽部，覆盖上述第二密封树脂层，以便隔离上述安装端子电极的露出的面。根据该结构，不使安装端子电极与第三屏蔽部电连接，并且能够通过第三屏蔽部防止不必要的电磁波从外部向模块内侵入以及不必要的电磁波从模块内向外部泄漏。
另外，也可以：在俯视时，上述第一沟槽和上述第二沟槽形成为不相互重叠。根据该结构，能够在例如通过激光加工形成第一沟槽以及第二沟槽时，在俯视时形成第一沟槽的部分，至少防止布线基板的另一个主面侧的部分受到损伤，并且能够防止在俯视时形成第二沟槽的部分，布线基板的一个主面侧的部分受到损伤。由此，能够抑制布线基板破裂。
另外，也可以：还具备第四屏蔽部，上述第四屏蔽部被层叠在上述第一密封树脂层、上述第二密封树脂层以及上述布线基板中的每一个的侧面。根据该结构，能够通过第四屏蔽部防止不必要的电磁波从外部向模块内侵入以及不必要的电磁波从模块内向外部泄漏。
根据本发明，能够实现安装于布线基板的两面的、多个部件间的不必要的电磁波所引起的干扰的减少，并且能够实现安装于布线基板的部件的更高集成化。由此，实现布局的设计自由度的提高。
附图说明
图1是本发明的第一实施方式所涉及的模块的立体图，图1的(a)是从斜上方观察模块的立体图，图1的(b)是从斜下方观察模块的立体图。
图2是图1的模块的树脂密封前的从斜上方观察的立体图。
图3的(a)是图1的模块的树脂密封前的俯视图，图3的(b)是图1的模块的沟槽形成后的俯视图。
图4的(a)是图1的模块的树脂密封前的仰视图，图4的(b)是图1的模块的沟槽形成后的仰视图。
图5是表示沿图1的模块的布线基板的上下形成的沟槽的位置关系的图。
图6是图1的模块的一个剖视图。
图7是图1的模块的另一个剖视图。
图8是表示本发明的第二实施方式所涉及的模块的图，图8的(a)是树脂密封前的俯视图，图8的(b)是树脂密封前的仰视图。
图9是表示沿第二实施方式所涉及的模块的布线基板的上下形成的沟槽的位置关系的图。
图10是第二实施方式所涉及的模块的剖视图。
图11是现有的模块的剖视图。
具体实施方式
＜第一实施方式＞
参照图1至图7，对本发明的第一实施方式所涉及的模块1进行说明。此外，图1是模块1的立体图，图1的(a)是从斜上方观察模块1的立体图，图1的(b)是从斜下方观察模块1的立体图。图2是图1的模块1的树脂密封前的从斜上方观察的立体图。图3的(a)是图1的模块1的树脂密封前的俯视图，图3的(b)是图1的模块1的沟槽形成后的俯视图。此外，图3的(a)的第一沟槽5在模块1的树脂密封前的俯视图中实际不存在，但为了在俯视时，使第一沟槽5与第一电子部件3a及第二电子部件3b之间的位置关系变得明确，而进行了图示，以便于说明。图4的(a)是图1的模块1的树脂密封前的仰视图，图4的(b)是图1的模块1的沟槽形成后的仰视图。此外，图4的(a)的第二沟槽11在模块1的树脂密封前的仰视图中实际不存在，但为了在俯视时，使第二沟槽11与第三电子部件9a及第四电子部件9b之间的位置关系变得明确，而进行了图示，以便于说明。图5是表示沿图1的模块1的布线基板的上下形成的沟槽(第一沟槽5、第二沟槽11)的俯视时的位置关系的图。图6是图1的模块1的一个剖视图，是包括沿布线基板的上下形成的沟槽在俯视时重叠的部分的部位的剖视图。图7是图1的模块1的另一个剖视图，是不包括沿布线基板的上下形成的沟槽在俯视时重叠的部分的部位的剖视图。此外，用于实施发明的方式中的“俯视”意味着从与布线基板2的一个主面2a垂直的方向观察的俯视。
第一实施方式所涉及的模块1例如搭载在使用高频信号的电子设备的母基板等上。模块1具备：具有一个主面2a以及另一个主面2b的布线基板2(参照图2、图3的(a)、图4的(a)、图6、图7)、安装于布线基板2的一个主面2a的多个第一电子部件3a以及多个第二电子部件3b(参照图2、图3的(a)、图7)、和形成第一沟槽5并密封各电子部件3a、3b等的第一密封树脂层4(参照图3的(b)、图6、图7)。另外，模块1具备：安装于布线基板2的另一个主面2b的多个第三电子部件9a以及多个第四电子部件9b(参照图4的(a)、图7)、和形成第二沟槽11并密封各电子部件9a、9b等的第二密封树脂层10(参照图4的(b)、图6、图7)。另外，模块1具备：覆盖第一密封树脂层4的表面的一部分、布线基板2的侧面以及第二密封树脂层10的侧面的第一屏蔽层6(参照图1的(a)、图6、图7)、和覆盖第二密封树脂层10的表面的一部分以及第一屏蔽层6的侧面的第二屏蔽层12(参照图1的(a)、(b)、图6、图7)。
布线基板2例如由低温共烧陶瓷、玻璃环氧树脂等形成，如图7所示，在一个主面2a形成有安装各第一电子部件3a的多个第一焊盘电极7a以及安装各第二电子部件3b的多个第二焊盘电极7b。另外，如图7所示，在另一个主面2b形成有安装各第三电子部件9a的多个第三焊盘电极14a、安装各第四电子部件9b的多个第四焊盘电极14b，并且，如图2、图4的(a)、图7所示，配置有用于与外部设备收发信号的多个安装端子电极13。另外，如图6、图7所示，在布线基板2的一个主面2a配置有第一金属膜8，并且在另一个主面2b配置有第二金属膜15。其中，第一金属膜8被配置在与形成于第一密封树脂层4的第一沟槽5对应的位置，第二金属膜15被配置在与形成于第二密封树脂层10的第二沟槽11对应的位置。此外，在布线基板2的内层等形成有多个接地电极(未图示)、多个种类的布线电极(未图示)、以及多个导通孔导体(未图示)。此处，各接地电极例如形成为从布线基板2的侧面露出，并与第一屏蔽层6电连接。
另外，各第一焊盘电极7a、各第二焊盘电极7b、各第三焊盘电极14a、各第四焊盘电极14b、各接地电极以及各布线电极分别由Cu、Al等作为布线电极而通常采用的金属来形成。另外，各导通孔导体由Ag、Cu等金属形成。此外，也可以分别对各第一焊盘电极7a、各第二焊盘电极7b、各第三焊盘电极14a、各第四焊盘电极14b、各安装端子电极13实施镀Ni/Au。另外，第一金属膜8、第二金属膜15分别由Ag、Cu等金属形成。另外，各安装端子电极13由Ag、Cu等金属形成。
作为各第一电子部件3a、各第二电子部件3b、各第三电子部件9a、各第四电子部件9b，分别列举由Si、GaAs等半导体形成的半导体元件、芯片电感器、芯片电容器、芯片电阻等芯片部件等。
如图6、图7所示，第一密封树脂层4被设置为除去配置于布线基板2的一个主面2a的第一金属膜8的一部分，覆盖布线基板2的一个主面2a、各第一电子部件3a以及各第二电子部件3b。如图3的(b)、图6、图7所示，在该第一密封树脂层4形成有第一沟槽5。即，从第一密封树脂层4的上表面侧朝向布线基板2的一个主面2a设置有第一沟槽5。另外，第一密封树脂层4能够由环氧树脂等作为密封树脂而通常采用的树脂来形成。此外，对于第一沟槽5的形成位置等的详细，后述。
如图6、图7所示，第一屏蔽层6被设置为覆盖第一密封树脂层4的上表面4a(第一密封树脂层4的同与一个主面2a对置的面相反侧的面)及侧面、布线基板2的侧面、以及第二密封树脂层10的侧面，并且填埋第一沟槽5。第一屏蔽层6用于减少从模块1的各第一电子部件3a、各第二电子部件3b以及各布线电极等放射的不必要的电磁波向外部泄漏，或减少从外部设备放射的不必要的电磁波来到模块1的各第一电子部件3a、各第二电子部件3b以及各布线电极等。另外，第一屏蔽层6例如能够由Cu、Ag、Al等导电性的材料形成。此外，第一屏蔽层6的填埋第一沟槽5的部分6a相当于本发明的“第一屏蔽部”。
如图6、图7所示，第二密封树脂层10被设置为除去配置于布线基板2的另一个主面2b的第二金属膜15的一部分以及同与布线基板2的另一个主面2b对置的各安装端子电极13的面相反侧的面13a，覆盖布线基板2的另一个主面2b、各第三电子部件9a、各第四电子部件9b以及各安装端子电极13。如图4的(b)、图6、图7所示，在该第二密封树脂层10中形成有第二沟槽11。即，从第二密封树脂层10的下表面侧朝向布线基板2的另一个主面2b设置有第二沟槽11。另外，第二密封树脂层10能够由环氧树脂等作为密封树脂而通常采用的树脂来形成。如图1的(b)、图7所示，各安装端子电极13的面13a从第二密封树脂层10露出。此外，对于第二沟槽11的形成位置等的详细，后述。
如图6、图7所示，第二屏蔽层12被设置为覆盖第二密封树脂层10的下表面10a(第二密封树脂层10的同与另一个主面2b对置的面相反侧的面)的一部分区域以及第一屏蔽层6的侧面，并且填埋第二沟槽11。第二屏蔽层12用于减少从模块1的各第三电子部件9a、各第四电子部件9b以及各布线电极等放射的不必要的电磁波向外部泄漏，或减少从外部设备放射的电磁波来到模块1的各第三电子部件9a、各第四电子部件9b以及各布线电极等。另外，第二屏蔽层12例如能够由Cu、Ag、Al等导电性的材料形成。此外，第二屏蔽层12的填埋第二沟槽11的部分12a相当于本发明的“第二屏蔽部”。
此处，对第二屏蔽层12覆盖的第二密封树脂层10的下表面10a的一部分区域进行记载。如图1的(b)、图7所示，第二屏蔽层12覆盖第二密封树脂层10的下表面10a中的不包括各安装端子电极13的面13a所存在的区域和该面13a所存在的区域的周边区域的覆盖区域(相当于第二密封树脂层10的下表面10a的一部分区域)。换言之，在第二屏蔽层12中形成各开口16，以使得在俯视时，不存在与各安装端子电极13的面13a重叠的区域且不存在与各安装端子电极13的面13a的周围重叠的周围，第二密封树脂层10的下表面10a在第二屏蔽层12与安装端子电极13的面13a之间露出。换句话说，第二屏蔽层12覆盖第二密封树脂层10的下表面10a，以便隔离各安装端子电极13。这样，各安装端子电极13与第二屏蔽层12电绝缘。此外，第二屏蔽层12的覆盖第二密封树脂层10的下表面10a的一部分区域的部分12b相当于本发明的“第三屏蔽部”。
接着，对第一沟槽5和第二沟槽11的形成位置等的详细进行说明。
如图3的(a)、(b)所示，第一沟槽5在第一密封树脂层4中形成为在俯视时位于第一电子部件3a与第二电子部件3b之间。如图4的(a)、(b)所示，第二沟槽11在第二密封树脂层10中形成为在俯视时位于第三电子部件9a与第四电子部件9b之间。如图5、图6所示，第一沟槽5以及第二沟槽11在俯视时有相互重叠的部分。此外，将与重叠的部分对应的第一沟槽5的部分记载为重叠部5a，将与重叠的部分对应的第二沟槽11的部分记载为重叠部11a。
如图6、图7所示，第一沟槽5形成为从第一密封树脂层4的上表面4a朝向第一密封树脂层4的与上表面4a相反侧的面并到达至该相反侧的面。换句话说，第一沟槽5贯通第一密封树脂层4。此外，如图6所示，在重叠部5a，第一沟槽5也贯通第一密封树脂层4。
第二沟槽11在包括重叠部11a的部分，如图6所示，形成为从第二密封树脂层10的下表面10a朝向第二密封树脂层10的与下表面10a相反侧的面而不到达至该相反侧的面，在不包括重叠部11a的部分，如图6、图7所示，形成为到达至该相反侧的面。换句话说，第二沟槽11在包括重叠部11a的部分不贯通第二密封树脂层10，而在不包括重叠部11a的部分贯通第二密封树脂层10。
(模块的制造方法)
接下来，对模块1的制造方法进行说明。
首先，准备布线基板2。在该布线基板2的一个主面2a形成有多个第一焊盘电极7a以及第二焊盘电极7b，并且配置有第一金属膜8。另外，在该布线基板2的另一个主面2b形成有多个第三焊盘电极14a以及多个第四焊盘电极14b，并且配置有多个安装端子电极13，还配置有第二金属膜15。并且，在该布线基板2的内层等形成有多个接地电极、多种布线电极以及多个导通孔导体等。对于各第一焊盘电极7a、第二焊盘电极7b、第三焊盘电极14a、第四焊盘电极14b、第一金属膜8、第二金属膜15、各接地电极以及各布线电极，能够通过丝网印刷含有Ag、Cu等金属的导电性糊剂等来分别形成。另外，对于各导通孔导体，能够在使用激光等形成通孔后利用公知的方法形成。另外，各安装端子电极13能够由柱状的金属形成。
接下来，在布线基板2的一个主面2a使用公知的表面安装技术来安装多个第一电子部件3a以及多个第二电子部件3b。另外，在布线基板2的另一个主面2b使用公知的表面安装技术来安装多个第三电子部件9a以及多个第四电子部件9b。
接下来，在布线基板2的一个主面2a形成第一密封树脂层4，以便覆盖布线基板2的一个主面2a、安装于该一个主面2a的各第一电子部件3a以及各第二电子部件3b和第一金属膜8。另外，在布线基板2的另一个主面2b形成第二密封树脂层10，以便覆盖布线基板2的另一个主面2b、安装于该另一个主面2b的各第三电子部件9a以及各第四电子部件9b、各安装端子电极13和第二金属膜15。第一密封树脂层4的形成例如能够使用涂敷方式、印刷方式、压缩模塑方式、传递模塑方式等。并且，为了使第一密封树脂层4的表面平坦化，而对第一密封树脂层4的表面进行研磨或者磨削。另外，为了使第二密封树脂层10的表面平坦化，而对第二密封树脂层10的表面进行研磨或者磨削。此时，对第二密封树脂层10的表面进行研磨或者磨削，直到各安装端子电极13的面13a从第二密封树脂层10的下表面10a露出为止。
接下来，通过针对第一密封树脂层4在俯视时向第一电子部件3a与第二电子部件3b之间照射激光，从而针对第一密封树脂层4在俯视时在第一电子部件3a与第二电子部件3b之间形成第一沟槽5。进行基于该激光照射的第一沟槽5的形成，直到第一沟槽5从第一密封树脂层4的上表面4a到达至第一密封树脂层4的与上表面4a相反侧的面为止。此外，第一金属膜8用于防止激光直接照射布线基板2的一个主面2a而导致布线基板2的一个主面2a受到损伤。另外，通过针对第二密封树脂层10在俯视时向第三电子部件9a与第四电子部件9b之间照射激光，从而针对第二密封树脂层10在俯视时在第三电子部件9a与第四电子部件9b之间形成第二沟槽11。进行基于该激光照射的第二沟槽11的形成，直到第二沟槽11在不包括重叠部11a的部分从第二密封树脂层10的下表面10a到达至第二密封树脂层10的与下表面10a相反侧的面为止，并且直到第二沟槽11在包括重叠部11a的部分，从第二密封树脂层10的下表面10a朝向第二密封树脂层10的与下表面10a相反侧的面到达该相反侧的面之前的位置为止。此外，第二金属膜15用于防止激光直接照射布线基板2的另一个主面2b而导致布线基板2的另一个主面2b受到损伤。
接下来，形成第一屏蔽层6，以便覆盖第一密封树脂层4的上表面4a以及侧面、布线基板2的侧面及第二密封树脂层10的侧面，并填埋第一沟槽5。第一屏蔽层6的形成例如能够使用溅射方式、蒸镀方式、糊剂涂敷方式等。另外，形成第二屏蔽层12，以便覆盖第二密封树脂层10的下表面10a的覆盖区域以及第一屏蔽层6的侧面，并填埋第二沟槽11。第二屏蔽层12的形成例如能够使用溅射方式、蒸镀方式、糊剂涂敷方式等。此外，能够通过在第二密封树脂层10的下表面10a的除了覆盖区域之外的区域施以掩模来在第二屏蔽层12形成各开口16。
因此，根据上述的第一实施方式，在布线基板2的一个主面2a安装第一电子部件3a以及第二电子部件3b，在另一个主面2b安装第三电子部件9a以及第四电子部件9b。另外，在第一密封树脂层4中，在俯视时第一电子部件3a与第二电子部件3b之间形成第一沟槽5，在第二密封树脂层10中，在俯视时第三电子部件9a与第四电子部件9b之间形成第二沟槽11。另外，形成第一屏蔽层6，以便覆盖第一密封树脂层4的上表面4a及侧面、布线基板2的侧面及第二密封树脂层10的侧面，并且填埋第一沟槽5。另外，形成第二屏蔽层12，覆盖第二密封树脂层10的下表面10a以隔离安装端子电极13的面13a，覆盖第一屏蔽层6的侧面，并且填埋第二沟槽11。由此，能够防止第一电子部件3a、第二电子部件3b、第三电子部件9a、第四电子部件9b、布线电极等产生的不必要的电磁波从模块1的上表面、侧面、下表面向模块1外泄漏，并且，能够防止外部的设备产生的不必要的电磁波从模块1的上表面、侧面、下表面进入到模块1内。另外，能够实现第一电子部件3a与第二电子部件3b之间的不必要的电磁波所引起的干扰的减少以及第三电子部件9a与第四电子部件9b之间的不必要的电磁波所引起的干扰的减少。另外，能够实现安装于布线基板2的部件的更高集成化。
另外，能够将产生较大的不必要的电磁波的多个部件在一个主面2a侧和另一个主面2b侧分开配置，并且，还可以通过利用配置于第一沟槽5的第一屏蔽部6a来在一个主面2a也分开配置，通过利用配置于第二沟槽11的第二屏蔽部12a来在另一个主面2b也分开配置。由此，实现布局的设计自由度的提高。
另外，在俯视时第一沟槽5与第二沟槽11重叠的部分，第二沟槽11形成为不贯通第二密封树脂层10。因此，能够防止例如在通过激光加工形成第一沟槽5以及第二沟槽11时，在俯视时第一沟槽5与第二沟槽11重叠的部分，布线基板2的另一个主面2b部分受到损伤。由此，能够抑制布线基板破裂。
另外，通常，第一屏蔽层6的模块1的侧面中的厚度倾向于比上表面中的厚度薄，第二屏蔽层12的模块1的侧面中的厚度倾向于比下表面中的厚度薄。然而，在模块1中，由于模块1的侧面被第一屏蔽层6以及第二屏蔽层12这两层覆盖，所以能够增大模块1的侧面的屏蔽层的厚度(将第一屏蔽层6和第二屏蔽层12加在一起的厚度)。因此，模块1能够有效地减少从模块1的侧面侵入到模块1内部的电磁波以及从模块1的侧面向模块1外部泄漏的电磁波。若进一步进行记载，则在模块1的下表面侧未设置屏蔽层(第二屏蔽层12)的情况下，模块1的屏蔽层的上表面的厚度与侧面的厚度之比约为4：1，但通过在模块1设置两个屏蔽层(第一屏蔽层6、第二屏蔽层12)，模块1的屏蔽层的上表面的厚度与侧面的厚度之比约为2：1。这样，能够在模块1的侧面也设置充分的厚度的屏蔽膜，所以侧面的屏蔽效果也能够改善。此外，第一屏蔽层6的模块1的侧面部分以及第二屏蔽层12的模块1的侧面部分相当于本发明的“第四屏蔽部”。
＜第二实施方式＞
参照图8～图10，对本发明的第二实施方式所涉及的模块进行说明。此外，图8的(a)是第二实施方式所涉及模块1A的树脂密封前的俯视图，图8的(b)是模块1A的树脂密封前的仰视图。此外，图8的(a)的第一沟槽5A在模块1A的树脂密封前的俯视图中实际不存在，但为了使第一沟槽5A与第一电子部件3a及第二电子部件3b之间的位置关系变得明确，而进行了图示，以便于说明。另外，图8的(b)的第二沟槽11A在模块1A的树脂密封前的仰视图中实际不存在，为了使第二沟槽11A与第三电子部件9a及第四电子部件9b之间的位置关系变得明确，而进行了图示，以便于说明。图9是表示沿模块1A的布线基板的上下形成的沟槽(第一沟槽5A、第二沟槽11A)的位置关系的图。图10是模块1A的剖视图。
第二实施方式所涉及的模块1A与使用图1～图7所说明的第一实施方式的模块1在如下的点不同。在第一实施方式所涉及的模块1中，如图5所示，布线基板2的上侧的第一沟槽5和布线基板2的下侧的第二沟槽11有相互重叠的部分。与此相对，在第二实施方式所涉及的模块1A中，如图9所示，布线基板2的上侧的第一沟槽5A和布线基板2的下侧的第二沟槽11A没有相互重叠的部分。其它的结构与第一实施方式所涉及的模块1相同，所以标注相同的附图标记来省略其说明。
如图8的(a)、图10所示，第一沟槽5A在第一密封树脂层4形成为在俯视时位于第一电子部件3a与第二电子部件3b之间。如图8的(b)、图10所示，第二沟槽11A形成为在俯视时位于第三电子部件9a与第四电子部件9b之间。在第二实施方式中，如图9所示，第一沟槽5A和第二沟槽11A在俯视时没有重叠的部分。
如图10所示，第一沟槽5A形成为从第一密封树脂层4的上表面4a朝向第一密封树脂层4的与上表面4a相反侧的面并到达至该相反侧的面。换句话说，第一沟槽5A贯通第一密封树脂层4。
如图10所示，第二沟槽11A形成为从第二密封树脂层10的下表面10a朝向第二密封树脂层10的与下表面10a相反侧的面并到达至该相反侧的面。换句话说，第二沟槽11A贯通第二密封树脂层10。
因此，根据上述的第二实施方式，能够在例如通过激光加工形成第一沟槽5A以及第二沟槽11A时，在俯视时形成第一沟槽5A的部分，至少防止布线基板2的另一个主面2b侧的部分受到损伤。另外，能够防止在俯视时形成第二沟槽11A的部分，布线基板2的一个主面2a侧的部分受到损伤。由此，能够抑制布线基板破裂。
此外，本发明并不局限于上述的各实施方式，只要不脱离其主旨，除了上述的实施方式以外，还能够进行各种变更。
例如，在上述的第一实施方式中，在俯视时第一沟槽5和第二沟槽11重叠的部分，第一沟槽5形成为贯通第一密封树脂层4，第二沟槽11形成为不贯通第二密封树脂层10，但并不局限于此。例如，也可以在俯视时第一沟槽5和第二沟槽11重叠的部分，第一沟槽5形成为不贯通第一密封树脂层4，第二沟槽11形成为贯通第二密封树脂层10。另外，也可以在俯视时第一沟槽5和第二沟槽11重叠的部分，第一沟槽5形成为不贯通第一密封树脂层4，第二沟槽11形成为不贯通第二密封树脂层10。
另外，在上述的第二实施方式中，第一沟槽5A形成为贯通第一密封树脂层4，第二沟槽11A形成为贯通第二密封树脂层10，但并不局限于此。例如，也可以第一沟槽5A形成为不贯通第一密封树脂层4，第二沟槽11A形成为贯通第二密封树脂层10。另外，也可以第一沟槽5A形成为贯通第一密封树脂层4，第二沟槽11A形成为不贯通第二密封树脂层10。另外，也可以第一沟槽5A形成为不贯通第一密封树脂层4，第二沟槽11A形成为不贯通第二密封树脂层10。
另外，在上述的第一实施方式中，第二金属膜15也被设置于在俯视时第一沟槽5和第二沟槽11重叠的部分，但并不局限于此，也可以第二金属膜15不设置于在俯视时第一沟槽5和第二沟槽11重叠的部分。
另外，也可以组合上述的各实施方式的内容、变形例的内容。
产业上的可利用性
本发明能够应用于在密封安装于布线基板的部件的密封树脂层形成有沟槽的模块。
附图标记说明：1、1A…模块；2…布线基板；3a…第一电子部件；3b…第二电子部件；4…第一密封树脂层；5…第一沟槽；6…第一屏蔽层；6a…第一屏蔽部；9a…第三电子部件；9b…第四电子部件；10…第二密封树脂层；11…第二沟槽；12…第二屏蔽层；12a…第二屏蔽部；12b…第三屏蔽部；13…安装端子电极。

Claims (6)

1.一种模块，具备：
布线基板，具有一个主面和另一个主面；
第一部件以及第二部件，被安装于所述一个主面；
第一密封树脂层，密封所述一个主面和所述第一部件以及所述第二部件；
第三部件以及第四部件，被安装于所述另一个主面；以及
第二密封树脂层，密封所述另一个主面和所述第三部件以及所述第四部件，
所述模块的特征在于，
在所述第一密封树脂层中，在从与所述一个主面垂直的方向观察的俯视时所述第一部件与所述第二部件之间形成有第一沟槽，
在所述第二密封树脂层中，在所述俯视时所述第三部件与所述第四部件之间形成有第二沟槽，
所述模块还具备：
第一屏蔽部，被配置在所述第一沟槽；以及
第二屏蔽部，被配置在所述第二沟槽，
在俯视时，所述第一沟槽和所述第二沟槽形成为有相互重叠的部分，
所述第一沟槽以及所述第二沟槽中的至少一方在所述相互重叠的部分形成为所述第一沟槽不贯通所述第一密封树脂层或者所述第二沟槽不贯通所述第二密封树脂层。
2.根据权利要求1所述的模块，其特征在于，还具备：
安装端子电极，被形成于所述另一个主面，并且从所述第二密封树脂层露出；以及
第三屏蔽部，覆盖所述第二密封树脂层，以便隔离所述安装端子电极的露出的面。
3.根据权利要求1或者2所述的模块，其特征在于，
还具备第四屏蔽部，所述第四屏蔽部被层叠在所述第一密封树脂层、所述第二密封树脂层以及所述布线基板中的每一个的侧面。
4.一种模块，具备：
布线基板，具有一个主面和另一个主面；
第一部件以及第二部件，被安装于所述一个主面；
第一密封树脂层，密封所述一个主面和所述第一部件以及所述第二部件；
第三部件以及第四部件，被安装于所述另一个主面；以及
第二密封树脂层，密封所述另一个主面和所述第三部件以及所述第四部件，
所述模块的特征在于，
在所述第一密封树脂层中，在从与所述一个主面垂直的方向观察的俯视时所述第一部件与所述第二部件之间形成有第一沟槽，
在所述第二密封树脂层中，在所述俯视时所述第三部件与所述第四部件之间形成有第二沟槽，
所述模块还具备：
第一屏蔽部，被配置在所述第一沟槽；以及
第二屏蔽部，被配置在所述第二沟槽，
在俯视时，所述第一沟槽和所述第二沟槽形成为不相互重叠。
5.根据权利要求4所述的模块，其特征在于，还具备：
安装端子电极，被形成于所述另一个主面，并且从所述第二密封树脂层露出；以及
第三屏蔽部，覆盖所述第二密封树脂层，以便隔离所述安装端子电极的露出的面。
6.根据权利要求4或者5所述的模块，其特征在于，
还具备第四屏蔽部，所述第四屏蔽部被层叠在所述第一密封树脂层、所述第二密封树脂层以及所述布线基板中的每一个的侧面。
CN201780077561.3A 2016-12-14 2017-12-07 模块 Active CN110073488B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-242334 2016-12-14
JP2016242334 2016-12-14
PCT/JP2017/043916 WO2018110397A1 (ja) 2016-12-14 2017-12-07 モジュール

Publications (2)

Publication Number Publication Date
CN110073488A CN110073488A (zh) 2019-07-30
CN110073488B true CN110073488B (zh) 2023-05-02

Family

ID=62558415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780077561.3A Active CN110073488B (zh) 2016-12-14 2017-12-07 模块

Country Status (5)

Country Link
US (1) US10849257B2 (zh)
JP (1) JP6760397B2 (zh)
KR (1) KR102246040B1 (zh)
CN (1) CN110073488B (zh)
WO (1) WO2018110397A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11246246B2 (en) * 2018-03-23 2022-02-08 Hitachi Astemo, Ltd. Electronic control device
US20200051925A1 (en) * 2018-08-13 2020-02-13 Mediatek Inc. Semiconductor device with an em-integrated damper
JP7063390B2 (ja) 2018-09-28 2022-05-09 株式会社村田製作所 電子部品モジュール
WO2020262457A1 (ja) 2019-06-27 2020-12-30 株式会社村田製作所 モジュールおよびその製造方法
CN113940008B (zh) 2019-07-03 2023-06-16 株式会社村田制作所 高频模块以及通信装置
WO2021006141A1 (ja) 2019-07-08 2021-01-14 株式会社村田製作所 モジュールおよびその製造方法
US11089673B2 (en) * 2019-07-19 2021-08-10 Raytheon Company Wall for isolation enhancement
WO2021049521A1 (ja) * 2019-09-13 2021-03-18 株式会社村田製作所 モジュール
JP2021129194A (ja) * 2020-02-13 2021-09-02 株式会社村田製作所 高周波モジュール及び通信装置
US11776917B2 (en) * 2020-07-16 2023-10-03 Advanced Semiconductor Engineering Korea, Inc. Electronic package
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
CN111816629B (zh) * 2020-09-14 2020-12-15 甬矽电子(宁波)股份有限公司 电磁屏蔽封装结构和电磁屏蔽封装结构制作方法
CN117121199A (zh) * 2021-03-31 2023-11-24 株式会社村田制作所 高频模块
CN117203764A (zh) * 2021-03-31 2023-12-08 株式会社村田制作所 高频模块
US11729897B1 (en) * 2022-06-27 2023-08-15 Meta Platforms Technologies, Llc Electromagnetic shielding structure for an overmolded printed circuit board

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458596A (ja) * 1990-06-28 1992-02-25 Nippon Telegr & Teleph Corp <Ntt> 電磁シールド方法
CN103828043A (zh) * 2011-09-07 2014-05-28 株式会社村田制作所 模块的制造方法及模块

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037846A (en) * 1998-10-09 2000-03-14 Nortel Networks Corporation Surface mount EMI gasket filter
WO2005078796A1 (ja) * 2004-02-13 2005-08-25 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
CN101800215B (zh) * 2009-02-11 2012-07-04 日月光半导体制造股份有限公司 无线通讯模组封装构造
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
JP5837515B2 (ja) * 2011-01-27 2015-12-24 株式会社村田製作所 回路モジュール
WO2012165530A1 (ja) * 2011-06-03 2012-12-06 株式会社村田製作所 多層基板の製造方法および多層基板
JP2014107372A (ja) * 2012-11-27 2014-06-09 Taiyo Yuden Co Ltd 回路モジュール及びその製造方法
KR102055361B1 (ko) * 2013-06-05 2019-12-12 삼성전자주식회사 반도체 패키지
JP5756500B2 (ja) * 2013-08-07 2015-07-29 太陽誘電株式会社 回路モジュール
JP5622906B1 (ja) * 2013-08-09 2014-11-12 太陽誘電株式会社 回路モジュールの製造方法
JP5576542B1 (ja) 2013-08-09 2014-08-20 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
KR20150053579A (ko) * 2013-11-08 2015-05-18 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR101616625B1 (ko) * 2014-07-30 2016-04-28 삼성전기주식회사 반도체 패키지 및 그 제조방법
TWI603456B (zh) * 2016-09-30 2017-10-21 矽品精密工業股份有限公司 電子封裝結構及其製法
US10381300B2 (en) * 2016-11-28 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package including filling mold via

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458596A (ja) * 1990-06-28 1992-02-25 Nippon Telegr & Teleph Corp <Ntt> 電磁シールド方法
CN103828043A (zh) * 2011-09-07 2014-05-28 株式会社村田制作所 模块的制造方法及模块

Also Published As

Publication number Publication date
US10849257B2 (en) 2020-11-24
CN110073488A (zh) 2019-07-30
KR102246040B1 (ko) 2021-04-29
WO2018110397A1 (ja) 2018-06-21
JPWO2018110397A1 (ja) 2019-10-24
JP6760397B2 (ja) 2020-09-23
KR20190077076A (ko) 2019-07-02
US20190289758A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
CN110073488B (zh) 模块
US10863656B2 (en) Radio-frequency module
JP7120295B2 (ja) 高周波モジュール
US10667381B2 (en) High frequency module
CN107710406B (zh) 高频模块
KR102408079B1 (ko) 고주파 모듈
JP5527785B1 (ja) 回路モジュール及び回路モジュールの製造方法
US10312172B2 (en) High-frequency module
JP7046723B2 (ja) 無線モジュールおよびその製造方法並びに電子装置
CN108461453B (zh) 电子元件安装用基板、电子装置以及电子模块
WO2017043621A1 (ja) 高周波モジュール
KR20200123572A (ko) 전자 소자 모듈 및 그 제조 방법
US11291108B2 (en) Radio-frequency module with shield wall
US11744005B2 (en) Electronic component module and manufacturing method of electronic component module
US20230230951A1 (en) Circuit module
US20230253341A1 (en) Circuit module
WO2017094836A1 (ja) シールドを有するモジュール
JP6900660B2 (ja) シールド層を有するモジュール
JP7320923B2 (ja) モジュール
JP2677213B2 (ja) 半導体集積回路装置
JP2018137353A (ja) 電子素子実装用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant