KR101338563B1 - 고주파 모듈 제조방법 - Google Patents

고주파 모듈 제조방법 Download PDF

Info

Publication number
KR101338563B1
KR101338563B1 KR1020070009698A KR20070009698A KR101338563B1 KR 101338563 B1 KR101338563 B1 KR 101338563B1 KR 1020070009698 A KR1020070009698 A KR 1020070009698A KR 20070009698 A KR20070009698 A KR 20070009698A KR 101338563 B1 KR101338563 B1 KR 101338563B1
Authority
KR
South Korea
Prior art keywords
module
high frequency
substrate
plating layer
module substrate
Prior art date
Application number
KR1020070009698A
Other languages
English (en)
Other versions
KR20080071457A (ko
Inventor
손경주
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020070009698A priority Critical patent/KR101338563B1/ko
Priority to PCT/KR2008/000411 priority patent/WO2008093957A1/en
Publication of KR20080071457A publication Critical patent/KR20080071457A/ko
Application granted granted Critical
Publication of KR101338563B1 publication Critical patent/KR101338563B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 고주파 모듈 제조방법에 관한 것이다.
본 발명 실시 예에 따른 고주파 모듈 제조방법은, 각 모듈기판의 상면 내측에 배선패턴을 배치하고, 각 모듈기판의 에지 부분에 하나 이상의 그라운드 패턴을 배치하는 단계; 상기 배선 패턴을 이용하여 하나 이상의 칩 부품을 탑재하는 단계; 상기 기판 위에 칩 부품의 보호를 위해 몰딩부재로 몰딩하는 단계; 상기 몰딩부재의 표면에서 각 모듈 경계 라인을 따라 하프 커팅하는 단계; 상기 몰드 부재 표면 및 하프 커팅 라인을 따라 도금층을 형성하여, 상기 도금층이 모듈기판 에지에 배치된 그라운드 패턴에 전기적으로 연결되는 단계를 포함한다.
고주파 모듈, EMI, 몰드, 도금, 그라운드 패턴

Description

고주파 모듈 제조방법{METHOD FOR HIGH-FREQUENCY MODULE}
도 1은 종래의 쉴드캔을 이용한 전자파 차폐 장치를 나타낸 단면도.
도 2는 본 발명 실시 예에 따른 고주파 모듈기판을 나타낸 평면도.
도 3은 본 발명 실시 예에 따른 고주파 모듈 제조 과정을 나타낸 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
100 : 고주파 모듈 110 : 모듈기판
120 : 칩 부품 116 : 그라운드 패턴
130 : 몰드부재 140 : 도금층
본 발명은 고주파 모듈 제조방법에 관한 것이다.
최근 휴대폰, PDA(Personal Digital Assistant), 스마트폰 등의 이동통신단말기, 각종 미디어용 단말기(예: MP3 기기)에 대한 다기능화 및 소형화 추세에 따라서, 단말기에 내장되는 각종 부품이 소형화 추세로 개발되고 있다. 또한 소형화를 위해 RF(Radio Frequency) 소자, IC 칩 등의 부품을 하나의 패키지로 구현하는 모듈(이하 고주파 모듈이라 함)화가 시도되고 있다.
이러한 고주파 모듈에서는 전자파 장해 문제를 해소하기 위해, 금속(metal)재질의 쉴드캔(Shield can)이 사용되는데, 상기 쉴드캔은 PCB에 실장된 칩 부품을 낱개로 혹은 그룹을 지어 덮어씌움으로써 칩 부품 간 영향을 미치는 전파 간섭을 차단시키고 외부의 충격으로부터 전자소자를 보호하는 역할을 한다.
도 1의 (a)~(c)는 종래 고주파 모듈에 쉴드 캔을 결합되는 순서를 나타낸 도면이다.
도 1을 참조하면, 고주파 모듈(50)은 모듈기판(20) 상에 다양한 칩 부품(21)이 와이어 본딩이나 플립칩 본딩 방식으로 탑재되어, RF 신호를 송/수신하게 된다.
이러한 모듈기판(20)의 외측에는 접합 홀(22)이 형성되는 데, 상기 접합 홀(22)에는 쉴드캔(40)의 조립을 위해 디스펜서(dispenser)(30)에 의한 솔더 페이스트(10)가 토출된다.
그리고 쉴드캔(40)을 모듈기판(20) 위에 덮어씌우게 되면 상기 쉴드캔(40)의 접합 돌기(42)가 접합 홀(22)에 형성된 솔더 페이스트(10)에 위치하게 된다. 이때 리플로우 장비(미도시)로 솔더 페이스트(10)를 가열, 용해시킨 후 접합 돌기(42)를 본딩시켜 줌으로써, 쉴드캔(40)이 모듈기판(20)에 조립된다.
이러한 쉴드캔(40)은 칩 부품(21)에서 발생되는 유해한 전자파가 외부로 방사되는 것을 방지함과 동시에 칩 부품(21)을 외부 환경으로부터 보호해 준다.
그러나, 종래의 고주파 모듈(50)은 모듈기판의 상부를 덮는 쉴드캔(40)을 별도로 제작하여야 하고, 쉴드캔(40)을 모듈기판(20)에 납땜 방식으로 조립하여야 하 는 조립 공정이 추가되기 때문에, 제조원가를 상승시키고 조립작업이 번거로워져 작업생산성을 저하시키는 문제점이 있었다.
또한 모듈기판(20)과 쉴드캔(40)의 조립구조에서 상기 칩 부품(21)의 상부면과 상기 쉴드캔(40)의 하부면과의 접촉에 의한 쇼트사고를 방지하기 위해서 일정간격을 유지해야함은 물론, 상기 쉴드캔(40)의 자체 판 두께에 의해서 고주파모듈(50)의 전체두께가 커지기 때문에, 고주파 모듈(50)의 높이를 줄여 이를 채용하는 완제품의 부피를 소형화하는데 한계가 있었다.
이와 더불어, 상기 모듈기판(20)의 각 변을 감싸는 쉴드캔(40)의 두께에 의해서 고주파 모듈(50)의 폭 및 길이도 커지기 때문에, 고주파 모듈(50)의 폭, 길이를 줄여 이를 채용하는 완제품의 부피를 소형화하는데 한계가 있었다.
본 발명은 고주파 모듈 제조방법을 제공한다.
본 발명은 고주파 모듈 단위의 경계 표면에 하나 이상의 그라운드 패턴이 걸쳐지도록 함으로써, 부품 보호막 형성 후 모듈 단위로 커팅하고 그 위에 도금되는 도금층이 상기 그라운드 패턴에 자동으로 연결될 수 있도록 한 고주파 모듈 제조방법을 제공한다.
본 발명에 의한 고주파 모듈 제조방법은, 각 모듈기판의 상면 내측에 배선패턴을 배치하고, 각 모듈기판의 에지 부분에 하나 이상의 그라운드 패턴을 배치하는 단계; 상기 배선 패턴을 이용하여 하나 이상의 칩 부품을 탑재하는 단계; 상기 기판 위에 칩 부품의 보호를 위해 몰딩부재로 몰딩하는 단계; 상기 몰딩부재의 표면에서 각 모듈 경계 라인을 따라 하프 커팅하는 단계; 상기 몰드 부재 표면 및 하프 커팅 라인을 따라 도금층을 형성하여, 상기 도금층이 모듈기판 에지에 배치된 그라운드 패턴에 전기적으로 연결되는 단계를 포함한다.
이하에서 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 고주파 모듈에 대하여 상세히 설명한다.
도 2는 본 발명의 실시 예에 따른 고주파 모듈을 나타낸 평면도이고, 도 3은 고주파 모듈 제조 공정을 나타낸 도면이다.
도 2 및 도 3을 참조하면, 다수개의 모듈기판(110) 상면에 배선 패턴(111,112)을 각각 형성하고, 배선 패턴 중 그라운드 패턴(116)을 모듈기판 에지(101)에 하나 이상 형성해 준다.
상기 모듈기판(110)은 HTCC(High temperature cofired ceramic) 혹은 LTCC(Low temperature co-fired ceramic)와 같은 세라믹 기판이나 PCB 기판 등을 포함한다. 이러한 모듈기판(110) 상에는 사전에 설계된 배선 패턴(111,112)이 상면에 형성되고, 모듈기판(110)의 에지(101) 부분에는 유해 전자파 차단을 위해 하나 이상의 그라운드 패턴(116)이 형성된다.
상기 배선 패턴(111,112)은 라우팅 패턴, 라인 패턴, 와이어 본딩 패턴, 베어 다이용 패턴, 솔더 본딩 패턴, 비아 홀의 연결 패턴을 포함하며, 이러한 배선 패턴 위에 베어 다이가 부착되어 와이어 본딩되거나 수동 소자가 솔더 본딩되는 방식으로 탑재된다. 또한 반도체 패키지가 플립 본딩 방식으로 탑재될 수도 있다.
기판상에 칩 부품을 배치할 때, 그라운드 패턴(116)이 모듈기판의 에지 부분에 위치할 수 있도록 설계하고, 배치해 준다. 이러한 그라운드 패턴(116)은 인접한 모듈기판(110)의 그라운드 패턴과 걸쳐지도록 패터닝되고, 기판 내부의 비아 홀을 통해 바텀층의 그라운드 단자에 전기적으로 연결된다.
이러한 모듈기판(110)을 모듈 단위로 커팅할 경우 기판 에지 부분에 그라운드 패턴(116)이 노출된다. 이러한 그라운드 패턴(116)에 전기적으로 연결되는 도금층이 연결되도록 함으로써 도금층의 접지가 자동으로 이루어진다.
구체적으로, 도 3의 (a)~(e)를 참조하여, 고주파 모듈 제조 공정에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 3의 (a)는 모듈기판(110) 상에 칩 부품(120)을 탑재하는 공정으로서, 모듈기판(110)의 상면에 형성된 배선 패턴(111,112)에 적어도 하나 이상의 칩 부품을 금속 와이어(114) 본딩 또는/및 플립칩 본딩 방식으로 탑재된다.
또한 모듈기판(110) 상면 내측에는 배선 패턴(111,112)이 형성되고, 모듈 단위의 기판 외측에 하나 이상의 그라운드 패턴(116)이 형성된다. 여기서, 그라운드 패턴(116)은 도 2에 도시된 바와 같이 인접한 모듈기판과 모듈기판 사이에 걸쳐지도록 형성되며, 바텀층과 비아 홀을 통해 연결된다.
도 3의 (b)는 몰드부재(130)를 이용한 몰딩 공정으로서, 상기 몰드부재(130)는 모듈기판상에서 칩 부품의 높이 이상 또는 와이어(114) 높이 이상까지 몰딩되 어, 칩 부품을 보호하게 된다.
상기 몰드부재(130)를 형성하는 방법으로는 EMC를 이용한 트랜스퍼 몰딩(Transfer molding), 에폭시 시트를 열 압착하여 몰딩하는 방법, 액상 형태의 몰딩 재료를 토출하여 열 처리하는 방법, 주입 성형하는 방법 등이 모두 이용될 수 있다. 여기서 트랜스퍼 몰딩 방식을 사용하는 경우 칩 부품 영역 또는 모듈기판 전체에 대해 형성될 수 있다.
도 3의 (c)는 모듈기판(100) 간의 하프 커팅 공정이다. 하프 커팅(half-cutting) 공정은 고주파 모듈의 경계 영역(124)에서 모듈 전체 두께 대비 하프 두께(H) 정도로 커팅하게 되는데, 모듈 경계 영역(124)에 대해 몰드부재(130)의 표면부터 모듈기판(110)의 에지 표면까지 커팅하여 홈 형태를 형성하게 된다. 이때 모듈기판의 에지 부분에 그라운드 패턴(116)이 노출된다.
이때, 모듈기판(110)의 외측 표면 즉, 모듈 경계 영역(124)에는 그라운드 패턴(116)이 에지 부분으로 노출된다.
도 3의 (d)는 도금층(140)을 이용한 차폐용 표면 도금 공정으로서, 모듈기판(110) 위에 노출된 몰드부재(130)의 외측 표면 및 몰드부재(130)의 표면에 대해 도금층(140)을 형성하게 된다. 여기서, 도금층(140)은 스퍼터링(sputtering) 방식, 증착(evaporating)하는 방식, 전해 또는 무 전해 도금 등을 선택적으로 이용할 수 있다.
또한 상기 도금층(140)은 몰드부재(130)와의 접합성, 도금체의 견고성을 고려하여 한 층 이상의 금속층으로 이루어질 수 있다. 예를 들면, 몰드부재(130)의 표면부터 Cu, Ti, Ni, Au 등과 도전성을 갖는 재료 중에서 어느 하나의 재료 또는 이들의 혼합된 재료를 이용하여 한 층 이상으로 적층할 수 있다.
상기 도금층(140)과 몰드부재(130)의 외측 표면이 접하는 부분에서 상기 도금층(140)이 모듈기판(110)의 에지 부분에 형성된 그라운드 패턴(116)에 전기적으로 연결됨으로써, 상기 도금층(140)이 전기적인 접지로 인해 EMI/EMC 현상을 차단하게 된다.
도 3의 (e)는 고주파 모듈(100) 단위로 모듈기판을 커팅하는 공정이다. 즉, 고주파 모듈 경계 영역(124)을 기준으로 모듈기판(110)의 에지 부분에 대해 풀 커팅을 수행하게 됨으로써, 단일 고주파 모듈(100)이 완성된다.
이러한 본 발명은 모듈기판(110)의 에지 부분에 그라운드 패턴(116)을 각각 배치한 후, 부품 보호막 형성 후 커팅시 상기 그라운드 패턴(116)이 노출되도록 하는 한편, 도금층 형성시 상기 그라운드 패턴에 도금층(140)이 자동으로 연결되도록 함으로서, 별도의 조립 공정 없이도 유해 전자파를 차단할 수 있다.
이상에서 본 발명에 대하여 그 바람직한 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명 실시 예에 따른 고주파 모듈 제조방법에 의하면, 쉴드캔/단순 몰드 구조에 비해 고주파 모듈의 사이즈를 감소시켜 줄 수 있고, 칩 부품의 보호는 물론, 유해 전자파가 외부로 방사되는 것을 효과적으로 차단할 수 있다.
또한 쉴드캔을 이용하는 것에 비해 조립 부품 수를 줄이고, 조립 공정을 단순화할 수 있어, 완 제품의 제조원가를 절감하여 가격 경쟁력을 향상시킬 수 있다.
또한 모듈의 높이, 길이 및 폭이 도금층에 의해서 축소되기 때문에 모듈 부피를 줄여 이를 채용하는 완제품을 소형화할 수 있다.
또한 도금층의 형성과 동시에 전기적인 접지가 이루어질 수 있도록 함으로써, 접지 구조를 간단하게 구현할 수 있다.
또한 와이어 본딩이 없는 고주파 모듈인 경우 와이어를 이용한 그라운드 연결 구조가 필요 없으므로, 별도의 와이어 공정을 하지 않아도 되는 효과가 있다.

Claims (4)

  1. 복수의 모듈 영역으로 구분되는 모듈 기판 위에 배선 패턴 및 그라운드 패턴을 배치하고, 상기 배선 패턴은 각각의 모듈 영역의 내측에 배치되고, 상기 그라운드 패턴은 상기 각각의 모듈 영역의 에지 부분에 배치하는 단계;
    상기 형성된 배선 패턴을 이용하여, 상기 각각의 모듈 영역에 하나 이상의 칩 부품을 탑재하는 단계;
    상기 탑재된 칩 부품을 보호하기 위해 몰딩 부재를 상기 모듈 기판 위에 몰딩하는 단계;
    상기 각각의 모듈 영역을 구분하는 경계 라인에서, 상기 몰딩 부재 및 상기 모듈 기판의 일부를 개방하여, 상기 각각의 모듈 영역의 에지 부분에 배치된 그라운드 패턴을 노출하는 복수의 홈을 형성하는 단계; 및
    상기 몰딩 부재의 표면 및 상기 홈의 표면에 도금층을 형성하여 상기 도금층이 상기 각 모듈 영역의 에지 부분에 배치된 그라운드 패턴에 전기적으로 연결되는 단계를 포함하는 고주파 모듈 제조방법.
  2. 제 1항에 있어서,
    상기 그라운드 패턴은 인접한 두 모듈 영역의 경계 라인에 걸쳐지도록 배치되는 고주파 모듈 제조방법.
  3. 제 1항에 있어서,
    상기 도금층 형성 단계 후, 상기 복수의 모듈 영역으로 구분되는 고주파 모듈 단위로 풀 커팅하는 단계를 포함하는 고주파 모듈 제조방법.
  4. 제 1항에 있어서,
    상기 도금층은 Cu, Ni, Au 및 도전성을 갖는 재료 중에서 적어도 하나의 재료를 한 층 이상 적층되는 고주파 모듈 제조방법.
KR1020070009698A 2007-01-30 2007-01-30 고주파 모듈 제조방법 KR101338563B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070009698A KR101338563B1 (ko) 2007-01-30 2007-01-30 고주파 모듈 제조방법
PCT/KR2008/000411 WO2008093957A1 (en) 2007-01-30 2008-01-23 High frequency module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070009698A KR101338563B1 (ko) 2007-01-30 2007-01-30 고주파 모듈 제조방법

Publications (2)

Publication Number Publication Date
KR20080071457A KR20080071457A (ko) 2008-08-04
KR101338563B1 true KR101338563B1 (ko) 2013-12-06

Family

ID=39882224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070009698A KR101338563B1 (ko) 2007-01-30 2007-01-30 고주파 모듈 제조방법

Country Status (1)

Country Link
KR (1) KR101338563B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120131530A (ko) 2011-05-25 2012-12-05 삼성전자주식회사 반도체 장치 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040252475A1 (en) 2002-08-29 2004-12-16 Michiaki Tsuneoka Module part
JP2005183884A (ja) * 2003-12-24 2005-07-07 Nec Compound Semiconductor Devices Ltd 高周波モジュール及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040252475A1 (en) 2002-08-29 2004-12-16 Michiaki Tsuneoka Module part
JP2005183884A (ja) * 2003-12-24 2005-07-07 Nec Compound Semiconductor Devices Ltd 高周波モジュール及びその製造方法

Also Published As

Publication number Publication date
KR20080071457A (ko) 2008-08-04

Similar Documents

Publication Publication Date Title
CN101996962B (zh) 电子部件模块以及无线通信设备
US9293446B2 (en) Low profile semiconductor module with metal film support
US8841759B2 (en) Semiconductor package and manufacturing method thereof
US9691710B1 (en) Semiconductor package with antenna
US20100110656A1 (en) Chip package and manufacturing method thereof
US9018741B2 (en) Semiconductor package and manufacturing method thereof
US20080272469A1 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
US11510311B2 (en) Electronic component module and method for manufacturing electronic component module
JP2007129304A (ja) 高周波無線モジュール
CN107424987B (zh) 堆叠式半导体结构及其制造方法
US20170280561A1 (en) Module with external shield and back-spill barrier for protecting contact pads
WO2008062982A1 (en) Electromagnetic shielding device, radio frequency module having the same, and method of manufacturing the radio frequency module
US20090086461A1 (en) Shielding Apparatus and Manufacturing Method Thereof
KR100844790B1 (ko) 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
KR20120024284A (ko) 전자파 차폐 장치 및 이를 구비한 고주파 모듈과 그 제조방법
KR101338563B1 (ko) 고주파 모듈 제조방법
CN101501842B (zh) 半导体封装及其制造方法
US20210021038A1 (en) Communication module, electronic device, and communication module manufacturing method
KR20080046864A (ko) 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
WO2008093957A1 (en) High frequency module and manufacturing method thereof
KR100844791B1 (ko) 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
JP2006049602A (ja) 半導体装置およびその製造方法
KR101349504B1 (ko) 고주파 모듈과 그 제조방법
KR20080068299A (ko) 반도체 모듈 및 그 제조방법
KR20080046049A (ko) 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191111

Year of fee payment: 7