JP2005183884A - 高周波モジュール及びその製造方法 - Google Patents

高周波モジュール及びその製造方法 Download PDF

Info

Publication number
JP2005183884A
JP2005183884A JP2003426491A JP2003426491A JP2005183884A JP 2005183884 A JP2005183884 A JP 2005183884A JP 2003426491 A JP2003426491 A JP 2003426491A JP 2003426491 A JP2003426491 A JP 2003426491A JP 2005183884 A JP2005183884 A JP 2005183884A
Authority
JP
Japan
Prior art keywords
dielectric substrate
frequency module
metallized layer
phase shifter
low noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003426491A
Other languages
English (en)
Other versions
JP4335661B2 (ja
Inventor
Tatsuya Miya
龍也 宮
Kazuharu Kimura
和治 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Compound Semiconductor Devices Ltd
Original Assignee
NEC Compound Semiconductor Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Compound Semiconductor Devices Ltd filed Critical NEC Compound Semiconductor Devices Ltd
Priority to JP2003426491A priority Critical patent/JP4335661B2/ja
Priority to US11/016,867 priority patent/US7363017B2/en
Priority to KR1020040111224A priority patent/KR100713195B1/ko
Publication of JP2005183884A publication Critical patent/JP2005183884A/ja
Application granted granted Critical
Publication of JP4335661B2 publication Critical patent/JP4335661B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

【課題】 フェーズドアレイアンテナを構成する単位回路として用いられる高周波モジュールにおいて、小型化とともに、コストダウンを図る。
【解決手段】 開示される高周波モジュール１０は、両面にそれぞれ第１及び第２のメタライズ層２が形成され、一方の面のメタライズ層２に低雑音増幅器及び移相器ＩＣ９を実装する両面メタライズ誘電体基板１と、誘電体基板１の一方の面に形成されて低雑音増幅器を構成する低雑音トランジスタ７及び分布定数回路１２と、一方の面のメタライズ層２を誘電体基板１の他方の面に、この他方の面のメタライズ層と絶縁する態様で引き出して形成された入力端子、出力端子及び電源端子と、誘電体基板１の一方の面を覆う金属キャップとを有している。
【選択図】図１

Description

この発明は、高周波モジュール及びその製造方法に係り、詳しくは、フェーズドアレイ（Phased Array）技術を用いた衛星放送用アンテナに適用される高周波モジュール及びその製造方法に関する。
放送衛星（Broadcasting Satellite:BS）あるいは通信衛星(Communication Satellite:CS)等で代表される衛星放送が広く普及してきている。この衛星放送は、宇宙空間を利用することにより、地上の地形に制限されることなく広い地域に各種情報を伝達することができるという特長を有している。
このような衛星放送を受信するには、通常パラボラアンテナを建物の屋外に設置してその受信面を衛星の方向に向けて固定する必要がある。しかしながら、最近のアンテナ受信技術の進歩につれて、車両のような移動体にアンテナを設置して、アンテナを移動体とともに移動しながらも、衛星放送を受信可能にしたフェーズドアレイ技術が開発されている。
衛星放送においては、地上放送において用いられているＶＨＦ（Very High Frequency）帯あるいはＵＨＦ(Ultra High Frequency)帯等の電磁波と比較して、信号の減衰を極力避けて多くの情報量を伝達するためにそれらよりも周波数の高いＳＨＦ(Super High Frequency)帯の電磁波が、例えば１０〜１２GHzのいわゆるマイクロ波が用いられているが、受信信号は宇宙空間を伝播してくるので信号強度が弱くなっており、また宇宙空間からの多くの雑音を含んでいる。したがって、上述のフェーズドアレイ技術による衛星放送受信用フェーズドアレイアンテナでは、受信部が、パッチアンテナと、パッチアンテナが受信した微弱信号を増幅しかつ雑音発生を極力抑えた低雑音増幅器と、信号の通過位相を調整する移相器とを備えた単位回路を、１００〜２００個用いて例えばマトリクス状に配置して、各単回路で受信した信号を合成することにより所望の放送が受信できるように構成されている。
そのような構成のフェーズドアレイアンテナによれば、パッチアンテナを含む単位回路で受信された信号を合成する際にそれぞれの移相器で通過位相を調整することによって、アンテナ指向性を制御できるので、フェーズドアレイアンテナを車両のような移動体に設置した場合には、移動しながら、アンテナの向きに依存せずに衛星からの信号を受信することができるようになる。ここで、フェーズドアレイアンテナを車両のような移動体に設置する場合には、設置場所として車両のボンネットやトランクルームが選ばれるので、建物に固定して設置する場合に比べて、フェーズドアレイアンテナのサイズは自ずから制約されてくることになる。したがって、フェーズドアレイアンテナの受信部を構成する単位回路のサイズを小型化する必要がある。通常、単位回路はマザーボード上に構成されるが、単位回路をモジュール化することにより単位回路を小型化することが考えられる。
衛星放送の受信に用いられる低雑音増幅器は、従来、マザーボード上にＨＥＭＴ（High Electron Mobility Transistor）やＨＪＦＥＴ（Hetero Junction Field Effect Transistor）等の高周波性能に優れた低雑音トランジスタを実装し、この低雑音トランジスタの前後に分布定数回路による整合回路を接続して構成されている。このような構成により、低雑音トランジスタの性能を最大限に引き出して、衛星放送受信に必要な低雑音特性を得るようにしている。
このような高周波信号を扱う分野において、特にミリ波帯で使用される高周波信号用集積回路パッケージ及びその製造方法が、例えば特許文献１（第１の従来技術）に開示されている。同高周波信号用集積回路パッケージは、図９に示すように、膜回路基板１０1、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）１０２、バイパスコンデンサ１０３等の高周波信号用集積回路部品を実装したベース部材１０４と、そのベース部材１０４上に設けられた誘電体基板１０５と、その誘電体基板１０５上に設けられ、高周波信号用集積回路に電気的に接続されたマイクロストリップライン１０６と、誘電体基板１０５に嵌合する凹部１０７が形成され、集積回路部品を囲う開口部１０７ａが形成されたフレーム部材１０７と、そのフレーム部材１０７の開口部１０７ａを塞ぐ蓋部材（図示せず）とを有している。
同高周波信号用集積回路パッケージは、図１０に示すような製造方法により製造される。まず、図１０（ａ）に示すように、図９におけるＭＭＩＣ１０２等と、誘電体基板１０５と、その誘電体基板１０５上に設けられ、ＭＭＩＣ１０２と電気的に接続されたマイクロストリップライン１０６とが実装されたベース部材１０４を用意する。次に、図１０（ｂ）に示すように、図９におけるマイクロストリップライン１０６の幅広部１０６ｄ及び誘電体基板１０５にフレーム部材１０７の凹部１０７ｂを嵌合して、溶接又は銀ろう材等のろう付けにより接着する。ここで、凹部１０７ｂによって囲まれた誘電体基板１０５の部分は、導波管部１０５ａとなる。最後に、図１０（ｃ）に示すように、フレーム部材１０７の上部に溶接又は銀ろう材等のろう付けにより蓋部材１０８を接着し、フレーム部材１０７の開口部１０７ａを塞ぐことによって、ベース部材１０４上のＭＭＩＣ１０２等を気密封止させて、図９に示したような高周波信号用集積回路パッケージを完成させる。
このような構成によれば、ミリ波帯の周波数で使用しても通過損失を低減でき、構造が簡単であり、かつ、広帯域の周波数に対応できるマイクロストリップライン−導波管変換構造、その変換構造を備えた高周波信号用集積回路パッケージ及びその製造方法を提供できるとされている。
また、主として携帯電話等の移動体通信機器に用いられる高周波モジュール及びその製造方法が、例えば特許文献２（第２の従来技術）に開示されている。同高周波モジュールは、図１１に示すように、セラミック等の基板１２１と、この基板１２１の一表面上に搭載された高周波半導体素子１２２と、チップ抵抗、チップコンデンサ等の電子部品１２３と、高周波半導体素子１２２と配線パターンと電気的に接続される金属配線１２４と、基板１２１の表面を覆うエポキシ樹脂等の絶縁性樹脂１２５と、この絶縁性樹脂１２５の表面を覆うシールド用の金属薄膜１２６とを有している。
同高周波モジュールは、図１２に示すような製造方法により製造される。まず、図１２（ａ）に示すように、基板１２１を用いて、次に、図１２（ｂ）に示すように、基板１２１の一表面上にチップ抵抗、チップコンデンサ等の電子部品１２３を、例えばはんだペーストを用いたリフロー法により所定の位置に搭載する。次に、図１２（ｃ）に示すように、基板１２１の一表面上に高周波半導体素子１２２を、例えばはんだペーストを用いたリフロー法により所定の位置に搭載する。次に、図１２（ｄ）に示すように、高周波半導体素子１２２と配線パターンとの間に金属配線１２４をワイヤーボンディングした後、図１２（ｅ）に示すように、基板１２１の表面をエポキシ樹脂等の絶縁性樹脂１２５をトランスファモールド法により所定の形状に成形して覆う。次に、図１２（ｆ）に示すように、レーザ光の照射等により基板１２１の分割予定線１２７上の絶縁性樹脂１２５に開口１２８を設けた後、図１２（ｇ）に示すように、絶縁性樹脂１２５の表面にめっき法により金属薄膜１２６を形成し、最後に分割予定線１２７に沿って基板１２１を分割して、図１１に示したような高周波モジュールを完成させる。
このような構成によれば、電磁波を遮蔽しつつもパッケージ低背化に有利な構造を有する高周波モジュール及びその製造方法を提供できるとされている。
特開２０００−３１７１２号公報 特開２００２−２８０４６８号公報
ところで、特許文献１記載の従来の高周波信号用集積回路パッケージでは、衛星放送受信用フェーズドアレイアンテナを構成する高周波モジュールのサイズを小型化することに関しては、考慮されていないだけでなく、パッケージ構造が複雑になるので、コストアップが避けられない、という問題がある。
すなわち、特許文献１記載の高周波信号用集積回路パッケージは、従来のパッケージが特にミリ波帯で使用されると誘電体基板の部分であるいは気密封止板の部分でインピーダンス特性が悪化することに起因して、通過損失が増大するという課題を解決するためになされており、図９に示したような構成のパッケージ構造を得ることによりその課題を解決している。しかしながら、特許文献１ではこの発明で課題としている、フェーズドアレイアンテナを車両のような移動体に設置する場合に制約されるサイズに対処するために、アンテナの受信部を構成する単位回路としての高周波モジュールのサイズを小型化する構成に関しては、何ら考慮されていない。また、特許文献１記載の高周波信号用集積回路パッケージは、図９の構造から明らかなように、基本的に各種回路部品を実装したベース部材１０４と、このベース部材１０４上に設けられた誘電体基板１０５と、フレーム部材１０７と、蓋部材とから構成されており、パッケージ構造が複雑になるのでコストアップが避けられない。
次に、特許文献２記載の従来の高周波モジュールでも、特許文献１の高周波信号用集積回路パッケージと同様に、衛星放送受信用フェーズドアレイアンテナを構成する高周波モジュールのサイズを小型化することに関しては、考慮されていないだけでなく、衛星放送信号を受信できる高周波特性が得られる構造になっていない、という問題がある。
すなわち、特許文献２記載の高周波モジュールは、従来のモジュールが電磁波シールドのために用いられている金属キャップがパッケージ低背化の支障になっているという課題を解決するためになされており、図１１に示したような構成のパッケージ構造を得ることによりその問題を解決している。しかしながら、特許文献２においては分布定数回路が使われていない構成のため、衛星放送受信用フェーズドアレイアンテナで必要とする高周波特性が得られないので、このままではこの発明が目的とするモジュールを構成することができない。例え、特許文献２において、高周波特性を得るために分布定数回路を形成したとしても、使用基板の基板厚と基板誘電率との関係により分布定数回路のサイズが大きくなってしまうという問題が生ずる。したがって、特許文献２においても特許文献１と同様に、この発明で課題としている、フェーズドアレイアンテナの受信部を構成する高周波モジュールのサイズを小型化する構成に関しては、何ら考慮されていない。
また、特許文献１、２ではいずれにおいても、高周波での低雑音特性を得ることについては考慮されていないので、基板上に実装する回路部品としては半導体集積回路を用いているが、半導体集積回路は多くのディスクリート部品を実装する場合に比べて基板上の占有面積を節約できるという利点があるが、一般に半導体集積回路の増幅性能は低雑音トランジスタを用いたディスクリート構成よりも悪く、しかも高価になるという欠点があるので、低雑音増幅器を半導体集積回路により構成するのは好ましくない。
この発明は、上述の事情に鑑みてなされたもので、フェーズドアレイアンテナを構成する単位回路として用いられ、小型化とともに、コストダウンを図ることができるようにした高周波モジュール及びその製造方法を提供することを目的としている。
上記課題を解決するために、請求項１記載の発明は、高周波信号を増幅する低雑音増幅器と、上記高周波信号の通過位相を調整する移相器ＩＣとを少なくとも有する単位回路を備えて成る高周波モジュールに係り、両面にそれぞれメタライズ層が形成され、一方の面のメタライズ層に上記低雑音増幅器及び上記移相器ＩＣを実装する両面メタライズ誘電体基板と、上記誘電体基板の上記一方の面に形成されて上記低雑音増幅器を構成する低雑音トランジスタ及び分布定数回路と、上記一方の面のメタライズ層を上記誘電体基板の他方の面に、該他方の面のメタライズ層と絶縁する態様でスルーホールによって引き出して形成された入力端子、出力端子及び電源端子と、上記誘電体基板の少なくとも回路部品搭載面を覆う保護材とを有することを特徴としている。
また、請求項２記載の発明は、請求項１記載の高周波モジュールに係り、上記低雑音トランジスタ及び上記移相器ＩＣのうち少なくとも一つが、パッケージタイプ又はベアチップタイプから成ることを特徴としている。
また、請求項３記載の発明は、請求項１又は２記載の高周波モジュールに係り、上記保護材が、モールド樹脂から成ることを特徴としている。
また、請求項４記載の発明は、請求項１又は２記載の高周波モジュールに係り、上記保護材が、金属キャップから成ることを特徴としている。
また、請求項５記載の発明は、請求項１乃至４のいずれか一に記載の高周波モジュールに係り、上記誘電体基板が、高誘電率を有する誘電体から成ることを特徴としている。
また、請求項６記載の発明は、高周波信号を増幅する低雑音増幅器と、上記高周波信号の通過位相を調整する移相器ＩＣとを少なくとも有する単位回路を備えて成る高周波モジュールの製造方法に係り、両面にそれぞれメタライズ層を形成し、一方の面のメタライズ層の一部に上記低雑音増幅器の構成要素としての分布定数回路を形成するとともに、上記一方の面のメタライズ層を上記誘電体基板の他方の面に、該他方の面のメタライズ層と絶縁する態様でスルーホールによって引き出して入力端子、出力端子及び電源端子を形成した両面メタライズ誘電体基板を用意する工程と、上記誘電体基板の上記一方の面に少なくとも上記低雑音増幅器の構成要素としての低雑音トランジスタとともに、上記移相器ＩＣを実装する実装工程と、上記誘電体基板の上記一方の面を封止する封止工程とを有することを特徴としている。
また、請求項７記載の発明は、請求項６記載の高周波モジュールの製造方法に係り、上記低雑音トランジスタ及び上記移相器ＩＣのうち少なくとも一つがパッケージタイプであって、上記実装工程が、上記パッケージタイプの上記低雑音トランジスタあるいは上記移相器ＩＣを上記誘電体基板に半田付け又は接着材付け又はろう付けにより実装することを特徴としている。
また、請求項８記載の発明は、請求項６記載の高周波モジュールの製造方法に係り、上記低雑音トランジスタ及び上記移相器ＩＣのうち少なくとも一つがベアチップタイプであって、上記実装工程が、上記ベアチップタイプの上記低雑音トランジスタあるいは上記上記移相器ＩＣを上記誘電体基板に実装する第１の工程と、上記ベアチップタイプのベアチップと上記メタライズ層との間にワイヤボンディングを行う第２の工程とから成ることを特徴としている。
また、請求項９記載の発明は、請求項６記載の高周波モジュールの製造方法に係り、上記封止工程が、モールド樹脂によって封止することを特徴としている。
また、請求項１０記載の発明は、請求項６記載の高周波モジュールの製造方法に係り、上記封止工程が、金属キャップによって封止することを特徴としている。
この発明の高周波モジュールによれば、高周波信号を増幅する低雑音増幅器と、高周波信号の通過位相を調整する移相器ＩＣとを少なくとも有する単位回路を備えて成る高周波モジュールにおいて、小型化とともに、コストダウンを図ることができる。また、この発明の高周波モジュールの製造方法によれば、周知の工程の組み合わせにより、簡単に高周波モジュールを製造することができる。
この発明の高周波モジュールは、両面にそれぞれメタライズ層が形成され、一方の面のメタライズ層に低雑音増幅器及び移相器を実装する両面メタライズ誘電体基板と、誘電体基板の一方の面に形成されて低雑音増幅器を構成する低雑音トランジスタ及び分布定数回路と、一方の面のメタライズ層を誘電体基板の他方の面に、この他方の面のメタライズ層と絶縁する態様でスルーホールによって引き出して形成された入力端子、出力端子及び電源端子と、誘電体基板の少なくとも回路部品搭載面を覆う保護材とを有している。
図１は、この発明の実施例１である高周波モジュールの構成を示す平面図、図２は図１のＡ−Ａ矢視断面図、図３は同高周波モジュールの構成を示す裏面図である。
この例の高周波モジュール１０は、図１〜図３に示すように、厚さが０．１５ｍｍ〜１．５ｍｍ、一辺の長さが５ｍｍ〜２０ｍｍの例えば樹脂から成る方形状の誘電体基板１を有し、誘電体基板１の表面（一方の面）には配線層としての第１のメタライズ層２が形成されるとともに、その裏面（他方の面）には接地層（グランド層）としての第２のメタライズ層３が形成されている。すなわち、誘電体基板１は両面メタライズ誘電体基板として知られている基板から成り、７〜１５の誘電率を有する誘電体基板から構成されている。誘電体基板１の誘電率が高いほど高周波モジュールのサイズの小型化が可能になるが、後述するように、その誘電率は実際には配線層としての第１のメタライズ層２により分布定数回路１２を構成して、その特性を調整する際第１のメタライズ層２の加工精度との兼ね合いから決定される。第１のメタライズ層２と第２のメタライズ層３とは絶縁されており、第１のメタライズ層２はスルホール配線層（スルーホール）４を介して誘電体基板１の反対の面に引き出されることにより、高周波モジュールの入力端子５及び出力端子６が設けられる。このように誘電体基板１に入出力端子５、６を備えることにより、複数の高周波モジュールを用いてフェーズドアレイアンテナを組み立てる場合に、高周波モジュールのマザーボード上への表面実装が可能になる。
誘電体基板１の表面の第１のメタライズ層２に接続されるようにＨＥＭＴ、ＨＪＦＥＴ等から成る低雑音トランジスタ７、チップ抵抗、チップコンデンサ等の受動電子部品８及び移相器ＩＣ９が実装されている。また、第１のメタライズ層２の一部には幅広層で示すようなマイクロストリップ線路１１が形成され、このマイクストリップ線路１１により分布定数回路１２が構成されている。この分布定数回路１２の特性の調整は、第１のメタライズ層２を部分的に加工して行われる。そして、マイクロストリップ線路１１は低雑音トランジスタ７とともに、低雑音増幅器を構成している。このように、この例の高周波モジュール１０は、低雑音増幅器と移相器ＩＣとを少なくとも有する単位回路を備えている。そして、誘電体基板１上に実装された各構成部品は例えば洋白のような銅合金から成る金属キャップ１３で封止される。金属キャップ１３は接地層である第２のメタライズ層３に接するように取り付けられる。なお、誘電体基板１の裏面の入力端子５に隣接して制御端子１４Ａ〜１４Ｄが設けられるとともに、出力端子６に隣接して電源端子１５Ａ〜１５Ｄが設けられている。
ここで、この例で用いられる低雑音トランジスタ７は、保護材７Ａにより封止されたパッケージタイプを用いた例で示しており、このようなパッケージタイプから成る低雑音トランジスタ７は、半田あるいは銀ペースト等の接着剤あるいはろう材を用いて誘電体基板の第１のメタライズ層２上に接続される。このようなパッケージタイプのトランジスタを用いることにより、低雑音トランジスタ７を誘電体基板１上に実装する際に工程を簡単にすることができる。
この例の高周波モジュール１０によれば、誘電体基板１の裏面に入力端子５及び出力端子６が設けられていることにより、入力端子５から入力した受信信号はスルーホール配線層４、マイクロストリップ線路１１を介して低雑音トランジスタ７に入力して信号増幅され、次に移相器ＩＣ９により位相が調整された後出力端子６から出力される。このように、誘電体基板１の裏面に入力端子５及び出力端子６が設けられていることにより、複数の高周波モジュール１０を例えばマトリクス状に配置してフェーズドアレイアンテナを組み立てる場合は、その入力端子５及び出力端子６を利用することにより、マザーボード上に複数の高周波モジュール１０を表面実装することができるので、簡単にフェーズドアレイアンテナを組み立てることができる。
次に、図４を参照して、この例の高周波モジュール１０の製造方法を工程順に説明する。
まず、図４（ａ）に示すように、表面に配線層としての第１のメタライズ層２が形成されるとともに、その裏面に接地層としての第２のメタライズ層３が形成された厚さが０．１５ｍｍ〜１．５ｍｍ、一辺の長さが５ｍｍ〜２０ｍｍの例えば樹脂から成る方形状の誘電体基板１を用意する。前述したように、誘電体基板１の表面の第１のメタライズ層２の一部には分布定数回路として働くマイクロストリップ線路１１が予め形成されている。また、第１のメタライズ層２はスルホール配線層４を介して誘電体基板１の反対の面に引き出されることにより、高周波モジュールの入力端子５及び出力端子６が予め設けられている。さらに、制御端子１４Ａ〜１４Ｄ及び電源端子１５Ａ〜１５Ｄが設けられている。
次に、図４（ｂ）に示すように、誘電体基板１の所望の位置にパッケージタイプから成る低雑音トランジスタ７、チップ抵抗、チップコンデンサ等の受動電子部品（図示せず）及び移相器ＩＣ（図示せず）を位置決めした後、半田を用いて誘電体基板１の第１のメタライズ層２上に接続することにより実装する。パッケージタイプの低雑音トランジスタ７は、予め複数のリード７Ｂが引き出されているので、これらのリード７Ｂを第１のメタライズ層２に位置決めして半田付けにより接続することにより、低雑音トランジスタ７の実装を容易に行うことができる。次に、ベアチップタイプの移相器ＩＣ９を位置決めした後、銀ペースト付けにより誘電体基板１の第１メタライズ層２上に接続することにより実装する。次に、ベアチップタイプから成る移相器ＩＣ９と第１メタライズ層２との間にボンディングワイヤを接続する。
次に、図４（ｃ）に示すように、金属キャップ１３を用いて誘電体基板１を封止して、図１〜図３に示したような高周波モジュール１０を完成させる。
上述したような製造方法により製造されたこの例の高周波モジュール１０によれば、７〜１５の高誘電率を有する誘電体基板１が用いられて、その表面に設けられたマイクロストリップ線路１１と低雑音トランジスタ７とにより低雑音増幅器が構成され、スルーホール配線層４を介して形成された入力端子５及び出力端子６を備えることにより、高誘電率の基板１を使用するため分布定数回路１２を小さくすることができることに加えて、入力端子５及び出力端子６が高周波モジュール１０の下部に形成されるため、表面実装の際の端子接続部面積を小さくできるので、高周波モジュール１０の小型化を図ることができる。また、この高周波モジュール１０によれば、誘電体基板１として樹脂基板を使用することができるので、材料費が安価である。
高周波モジュール１０の小型化は誘電体基板１の誘電率が高いほど可能になるが、小型化を図ると必然的にメタライズ層の幅も狭くなっていくるので、メタライズ層形成時あるいは調整時のパターン精度が制約されてくる。したがって、このような制約を考慮すると、誘電体基板１の誘電率は７〜１５に選ばれるのが好ましい。
このように、この例の高周波モジュール１０によれば、高周波信号を増幅する低雑音増幅器と、高周波信号の通過位相を調整する移相器ＩＣとを少なくとも有する単位回路を備えて成る構成において、両面にそれぞれ第１及び第２のメタライズ層２、３が形成され、一方の面のメタライズ層２に低雑音増幅器及び移相器ＩＣ９を実装する両面メタライズ誘電体基板１と、誘電体基板１の一方の面に形成されて低雑音増幅器を構成する低雑音トランジスタ７及び分布定数回路１２と、一方の面のメタライズ層２を誘電体基板１の他方の面に、この他方の面のメタライズ層３と絶縁する態様でスルーホール配線層４によって引き出して形成された入力端子５、出力端子６及び電源端子１５Ａ〜１５Ｄと、誘電体基板１の一方の面を覆う金属キャップ１３とを有しているので、高周波モジュールの全体の構造を簡単にすることができる。
また、この例の高周波モジュールの製造方法によれば、周知の製造工程を組み合わせることにより、コストアップを伴うことなく容易に高周波モジュールを製造することができる。
したがって、フェーズドアレイアンテナを構成する単位回路として用いられる高周波モジュールの小型化とともに、コストダウンを図ることができる。
図５は、この発明の実施例２である高周波モジュールの構成を示す平面図、図６は図５のＢ−Ｂ矢視断面図、図７は同高周波モジュールの構成を示す裏面図、図８は同高周波モジュールの製造方法を工程順に示す工程図である。この例の高周波モジュールの構成が、上述した実施例１の構成と大きく異なるところは、低雑音トランジスタとしてベアチップタイプを用いるようにした点である。
この例の高周波モジュール２０は、図５〜図７に示すように、誘電体基板１の表面に実装される低雑音トランジスタとしては、ベアチップ１６が用いられて、このベアチップ１６と第１のメタライズ層２との間にはボンディングワイヤ１８が接続されている。また、ボンディングワイヤ１８との接続部を含むベアチップ１６は例えば低誘電率のポッテング樹脂１９により覆われている。さらに、誘電体基板１上に実装された各構成部品は例えばエポキシ樹脂から成るモールド樹脂２１により封止される。このようにポッテング樹脂１９とモールド樹脂２１の材料を変えることにより、高周波モジュールの雑音特性を改善することができる。
これ以外は、上述した実施例１と略同様である。それゆえ、図５〜図７において、図１〜図３の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
次に、図８を参照して、この例の高周波モジュールの製造方法を工程順に説明する。
まず、図８（ａ）に示すように、表面に配線層としての第１のメタライズ層２形成されるとともに、その裏面に接地層としての第２のメタライズ層３が形成された、実施例１で用いたものと略同様な誘電体基板１を用意する。
次に、図８（ｂ）に示すように、誘電体基板１の所望の位置にチップ抵抗、チップコンデンサ等の受動電子部品（図示せず）を位置決めした後、半田付けにより誘電体基板１の第１のメタライズ層２上に接続することにより実装する。次に、ベアチップタイプの低雑音トランジスタ１６及び移相器ＩＣ（図示せず）を位置決めした後、銀ペースト付けにより誘電体基板１の第１メタライズ層２上に接続することにより実装する。
次に、図８（ｃ）に示すように、ベアチップ１６及び移相器ＩＣ（図示せず）と一方の面の第１のメタライズ層２との間にボンディングワイヤ１８を接続する。次に、低雑音トランジスタ部分について、ボンディングワイヤ１８との接続部を含むベアチップ１６の表面を低誘電率のポッテング樹脂１９により覆う。
次に、図８（ｄ）に示すように、周知のトランスファモールド法により、エポキシ樹脂を用いてモールド樹脂２１により誘電体基板１を封止して、図５〜図７に示したような高周波モジュール２０を完成させる。
このように、この例の構成によっても、低雑音トランジスタのタイプが異なるだけなので、実施例１と略同様な効果を得ることができる。
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、各実施例では誘電体基板としては樹脂を用いる例で説明したが、これに限らずセラミックのような他の誘電体を用いることができ、あるいは多層構造の誘電体基板を用いるようにしてもよい。また、実施例では低雑音トランジスタとしてパッケージタイプあるいはベアチップタイプを用いる例で示し、また移相器ＩＣとしてはベアチップタイプのものを示したが、低雑音トランジスタに限らずに移相器ＩＣについても、低雑音トランジスタと同様に、パッケージタイプあるいはベアチップタイプのものを用いることができる。また、低雑音トランジスタ及び移相器ＩＣとしてパッケージタイプとベアチップタイプのいずれのものを用いても、高周波モジュールの保護材はモールド樹脂から成っていても、金属キャップから成っていてもよい。また、実施例では衛星放送から高周波信号を受信する場合のフェーズドアレイアンテナに高周波モジュールを適用した例で説明したが、送信時にも同様に適用することができる。
この発明の実施例１である高周波モジュールの構成を示す平面図である。 図１のＡ−Ａ矢視断面図である。 同高周波モジュールの構成を示す裏面図である。 同高周波モジュールの製造方法を工程順に示す工程図である。 この発明の実施例２である高周波モジュールの構成を示す平面図である。 図５のＢ−Ｂ矢視断面図である。 同高周波モジュールの構成を示す裏面図である。 同高周波モジュールの製造方法を工程順に示す工程図である。 第１の従来技術による高周波信号用集積回路パッケージの構成を示す平面図である。 同高周波信号用集積回路パッケージの製造方法を工程順に示す工程図である。 第２の従来技術による高周波モジュールの構成を示す一部に切欠き部を含む斜視図である。 同高周波モジュールの製造方法を工程順に示す工程図である。
符号の説明
１ 誘電体基板
２ 第１のメタライズ層
３ 第２のメタライズ層
４ スルーホール配線層（スルーホール）
５ 入力端子
６ 出力端子
７ 低雑音トランジスタ（パッケージタイプ）
７Ａ 保護材
７Ｂ リード
８ 受動電子部品
９ 移相器ＩＣ
１０、２０ 高周波モジュール
１１ マイクロストリップ線路
１２ 分布定数回路
１３ 金属キャップ
１４Ａ〜１４Ｄ 制御端子
１５Ａ〜１５Ｄ 電源端子
１６ ベアチップ
１８ ボンディングワイヤ
１９ ポッテング樹脂
２１ モールド樹脂

Claims (10)

  1. 高周波信号を増幅する低雑音増幅器と、前記高周波信号の通過位相を調整する移相器ＩＣとを少なくとも有する単位回路を備えて成る高周波モジュールであって、
    両面にそれぞれメタライズ層が形成され、一方の面のメタライズ層に前記低雑音増幅器及び前記移相器ＩＣを実装する両面メタライズ誘電体基板と、
    前記誘電体基板の前記一方の面に形成されて前記低雑音増幅器を構成する低雑音トランジスタ及び分布定数回路と、
    前記一方の面のメタライズ層を前記誘電体基板の他方の面に、該他方の面のメタライズ層と絶縁する態様でスルーホールによって引き出して形成された入力端子、出力端子及び電源端子と、
    前記誘電体基板の少なくとも回路部品搭載面を覆う保護材と、
    を有することを特徴とする高周波モジュール。
  2. 前記低雑音トランジスタ及び前記移相器ＩＣのうち少なくとも一つが、パッケージタイプ又はベアチップタイプから成ることを特徴とする請求項１記載の高周波モジュール。
  3. 前記保護材が、モールド樹脂から成ることを特徴とする請求項１又は２記載の高周波モジュール。
  4. 前記保護材が、金属キャップから成ることを特徴とする請求項１又は２記載の高周波モジュール。
  5. 前記誘電体基板が、高誘電率を有する誘電体から成ることを特徴とする請求項１乃至４のいずれか一に記載の高周波モジュール。
  6. 高周波信号を増幅する低雑音増幅器と、前記高周波信号の通過位相を調整する移相器ＩＣとを少なくとも有する単位回路を備えて成る高周波モジュールの製造方法であって、
    両面にそれぞれメタライズ層を形成し、一方の面のメタライズ層の一部に前記低雑音増幅器の構成要素としての分布定数回路を形成するとともに、前記一方の面のメタライズ層を前記誘電体基板の他方の面に、該他方の面のメタライズ層と絶縁する態様でスルーホールによって引き出して入力端子、出力端子及び電源端子を形成した両面メタライズ誘電体基板を用意する工程と、
    前記誘電体基板の前記一方の面に少なくとも前記低雑音増幅器の構成要素としての低雑音トランジスタとともに、前記移相器ＩＣを実装する実装工程と、
    前記誘電体基板の前記一方の面を封止する封止工程と、
    を有することを特徴とする高周波モジュールの製造方法。
  7. 前記低雑音トランジスタ及び前記移相器ＩＣのうち少なくとも一つがパッケージタイプであって、前記実装工程が、前記パッケージタイプの前記低雑音トランジスタあるいは前記移相器ＩＣを前記誘電体基板に半田付け又は接着材付け又はろう付けにより実装することを特徴とする請求項６記載の高周波モジュールの製造方法。
  8. 前記低雑音トランジスタ及び前記移相器ＩＣのうち少なくとも一つがベアチップタイプであって、前記実装工程が、前記ベアチップタイプの前記低雑音トランジスタあるいは前記前記移相器ＩＣを前記誘電体基板に実装する第１の工程と、前記ベアチップタイプのベアチップと前記メタライズ層との間にワイヤボンディングを行う第２の工程とから成ることを特徴とする請求項６記載の高周波モジュールの製造方法。
  9. 前記封止工程が、モールド樹脂によって封止することを特徴とする請求項６記載の高周波モジュールの製造方法。
  10. 前記封止工程が、金属キャップによって封止することを特徴とする請求項６記載の高周波モジュールの製造方法。
JP2003426491A 2003-12-24 2003-12-24 高周波モジュールの製造方法 Expired - Fee Related JP4335661B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003426491A JP4335661B2 (ja) 2003-12-24 2003-12-24 高周波モジュールの製造方法
US11/016,867 US7363017B2 (en) 2003-12-24 2004-12-21 High frequency module and manufacturing method thereof
KR1020040111224A KR100713195B1 (ko) 2003-12-24 2004-12-23 고주파모듈 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003426491A JP4335661B2 (ja) 2003-12-24 2003-12-24 高周波モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2005183884A true JP2005183884A (ja) 2005-07-07
JP4335661B2 JP4335661B2 (ja) 2009-09-30

Family

ID=34786012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003426491A Expired - Fee Related JP4335661B2 (ja) 2003-12-24 2003-12-24 高周波モジュールの製造方法

Country Status (3)

Country Link
US (1) US7363017B2 (ja)
JP (1) JP4335661B2 (ja)
KR (1) KR100713195B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008093957A1 (en) * 2007-01-30 2008-08-07 Lg Innotek Co., Ltd High frequency module and manufacturing method thereof
JP2011512771A (ja) * 2008-02-20 2011-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積開口部結合型パッチ・アンテナを有する無線周波数（ｒｆ）集積回路（ｉｃ）パッケージ
KR101338563B1 (ko) * 2007-01-30 2013-12-06 엘지이노텍 주식회사 고주파 모듈 제조방법
KR101349504B1 (ko) * 2007-01-30 2014-01-08 엘지이노텍 주식회사 고주파 모듈과 그 제조방법
WO2019026557A1 (ja) * 2017-08-02 2019-02-07 アルプス電気株式会社 回路モジュール

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1677523A3 (en) * 2004-12-28 2011-03-30 LG Electronics, Inc. Digital broadcasting transmitter-receiver for portable computer
JP4870509B2 (ja) * 2006-09-27 2012-02-08 新光電気工業株式会社 電子装置
US8144674B2 (en) 2008-03-27 2012-03-27 Broadcom Corporation Method and system for inter-PCB communications with wireline control
US8583197B2 (en) 2007-12-12 2013-11-12 Broadcom Corporation Method and system for sharing antennas for high frequency and low frequency applications
US7880677B2 (en) 2007-12-12 2011-02-01 Broadcom Corporation Method and system for a phased array antenna embedded in an integrated circuit package
US8494030B2 (en) 2008-06-19 2013-07-23 Broadcom Corporation Method and system for 60 GHz wireless clock distribution
US8160498B2 (en) * 2007-12-12 2012-04-17 Broadcom Corporation Method and system for portable data storage with integrated 60 GHz radio
US8855093B2 (en) 2007-12-12 2014-10-07 Broadcom Corporation Method and system for chip-to-chip communications with wireline control
US8064936B2 (en) * 2008-02-28 2011-11-22 Broadcom Corporation Method and system for a multistandard proxy
US8116676B2 (en) 2008-05-07 2012-02-14 Broadcom Corporation Method and system for inter IC communications utilizing a spatial multi-link repeater
DE102008002268A1 (de) * 2008-06-06 2009-12-10 Robert Bosch Gmbh Sensoranordnung und Verfahren zur Herstellung einer Sensoranordnung
KR101535914B1 (ko) * 2014-02-12 2015-07-10 알에프코어 주식회사 전자파 차폐 구조를 갖는 반도체 패키지, 회로 모듈 및 이를 포함하는 회로 시스템
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
JP2021136514A (ja) * 2020-02-25 2021-09-13 株式会社村田製作所 高周波モジュール及び通信装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3444727B2 (ja) * 1995-09-26 2003-09-08 シャープ株式会社 デジタル方式衛星放送受信機
JP3209183B2 (ja) 1998-07-08 2001-09-17 日本電気株式会社 高周波信号用集積回路パッケージ及びその製造方法
JP3925771B2 (ja) * 2000-06-09 2007-06-06 日立金属株式会社 高周波スイッチモジュール
JP3649111B2 (ja) * 2000-10-24 2005-05-18 株式会社村田製作所 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置
JP3718131B2 (ja) * 2001-03-16 2005-11-16 松下電器産業株式会社 高周波モジュールおよびその製造方法
KR100403814B1 (ko) * 2001-08-13 2003-10-30 삼성전자주식회사 멀티칩 모듈을 이용하여 디.씨 옵셋을 감소시킨 다이렉트컨버젼 수신기

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008093957A1 (en) * 2007-01-30 2008-08-07 Lg Innotek Co., Ltd High frequency module and manufacturing method thereof
KR101338563B1 (ko) * 2007-01-30 2013-12-06 엘지이노텍 주식회사 고주파 모듈 제조방법
KR101349504B1 (ko) * 2007-01-30 2014-01-08 엘지이노텍 주식회사 고주파 모듈과 그 제조방법
JP2011512771A (ja) * 2008-02-20 2011-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積開口部結合型パッチ・アンテナを有する無線周波数（ｒｆ）集積回路（ｉｃ）パッケージ
WO2019026557A1 (ja) * 2017-08-02 2019-02-07 アルプス電気株式会社 回路モジュール

Also Published As

Publication number Publication date
US20060035613A1 (en) 2006-02-16
KR20050065395A (ko) 2005-06-29
US7363017B2 (en) 2008-04-22
JP4335661B2 (ja) 2009-09-30
KR100713195B1 (ko) 2007-05-02

Similar Documents

Publication Publication Date Title
JP4335661B2 (ja) 高周波モジュールの製造方法
US7236070B2 (en) Electronic component module and manufacturing method thereof
JP5308512B2 (ja) リング・キャビティ及び／又はオフセット・キャビティにおける集積開口部結合型パッチ・アンテナを有する無線周波数（ｒｆ）集積回路（ｉｃ）パッケージ
US6917526B2 (en) Electronic component module
US7911292B2 (en) Mode transition between a planar line and a waveguide with a low loss RF substrate and a high loss low frequency substrate
US7239222B2 (en) High frequency circuit module
US7102896B2 (en) Electronic component module
US6818985B1 (en) Embedded antenna and semiconductor die on a substrate in a laminate package
JP3629399B2 (ja) アンテナ一体化マイクロ波・ミリ波モジュール
KR100548244B1 (ko) 저가형 능동 스마트 안테나 시스템 및 그 제조 방법
JP2011512771A (ja) 集積開口部結合型パッチ・アンテナを有する無線周波数（ｒｆ）集積回路（ｉｃ）パッケージ
WO2002003499A1 (en) Radio communication device with integrated antenna, transmitter, and receiver
JP2010016789A (ja) Ｎ個集積開口部結合型パッチ・アンテナを有する無線周波数集積回路チップ・パッケージ、及びその製造する方法
KR20070029081A (ko) 전자 회로 모듈과 그 제조 방법
JP3556832B2 (ja) フェーズドアレーアンテナ
JPH11330163A (ja) マイクロ波・ミリ波装置
US6914787B2 (en) Electronic component module
JP3227631B2 (ja) アンテナ
JPH10233621A (ja) アンテナ一体化マイクロ波・ミリ波回路
JPH0983240A (ja) 通信モジュール
US20210280478A1 (en) Radio Frequency Package Implementing a Window Frame with Edge Plating and Processes of Implementing the Same
WO2023135912A1 (ja) アンテナモジュール
JP2000133765A (ja) 高周波集積回路装置
JP3439967B2 (ja) 高周波半導体素子用パッケージ
JPH01310572A (ja) マイクロ波集積回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees