JPH11330163A - マイクロ波・ミリ波装置 - Google Patents

マイクロ波・ミリ波装置

Info

Publication number
JPH11330163A
JPH11330163A JP11038922A JP3892299A JPH11330163A JP H11330163 A JPH11330163 A JP H11330163A JP 11038922 A JP11038922 A JP 11038922A JP 3892299 A JP3892299 A JP 3892299A JP H11330163 A JPH11330163 A JP H11330163A
Authority
JP
Japan
Prior art keywords
microwave
millimeter wave
dielectric substrate
wave device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11038922A
Other languages
English (en)
Other versions
JP3496752B2 (ja
Inventor
Atsushi Yamada
敦史 山田
Eiji Suematsu
英治 末松
Noriko Kakimoto
典子 柿本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP03892299A priority Critical patent/JP3496752B2/ja
Priority to DE69931204T priority patent/DE69931204T2/de
Priority to EP99103218A priority patent/EP0938139B1/en
Priority to US09/253,007 priority patent/US6384701B1/en
Publication of JPH11330163A publication Critical patent/JPH11330163A/ja
Application granted granted Critical
Publication of JP3496752B2 publication Critical patent/JP3496752B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

(57)【要約】 【課題】 開発期間の短縮を可能にする、小形且つ低コ
ストであって半導体チップの実装強度を向上し、更に優
れた受動素子特性を有するマイクロ波・ミリ波装置を提
供する。 【解決手段】 マイクロ波・ミリ波装置が、少なくとも
１つの信号線路と受動回路と第１の接地導体部とが表面
上に形成された誘電体基板と、複数の能動素子のみが表
面上に形成された半導体基板と、を備えており、該信号
線路と該能動素子の入出力端子との間、及び該第１の接
地導体部と該能動素子の接地端子との間が、金属バンプ
を介して物理的及び電気的にそれぞれ接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、小型且つ軽量で量
産性に優れ、更に高周波特性に優れたマイクロ波・ミリ
波装置に関する。
【０００２】
【従来の技術】近年、情報処理装置の処理速度の向上
や、画像処理装置の高解像化等に伴ない、マイクロ波や
ミリ波のような高周波での高速且つ大容量のパーソナル
通信が注目されている。これらの通信機器に用いられる
マイクロ波・ミリ波装置として、伝送線路を形成した誘
電体基板上に、高周波用半導体チップを直接実装したモ
ジュールが盛んに開発されている。特に、取り扱う周波
数が高くなるに従って、誘電体基板上に半導体チップを
金属バンプを介して接続する、フリップチップ実装が注
目されている。
【０００３】このようなマイクロ波・ミリ波装置のひと
つとして、図２１（ａ）にＨＭＩＣ（Ｈｙｂｒｉｄ Ｍ
ｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕ
ｉｔ）５１００の概略図を示す。また、図２１（ｂ）に
は、図２１（ａ）に示すＨＭＩＣ５１００の線２１Ａ−
２１Ｂにおける断面図を示す。
【０００４】このＨＭＩＣ５１００は、単体トランジス
タチップ２１１、伝送線路で受動回路５１５０が形成さ
れた誘電体基板２１２、及び金属バンプ２１３で構成さ
れており、誘電体基板２１２の表面と単体トランジスタ
チップ２１１の表面とがお互いに向き合うようにして、
単体トランジスタチップ２１１の電極と誘電体基板２１
２の信号線路２１４及び接地導体部２１５とが、金属バ
ンプ２１３を介して物理的及び電気的に接続されてい
る。誘電体基板２１２の表面の接地導体部２１５は、貫
通孔２１６により、誘電体基板の裏面の接地導体面２１
７に接続されている。誘電体基板２１２の表面上には、
受動回路５１５０として、ＤＣカット用キャパシタ２１
８やラジアルスタブ２１９やチップ抵抗２２０、チップ
キャパシタ２２１などが形成されている。
【０００５】このようなＨＭＩＣ技術の一例は、１９９
７年ＩＥＥＥ ＭＴＴ−Ｓダイジェスト、ｐｐ．４４７
〜４５０に示されている。
【０００６】更に、別の技術として、ＭＭＩＣ（Ｍｏｎ
ｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａ
ｔｅｄ Ｃｉｒｃｕｉｔ）を誘電体基板２１２にフリッ
プチップ実装する技術がある。ＭＭＩＣは、トランジス
タ等の能動素子と伝送線路、スパイラルインダクタ、薄
膜キャパシタ等の受動素子とを同一半導体チップ上に作
製し、増幅器、ミキサ、発振器等の機能ブロックを半導
体チップ上に実現するものである。図２２（ａ）に、Ｍ
ＭＩＣ２２２を誘電体基板２１２にフリップチップ実装
した例を示す。また、図２２（ｂ）には、図２２（ａ）
の線２２Ａ−２２Ｂにおける断面図を示す。
【０００７】図示されるフリップチップ構造は、ＭＭＩ
Ｃ２２２、伝送線路が形成された誘電体基板２１２、及
び金属バンプ２１３で構成されており、誘電体基板２１
２の表面とＭＭＩＣ２２２の表面とがお互いに向き合う
ようにして、ＭＭＩＣ２２２の周辺に配設された電極２
２３と誘電体基板の信号線路２２４及び接地導体部２１
５とが、金属バンプ２１３を介して物理的及び電気的に
接続されている。誘電体基板の接地導体部２１５は、貫
通孔２１６により、誘電体裏面の接地導体面２１７に接
続されている。
【０００８】ＭＭＩＣのフリップチップ技術の一例とし
て、１９９４年ＩＥＥＥ ＭＴＴ−Ｓダイジェスト、ｐ
ｐ．１７０７〜１７１０に示された技術がある。
【０００９】
【発明が解決しようとする課題】しかし、従来の技術で
は、以下の問題点がある。
【００１０】ＨＭＩＣに関しては、第１の問題として、
単体の能動素子の半導体チップを一つずつ実装する必要
があることから、製造コストが高い。第２の問題とし
て、単体の能動素子の半導体チップが非常に小さいため
に取り扱いが困難であり、個々の能動素子と基板との位
置ずれによって高周波特性にばらつきが生じやすいこと
が挙げられる。第３の問題として、一つの半導体チップ
に搭載することができる金属バンプの数に限りがあるた
めに、充分な実装強度が得られず、更に放熱特性が悪く
なる。第４の問題として、実装工程上、個々の半導体チ
ップの間隔をある程度広げる必要があることから、誘電
体基板の面積が大きくなる。更に、このように各半導体
チップの間隔が広いため、各能動素子の接地端子間のイ
ンダクタンスが大きくなり、各素子の動作が不安定にな
ることが挙げられる。
【００１１】一方、ＭＭＩＣに関して、第１の問題とし
て、能動素子と受動素子とを同一の半導体チップ上に設
計及び製造するため、設計変更するためには最初から製
造する必要があり、開発期間が長くなる。第２の問題と
して、誘電体基板と比較して半導体基板の抵抗率が低
く、且つ高いＱ値が得られないため、高性能な受動素子
の作成が困難である。具体的には、半導体基板は誘電体
基板と比較して低抵抗であるので、半導体基板上に作成
した受動回路は、信号の基板への漏洩などによって特性
が劣化することがある。第３の問題として、半導体チッ
プの大部分の面積を受動素子が占めるため、材料のコス
トが高いことが挙げられる。第４の問題として、同一半
導体チップ上に能動素子と受動素子とを高密度に集積化
するため、各素子間の電気的なアイソレーション特性が
悪いことが挙げられる。
【００１２】以上に示したように、ＨＭＩＣ技術とＭＭ
ＩＣ技術とは、長所だけではなく、克服されるべき短所
を有している。
【００１３】本発明は、上記の問題点を解決するために
なされたものであって、開発期間の短縮を可能にする、
小形且つ低コストであって半導体チップの実装強度を向
上し、更に優れた受動素子特性を有するマイクロ波・ミ
リ波装置を提供することを目的としている。
【００１４】
【課題を解決するための手段】本発明のマイクロ波・ミ
リ波装置は、少なくとも１つの信号線路と受動回路と第
１の接地導体部とが表面上に形成された誘電体基板と、
複数の能動素子のみが表面上に形成された半導体基板
と、を備えており、該信号線路と該能動素子の入出力端
子との間、及び該第１の接地導体部と該能動素子の接地
端子との間が、金属バンプを介して物理的及び電気的に
それぞれ接続されていて、そのことによって、上記の目
的が達成される。
【００１５】ある実施形態では、前記複数の能動素子の
接地端子を互いに第１の導体で接続することにより形成
された第２の接地導体部を、前記半導体基板の表面に更
に備える。
【００１６】ある実施形態では、前記半導体基板の裏面
に第２の導体を有し、該半導体基板の表面の接地導体部
と該第２の導体とが貫通孔で接続されている。
【００１７】ある実施形態では、前記誘電体基板の裏面
に接地導体面を有し、該接地導体面と該誘電体基板の表
面の接地導体部とが貫通孔で接続されている。
【００１８】ある実施形態では、前記誘電体基板は、第
１の誘電体層と中間導体層と第２の誘電体層とを含み、
該第２の誘電体層の裏面に接地導体面を有し、該第１の
誘電体層の表面に接地導体部を有し、該接地導体部と該
中間導体層との間、及び該中間導体層と該接地導体面と
の間が、それぞれ貫通孔で接続されている。
【００１９】ある実施形態では、前記中間導体層にスロ
ット結合孔を有し、前記第２の誘電体層の裏面に第２の
信号線路を有し、前記第１の誘電体層の表面上に第１の
信号線路を有しており、該第２の信号線路が該スロット
結合孔を介して該第１の信号線路に所望の周波数に対し
て電磁気的に結合されている。
【００２０】ある実施形態では、前記受動回路として、
少なくともミキサ入力整合回路とフィルター回路とを有
し、更に周波数変換装置を含む。
【００２１】ある実施形態では、前記誘電体基板の表面
上の周囲部に設けられた枠体と、前記半導体基板を覆う
ように該枠体の上部に配置されたリッドと、を有してお
り、該枠体と該リッドとは接地されている。
【００２２】ある実施形態では、前記誘電体基板の表面
に第１の信号線路を有し、前記誘電体基板の裏面に外部
接続用端子及び第２の信号線路を有しており、該外部接
続用端子は該第２の信号線路に接続され、該第２の信号
線路は該第１の信号線路と貫通孔或いはスロット結合孔
を介して接続され、該第１の信号線路は前記受動回路と
接続している。
【００２３】ある実施形態では、前記誘電体基板の表面
に入力端子を有し、該誘電体基板の裏面に平面アンテナ
を有しており、該平面アンテナは該誘電体基板の表面に
接続された給電部を有し、該給電部と該入力端子とは貫
通孔或いはスロット結合孔を介して接続され、該入力端
子から該受動回路へ入力が与えられる。
【００２４】前記誘電体基板が表面上に絶縁膜を有する
シリコンから形成され得て、前記受動回路は該シリコン
に対する半導体プロセスにより形成され得る。
【００２５】本発明の他のマイクロ波・ミリ波装置は、
少なくとも１つの信号線路と、受動回路と、接地導体部
と、が表面上に形成された誘電体基板と、所定の回路素
子から構成される機能ブロックと、複数のトランジスタ
と、ダイオードと、が形成された半導体基板と、を備え
ており、該誘電体基板と該半導体基板とが、金属バンプ
を介して物理的及び電気的に接続されていて、そのこと
によって、前述の目的が達成される。
【００２６】前記金属バンプは、前記誘電体基板及び前
記半導体基板に設けられた端子を接続させ得る。
【００２７】前記誘電体基板は、前記半導体基板の上に
形成された多層薄膜基板であり得る。
【００２８】前記機能ブロックは、トランジスタ対及び
ダイオード対を含み得る。
【００２９】前記機能ブロックは、トランジスタ及び該
トランジスタのためのバイアス回路を含み得る。
【００３０】前記機能ブロックは、トランジスタ及び該
トランジスタのための帰還回路を含み得る。
【００３１】前記機能ブロックの接地端子及び前記複数
のトランジスタの各々の接地端子が、前記誘電体基板の
上に、該機能ブロック及び該複数のトランジスタを囲む
ような位置に設けられ得る。
【００３２】或いは、前記機能ブロックの接地端子及び
前記複数のトランジスタの各々の接地端子が、前記半導
体基板の上に、該機能ブロック及び該複数のトランジス
タを囲むような位置に設けられ得る。
【００３３】前記機能ブロックの接地端子及び前記複数
のトランジスタの各々の接地端子が、前記半導体基板及
び前記誘電体基板の少なくとも一方の上に、該機能ブロ
ック及び該複数のトランジスタを囲むような位置に設け
られていてもよい。
【００３４】ある実施形態では、前記複数のトランジス
タは第１及び第２の列に配置されており、該第１の列の
ための入出力端子は、第１の方向に向いて前記半導体基
板の上に形成され、該第２の列のための入出力端子は、
該第１の方向とは実質的に反対方向の第２の方向に向い
て該半導体基板の上に形成されている。
【００３５】
【発明の実施の形態】（第１の実施形態）図１（ａ）〜
（ｃ）は、本発明の第１の実施形態におけるマイクロ波
・ミリ波装置１００の構造を示す図である。
【００３６】図１（ａ）では、半導体基板２の表面の能
動素子６と誘電体基板１との接続の様子を詳しく示すた
めに、半導体基板２の裏面から透視した図を示してい
る。また、図１（ｂ）は、図１（ａ）の１Ａ−１Ｂ断面
図を示す。図１（ｃ）は、図１（ａ）の１Ｃ−１Ｄ断面
図を示す。
【００３７】このマイクロ波・ミリ波装置１００は、マ
イクロストリップ線路によって受動回路５が形成された
誘電体基板１と、能動素子６が表面に複数個形成された
能動素子群を有する半導体基板２と、複数の金属バンプ
３とで構成されており、誘電体基板１の上の受動回路５
を構成する受動素子と半導体基板２の上の能動素子６と
が、お互いに金属バンプ３を介して物理的及び電気的に
接続されている。
【００３８】誘電体基板１は、セラミック基板や樹脂基
板などを用いる。誘電体基板１の表面には、厚膜印刷、
或いはエッチング及びメッキにより、マイクロストリッ
プ線路４などによって、あらかじめ目的に応じた受動回
路５を形成しておく。本実施形態では、誘電体基板１の
上にマイクロストリップ線路を形成した例を示している
が、コプレーナ線路も用いることができる。受動回路５
としては、インピーダンス整合回路や直流電源供給回路
等があり、マイクロストリップ線路、コプレーナ線路の
他、チップ抵抗、チップキャパシタ、チップインダクタ
等を併用することも可能である。
【００３９】半導体基板２には、高周波特性の優れたＧ
ａＡｓ基板やＩｎＰ基板を用いる。半導体基板２の表面
上に、電界効果トランジスタやヘテロジャンクションバ
イポーラトランジスタ等の単体の能動素子６を、数個並
べるようにレイアウトして、従来の半導体プロセスで形
成する。マイクロ波・ミリ波装置の一般的な回路規模や
半導体基板サイズの点で、配列する単体の能動素子６の
個数は４〜６個程度が最適であるが、特に限定されるも
のではない。
【００４０】個々の能動素子６としてヘテロジャンクシ
ョンバイポーラトランジスタを有する場合について、図
２（ａ）及び（ｂ）に基づいて説明を行う。
【００４１】図２（ａ）は、ヘテロジャンクションバイ
ポーラトランジスタの概略図を示し、図２（ｂ）には、
ヘテロジャンクションバイポーラトランジスタの回路構
成図を示す。
【００４２】ヘテロバイポーラトランジスタのベースで
ある入力端子７から信号が入力されると、その信号が増
幅されて、コレクタである出力端子８により出力され
る。エミッタである接地端子９は、金属バンプ３により
誘電体基板１の上の接地導体部１０に接続されており、
接地導体部１０から貫通孔１１を通して、接地導体面１
２により接地される。
【００４３】同様に、個々の能動素子６が電界効果トラ
ンジスタである場合について、図３（ａ）にその概略図
を示し、また、図３（ｂ）にその回路構成図を示す。
【００４４】電界効果トランジスタのゲートである入力
端子７から信号が入力されると、その信号が増幅され
て、ドレインである出力端子８により出力される。ソー
スである接地端子９は、金属バンプ３により誘電体基板
１の上の接地導体部１０に接続され、接地導体部１０か
ら貫通孔１１を通して、接地導体面１２により接地され
る。
【００４５】上述したような能動素子６の入力端子７
は、誘電体基板１の上のマイクロストリップ線４に接続
され、能動素子６の出力端子８は、誘電体基板１の上の
マイクロストリップ線４に金属バンプ３により接続され
る。半導体基板２の上の複数の能動素子６のうち、必要
な端子の上に金属バンプを形成し、半導体基板２の表面
を誘電体基板１側に向けて実装する。このとき、半導体
基板１の上のそれぞれの金属バンプ３が、誘電体基板１
の上の受動回路５の相対する端子に重なるように配置す
る。
【００４６】半導体基板２と誘電体基板１との金属バン
プ３による接続方法は、例えば、半導体基板２を誘電体
基板１に圧着しながら熱を加えて、金属バンプ３として
例えばＡｕバンプを用いて、誘電体基板１の上の接地導
体部１０やマイクロストリップ線路４と金属バンプ３と
の境界面を合金化させて、電気的及び物理的に接続する
ことによって行われる。
【００４７】一般的にマイクロ波・ミリ波装置は、信号
の増幅や変調用の能動素子と、インピーダンスの整合回
路や電源供給回路等用の受動素子とで、構成する。本発
明では、能動素子６のみを半導体基板２の上で実現し、
受動素子５のみを誘電体基板１の上で実現する。この構
成では、複数の能動素子６を一つの半導体基板２の上に
配列するため、一度のフリップチップ実装で半導体基板
２を誘電体基板１の上に実装できる。半導体基板２が充
分な面積を持つため、実装する上で取り扱いやすく、誘
電体基板１との位置ずれが少ない。また、ＨＭＩＣと比
較して、半導体基板２と誘電体基板１とを接続する金属
バンプ３が多いため、充分な実装強度が得られる。ま
た、半導体基板２の上には能動素子６のみを形成するた
め、材料コストを抑えることが可能となる。更に、本発
明では、受動回路５は誘電体基板１の上に作製するた
め、高いＱ値の受動回路５が得られる。
【００４８】更に注目すべき点は、回路方式を問わない
比較的汎用性の高い半導体基板２を作製することが可能
であり、回路の設計は誘電体基板１のみで行うことであ
る。また、必ずしも半導体基板２の上の全ての能動素子
６や端子を使う必要がなく、必要な能動素子６と端子と
を使うように、誘電体基板１の上の受動回路５を設計す
ることも可能となる。しかも、設計変更の際は、誘電体
基板１の上の受動回路５を変更するだけでよい。これに
より開発期間が短縮される。
【００４９】（第２の実施形態）図４（ａ）及び（ｂ）
は、本発明の第２の実施形態におけるマイクロ波・ミリ
波装置２００の構造を示す図である。
【００５０】図４（ａ）は、半導体基板２の表面の能動
素子４１〜４５と誘電体基板１との接続の様子を詳しく
示すために、半導体基板２の裏面から透視した図を示し
ている。また、図４（ａ）では、図４（ｂ）の４Ａ−４
Ｂ断面図を示す。図１（ａ）〜（ｃ）と同一部材には同
一符号を付しており、同一部材の機能は第１の実施形態
と同じであるので、その詳細な説明は省略する。
【００５１】本実施形態では、半導体基板２の上の能動
素子４１〜４５の配置に特長を有する。つまり、第１の
実施形態とは、半導体基板２の上の能動素子４１〜４５
を、能動素子の入出力の向きが一つおきに逆になるよう
に一列に配列した点のみが異なる。図示するように、能
動素子４１、４３、４５の入力方向と能動素子４２、４
４の入力方向を１つおきに逆になるように配列すること
により、隣り合う能動素子の入力端子７と出力端子８が
同じ側に並ぶため、能動素子と能動素子とが接続される
段間の受動回路５の配置が、容易になる。
【００５２】（第３の実施形態）図５（ａ）及び
（ｂ）、並びに図６（ａ）及び（ｂ）は、本発明の第３
の実施形態におけるマイクロ波・ミリ波装置３００の構
造を示す図である。
【００５３】図５（ａ）は、半導体基板２の表面の能動
素子５５、５７〜５９、６１、６２と誘電体基板１との
接続の様子を詳しく示すために、半導体基板２の裏面か
ら透視した図を示している。また、図５（ｂ）では、図
５（ａ）の５Ａ−５Ｂ断面を矢印方向に見た図を示す。
一方、図６（ａ）は、誘電体基板１の表面に配線した受
動回路５４、５６、６０、並びにマイクロストリップ線
４、接地端子１０を記載したものであり、図６（ｂ）
は、半導体基板２の上に形成した上記の複数の能動素子
を記載したものである。図１（ａ）〜（ｃ）と同一部材
には同一符号を付しており、同一部材の機能は第１の実
施形態と同じであるので、その詳細な説明は省略する。
【００５４】本実施形態では、半導体基板２の上の上記
の複数の能動素子の接地端子１０を互いに導体で接続し
ている点と、具体的な回路形式としてパワーアンプの一
例を挙げている点を、特徴としている。半導体基板２の
上の上記の複数の能動素子の接地端子１０は、接地導体
部５１、５２、５３でそれぞれ接続されている。全ての
能動素子の接地端子１０が、半導体基板２の上で接地導
体部５１、５２、５３によって接続されているため、上
記の能動素子間のグランドインダクタンスが小さくな
り、しかも各能動素子間の信号のアイソレーションが強
化される。
【００５５】図５（ａ）及び（ｂ）、並びに図６（ａ）
及び（ｂ）に従って、本実施形態のパワーアンプの動作
を説明する。
【００５６】入力された信号は誘電体基板１の上の受動
回路５４を通り、半導体基板２の上の能動素子５５に入
力される。能動素子５５で増幅された信号は、誘電体基
板１の上の受動回路５６を通り、マイクロストリップ線
路４で３つの信号に分配され、半導体基板２の上の能動
素子５７、５８、５９に入力される。能動素子５７、５
８、５９でそれぞれ増幅された信号は、誘電体基板１の
上のマイクロストリップ線路４で合成され、受動回路６
０を通り出力される。本実施形態では、能動素子６１は
使用せず、能動索子６２は接地端子のみを使用してい
る。
【００５７】（第４の実施形態）図７（ａ）〜（ｃ）
は、本発明の第４の実施形態におけるマイクロ波・ミリ
波装置４００の構造を示す図である。
【００５８】図７（ａ）は、半導体基板２の表面の能動
素子５５、５７〜５９、６１、６２と誘電体基板１との
接続の様子を詳しく示すために、半導体基板２の裏面か
ら透視した図を示している。また、図７（ｂ）では、図
７（ａ）の７Ａ−７Ｂ断面を矢印方向に見た図を示す。
図７（ｃ）は、半導体基板２の上に形成した上記の複数
の能動素子を記載したものである。図５（ａ）及び
（ｂ）と同一部材には同一符号を付しており、同一部材
の機能は第３の実施形態と同じであるので、その詳細な
説明は省略する。
【００５９】本実施形態と第３の実施形態との相違点
は、図７（ｂ）の断面図で示すように半導体基板２が裏
面に導体７１を有し、半導体基板２の表面の導体５１、
５２、５３と半導体基板２の裏面の導体７１とが導電性
の貫通孔７２で接続している点である。重複する部分の
機能は同じであるので、その詳細な説明は繰返さない。
【００６０】特に上記の能動素子がパワーアンプである
場合、これらの能動素子からの発熱が問題となるが、本
実施形態では、能動素子からの発熱が、誘電体基板１側
に伝わるだけでなく、半導体基板２の貫通孔７２を通し
て半導体基板２の裏面の導体７１から放熱される。
【００６１】（第５の実施形態）図８（ａ）〜（ｃ）
は、本発明の第５の実施形態におけるマイクロ波・ミリ
波装置５００の構造を示す図である。
【００６２】図８（ａ）は、半導体基板２の表面の能動
素子６と誘電体基板１との接続の様子を詳しく示すため
に、半導体基板２の裏面から透視した図を示している。
また、図８（ｂ）では、図８（ａ）の８Ａ−８Ｂ断面を
矢印方向に見た図を示す。更に、図８（ｃ）では、図８
（ａ）の８Ｃ−８Ｄ断面を矢印方向に見た図を示す。図
１（ａ）〜（ｃ）と同一部材には同一符号を付してお
り、同一部材の機能は第１の実施形態と同じであるの
で、その詳細な説明は省略する。
【００６３】本実施形態と第１の実施形態との相違点
は、誘電体基板１の上にコプレーナ線路によって受動回
路５が形成されている点である。コプレーナ線路は、誘
電体基板１の表面に信号線路８１と接地導体部８２とを
有しており、信号線路８１の幅、及び信号線路８１と接
地導体部８２との間隔によって、特性インピーダンスが
決定される。
【００６４】コプレーナ線路で安定な伝送特性を得るた
めには、接地導体部８２の電位を安定化させることが重
要であり、本実施形態のように、誘電体基板１の表面の
接地導体部８２を貫通孔１１を介して裏面の接地導体面
１２と接続することにより、コプレーナ線路の接地が強
化され、安定な動作が可能となる。
【００６５】（第６の実施形態）図９（ａ）及び（ｂ）
は、本発明の第６の実施形態におけるマイクロ波・ミリ
波装置６００を示す図である。
【００６６】図９（ａ）は、半導体基板２の表面の能動
素子６と誘電体基板１との接続の様子を詳しく示すため
に、半導体基板２の裏面から透視した図を示している。
また、図９（ｂ）では、図９（ａ）の９Ａ−９Ｂ断面を
矢印方向に見た図を示す。図１（ａ）〜（ｃ）と同一部
材には同一符号を付しており、同一部材の機能は第１の
実施形態と同じであるので、その詳細な説明は省略す
る。
【００６７】本実施形態におけるマイクロ波・ミリ波装
置６００は、図１（ａ）〜（ｃ）に示す第１の実施形態
におけるマイクロ波・ミリ波装置１００と比較して、誘
電体基板１として表面に絶縁層９１が積層されたシリコ
ン基板９２を用いている点と、半導体プロセスで受動回
路９３が形成されている点が異なる。
【００６８】シリコン基板９２は他の誘電体に比べて抵
抗率が低く、受動回路において高いＱ値を得ることがで
きないが、安価であり、しかも半導体プロセスを用いる
ことができるため、薄膜キャパシタやスパイラルインダ
クタ、抵抗等の受動素子を高密度に基板上に集積化でき
る。また、絶縁層９１を有したシリコン基板９２を用い
た場合には、半導体基板２の下部にもスパイラルインダ
クタなどの受動回路９３を形成することかできるので、
受動回路の高密度化に貢献する。従って、マイクロ波・
ミリ波装置を非常に小型化することが可能となる。特
に、信号の周波数が比較的低く、受動素子にあまり高い
性能が要求されない用途に、適する。
【００６９】（第７の実施形態）図１０は、本発明の第
７の実施形態におけるマイクロ波・ミリ波装置７００の
構造の断面図を示す図である。図１（ａ）〜（ｃ）と同
一部材には同一符号を付しており、同一部材の機能は第
１の実施形態と同じであるので、その詳細な説明は省略
する。
【００７０】本実施形態におけるマイクロ波・ミリ波装
置７００が、第１の実施形態の装置１００と異なる点
は、誘電体基板１として、第１の誘電体層１０１と中間
導体層１０２と第２の誘電体層１０３が積層されてお
り、第２の誘電体層１０３の裏面の全面或いは一部に接
地導体面１２を有し、第１の誘電体層１０１の表面の接
地導体部１０と中間導体層１０２との間、及び中間導体
層１０２と接地導体面１２との間が、それぞれ複数の貫
通孔１１で接続されている点である。
【００７１】特に、第１の実施形態のようにマイクロス
トリップ線路で受動回路を形成する場合、周波数が高く
なるに従って、マイクロストリップ線路と接地導体面１
２との間隔を小さくする必要があり、誘電体基板が薄く
なる。これより、誘電体基板の機械的強度が弱くなる。
しかし、本実施形態に示すように、誘電体基板１とし
て、第１の誘電体層１０１と中間導体層１０２と第２の
誘電体層１０３とを積層することにより、第１の誘電体
層１０１の表面の信号線路と中間導体層１０２とによっ
てマイクロストリップ線路の特性インピーダンスを決定
する一方で、第２の誘電体層１０３によって誘電体基板
１の機械的強度を強化することができる。また、第１の
誘電体層１０１の材料と第２の誘電体層１０３との材料
は、必ずしも一致させる必要はない。
【００７２】（第８の実施形態）図１１（ａ）及び
（ｂ）は、本発明の第８の実施形態におけるマイクロ波
・ミリ波装置８００の断面構造を示す図である。
【００７３】図１１（ａ）は、半導体基板２の表面の能
動素子６と誘電体基板１との接続の様子を詳しく示すた
めに、半導体基板２の裏面から透視した図を示してい
る。また、図１１（ｂ）では、図１１（ａ）の１１Ａ−
１１Ｂ断面図を示す。図１（ａ）〜（ｃ）と同一部材に
は同一符号を付しており、同一部材の機能は第１の実施
形態と同じであるので、その詳細な説明は省略する。
【００７４】本実施形態におけるマイクロ波・ミリ波装
置８００が第１の実施形態の装置１００と異なる点は、
誘電体基板１の表面の周囲部にメタライズされた側壁で
構成された凹状の枠体１１１と、枠体１１１の上部に半
導体基板２を覆うように配設されたメタライズされたリ
ッド１１２とを有しており、誘電体基板１の表面の接地
導体部１０と枠体１１１との間、及び枠体１１１とリッ
ド１１２との間が、それぞれ物理的及び電気的に接続さ
れている点である。枠体１１１及びリッド１１２は、半
導体基板２の上の能動素子６や誘電体基板１の上の受動
素子からの不要放射や、外部からの不要入射を防ぐ。加
えて、周波数が３０ＧＨｚ以上のミリ波帯で使用する場
合には、枠体１１１及びリッド１１２が電気的に接地さ
れており、且つ、半導体基板２と誘電体基板１とが金属
バンプ３で３次元的に接地されているので、枠体１１１
の内部で導波管モードの不要波を除去できる。その結
果、入力と出力との間のアイソレーション特性も向上し
て、良好で安定な特性を実現することができる。
【００７５】本実施形態では、枠体１１１及びリッド１
１２としてメタライズされたものを用いているが、金属
で構成されていても構わない。
【００７６】（第９の実施形態）図１２は、本発明の第
９の実施形態におけるマイクロ波・ミリ波装置９００を
示す図である。図１２は、半導体基板表面の能動素子と
誘電体基板との接続の様子を詳しく示すために、半導体
基板の裏面から透視した図を示している。
【００７７】本実施形態の装置９００の構成は、第５の
実施形態で示した装置５００と実質的に同じであるが、
ここでは、具体的な回路として、高周波増幅器、ミキ
サ、中間周波増幅器の機能をもつダウンコンバータの構
成例を示す。
【００７８】入力端子１２１から入力整合回路・電源供
給回路１２２に入力された高周波信号は、能動素子１２
３で増幅され、段間整合回路・電源供給回路１２４を経
て、能動素子１２５で更に増幅される。能動素子１２５
から出力された高周波信号は、出力整合回路・電源供給
回路・フィルター回路１２６で整合及び不要波除去が行
われた後、ミキサ入力整合回路・ローカル供給回路１２
７に入力される。高周波信号は、ローカル発振回路で生
成した局部発振信号と合成され、能動素子１２８に入力
される。能動素子１２８の非線形性により、高周波信号
と局部発振信号とが混合され、高周波信号と局部発振信
号との間の周波数の差成分にあたる中間周波数信号が生
成される。中間周波数信号は、ＩＦ入力整合回路・電源
供給回路１２９を通り、能動素子１３０で増幅されて、
ＩＦ段間整合回路・電源供給回路１３１を経て、能動素
子１３２で更に増幅され、ＩＦ出力整合回路・電源供給
回路１３３を通り、出力される。なお、能動素子９１０
は使用されない。
【００７９】本実施形態では、受動回路をコプレーナ線
路で構成した例を示しているが、第１の実施形態で示し
たように、マイクロストリップ線路で構成することも可
能である。また本実施形態では、高周波信号を中間周波
信号に変換するダウンコンバータの例を示しているが、
中間周波信号を高周波信号に変換するアップコンバータ
も全く同じ様に構成することが可能である。
【００８０】本実施形態によれば、１つの半導体チップ
で、ダウンコンバータやアップコンバータなどの周波数
変換装置が構成できる。３０ＧＨｚ以上のミリ波帯にな
ると、従来のＭＭＩＣやＨＭＩＣのような構成では周波
数変換装置のミキサ回路及びフィルタ回路の特性劣化が
生じていたが、本実施形態では、このような劣化を防ぐ
ことができる。
【００８１】（第１０の実施形態）図１３（ａ）及び
（ｂ）は、本発明の第１０の実施形態におけるマイクロ
波・ミリ波装置１０００を示す図である。
【００８２】図１３（ａ）は、半導体基板表面の能動素
子と誘電体基板との接続の様子を詳しく示すために、半
導体基板の裏面から透視した図を示している。図１３
（ｂ）では、図１３（ａ）の１３Ａ−１３Ｂ断面を矢印
方向に見た図を示す。
【００８３】本実施形態のマイクロ波・ミリ波装置１０
００は、第９の実施形態におけるマイクロ波・ミリ波装
置９００とほぼ同じ構成を有するが、外部接続用端子が
設けられている点で異なる。
【００８４】具体的には、装置１０００は、誘電体基板
１の裏面に、一方の先端が外部接続用端子１３４となる
コプレーナ線路で構成された信号線路１３５を有する。
一方、誘電体基板１の表面では、入力端子がコプレーナ
線路となる信号線路１３６によって引き出されており、
この信号線路１３６は、貫通孔１３７を介して、誘導体
基板１の裏面のコプレーナ線路となる信号線路１３５の
他方の先端に接続されている。更に、誘電体基板１は、
誘電体基板１の表面の周囲部にメタライズされた側壁で
構成された凹状の枠体１１１と、半導体基板２を覆うよ
うに枠体１１１の上部に配設された、メタライズされた
リッド１１２とを有しており、誘電体基板１の表面の接
地導体部と枠体１１１との間、及び枠体１１１とリッド
１１２との間が、それぞれ物理的及び電気的に接続され
ている。枠体１１１及びリッド１１２は、半導体基板２
の上の能動素子や誘電体基板１の上の受動素子からの不
要放射や外部からの不要入射を防ぐ。また、貫通孔１３
７を通って誘電体基板１の裏面に配設したコプレーナ線
路となる信号線路１３６、並びに枠体１１１及びリッド
１１２を構成することによって、誘電体基板１の表面の
回路から放射される電磁界の影響を受けずに、信号を出
力することが可能となる。
【００８５】（第１１の実施形態）図１４（ａ）及び
（ｂ）、並びに図１５は、本発明の第１１の実施形態に
おけるマイクロ波・ミリ波装置１１００を示す図であ
る。
【００８６】図１４（ａ）は、半導体基板表面の能動素
子と誘電体基板との接続の様子を詳しく示すために、半
導体基板の裏面から透視した図を示している。また、図
１４（ｂ）では、図１４（ａ）の１４Ａ−１４Ｂ断面を
矢印方向に見た図を示す。また、更に、図１５には、誘
電体基板１を裏面から見た図を示す。
【００８７】本実施形態のマイクロ波・ミリ波装置１１
００は、第９の実施形態におけるマイクロ波・ミリ波装
置９００とほぼ同じ構成を有するが、平面アンテナ１４
１が誘電体基板１の裏面に設けられている点で異なる。
【００８８】本実施形態のマイクロ波・ミリ波装置１１
００は、誘電体基板１の裏面に平面アンテナ１４１を有
しており、平面アンテナ１４１から引き出されてコプレ
ーナ線路に変換された信号線路の先端は、給電部１４２
を有している。誘電体基板１の表面には、第９の実施形
態で説明したダウンコンバータの入力端子１２１が、入
力整合回路・電源供給回路１２２からコプレーナ線路で
引き出されており、貫通孔１４３を介して、平面アンテ
ナ１４１の給電部１４２に接続されている。
【００８９】外部から基板裏面の平面アンテナ１４１に
入射した高周波信号は、貫通孔１４３を介して、誘電体
基板表面の入力整合回路・電源供給回路１２２に入力さ
れる。その後の動作は第９の実施形態で示したものと同
じであるので、ここでは繰返さない。
【００９０】誘電体基板１の裏面に平面アンテナ１４１
を配設することにより、非常にサイズの小さいマイクロ
波・ミリ波装置を実現できるのみならず、平面アンテナ
と高周波回路とを最短距離で接続することができるた
め、高周波信号の損失を少なくすることができる。
【００９１】本実施形態では、高周波信号を平面アンテ
ナ１４１で受信して中間周波信号に変換するマイクロ波
・ミリ波装置１１００の例を示したが、逆に、中間周波
信号を高周波信号に変換して平面アンテナで送信するマ
イクロ波・ミリ波装置も、同様な考え方で構成すること
が可能である。
【００９２】（第１２の実施形態）図１６は、本発明の
第１２の実施形態におけるマイクロ波・ミリ波装置１２
００を示す図である。
【００９３】本実施形態のマイクロ波・ミリ波装置１２
００は、第１１の実施形態におけるマイクロ波・ミリ波
装置１１００とほぼ同じ構成を有するが、第８の実施形
態における装置８００のように、枠体１１１とリッド１
１２とで半導体基板２を覆う点で異なる。
【００９４】具体的には、本実施形態のマイクロ波・ミ
リ波装置１２００では、誘電体基板１が、誘電体基板１
の表面の周囲部にメタライズされた側壁で構成された凹
状の枠体１１１と、枠体１１１の上部に半導体基板２を
覆うように配設されたメタライズされたリッド１１２と
を有しており、誘電体基板１の表面の接地導体部１０と
枠体１１１との間、及び枠体１１１とリッド１１２との
間が、それぞれ物理的及び電気的に接続されている。
【００９５】誘電体基板１の裏面に平面アンテナ１４１
を配設した場合、特に誘電体基板１の表面への不要波の
入射、或いは誘電体基板１の表面からの不要波の放射が
問題となるが、本実施形態では、枠体１１１及びリッド
１１２により、不要波の入射或いは反射を防ぐことが可
能となる。
【００９６】（第１３の実施形態）図１７（ａ）及び
（ｂ）は、本発明の第１３の実施形態におけるマイクロ
波・ミリ波装置１３００を示す図である。
【００９７】図１７（ａ）は、半導体基板表面の能動素
子と誘電体基板との接続の様子を詳しく示すために、半
導体基板の裏面から透視した図を示している。また、図
１７（ｂ）では、図１７（ａ）の１７Ａ−１７Ｂ断面を
矢印方向に見た図を示す。
【００９８】本実施形態のマイクロ波・ミリ波装置１３
００は、第１０の実施形態におけるマイクロ波・ミリ波
装置１０００とほぼ同じ構成を有するが、誘電体基板１
が、第１の誘電体層１０１と中間導体属１０２と第２の
誘電体層１０３とから構成されている点で異なる。
【００９９】具体的には、本実施形態のマイクロ波・ミ
リ波装置１３００では、誘電体基板１として、第１の誘
電体層１０１と中間導体層１０２と第２の誘電体層１０
３とが積層されている。中間導体層１０２には、スロッ
ト結合孔１７１が形成されており、第２の誘電体層１０
３の裏面には、マイクロストリップ線路で構成した信号
線路が形成されている。また、第１の誘電体層１０１の
表面には、入力整合回路・電源供給回路へのマイクロス
トリップ線路１７２が設けられ、マイクロストリップ線
路１７２の先端が、スロット結合孔１７１を介して、第
２の誘電体層１０３の裏面の信号線路１７３に、所望の
周波数に対して電磁気的に結合されている。また、信号
線路１７３は、外部接続用端子１７４に接続されてい
る。
【０１００】第１０の実施形態で示したように、誘電体
基板の表面のコプレーナ線路と裏面のコプレーナ線路と
を貫通孔を通して接続した場合、貫通孔は高インピーダ
ンスであるため、周波数が高くなるにつれて、損失が大
きくなる。しかし、本実施形態で示すように、第１の誘
電体層１０１の表面と第２の誘電体層１０３の裏面のマ
イクロストリップ線路とをスロット孔を介して結合させ
ることによリ、信号を損失させることなく伝送すること
が可能となる。
【０１０１】（第１４の実施形態）図１８（ａ）及び
（ｂ）、並びに図１９は、本発明の第１４の実施形態に
おけるマイクロ波・ミリ波装置１４００を示す図であ
る。
【０１０２】図１８（ａ）は、半導体基板表面の能動素
子と誘電体基板との接続の様子を詳しく示すために、半
導体基板の裏面から透視した図を示している。また、図
１８（ｂ）では、図１８（ａ）の１８Ａ−１８Ｂ断面を
矢印方向に見た図を示す。更に、図１９には、第２の誘
電体層１０３を裏面から見た図を示す。
【０１０３】本実施形態のマイクロ波・ミリ波装置１４
００は、第１３の実施形態におけるマイクロ波・ミリ波
装置１３００とほぼ同じ構成を有するが、平面アンテナ
１４１を誘電体基板１の裏面に設けている点で異なる。
【０１０４】具体的には、本実施形態におけるマイクロ
波・ミリ波装置１４００では、第２の誘電体層１０３の
裏面に平面アンテナ１４１が形成されている。平面アン
テナ１４１の端子は、スロット結合孔１７１を介して、
第１の誘電体層１０１のマイクロストリップ線路１７２
と、所望の周波数に対して電磁気的に結合されている。
第１の誘電体層１０１の表面のマイクロストリップ線路
１７２は、入力整合回路・電源供給回路１２２に接続さ
れている。
【０１０５】外部から第２の誘電体層１０３の裏面の平
面アンテナ１４１に入射した高周波信号は、スロット結
合孔１７１を介して、第１の誘電体層１０１の表面の入
力整合回路・電源供給回路１２２に入力される。その後
の動作は、先の実施形態で示したものと同じであるの
で、ここでは繰返さない。
【０１０６】第２の誘電体層１０３の裏面に平面アンテ
ナ１４１を配設することにより、非常にサイズの小さい
マイクロ波・ミリ波装置を実現できるのみならず、平面
アンテナ１４１と第１の誘電体層１０１の上に形成した
高周波回路とを最短距離で接続することができるため、
高周波信号の損失を少なくすることができる。
【０１０７】本実施形態では、高周波信号を平面アンテ
ナで受信して中間周波信号に変換するマイクロ波・ミリ
波装置１４００の例を示したが、逆に、中間周波信号を
高周波信号に変換して平面アンテナで送信するマイクロ
波・ミリ波装置も、同様な考え方で構成することが可能
である。
【０１０８】（第１５の実施形態）図２０は、本発明の
第１５の実施形態におけるマイクロ波・ミリ波装置１５
００の断面図である。
【０１０９】本実施形態のマイクロ波・ミリ波装置１５
００は、第１４の実施形態におけるマイクロ波・ミリ波
装置１４００とほぼ同じ構成を有しているが、第１の誘
電体層１０１の表面の周囲部にメタライズされた側壁で
構成された凹状の枠体１１１と、枠体１１１の上部に半
導体基板２を覆うように配設されたメタライズされたリ
ッド１１２とを有しており、第１の誘電体層１０１の表
面の接地導体部１０と枠体１１１との間、及び枠体１１
１とリッド１１２との間が、それぞれ物理的及び電気的
に接続されている点が異なる。
【０１１０】第２の誘電体層１０３の裏面に平面アンテ
ナ１４１を配設した場合、特に第１の誘電体層１０１の
表面への不要波の入射、或いは第１の誘電体層１０１の
表面からの不要波の放射が問題となるが、本実施形態で
は、枠体１１１及びリッド１１２により、不要波の入射
或いは反射を防ぐことが可能となる。
【０１１１】（第１６の実施形態）図２３Ａ、２３Ｂ、
及び２３Ｃに、本発明の第１６の実施形態におけるマイ
クロ波・ミリ波装置として、半導体基板の上に構成され
た複数のトランジスタ及びダイオードペアを用いて周波
数ダウンコンバータを構成した例を示す。
【０１１２】図２３Ａは全体の回路図であって、本実施
形態のマイクロ波・ミリ波装置は、低雑音増幅器５０１
及び周波数ミキサ５０２から構成されている。図２３Ｂ
は、半導体基板上のトランジスタ及びダイオードから構
成される機能素子アレイ５０８と誘電体基板との接続の
様子を示す図である。機能素子アレイ５０８は、図２３
Ａに示されるトランジスタ５０３、５０４、及び５０５
とダイオードペア５０６とから構成されている。更に、
図２３Ｃは、全体の回路レイアウト図であって、半導体
基板の上の機能素子アレイ５０８のレイアウト図と誘電
体基板５２０の上の受動回路５０７のレイアウト図と
を、あわせて描いている。なお、図２３Ａ〜２３Ｃにお
いて、同じ構成要素には同じ参照番号を付している。
【０１１３】図２３Ａの回路図において、低雑音増幅器
５０１は、誘電体基板の上の伝送線路で構成される受動
回路５０７と、トランジスタ５０３、５０４、及び５０
５から構成される。一方、周波数ミキサ５０２は、誘電
体基板の上に設けられたバンドパスフィルタ、ローパス
フィルタ、及び伝送線路から構成される受動回路５０７
と、ダイオードペア５０６とから構成される。図２３Ｂ
において、半導体基板の上の機能素子アレイ５０８は、
マイクロ波トランジスタ５０３、５０４、及び５０５の
３素子とダイオードペア５０６の１素子、計４素子で構
成されている。マイクロ波トランジスタ５０３〜５０５
の各々のベース端子Ｂ及びコレクタ端子Ｃ、並びにダイ
オードペア５０６の入出力端子は、誘電体基板上の各接
続端子５１０に、金属バンプ５０９を介して物理的及び
電気的に接続されている。加えて、半導体基板上のエミ
ッタ端子Ｅは、誘電体基板上の接地端子５１１に、金属
バンプ５０９を介して物理的及び電気的に接続されてい
る。更に、誘電体基板の上の接地端子５１１は、ビアホ
ール５１２によって、誘電体基板の裏面に形成された接
地端子（不図示）と接続される。
【０１１４】図２３Ｂに示すように、フリップチップ接
続により金属バンプ５０９を介して物理的及び電気的に
接続された半導体基板と誘電体基板とは、図２３Ｃに示
すように、誘電体基板５２０の上に形成された受動回路
５０７と一体化して集積化することによって、周波数ダ
ウンコンバータとして動作させることが可能になる。具
体的には、低雑音増幅器５０１に入力される周波数ｆRF
の高周波入力ＲＦｉｎ、及び周波数ミキサ５０２に入力
される周波数ｆLOの局部発振信号ＬＯｉｎから、ｆRF−
２ｆLOに相当する周波数を有する中間周波数信号ＩＦｏ
ｕｔが生成されて、出力される。
【０１１５】誘電体基板を、半導体基板の上に形成され
た多層薄膜基板とすることもできる。この場合には、基
板に対する微細加工が可能になって、高周波数で動作さ
せる装置の形成に適する。
【０１１６】また、上記では、半導体基板の上に、マイ
クロ波トランジスタ５０３〜５０５とダイオードペア５
０６とを形成しているが、図２４Ａ（ａ）及び（ｂ）に
示すように、トランジスタとバイアス回路とを半導体基
板の上に集積化した機能ブロックを用いて、この機能ブ
ロックを複数個配列する構成としても良い。この場合に
は、バイアス回路を構成する抵抗５１５やＭＩＭ（Meta
l Insulate Metal）キャパシタ５１６などの素子を、半
導体基板の上において、マイクロ波トランジスタの直近
に形成することができる。これによって、寄生容量成分
や寄生インダクタンス成分が発生し難く、安定した回路
動作を実現することが可能になる。
【０１１７】更に、本実施形態では、低雑音増幅器５０
１と周波数ミキサ５０２とから構成される周波数ダウン
コンバータの例を示しているが、必ずしも、この構成に
限られるわけではない。
【０１１８】例えば、マイクロ波帯及びミリ波帯の発振
器を構成する場合には、トランジスタに帰還をかける必
要がある。そのような場合には、図２４Ｂ（ａ）及び
（ｂ）に示すように、マイクロ波トランジスタの直近に
容量素子５１６やショートスタブ５１７（インダクタ素
子として動作する）などを形成して、直列帰還回路を含
む機能ブロックを構成しても良い。或いは、図２４Ｃ
（ａ）及び（ｂ）に示すように、伝送線路５１９と結合
線路５１８とをトランジスタの近傍に形成して、並列帰
還回路を含む機能ブロックを構成しても良い。
【０１１９】これらの帰還回路は、動作周波数が高くな
るほど小型となる。このため、図２４Ｂ（ａ）及び
（ｂ）の直列帰還回路の構成においては、容量素子５１
６やインダクタ素子（ショートスタブ）５１７として、
低容量値或いは低インダクタンス値を有する素子が必要
になる。また、図２４Ｃ（ａ）及び（ｂ）の並列帰還回
路の構成においては、結合線路５１８として、結合間隔
ｄが小さい構成を実現する必要が生じる。
【０１２０】一般に、このような要件を満たす素子をセ
ラミック基板などの誘電体基板の上に形成することは、
加工及びプロセス技術の観点で困難である。しかし、本
発明によれば、これらの素子は半導体基板の上に、半導
体プロセス技術による微細加工技術を使用して形成する
ことが可能である。例えば、半導体基板の上にマイクロ
波トランジスタ５０３〜５０５を形成する際に、同時に
上記の帰還回路が形成される。
【０１２１】また、トランジスタと帰還回路とを一体化
した上記のような機能ブロックを、複数配列することも
可能である。この場合には、帰還回路がマイクロ波トラ
ンジスタの直近に形成されることになるので、寄生容量
成分及び寄生インダクタンス成分や寄生線路成分などが
発生し難く、安定した回路動作が実現される。
【０１２２】なお、上記の周波数ダウンコンバータ回路
では、誘電体基板の上に受動回路５０７のみを形成して
いるが、能動回路を形成しても構わない。例えば、周波
数ダウンコンバータ回路の回路出力部では、前述のよう
に、低周波数にダウンコンバートされた中間周波数帯の
信号ＩＦｏｕｔが出力されるので、中間周波数の信号処
理回路やベースバンド信号への周波数変換回路などをパ
ッケージングした単一トランジスタの組合せによるハイ
ブリッド型ＩＣやＭＭＩＣなどの能動回路を形成するこ
とも、可能である。
【０１２３】（第１７の実施形態）次に、本発明の第１
７の実施形態におけるマイクロ波・ミリ波装置として、
複数のトランジスタを用いて周波数マルチプライアを構
成した例を示す。なお、図２３Ａ〜２３Ｃに示したもの
と同じ構成要素には同じ参照番号を付しており、その説
明はここでは省略する。
【０１２４】図２５Ａは全体の回路図であって、本実施
形態のマイクロ波・ミリ波装置は、半導体基板の上の４
素子のトランジスタ５２１〜５２４、及び誘電体基板５
２０の上の受動回路５０７から構成されている。図２５
Ｂ（ａ）は、半導体基板上のトランジスタ５２１〜５２
４から構成されるトランジスタアレイ５０８に対して、
金属バンプ５０９の位置を示す図であり、図２５Ｂ
（ｂ）は、誘電体基板に対して、入出力端子（接続端
子）５１０、接地端子５１１、金属バンプ５０９、及び
ビアホール５１２の位置を示す図である。また、図２５
Ｂ（ｃ）は、半導体基板と誘電体基板とを一体化した状
態を示す図である。更に、図２５Ｃ（ａ）〜（ｃ）並び
に図２５Ｄ（ａ）〜（ｃ）は、それぞれトランジスタア
レイ５０８に対する、やや異なった接地端子や金属バン
プなどの配置を示す、図２５Ｂ（ａ）〜（ｃ）に対応す
る図である。更に、図２５Ｅは全体の回路レイアウト図
であって、半導体基板５３０の上の機能素子アレイ５０
８のレイアウト図と誘電体基板５２０の上の受動回路５
０７のレイアウト図とを、あわせて描いている。なお、
これらの図において、同じ構成要素には同じ参照番号を
付している。
【０１２５】図２５Ａの回路図において、本実施形態の
周波数マルチプライアとして機能する装置は、誘電体基
板の上の伝送線路で構成される受動回路５０７とトラン
ジスタ５２１〜５２４とから構成される。与えられた入
力信号の周波数ｆ0は、各トランジスタ５２１〜５２４
の内部でそれぞれ２倍され、最終的な出力信号の周波数
は１６・ｆ0になる。例えば、ｆ0＝２ＧＨｚの信号を入
力すると、出力周波数は３２ＧＨｚとなる。
【０１２６】受動回路５０７は、各トランジスタ５２１
〜５２４のインピーダンス整合を得て、効率的に周波数
の増倍を実現する回路、及び不要波を除去する回路で、
構成される。図２５Ｅに示すように、トランジスタアレ
イ５０８が構成された半導体基板５３０は、誘電体基板
の上に形成された各受動回路５０７と、金属バンプ５０
９を介したフリップフロップ接続によって一体的に集積
化されることによって、周波数マルチプライアとして動
作する。
【０１２７】なお、誘電体基板上の接地端子５１１は、
ビアホール５１２によって、誘電体基板の裏面に形成さ
れた接地端子（不図示）と接続される。
【０１２８】図２５Ｂ（ａ）を参照すると、半導体基板
５３０の上のトランジスタアレイ５０８は、４素子のマ
イクロ波トランジスタ５２１〜５２４で構成される。各
トランジスタのベース、コレクタ、及びエミッタの各端
子Ｂ、Ｃ、及びＥは、図２５Ｂ（ｂ）に示される誘電体
基板の上の入出力線路（端子）５１０及び接地端子５１
１に、金属バンプ５０９を介して物理的及び電気的に接
続されている。
【０１２９】このとき、４つのトランジスタ５２１〜５
２４は２列に配列され、例えば、トランジスタ５２１及
び５２２が１つの列を構成し、残りのトランジスタ５２
３及び５２４が他の列を構成する。第１の列のトランジ
スタ５２１及び５２２は、どちらも矢印５３１の向きに
配置され、第２の列のトランジスタ５２３及び５２４
は、どちらも矢印５３２の向き（矢印５３１とは逆向
き）に配置される。このように、各々の列のトランジス
タの入出力端子の向きを反対に向けることによって、各
トランジスタ５２１〜５２４を効率的に接続して、小型
且つより高周波動作に適した受動回路を得ることができ
る。
【０１３０】なお、図２５Ｂ（ａ）〜（ｃ）などに示さ
れるように、半導体基板上に形成される接地端子はエミ
ッタ端子Ｅのみであり、一方、誘電体基板上には接地端
子５１１が形成される。この際、接地端子５１１は、ト
ランジスタ５２１〜５２４を囲むように誘電体基板上に
形成されている。このような配置によって、トランジス
タ５２１〜５２４の相互干渉に対するアイソレーション
を確保することが可能になる。
【０１３１】或いは、図２５Ｃ（ａ）に示されるよう
に、半導体基板５３０の上に、接地端子５２６を更に形
成しても良い。この接地端子５２６は、各エミッタ端子
Ｅを相互に接続して拡張したものであって、各トランジ
スタ５２１〜５２４を囲むような形状を有している。一
方、図２５Ｃ（ｂ）に示すように、誘電体基板上の接地
端子５１１は、トランジスタ５２１〜５２４の各々に対
して独立して形成される。これによって、結果として得
られる図２５Ｃ（ｃ）に示す構成では、トランジスタ５
２１〜５２４の相互干渉に対するアイソレーションが確
保されると共に、放熱効果が得られる。
【０１３２】更に、図２５Ｄ（ａ）〜（ｃ）の構成で
は、半導体基板５３０の上に形成された接地端子５２６
（図２５Ｄ（ａ）参照）と誘電体基板上に形成された接
地端子５１１（図２５Ｄ（ｂ）参照）とが、金属バンプ
５０９によって接続されている。この金属バンプ５０９
と接地端子５１１及び５２６とによって、各トランジス
タ５２１〜５２４が３次元的に囲まれる（図２５Ｄ
（ｃ）参照）。これによって、トランジスタ５２１〜５
２４の相互干渉に対するアイソレーションが確保される
と共に、放熱効果が大きくなり、更には、半導体基板と
誘電体基板との間に存在する不要電磁波モードが除去さ
れる。
【０１３３】
【発明の効果】本発明によれば、マイクロ波・ミリ波装
置の開発期間が短縮でき、小型、低コストで、且つ受動
回路の特性の優れたマイクロ波・ミリ波装置が提供され
る。また、実装面積を広くすることができるので、マイ
クロ波・ミリ波装置の実装強度を強くすることができ
る。加えて、能動素子間の電気的アイソレーションをよ
くすることができ、更には、各能動素子の接地端子間の
インダクタンスを低減することが可能となる。また、導
体を半導体基板の裏面に設けて、半導体基板の表面と貫
通孔を介して接続することによって、能動素子の放熱特
性を良好にすることができる。
【０１３４】また、本発明によれば、マイクロ波・ミリ
波装置における受動素子及び能動素子の接地電位を安定
させることができるので、マイクロ波・ミリ波の特性を
安定させることができる。また、誘電体基板を複数層と
することによって、誘電体基板の機械的強度が強くする
ことができる。
【０１３５】更に、本発明によれば、能動素子やダイオ
ード素子を含む機能ブロックアレイによってマイクロ波
・ミリ波装置を構成することによって、マイクロ波帯か
らミリ波帯にかけてのあらゆる回路に対応することがで
きる。半導体基板上では半導体プロセスによる微細加工
技術を使用することができるので、高い周波数帯域に対
応するために必要な微細な受動回路を能動回路の直近に
形成することが可能になって、安定した回路動作が実現
される。加えて、セラミック基板などの誘電損失の小さ
い誘電体基板を各トランジスタを接続する配線として使
用できるので、ミリ波帯での低損失配線が実現され、高
利得且つ高効率な回路が実現される。更に、回路を熱的
に安定させた上で、トランジスタの相互干渉に対する十
分なアイソレーションの確保、及び半導体基板と誘電体
基板との間に存在する不要電磁波モードの除去を、可能
にする。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、本発明の第１の実施形態に
おけるマイクロ波・ミリ波装置の構造を示す図である。
【図２】（ａ）及び（ｂ）は、能動素子としてのヘテロ
ジャンクションパイポーラトランジスタを説明する図で
ある。
【図３】（ａ）及び（ｂ）は、能動素子としての電界効
果トランジスタを説明する図である。
【図４】（ａ）及び（ｂ）は、本発明の第２の実施形態
におけるマイクロ波・ミリ波装置の構造を示す図であ
る。
【図５】（ａ）及び（ｂ）は、本発明の第３の実施形態
におけるマイクロ波・ミリ波装置の構造を示す図であ
る。
【図６】（ａ）及び（ｂ）は、本発明の第３の実施形態
におけるマイクロ波・ミリ波装置の構造を示す図であ
る。
【図７】（ａ）〜（ｃ）は、本発明の第４の実施形態に
おけるマイクロ波・ミリ波装置の構造を示す図である。
【図８】（ａ）〜（ｃ）は、本発明の第５の実施形態に
おけるマイクロ波・ミリ波装置の構造を示す図である。
【図９】（ａ）及び（ｂ）は、本発明の第６の実施形態
におけるマイクロ波・ミリ波装置の構造を示す図であ
る。
【図１０】本発明の第７の実施形態におけるマイクロ波
・ミリ波装置の構造を示す図である。
【図１１】（ａ）及び（ｂ）は、本発明の第８の実施形
態におけるマイクロ波・ミリ波装置の構造を示す図であ
る。
【図１２】本発明の第９の実施形態におけるマイクロ波
・ミリ波装置の構造を示す図である。
【図１３】（ａ）及び（ｂ）は、本発明の第１０の実施
形態におけるマイクロ波・ミリ波装置の構造を示す図で
ある。
【図１４】（ａ）及び（ｂ）は、本発明の第１１の実施
形態におけるマイクロ波・ミリ波装置の構造を示す図で
ある。
【図１５】本発明の第１１の実施形態におけるマイクロ
波・ミリ波装置の構造を示す図である。
【図１６】本発明の第１２の実施形態におけるマイクロ
波・ミリ波装置の構造を示す図である。
【図１７】（ａ）及び（ｂ）は、本発明の第１３の実施
形態におけるマイクロ波・ミリ波装置の構造を示す図で
ある。
【図１８】（ａ）及び（ｂ）は、本発明の第１４の実施
形態におけるマイクロ波・ミリ波装置の構造を示す図で
ある。
【図１９】本発明の第１４の実施形態におけるマイクロ
波・ミリ波装置の構造を示す図である。
【図２０】本発明の第１５の実施形態におけるマイクロ
波・ミリ波装置の構造を示す図である。
【図２１】（ａ）及び（ｂ）は、従来技術によるマイク
ロ波・ミリ波装置の一種であるＨＭＩＣの概略図であ
る。
【図２２】（ａ）及び（ｂ）は、従来技術によるマイク
ロ波・ミリ波装置の一種であるＭＭＩＣの概略図であ
る。
【図２３Ａ】本発明の第１６の実施形態におけるマイク
ロ波・ミリ波装置の構成を示す回路図である。
【図２３Ｂ】本発明の第１６の実施形態におけるマイク
ロ波・ミリ波装置の構成を示す図である。
【図２３Ｃ】本発明の第１６の実施形態におけるマイク
ロ波・ミリ波装置の構成を示す回路レイアウト図であ
る。
【図２４Ａ】（ａ）及び（ｂ）は、本発明の第１６の実
施形態におけるマイクロ波・ミリ波装置に含まれ得る、
異なる回路構成を示す図である。
【図２４Ｂ】（ａ）及び（ｂ）は、本発明の第１６の実
施形態におけるマイクロ波・ミリ波装置に含まれ得る、
他の異なる回路構成を示す図である。
【図２４Ｃ】（ａ）及び（ｂ）は、本発明の第１６の実
施形態におけるマイクロ波・ミリ波装置における、更に
他の異なる回路構成を示す図である。
【図２５Ａ】本発明の第１７の実施形態におけるマイク
ロ波・ミリ波装置の構成を示す回路図である。
【図２５Ｂ】（ａ）〜（ｃ）は、本発明の第１７の実施
形態におけるマイクロ波・ミリ波装置の構成を示す図で
ある。
【図２５Ｃ】（ａ）〜（ｃ）は、本発明の第１７の実施
形態におけるマイクロ波・ミリ波装置の他の構成を示
す、図２５Ｂ（ａ）〜（ｃ）にそれぞれ対応する図であ
る。
【図２５Ｄ】（ａ）〜（ｃ）は、本発明の第１７の実施
形態におけるマイクロ波・ミリ波装置の更に他の構成を
示す、図２５Ｂ（ａ）〜（ｃ）にそれぞれに対応する図
である。
【図２５Ｅ】本発明の第１７の実施形態におけるマイク
ロ波・ミリ波装置の構成を示す回路レイアウト図であ
る。
【符号の説明】
１ 誘電体基板 ２ 半導体基板 ３ 金属バンプ ４ マイクロストリップ線路 ５ 受動回路 ６ 能動素子 ７ 入力端子 ８ 出力端子 ９ 接地端子 １０ 接地導体部 １１ 貫通孔 １２ 接地導体面 ４１、４２、４３、４４、４５ 能動素子 ５１、５２、５３ 導体部 ５４、５６、６０ 受動回路 ５５、５７、５８、５９、６１、６２ 能動素子 ７１ 導体 ７２ 貫通孔 ８１ 信号線路 ８２ 接地導体部 ９１ 絶縁層 ９２ シリコン基板 ９３ 受動回路 １０１ 第１の誘電体層 １０２ 中間導体層 １０３ 第２の誘電体層 １１１ 枠体 １１２ リッド １２１ 入力端子 １２２ 入力整合回路・電源供給回路 １２３、１２５、１２８、１３０、１３２ 能動素子 １２４ 段間整合回路・電源供給回路 １２６ 出力整合回路・電源供給回路・フィルター回路 １２７ ミキサ入力整合回路・ローカル供給回路 １２９ ＩＦ入力整合回路・電源供給回路 １３１ ＩＦ段間整合回路・電源供給回路 １３３ ＩＦ出力整合回路・電源供給回路 １３４ 外部接続用端子 １３５、１３６ 信号線路 １３７ 貫通孔 １４１ 平面アンテナ １４２ 給電部 １４３ 貫通孔 １７１ スロット結合孔 １７２ マイクロストリップ線路 １７３ 信号線路 １７４ 外部接続用端子 ５０１ 低雑音増幅器 ５０２ 周波数ミキサ ５０３、５０４、５０５ トランジスタ ５０６ ダイオードペア ５０７ 受動回路 ５０８ 能動素子アレイ ５０９ 金属バンプ ５１０ 接続端子 ５１１ 接地端子 ５１２ ビアホール ５２０ 誘電体基板 ５２１、５２２、５２３、５２４ トランジスタ ５３０ 半導体基板 ９１０ 能動素子

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つの信号線路と受動回路と
    第１の接地導体部とが表面上に形成された誘電体基板
    と、 複数の能動素子のみが表面上に形成された半導体基板
    と、を備えており、 該信号線路と該能動素子の入出力端子との間、及び該第
    １の接地導体部と該能動素子の接地端子との間が、金属
    バンプを介して物理的及び電気的にそれぞれ接続されて
    いる、マイクロ波・ミリ波装置。
  2. 【請求項２】 前記複数の能動素子の接地端子を互いに
    第１の導体で接続することにより形成された第２の接地
    導体部を、前記半導体基板の表面に更に備える、請求項
    １に記載のマイクロ波・ミリ波装置。
  3. 【請求項３】 前記半導体基板の裏面に第２の導体を有
    し、該半導体基板の表面の接地導体部と該第２の導体と
    が貫通孔で接続されている、請求項２に記載のマイクロ
    波・ミリ波装置。
  4. 【請求項４】 前記誘電体基板の裏面に接地導体面を有
    し、該接地導体面と該誘電体基板の表面の接地導体部と
    が貫通孔で接続されている、請求項１から３の何れか一
    つに記載のマイクロ波・ミリ波装置。
  5. 【請求項５】 前記誘電体基板は、第１の誘電体層と中
    間導体層と第２の誘電体層とを含み、該第２の誘電体層
    の裏面に接地導体面を有し、該第１の誘電体層の表面に
    接地導体部を有し、 該接地導体部と該中間導体層との間、及び該中間導体層
    と該接地導体面との間が、それぞれ貫通孔で接続されて
    いる、請求項１から３の何れか一つに記載のマイクロ波
    ・ミリ波装置。
  6. 【請求項６】 前記中間導体層にスロット結合孔を有
    し、前記第２の誘電体層の裏面に第２の信号線路を有
    し、前記第１の誘電体層の表面上に第１の信号線路を有
    しており、該第２の信号線路が該スロット結合孔を介し
    て該第１の信号線路に所望の周波数に対して電磁気的に
    結合されている、請求項５に記載のマイクロ波・ミリ波
    装置。
  7. 【請求項７】 前記受動回路として、少なくともミキサ
    入力整合回路とフィルター回路とを有し、 更に周波数変換装置を含む、請求項１から６の何れか一
    つに記載のマイクロ波・ミリ波装置。
  8. 【請求項８】 前記誘電体基板の表面上の周囲部に設け
    られた枠体と、前記半導体基板を覆うように該枠体の上
    部に配置されたリッドと、を有しており、該枠体と該リ
    ッドとは接地されている、請求項１から７の何れか一つ
    に記載のマイクロ波・ミリ波装置。
  9. 【請求項９】 前記誘電体基板の表面に第１の信号線路
    を有し、前記誘電体基板の裏面に外部接続用端子及び第
    ２の信号線路を有しており、該外部接続用端子は該第２
    の信号線路に接続され、該第２の信号線路は該第１の信
    号線路と貫通孔或いはスロット結合孔を介して接続さ
    れ、該第１の信号線路は前記受動回路と接続している、
    請求項８に記載のマイクロ波・ミリ波装置。
  10. 【請求項１０】 前記誘電体基板の表面に入力端子を有
    し、該誘電体基板の裏面に平面アンテナを有しており、
    該平面アンテナは該誘電体基板の表面に接続された給電
    部を有し、該給電部と該入力端子とは貫通孔或いはスロ
    ット結合孔を介して接続され、該入力端子から該受動回
    路へ入力が与えられる、請求項１から８の何れか一つに
    記載のマイクロ波・ミリ波装置。
  11. 【請求項１１】 前記誘電体基板が表面上に絶縁膜を有
    するシリコンからなり、前記受動回路は該シリコンに対
    する半導体プロセスにより形成されている、請求項１か
    ら４の何れか一つに記載のマイクロ波・ミリ波装置。
  12. 【請求項１２】 少なくとも１つの信号線路と、受動回
    路と、接地導体部と、が表面上に形成された誘電体基板
    と、 所定の回路素子から構成される機能ブロックと、複数の
    トランジスタと、ダイオードと、が形成された半導体基
    板と、を備えており、 該誘電体基板と該半導体基板とが、金属バンプを介して
    物理的及び電気的に接続されている、マイクロ波・ミリ
    波装置。
  13. 【請求項１３】 前記金属バンプは、前記誘電体基板及
    び前記半導体基板に設けられた端子を接続させる、請求
    項１２に記載のマイクロ波・ミリ波装置。
  14. 【請求項１４】 前記誘電体基板は、前記半導体基板の
    上に形成された多層薄膜基板である、請求項１２或いは
    １３に記載のマイクロ波・ミリ波装置。
  15. 【請求項１５】 前記機能ブロックは、トランジスタ対
    及びダイオード対を含む、請求項１２から１４の何れか
    一つに記載のマイクロ波・ミリ波装置。
  16. 【請求項１６】 前記機能ブロックは、トランジスタ及
    び該トランジスタのためのバイアス回路を含む、請求項
    １２から１４の何れか一つに記載のマイクロ波・ミリ波
    装置。
  17. 【請求項１７】 前記機能ブロックは、トランジスタ及
    び該トランジスタのための帰還回路を含む、請求項１２
    から１４の何れか一つに記載のマイクロ波・ミリ波装
    置。
  18. 【請求項１８】 前記機能ブロックの接地端子及び前記
    複数のトランジスタの各々の接地端子が、前記誘電体基
    板の上に、該機能ブロック及び該複数のトランジスタを
    囲むような位置に設けられている、請求項１２から１７
    の何れか一つに記載のマイクロ波・ミリ波装置。
  19. 【請求項１９】 前記機能ブロックの接地端子及び前記
    複数のトランジスタの各々の接地端子が、前記半導体基
    板の上に、該機能ブロック及び該複数のトランジスタを
    囲むような位置に設けられている、請求項１２から１７
    の何れか一つに記載のマイクロ波・ミリ波装置。
  20. 【請求項２０】 前記機能ブロックの接地端子及び前記
    複数のトランジスタの各々の接地端子が、前記半導体基
    板及び前記誘電体基板の少なくとも一方の上に、該機能
    ブロック及び該複数のトランジスタを囲むような位置に
    設けられている、請求項１２から１７の何れか一つに記
    載のマイクロ波・ミリ波装置。
  21. 【請求項２１】 前記複数のトランジスタは第１及び第
    ２の列に配置されており、該第１の列のための入出力端
    子は、第１の方向に向いて前記半導体基板の上に形成さ
    れ、該第２の列のための入出力端子は、該第１の方向と
    は実質的に反対方向の第２の方向に向いて該半導体基板
    の上に形成されている、請求項１２から２０の何れか一
    つに記載のマイクロ波・ミリ波装置。
JP03892299A 1998-02-19 1999-02-17 マイクロ波・ミリ波装置 Expired - Fee Related JP3496752B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP03892299A JP3496752B2 (ja) 1998-02-19 1999-02-17 マイクロ波・ミリ波装置
DE69931204T DE69931204T2 (de) 1998-02-19 1999-02-18 Mikrowellen und Millimeterwellen-Vorrichtung
EP99103218A EP0938139B1 (en) 1998-02-19 1999-02-18 Microwave and millimeter wave device
US09/253,007 US6384701B1 (en) 1998-02-19 1999-02-19 Microwave and millimeter wave device mounted on a semiconductive substrate and comprised of different kinds of functional blocks

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3715698 1998-02-19
JP10-37156 1998-02-19
JP03892299A JP3496752B2 (ja) 1998-02-19 1999-02-17 マイクロ波・ミリ波装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003358588A Division JP3925929B2 (ja) 1998-02-19 2003-10-17 マイクロ波・ミリ波装置

Publications (2)

Publication Number Publication Date
JPH11330163A true JPH11330163A (ja) 1999-11-30
JP3496752B2 JP3496752B2 (ja) 2004-02-16

Family

ID=26376240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03892299A Expired - Fee Related JP3496752B2 (ja) 1998-02-19 1999-02-17 マイクロ波・ミリ波装置

Country Status (4)

Country Link
US (1) US6384701B1 (ja)
EP (1) EP0938139B1 (ja)
JP (1) JP3496752B2 (ja)
DE (1) DE69931204T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006512775A (ja) * 2003-01-02 2006-04-13 クリー　インコーポレイテッド 半導体デバイスの作製方法及びフリップチップ集積回路
US7425747B2 (en) 2003-08-05 2008-09-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2009541985A (ja) * 2006-06-20 2009-11-26 エヌエックスピー ビー ヴィ パワーアンプ・アセンブリ
US8111001B2 (en) 2007-07-17 2012-02-07 Cree, Inc. LED with integrated constant current driver
JP2016111400A (ja) * 2014-12-02 2016-06-20 サムソン エレクトロ−メカニックス カンパニーリミテッド． 高周波電力増幅装置及び無線通信装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3889885B2 (ja) * 1998-02-27 2007-03-07 シャープ株式会社 ミリ波送信装置、ミリ波受信装置、ミリ波送受信システム及び電子機器
US6107119A (en) * 1998-07-06 2000-08-22 Micron Technology, Inc. Method for fabricating semiconductor components
JP3413120B2 (ja) * 1999-02-23 2003-06-03 ローム株式会社 チップ・オン・チップ構造の半導体装置
US6208210B1 (en) * 1999-04-07 2001-03-27 Ericsson Inc. Advanced hybrid power amplifier design
US6961141B2 (en) 2000-02-25 2005-11-01 Eastman Kodak Company Method and electronic apparatus for formatting and serving inkjet image data
US20020041009A1 (en) * 2000-07-05 2002-04-11 Matsushita Electric Industrial Co., Ltd Transmission line assembly chip and a manufacturing method thereof in a multi-chip module
US6549071B1 (en) * 2000-09-12 2003-04-15 Silicon Laboratories, Inc. Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices
JP2002319658A (ja) * 2001-04-20 2002-10-31 Matsushita Electric Ind Co Ltd 半導体装置
JP4081284B2 (ja) * 2002-03-14 2008-04-23 富士通株式会社 高周波集積回路モジュール
DE10336171B3 (de) * 2003-08-07 2005-02-10 Technische Universität Braunschweig Carolo-Wilhelmina Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
JP2005340741A (ja) 2004-05-31 2005-12-08 Renesas Technology Corp 半導体装置
US7294904B1 (en) * 2005-02-10 2007-11-13 Xilinx, Inc. Integrated circuit package with improved return loss
US7554193B2 (en) * 2005-08-16 2009-06-30 Renesas Technology Corp. Semiconductor device
JP2007116217A (ja) * 2005-10-18 2007-05-10 Hitachi Ltd ミリ波レーダ装置およびそれを用いたミリ波レーダシステム
US7791192B1 (en) 2006-01-27 2010-09-07 Xilinx, Inc. Circuit for and method of implementing a capacitor in an integrated circuit
JP5631607B2 (ja) * 2009-08-21 2014-11-26 株式会社東芝 マルチチップモジュール構造を有する高周波回路
WO2014022688A1 (en) * 2012-08-01 2014-02-06 Samtec, Inc. Multi-layer transmission lines
US10109584B2 (en) * 2014-09-02 2018-10-23 Qualcomm Incorporated Patterned grounds and methods of forming the same
CN104617092B (zh) * 2014-11-06 2018-06-22 苏州捷芯威半导体有限公司 一种半导体器件及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739448A (en) * 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
US5406125A (en) * 1993-04-15 1995-04-11 Martin Marietta Corp. Semiconductor device having a metalized via hole
US5635762A (en) * 1993-05-18 1997-06-03 U.S. Philips Corporation Flip chip semiconductor device with dual purpose metallized ground conductor
EP0634890B1 (en) * 1993-07-12 1996-12-04 Nec Corporation Packaging structure for microwave circuit
JP3141692B2 (ja) * 1994-08-11 2001-03-05 松下電器産業株式会社 ミリ波用検波器
US5528203A (en) * 1994-09-26 1996-06-18 Endgate Corporation Coplanar waveguide-mounted flip chip
US5550518A (en) * 1995-06-12 1996-08-27 Endgate Corporation Miniature active conversion between microstrip and coplanar wave guide
JPH0946225A (ja) 1995-07-31 1997-02-14 Sharp Corp マイクロ波・ミリ波帯位相同期発振回路
FR2738395B1 (fr) * 1995-08-31 1997-10-10 Commissariat Energie Atomique Dispositif autoporte pour la propagation d'ondes hyperfrequences et procedes de realisation d'un tel dispositif
EP0864184B1 (en) * 1996-09-27 2003-04-23 Koninklijke Philips Electronics N.V. Device with circuit element and transmission line
JP3472430B2 (ja) * 1997-03-21 2003-12-02 シャープ株式会社 アンテナ一体化高周波回路
JP3859340B2 (ja) * 1998-01-06 2006-12-20 三菱電機株式会社 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006512775A (ja) * 2003-01-02 2006-04-13 クリー　インコーポレイテッド 半導体デバイスの作製方法及びフリップチップ集積回路
US7425747B2 (en) 2003-08-05 2008-09-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2009541985A (ja) * 2006-06-20 2009-11-26 エヌエックスピー ビー ヴィ パワーアンプ・アセンブリ
US8111001B2 (en) 2007-07-17 2012-02-07 Cree, Inc. LED with integrated constant current driver
US8569970B2 (en) 2007-07-17 2013-10-29 Cree, Inc. LED with integrated constant current driver
US8810151B2 (en) 2007-07-17 2014-08-19 Cree, Inc. LED with integrated constant current driver
JP2016111400A (ja) * 2014-12-02 2016-06-20 サムソン エレクトロ−メカニックス カンパニーリミテッド． 高周波電力増幅装置及び無線通信装置

Also Published As

Publication number Publication date
DE69931204T2 (de) 2007-05-24
EP0938139A3 (en) 2000-07-26
DE69931204D1 (de) 2006-06-14
US6384701B1 (en) 2002-05-07
EP0938139B1 (en) 2006-05-10
JP3496752B2 (ja) 2004-02-16
EP0938139A2 (en) 1999-08-25

Similar Documents

Publication Publication Date Title
JP3496752B2 (ja) マイクロ波・ミリ波装置
US6794961B2 (en) High frequency circuit module
US7164905B2 (en) High frequency module
US7102896B2 (en) Electronic component module
EP2242103B1 (en) Chip with field-effect transistors and contact bumps for flip-chip connection
JP2000278009A (ja) マイクロ波・ミリ波回路装置
JPH0645850A (ja) 固体マイクロ波パワー増幅器モジュール
WO2003094232A1 (en) Semiconductor device and electronic device
JP3556832B2 (ja) フェーズドアレーアンテナ
JP2004327641A (ja) 電子部品モジュール
JP2790033B2 (ja) 半導体装置
US6507110B1 (en) Microwave device and method for making same
US6414387B1 (en) Semiconductor device including a chip having high-frequency circuit blocks
US6914787B2 (en) Electronic component module
JP2003204211A (ja) マイクロ波・ミリ波回路装置
JP3983456B2 (ja) 多層基板モジュール
JP3925929B2 (ja) マイクロ波・ミリ波装置
US6384691B1 (en) Millimeter wave low phase noise signal source module
JP2798070B2 (ja) 複合マイクロ波集積回路
US20230253339A1 (en) Microelectronic packages having coaxially-shielded radio frequency input/output interfaces
JP2002084110A (ja) 電力合成分配器
JP2000195988A (ja) 高周波マルチチップモジュ―ル
JP2000124704A (ja) ミリ波モジュール
Eo et al. PCS Tranceiver Module Using Monolithic Microwave Circuit on Quartz (MMCQ) Technology
JP2004172449A (ja) モノリシックマイクロ波集積回路パッケージ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131128

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees