JP3472430B2 - アンテナ一体化高周波回路 - Google Patents

アンテナ一体化高周波回路

Info

Publication number
JP3472430B2
JP3472430B2 JP06847797A JP6847797A JP3472430B2 JP 3472430 B2 JP3472430 B2 JP 3472430B2 JP 06847797 A JP06847797 A JP 06847797A JP 6847797 A JP6847797 A JP 6847797A JP 3472430 B2 JP3472430 B2 JP 3472430B2
Authority
JP
Japan
Prior art keywords
antenna
conductor layer
dielectric substrate
integrated
frequency circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06847797A
Other languages
English (en)
Other versions
JPH10270936A (ja
Inventor
典子 柿本
英治 末松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP06847797A priority Critical patent/JP3472430B2/ja
Priority to EP98105055A priority patent/EP0866517B1/en
Priority to DE69825199T priority patent/DE69825199T2/de
Priority to US09/044,867 priority patent/US6181278B1/en
Publication of JPH10270936A publication Critical patent/JPH10270936A/ja
Application granted granted Critical
Publication of JP3472430B2 publication Critical patent/JP3472430B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/045—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means
    • H01Q9/0457—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means electromagnetically coupled to the feed line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、小型、軽量で量産
性に優れたアンテナ一体化高周波回路に関し、特に、高
周波特性に優れたアンテナ一体化高周波回路に関する。
【０００２】
【従来の技術】近年、情報処理装置の処理速度の向上
や、画像処理装置の高解像度化等に伴い、マイクロ波や
ミリ波のような高周波での高速、大容量のパーソナル通
信が注目されている。このような通信においては、アン
テナとマイクロ波・ミリ波回路とを単に一体化するだけ
でなく、その一体化構造を使用するマイクロ波・ミリ波
の高周波特性を活かすことのできる構造に構成すること
により、初めて小型、軽量かつ高性能のマイクロ波・ミ
リ波送受信機が実現できる。このような、アンテナ一体
化マイクロ波・ミリ波回路の１つとして、特開平８−５
６１１３号公報に開示された発明がある。
【０００３】図２３は、特開平８−５６１１３号公報に
開示されたアンテナ一体型マイクロ波・ミリ波回路の構
造を示す図である。アンテナ一体型マイクロ波・ミリ波
回路は、接地導体膜１０２と、二酸化シリコン膜で構成
される誘電体膜１０３と、平面アンテナ１０４と、検波
回路が形成される半導体基板１０５と、平面アンテナ１
０４に給電するためのマイクロストリップ線路１０７
と、検波された信号を取出すための出力信号端子１０８
と、誘電体基板１１３と、スロット１１６とを含む。誘
電体基板１１３の一方の面には平面アンテナ１０４が形
成されている。また、誘電体基板１１３の他方の面には
スロット１１６を含む接地導体膜１０２が形成されてお
り、この接地導体膜１０２を介して誘電体膜１０３が積
層される。誘電体膜１０３の他方の面にはマイクロスト
リップ線路１０７と出力信号端子１０８とが形成されて
いる。そして、マイクロストリップ線路１０７と出力信
号端子１０８とに検波回路を含む半導体基板１０５が接
続される。
【０００４】スロット１１６を介してマイクロストリッ
プ線路１０７と平面アンテナ１０４とを電磁界の作用で
結合させることにより、アンテナ一体型マイクロ波回路
を構成している。
【０００５】
【発明が解決しようとする課題】しかし、上述した特開
平８−５６１１３号公報に開示された発明には以下の問
題点がある。
【０００６】（１） アンテナ近傍にアンテナの接地導
体が存在しない。このため、平面アンテナ１０４の電位
は不安定となり、平面アンテナ１０４の近くにある金属
等の導体によって放射パターンが乱されたり、放射効率
が低下したり、雑音発生源の原因となったりする。
【０００７】（２） 仮に、平面アンテナ１０４の接地
導体を接地導体膜１０２としても、マイクロ波・ミリ波
回路の接地導体がアンテナの接地導体と、マイクロ波・
ミリ波回路の間近で接続されていない。このため、アン
テナの接地導体は、マイクロ波・ミリ波回路１０５の接
地導体に対して真の接地とはなり得ない。この理由は、
後述する。これにより、半導体基板１０５に形成される
検波回路側では、雑音の低い安定した動作が得られず、
寄生発振などの不安定動作や寄生容量が悪化する原因と
なる。一方、平面アンテナ１０４側では、半導体基板１
０５に形成される検波回路の接地導体と平面アンテナ１
０４の接地導体に起電力が生じることになり、サイドロ
ーブの高い不要な放射パターンが生じる原因となる。ま
た、平面アンテナ１０４の入力インピーダンスも変動す
るため、平面アンテナ１０４の放射効率の低下の原因や
共振周波数が変動する原因となる。
【０００８】（３） 誘電体膜１０３および誘電体基板
１１３のうち、半導体基板１０５に接続される誘電体膜
１０３は膜状であり薄い。このため、マイクロ波やミリ
波の周波数領域では、マイクロストリップ線路１０７の
導体幅を細くせざるを得ない。そうすると、大きな伝送
損失が生ずる原因となる。また、アンテナ一体型マイク
ロ波・ミリ波回路全体の強度は、ほとんど誘電体基板１
１３のみによっている。マイクロ波やミリ波の周波数領
域では、所望の特性インピーダンス（通常５０Ω）を得
るためには、誘電体基板１１３の厚さを薄くせざるを得
ない。そのため、取扱いが難しく、生産において高い歩
留りは期待できない。特に図２３に示されているような
半導体基板１０５のフリップチップ接続では、一般に高
温や高荷重でなされるため、実用的でない。なお、誘電
体膜１０３の例として、二酸化シリコン、窒化シリコ
ン、またはポリイミドが挙げられている。しかし、二酸
化シリコンと窒化シリコンは、耐熱性はあるが耐衝撃性
は低くフリップチップボンディング時にクラックが生じ
やすい。ポリイミドは、耐熱性に劣るため熱圧着による
フリップチップ接続は難しく、半導体基板１０５と誘電
体膜１０３との間に樹脂を介してその接着力により接続
を得るという手法などを取らざるを得ない。したがっ
て、半導体基板１０５と出力信号端子１０８またはマイ
クロストリップ線路１０７との間で信号を伝える導体に
おいて接合が不十分なため、ＤＣ（DirectCurrent）あ
るいは低周波においては問題はなくても高周波において
反射が発生しやすい。また、樹脂を介すれば、誘電体膜
１０３の見掛け上の誘電率が上がるため、回路設計上の
制約が大きくなる。また、樹脂ゆえに信頼性において大
きな問題となる可能性がある。さらに、ポリイミドは、
比較的柔らかく塑性変形するためリペアが困難である。
【０００９】（４） 誘電体基板１１３に対して、一方
の面には１層（平面アンテナ１０４の層）のみを、他方
の面には３層（接地導体膜１０２、誘電体膜１０３およ
びマイクロストリップ線路１０７の層）を、それぞれ積
み重ねている。このため、製作工程が多く、工程を経る
ごとに一方の面と他方の面との膜の内部応力の差が拡大
していくことになり、反りなどの問題が生じ、良好な高
周波特性を得ることは困難となる。
【００１０】（５） 半導体基板１０５だけでなく、こ
れを実装する誘電体基板１１３（接地導体膜１０２、誘
電体膜１０３、マイクロストリップ線路１０７、出力信
号端子１０８、誘電体基板１１３、平面アンテナ１０４
およびスロット１１６を含めて）も、半導体プロセスに
より製作されるため、たとえば、厚膜印刷プロセスに比
べて、設備導入費が高く、ランニングコストも高くなり
量産性も劣る。なお、放射パターン精度においては、半
導体プロセスによる方が優れるが、実用上厚膜印刷プロ
セスによるものでも十分なレベルにある。また、フリッ
プチップ実装の精度については、むしろフリップチップ
ボンダーの精度に依存する。しかし、最近のボンダーは
必要な精度レベルに達している。
【００１１】本発明は、上記問題点を解決するためにな
されたもので、請求項１に記載の発明の目的は、高周波
回路が安定して動作するアンテナ一体化高周波回路を提
供することである。
【００１２】請求項２〜５に記載の発明の目的は、請求
項１に記載の発明の目的に加えてさらにアンテナの放射
特性を向上させることが可能なアンテナ一体化高周波回
路を提供することである。
【００１３】請求項６または９に記載の発明の目的は、
製造工程の簡略化が可能なアンテナ一体化高周波回路を
提供することである。
【００１４】請求項７に記載の発明の目的は、高い配線
抵抗の導体層であっても安定して動作するアンテナ一体
化高周波回路を提供することである。
【００１５】請求項８に記載の発明の目的は、外部への
不要放射あるいは外部からの不要入射を防止することが
可能なアンテナ一体化高周波回路を提供することであ
る。
【００１６】請求項１０に記載の発明の目的は、信号が
伝達される接続部を特殊な方法にする必要のないアンテ
ナ一体化高周波回路を提供することである。
【００１７】
【課題を解決するための手段】請求項１に記載のアンテ
ナ一体化高周波回路は、ミリ波帯で使用されるアンテナ
一体化高周波回路であって、マイクロストリップアンテ
ナが形成された第１の導体層と、第１のスロット結合孔
が形成された第１の接地部を含む第２の導体層と、第１
のスロット結合孔を介してマイクロストリップアンテナ
との間で電磁的に結合される給電回路および第２の接地
部を含む第３の導体層と、給電回路に接続される入出力
端子部と第２の接地部に接続される第３の接地部とを含
む第４の導体層、および第４の導体層上に形成される高
周波回路を含む半導体装置と、第１の導体層および第２
の導体層の間に積層される第１の誘電体基板と、第２の
導体層および第３の導体層の間に積層される第２の誘電
体基板と、第１の接地部および第２の接地部を接続する
ための第１の接続手段とを含み、第１の接地部から第１
の接続手段と第２の接地部とを経て第３の接地部までの
長さは、高周波回路の実効波長の１／４未満である。
【００１８】第１の接続手段は、第１の接地部から第１
の接続手段と第２の接地部とを経て第３の接地部までの
長さが高周波回路の実効波長の１／４未満となるように
第１の接地部と第２の接地部とを接続するので、高周波
回路のグランドが安定し、高周波回路は安定した動作が
可能となる。
【００１９】
【００２０】請求項２に記載のアンテナ一体化高周波回
路は、請求項１記載のアンテナ一体化高周波回路であっ
て、第１の導体層はさらにマイクロストリップアンテナ
を囲むように配置される第４の接地部を含み、アンテナ
一体化高周波回路はさらに第１の接地部と第４の接地部
とを接続するための第２の接続手段を含む。
【００２１】マイクロストリップアンテナは、第４の接
地部に囲まれているため、近くにある導体の影響を受け
ることがなくなり、放射特性を向上させることができ
る。
【００２２】請求項３に記載のアンテナ一体化高周波回
路は、請求項１記載のアンテナ一体化高周波回路であっ
て、第１の導体層はさらにマイクロストリップアンテナ
を囲むように配置される第４の接地部を含み、アンテナ
一体化高周波回路はさらに第１の誘電体基板と第２の導
体層との間に配設され、第２のスロット結合孔が形成さ
れた第５の接地部を含む第５の導体層と、第４の接地部
と第５の接地部とを接続するための第３の接続手段とを
含む。
【００２３】アンテナ一体化高周波回路は、第１の導体
層、第１の誘電体基板および第５の導体層を含む第１の
基板部と、第２の導体層、第２の誘電体基板および第３
の導体層を含む第２の基板部と、半導体装置とに大きく
分けられる。第１の基板部と第２の基板部とを別々に製
作して貼り合わせることにより、基板の反りを防ぐこと
ができる。
【００２４】請求項４に記載のアンテナ一体化高周波回
路は、請求項１記載のアンテナ一体化高周波回路であっ
て、第１の誘電体基板は、マイクロストリップアンテナ
と第１のスロット結合孔との間に貫通孔が設けられ、貫
通孔に第１の誘電体基板の誘電率より小さい第３の誘電
体基板が配設される。
【００２５】第１の誘電体基板に設けられた貫通孔に第
３の誘電体基板を配設し、第３の誘電体基板の誘電率を
第１の誘電体基板の誘電率より小さくすることによって
マイクロストリップアンテナの放射特性を向上させるこ
とができる。
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】請求項５に記載のアンテナ一体化高周波回
路は、請求項１〜４のいずれかに記載のアンテナ一体化
高周波回路であって、第１の誘電体基板の誘電率は第２
の誘電体基板の誘電率より低い。
【００３１】第１の誘電体基板の誘電率を第２の誘電体
基板の誘電率より小さくすることにより、マイクロスト
リップアンテナの放射特性を向上させることができる。
【００３２】請求項６に記載のアンテナ一体化高周波回
路は、請求項１記載のアンテナ一体化高周波回路であっ
て、少なくとも第１の誘電体基板と第２の誘電体基板と
第１の接地部とが同時焼成された多層焼結体である。
【００３３】第１の誘電体基板、第２の誘電体基板およ
び第１の接地部とが同時焼成されるので、工程の簡略化
が可能となる。
【００３４】請求項７に記載のアンテナ一体化高周波回
路は、請求項１〜６のいずれかに記載のアンテナ一体化
高周波回路であって、アンテナ一体化高周波回路はさら
に第３の導体層と第４の導体層との間にメッキ導体が形
成され、第３の導体層と第４の導体層とがメッキ導体を
介して接続される。
【００３５】第３の導体層と第４の導体層との間に低抵
抗のメッキ導体が形成されるので、表皮効果により高周
波信号はメッキ導体を通過する。したがって、第３の導
体層に配線抵抗の高い材料を使用することができる。
【００３６】請求項８に記載のアンテナ一体化高周波回
路は、請求項１記載のアンテナ一体化高周波回路であっ
て、アンテナ一体化高周波回路はさらに、少なくとも半
導体装置を覆うように配設されたキャップを含み、この
キャップは第２の接地部と接続される。
【００３７】半導体装置はキャップにより覆われるの
で、外部への不要放射あるいは外部からの不要入射を防
ぐことが可能となる。
【００３８】請求項９に記載のアンテナ一体化高周波回
路は、請求項１〜４のいずれかに記載のアンテナ一体化
高周波回路であって、第１の誘電体基板または第２の誘
電体基板の少なくともいずれか一方が隣接する導体層と
同時焼成または追加焼成される。
【００３９】第１の誘電体基板または第２の誘電体基板
の少なくとも一方が隣接する導体層と同時に焼成または
追加焼成されるので、工程の簡略化が可能となる。
【００４０】請求項１０に記載のアンテナ一体化高周波
回路は、請求項１〜４のいずれかに記載のアンテナ一体
化高周波回路であって、高周波回路は高周波数の信号を
中間周波数の信号に変換するための周波数変換部を含
む。
【００４１】高周波回路から外部回路基板への伝達は中
間周波数の信号によってなされるので、信号が伝達され
る接続部を特殊な方法にする必要がなくなる。
【００４２】
【発明の実施の形態】
［実施の形態１］図１は、本発明の実施の形態１におけ
るアンテナ一体化マイクロ波・ミリ波回路の構造の断面
を示す図である。アンテナ一体化マイクロ波・ミリ波回
路は、第１の接地導体１およびマイクロストリップアン
テナ２を含む第１の導体層と、第１のスロット結合孔３
が形成された第２の接地導体４を含む第２の導体層と、
第３の接地導体５および給電回路６を含む第３の導体層
と、第１の導体層および第２の導体層の間に積層される
第１の誘電体基板７と、第２の導体層および第３の導体
層の間に積層される第２の誘電体基板８と、第１の接地
導体１および第２の接地導体４を接続するための第１の
ヴィアホール９と、第２の接地導体４および第３の接地
導体５を接続するための第２のヴィアホール１０と、第
４の接地導体２１、入出力端子部２２、半導体基板２３
およびマイクロ波・ミリ波回路２４を含む半導体装置２
０と、接続部材２１とを含む。
【００４３】第２の誘電体基板８の一方の表面には、給
電回路６と第３の接地導体５とが設けられ、第２の誘電
体基板８の反対側の面には、給電回路６の略真下に位置
するように第１のスロット結合孔３が設けられた第２の
接地導体４が形成される。また、第３の接地導体５は、
第２のヴィアホール１０によって第２の接地導体４と第
３の接地導体５とが接続されている。なお、第２の誘電
体基板８は誘電率が約１０のセラミックであり、一方の
表面には給電回路６と第３の接地導体５とが厚膜印刷さ
れる。給電回路６と第３の接地導体５とは、同素材であ
り同時に厚膜印刷される。第２の誘電体基板８の反対側
の面には、第１のスロット結合孔３が設けられるように
第２の接地導体４が厚膜印刷される。第２のヴィアホー
ル１０は、第２の誘電体基板１０にホールをパンチング
し、導体を埋込んで形成する。導体はメッキによって形
成してもよい。第２の誘電体基板８の誘電率は相対的に
大きいため、給電回路６のサイズを小さくでき、設計の
自由度を非常に大きくすることができる。第１のスロッ
ト結合孔３の略真上に給電回路６があり、給電回路６と
第１のスロット結合孔３との間でマイクロ波・ミリ波信
号を電磁界の作用により効率的に結合することができ
る。第２の接地導体４と第３の接地導体５とが第２のヴ
ィアホール１０によって最短距離で電気的に接続される
ため、グランドを強化し安定することができる。
【００４４】第１の誘電体基板７の一方の表面には、マ
イクロストリップアンテナ２と、マイクロストリップア
ンテナ２を取囲むように形成された第１の接地導体１と
が設けられる。第１の誘電体基板７の反対側の面には、
上述した第２の接地導体４が設けられる。第１の接地導
体１は、第１のヴィアホール９によって第２の接地導体
４に接続されている。なお、第１の誘電体基板７は誘電
率が約５のセラミックであり、その底面にはマイクロス
トリップアンテナ２と第１の接地導体１とが厚膜印刷さ
れる。マイクロストリップアンテナ２と第１の接地導体
１とは、同素材であり同時に厚膜印刷される。第１のヴ
ィアホール９については、第１の誘電体基板７にホール
をドリリングし、導体を埋込んで形成する。導体はメッ
キによって形成してもよい。第１の誘電体基板７の誘電
率は約５と第２の誘電体基板８と比較して相対的に小さ
いため、マイクロストリップアンテナ２は効率のよい良
好な放射特性を得ることができる。マイクロストリップ
アンテナ２は、第１の接地導体で囲まれているため、た
とえばアンテナ一体化マイクロ波・ミリ波回路を固定す
るための金属ねじや押さえ板ばね等の近くにある導体の
影響を受けることがなくなり、サイドローブを低減した
良好な放射パターンを得ることができる。
【００４５】マイクロストリップアンテナ２の略真上に
第１のスロット結合孔３があり、第１のスロット結合孔
３とマイクロストリップアンテナ２との間で、電磁界の
作用により効率的に結合することができる。特にミリ波
では、スルーホールなどの電気的な接続によりマイクロ
ストリップアンテナと結合するよりも、結合損失が小さ
く、かつ妨害波を低減した良好な特性を得ることができ
る。第１の接地導体１と第２の接地導体４とは第１のヴ
ィアホール９によって最短距離で電気的に接続されてい
るため、グランドと同一電位にし、雑音の少ない安定し
た動作が得られる。なお、マイクロストリップアンテナ
２と第１の接地導体１との距離Ｌは、マイクロ波あるい
はミリ波の実効波長の０．１倍〜１０倍程度が望まし
い。
【００４６】また、第３の導体層の上に、半導体装置２
０が実装される。半導体装置２０は、半導体基板２３上
にマイクロ波・ミリ波回路２４が形成され、マイクロ波
・ミリ波回路２４の入出力端子部２２が給電回路６に接
続され、マイクロ波・ミリ波回路２４の第４の接地導体
２１が第３の接地導体５に接続されている。なお、本実
施の形態においては、半導体基板２４として高周波用途
に好適なＧａＡｓ基板を使用し、フォトリソグラフィ工
程によってマイクロ波・ミリ波回路２４を形成してい
る。マイクロ波・ミリ波回路２４は、増幅器、フィル
タ、周波数混合器（アップコンバータ、ダウンコンバー
タ）、発振器等の素子で構成されている。マイクロ波・
ミリ波回路２４は、主にコプレナ線路で構成してもよい
し、マイクロストリップ線路により構成してもよい。ま
た、半導体装置２０と第３の導体層との接続は、半導体
装置２０をフェースダウンして接続部材１１によってフ
リップチップボンディングされている。また、マイクロ
波・ミリ波回路２４の入出力端子部２２が給電回路６
に、第４の接地導体２１が第３の接地導体５に、十分短
い長さの接続部材１１で接続されている。したがって、
接続部材１１による寄生インダクタンスまたは寄生容量
などによる高周波特性の影響がほとんどなく、またグラ
ンドが同一電位となるので安定な動作が可能となる。特
に、接地導体１、４、５および２１がヴィアホール９お
よび１０と接続部材１１とによって十分短い長さで電気
的に接続されていることにより、マイクロ波・ミリ波回
路２４は雑音の少ない安定した動作特性を得ることがで
きる。
【００４７】マイクロ波・ミリ波回路を安定に動作させ
るためには、すべてのマイクロ波・ミリ波の動作周波数
においてマイクロ波・ミリ波回路の接地電位を０Ｖにす
る必要がある。図２は、マイクロ波・ミリ波帯における
伝送線路のインピーダンスを算出するためのモデルを示
す図である。伝送線路の先端を短絡した場合の他端のイ
ンピーダンスＺinは次式で表わされる。
【００４８】 Ｚin＝ｊ・Ｚ0 ・ｔａｎβＬ （β＝２π／λg ）…（１） ただし、Ｚ0 は伝送線路の特性インピーダンス、λg は
マイクロ波・ミリ波の実効波長、Ｌは伝送線路の長さを
表わしている。
【００４９】図１に示すアンテナ一体化マイクロ波・ミ
リ波回路の場合、伝送線路Ｌはマイクロ波・ミリ波回路
２４の第４の接地導体２１から、接続部材１１、第３の
接地導体５およびヴィアホール１０を経て第２の接地導
体４までの長さとなる。特性インピーダンスＺ0 を定数
とした場合、Ｌ＝λg ／４となると（１）式は∞Ωとな
る。すなわち、マイクロ波・ミリ波回路２４が接地され
ていないのと同じ状態になり、マイクロ波・ミリ波回路
２４が動作しなくなる。したがって、マイクロ波・ミリ
波回路２４を安定に動作させるためには、第４の接地導
体２１から第２の接地導体４までの長さＬをλg ／４よ
り十分小さな値にする必要がある。
【００５０】また、本実施の形態におけるアンテナ一体
化マイクロ波・ミリ波回路における第１の誘電体基板７
の厚さは１５０μｍ、第２の誘電体基板８の厚さは２５
０μｍとしている。第１の誘電体基板７または第２の誘
電体基板８上に形成されるマイクロストリップ線路の理
想動作周波数の動作限界ｆｇｓの近似式は次式で与えら
れる。
【００５１】 ｆｇｓ＝２１．３／（（Ｗ＋２ｈ）√（εr ＋１））…（２） なお、Ｗはマイクロストリップ線路の幅（ｍｍ）を、ｈ
は誘電体基板の厚さ（ｍｍ）を、εr は誘電体基板の比
誘電率を示している。
【００５２】（２）式からわかるように、誘電体基板の
比誘電率が小さいほど、マイクロストリップ線路の幅Ｗ
が狭いほど、あるいは誘電体基板の厚さが薄いほど、マ
イクロストリップ線路の理想動作周波数の動作限界ｆｇ
ｓは高くなる。しかし、誘電体基板の配線ルール上マイ
クロストリップ線路の幅Ｗを５０μｍ以下とするのは難
しいため、通常５０μｍ以上が用いられる。また、誘電
体基板の厚さｈは、セラミックで単層の場合では、抗折
強度、そりまたはうねりの問題があるため、現在の製作
技術限界である５０μｍ程度の作製が困難となりがちで
あり、工程でのハンドリング上の強度を考えると１５０
μｍ以上が望ましい。これらの理由により各誘電体基板
の厚さを上述のようにしている。
【００５３】図３は、実施の形態１におけるアンテナ一
体化マイクロ波・ミリ波回路の斜視図である。半導体装
置２０はフェースダウンされ接続部材１１によってフリ
ップチップボンディングされている。
【００５４】図４は、実施の形態１におけるアンテナ一
体化マイクロ波・ミリ波回路の第１の導体層を示す図で
ある。第２の導体層に設けられる第１のスロット結合孔
３は、第１の導体層から見てマイクロストリップアンテ
ナ２の３′の位置となるように形成される。また、第１
の接地導体１と第２の接地導体４との間に設けられる第
１のヴィアホール９は、第１の接地導体１における９′
の位置に形成される。接地導体１の○印はすべて第１の
ヴィアホール９の位置を表わしている。
【００５５】図５は、実施の形態１におけるアンテナ一
体化マイクロ波・ミリ波回路の第２の導体層を示す図で
ある。中央やや左の４つの○印は、第１のスロット結合
孔３を示している。また、それ以外の○印はすべて第１
のヴィアホール９または第２のヴィアホール１０の位置
を表わしている。
【００５６】図６は、実施の形態１におけるアンテナ一
体化マイクロ波・ミリ波回路の第１の誘電体基板７を示
す図である。第２の導体層に設けられる第１のスロット
結合孔３は、第１の誘電体基板７から見て３′の位置と
なる。それ以外の○印はすべて第１のヴィアホール９の
位置を表わしている。
【００５７】図７は、実施の形態１におけるアンテナ一
体化マイクロ波・ミリ波回路の第２の誘電体基板８を示
す図である。第２の導体層に設けられる第１のスロット
結合孔３は、第２の誘電体基板８から見て３′の位置と
なる。それ以外の○印はすべて第２のヴィアホール１０
の位置を表わしている。
【００５８】図８は、実施の形態１におけるアンテナ一
体化マイクロ波・ミリ波回路の第３の導体層を示す図で
ある。第２の導体層に設けられる第１のスロット結合孔
３は、給電回路６から見て３′の位置となる。○印の中
に斜線を施した１１′の位置には接続部材１１が接続さ
れる。また、それ以外の○印はすべて第２のヴィアホー
ル１０の位置を表わしている。
【００５９】図９は、実施の形態１におけるアンテナ一
体化マイクロ波・ミリ波回路の第４の導体層を示す図で
ある。○印の中に斜線を施した１１′の位置には接続部
材１１が接続される。
【００６０】［実施の形態２］図１０は、実施の形態２
におけるアンテナ一体化マイクロ波・ミリ波回路の断面
を示す図である。実施の形態２におけるアンテナ一体化
マイクロ波・ミリ波回路は、図１に示す実施の形態１に
おけるアンテナ一体化マイクロ波・ミリ波回路と比較し
て、第２の接地導体４を含む第２の導体層と第１の誘電
体基板７との間に第２のスロット結合孔１２と第５の接
地導体層１３とを含む第５の導体層が形成される点と、
第１のヴィアホール９が第１の接地導体１と第５の接地
導体１３とを接続するように形成される点のみが異な
る。したがって、重複する部分の機能は同じであるので
詳細な説明は繰返さない。
【００６１】第２のスロット結合孔１２と第１のスロッ
ト結合孔３とが重なり合うように、第５の接地導体１３
と第２の接地導体４とが貼り合わされて電気的に接続さ
れ一体化されている。なお、本実施の形態においては、
第１の誘電体基板７と第２の誘電体基板８とを別々に先
に焼成する。第１の誘電体基板７の一方の面にマイクロ
ストリップアンテナ２と第１の接地導体１とを厚膜印刷
し、他方の面に第２のスロット結合孔１２と第５の接地
導体１３とを厚膜印刷して第１の基板部１４を形成す
る。また、第２の誘電体基板８の一方の面に第３の接地
導体５と給電回路６とを厚膜印刷し、他方の面に第１の
スロット結合孔３と第２の接地導体４とを厚膜印刷して
第２の基板部１５を形成する。そして第１の基板部１４
と第２の基板部１５とをプレスして貼り合わせて追加焼
成する。第１の誘電体基板７と第２の誘電体基板８とい
う比較的剛性のある２枚の板をもとに、その各両面にそ
れぞれ１層の導体を印刷し、両者を貼り合わせて追加焼
成するため、層を重ねることによる内部応力はバランス
が取れて反りの問題が生じにくく、高周波特性の劣化が
発生しにくい。また、第１のスロット結合孔３と第２の
スロット結合孔１２とは、重なり合うように貼り合わさ
れるので、給電回路６とマイクロストリップアンテナ２
とを、第１のスロット結合孔３と第２のスロット結合孔
１２とを介して効率よくマイクロ波・ミリ波信号を電磁
界の作用により結合させることができる。
【００６２】［実施の形態３］図１１は、実施の形態３
におけるアンテナ一体化マイクロ波・ミリ波回路の断面
を示す図である。実施の形態３におけるアンテナ一体化
マイクロ波・ミリ波回路は、図１０に示す実施の形態２
におけるアンテナ一体化マイクロ波・ミリ波回路と比較
して、第１の誘電体基板７に貫通孔を設けて第３の誘電
体基板１７を配設した点のみが異なる。したがって、重
複する部分の機能は同じであるので詳細な説明は繰返さ
ない。
【００６３】マイクロストリップアンテナ２は、第２の
スロット結合孔１２の略真下に位置しており、第３の誘
電体基板１７の表面に形成されている。第３の誘電体基
板１７の誘電率は、第１の誘電体基板７および第２の誘
電体基板８と比較して極めて小さくしているため、マイ
クロストリップアンテナ２の指向性、効率等の放射特性
の向上をさらに図ることができる。第３の誘電体基板１
７は、埋込による追加焼成により配設してもよいが、マ
イクロストリップアンテナ２を形成したテフロン、石英
などの低誘電率の第３の誘電体基板１７を嵌め込んでも
よい。
【００６４】［実施の形態４］図１２は、実施の形態４
におけるアンテナ一体化マイクロ波・ミリ波回路の断面
を示す図である。実施の形態４におけるアンテナ一体化
マイクロ波・ミリ波回路は、図１０に示す実施の形態２
におけるアンテナ一体化マイクロ波・ミリ波回路と比較
して、第１の誘電体基板７に凹部１８を設けて第３の誘
電体基板１７を配設した点のみが異なる。したがって、
重複する部分の機能は同じであるので詳細な説明は繰返
さない。
【００６５】凹部１８の側面を傾斜させたため第３の誘
電体基板１７の埋込や嵌め込みが容易になる。なお、第
３の誘電体基板１７は、第１の誘電体基板７の面と面一
になるようにしているが、第１の誘電体基板７の面に対
して奥まらせることによって、第２のスロット結合孔１
２からマイクロストリップアンテナ２までの間隔を調整
できるため、マイクロストリップアンテナ２の周波数帯
域幅をコントロールすることができる。
【００６６】なお、アンテナ一体化マイクロ波・ミリ波
回路は、ＩＦ（Intermediate Frequency）回路、電源
部、表示部および筐体などとともに通信機器として組み
上げられる際、アンテナ部の保護、たとえば汚濁による
特性の劣化や変化を防ぐため、通常レドーム等のカバー
を必要とする。このカバーが直接マイクロストリップア
ンテナ２の面に当たると、放射特性が変わるので、マイ
クロストリップアンテナ２に接しないようにカバーが設
けられる。本実施の形態において、誘電体基板１７を奥
まらせることにより、マイクロストリップアンテナ２が
第１の接地導体１よりも奥まることになるため、第１の
接地導体１に接してカバーを施してもマイクロストリッ
プアンテナ２からカバーまでの間に十分な空間を保て
る。したがって、アンテナの放射特性を維持しつつも、
アンテナ一体化マイクロ波・ミリ波回路全体としての厚
さは変わらないため応力に対する強度を維持し、薄型化
を図ることができる。また、薄型化することによって、
アンテナのＱ値を高くし、帯域幅を狭くすることができ
るため、不要波の放射を低減することができる。
【００６７】［実施の形態５］図１３は、実施の形態５
におけるアンテナ一体化マイクロ波・ミリ波回路の断面
を示す図である。実施の形態５におけるアンテナ一体化
マイクロ波・ミリ波回路は、図１０に示す実施の形態２
におけるアンテナ一体化マイクロ波・ミリ波回路と比較
して、第１の誘電体基板７に凹部１８を設けて第１の接
地導体１′を凹部１８の側面を覆うように形成した点
と、マイクロストリップアンテナ２を凹部１８の底面に
配設した点のみが異なる。したがって、重複する部分の
機能は同じであるので詳細な説明は繰返さない。
【００６８】第１の接地導体１′は凹部１８の側面を覆
うように形成されるので、第１の誘電体基板７の側面か
らの不要放射（電磁界の洩れ）を防止できる。本実施の
形態においては、第１の誘電体基板７の厚さは元々薄い
ため、凹部１８の底面に設けられるマイクロストリップ
アンテナ２や凹部１８の側面に配設される第１の接地導
体も厚膜印刷が可能であるが、薄膜により形成してもよ
い。
【００６９】［実施の形態６］図１４は、実施の形態６
におけるアンテナ一体化マイクロ波・ミリ波回路の断面
を示す図である。実施の形態６におけるアンテナ一体化
マイクロ波・ミリ波回路は、図１０に示す実施の形態２
におけるアンテナ一体化マイクロ波・ミリ波回路と比較
して、第１のスロット結合孔３および第２の接地導体４
を含む第２の導体層と第２のスロット結合孔１２および
第５の接地導体１３を含む第５の導体層との間に、第３
のスロット結合孔１９および第６の接地導体３０を含む
第６の導体層が設けられる点のみが異なる。したがっ
て、重複する部分の機能は同じであるので詳細な説明は
繰返さない。
【００７０】第３のスロット結合孔１９が第１のスロッ
ト結合孔３および第２のスロット結合孔１２と重なり合
うように、第６の接地導体３０が第２の接地導体４と第
５の接地導体１３との間に貼り合わされ、電気的に接続
されている。第６の導体層は、第１の基板部１４上に厚
膜印刷された後同時焼成してもよいが、別々に焼成され
た第１の基板部１４と第２の基板部１５との間に第３の
スロット結合孔１３を設けた第６の導体層を、たとえば
はんだ付けあるいは導電性シートあるいは金属薄膜など
によって接続してもよい。また、第３のスロット結合孔
１９を設けた第６の導体層として多数のヴィアホールを
形成した基材を介して同時焼成することにより、アンテ
ナ一体化マイクロ波・ミリ波回路を構成してもよい。こ
の構成によって強度を向上することができ、導体層によ
り接続する場合に比べて工程を簡略化でき、信頼性が高
く精度よく安定した作成が可能となる。第２の接地導体
と第５の接地導体１３との間に介される層あるいは基材
は、すべて導体でなくても層に内在する多数の導体によ
り層あるいは基材の両面が同電位となるようにすればよ
い。導電性のない接着剤や粘着シートなどを用いて単に
貼り合わせる場合に比べて、誘電体損や共振周波数の変
化やこれらに伴う結合効率の低下を防止することができ
る。
【００７１】［実施の形態７］図１５は、実施の形態７
におけるアンテナ一体化マイクロ波・ミリ波回路の断面
を示す図である。実施の形態７におけるアンテナ一体化
マイクロ波・ミリ波回路は、図１に示す実施の形態１に
おけるアンテナ一体化マイクロ波・ミリ波回路と比較し
て、第３の接地導体５および給電回路６を含む第３の導
体層の上にＡｕの電解メッキによりメッキ導体３１を形
成した後、半導体装置２０を実装する点のみが異なる。
したがって、重複する部分の機能は同じであるので詳細
な説明は繰返さない。
【００７２】焼結体の一部として導体層を形成する場合
に、導体層の素材が限られており配線抵抗の高いものを
使用せざるを得ないことがある。特に、ミリ波では表皮
効果の傾向が顕著なため、第３の導体層上に低抵抗の導
体をメッキすることにより、第３の導体層に低抵抗の導
体を使用した場合と同じ効果を得ることができる。
【００７３】［実施の形態８］図１６は、実施の形態８
におけるアンテナ一体化マイクロ波・ミリ波回路の断面
を示す図である。実施の形態８におけるアンテナ一体化
マイクロ波・ミリ波回路は、図１０に示す実施の形態２
におけるアンテナ一体化マイクロ波・ミリ波回路と比較
して、半導体装置２０と給電回路６とを囲むように配設
されるキャップ３２が接着剤３３によって第３の接地導
体５と接続される点のみが異なる。したがって、重複す
る部分の機能は同じであるので詳細な説明は繰返さな
い。
【００７４】キャップ３２は、内外面に導電層が形成さ
れたセラミックで構成されており、第３の接地導体５と
導電性ペーストなど接着剤３３によって接着されてい
る。本実施の形態においては、半導体装置２０および給
電回路６からの不要放射や外部からの不要入射を防ぐこ
とができる。
【００７５】［実施の形態９］図１７は、実施の形態９
におけるアンテナ一体化マイクロ波・ミリ波回路の断面
を示す図である。実施の形態９におけるアンテナ一体化
マイクロ波・ミリ波回路は、図１に示す実施の形態１に
おけるアンテナ一体化マイクロ波・ミリ波回路と比較し
て、半導体装置２０と給電回路６とを囲むように枠体３
４が設けられ、枠体３４の上面にリッド３５がシール材
３６によって接合される点のみが異なる。したがって、
重複する部分の機能は同じであるので詳細な説明は繰返
さない。
【００７６】枠体３４は、第３の導体層の周辺部に厚膜
印刷によって同時焼成されて設けられる。リッド３５は
コバールで構成されており、給電回路６からの不要放射
や外部からの不要入射を防ぐことができる。リッド３５
と枠体３４との接着はＡｕＳｎなどのシール材３６によ
ってなされる。
【００７７】［実施の形態１０］図１８は、実施の形態
１０におけるアンテナ一体化マイクロ波・ミリ波回路の
断面を示す図である。実施の形態１０におけるアンテナ
一体化マイクロ波・ミリ波回路は、図１に示す実施の形
態１におけるアンテナ一体化マイクロ波・ミリ波回路と
比較して、半導体装置２０と第３の導体層とを接続する
ための接続部材１１として、断面の径より高さの方が大
きい突起電極３７を用いた点のみが異なる。したがっ
て、重複する部分の機能は同じであるので詳細な説明は
繰返さない。
【００７８】突起電極３７には、樹脂球体に導電性被膜
を施したビーズ、異方導電性シートなどが用いられる。
本実施の形態においては、突起電極３７の材料としてＡ
ｕを用いるが、ＳｎＰｂはんだやその他の金属や合金を
用いてもよい。また、突起電極３７の接続後の高さ、す
なわちマイクロ波・ミリ波回路２４と給電回路６あるい
は第３の接地導体５との間隔は、その間に介在する物質
の誘電特性、マイクロ波・ミリ波回路２４の周波数等を
考慮して定める。具体的には、１０μｍよりも大きく、
２００μｍよりも小さくすることが望ましい。突起電極
３７の高さを非常に小さくするためには、まず介在する
物質の誘電率を非常に小さくする必要がある。基板の微
妙な反りや半導体装置２０の第３の導体層に対する微妙
な傾きにより生じる間隔のばらつきは、間隔が小さくな
ればなるほど相対的に間隔の誤差の割合が大きくなり、
マージンが減少し低コストで安定した高周波特性を有す
るアンテナ一体化マイクロ波・ミリ波回路を製造できな
くなる。また、マイクロ波・ミリ波回路２４に形成され
た能動素子あるいは受動素子に寄生容量が付加されてし
まう。一方、２００μｍを超えると、突起電極３７の寄
生インダクタンス成分によるインピーダンスの変動の影
響が無視できなくなり、必要とする周波数帯域が確保で
きないなど高周波特性の影響が出る。また、介在する物
質としては、本実施の形態においては空気であるが、誘
電特性などを考慮して他の気体、液体または固体を介在
させてもよい。なお、突起電極３７の接続は、半導体装
置２０側の接続部および第３の導体層側の接続部とも、
ＡｕとＡｕとの熱圧着を用いている。
【００７９】図１９は、図１８に示す実施の形態１０に
おけるアンテナ一体化マイクロ波・ミリ波回路の突起電
極３７の作成工程を示す図である。まず、図１９（ａ）
に示すように、キャピラリ３９から出た金属または合金
からなる細いワイヤ３８の先端にスパーク等により微小
球４０を形成する。ワイヤ３８は、ある種の元素を添加
したワイヤ径２０μｍのＡｕワイヤを用い、直径約４５
μｍ程度の微小球を形成する。
【００８０】次に図１９（ｂ）に示すように、半導体装
置２０の突起電極を形成すべき部位、たとえばマイクロ
波・ミリ波回路２０の入出力端子部２２上の必要な箇所
へ熱と圧力と超音波を加えて接続（ボールボンディン
グ）する。
【００８１】そして、図１９（ｃ）に示すように、ワイ
ヤ３８の微小球４０の接続完了とともに、細いワイヤ３
８がボンダーの機構によりクランプされるため、キャピ
ラリ３９の上昇により結晶化領域の境界で切断され、比
較的短いテール部４１を有する突起電極３７が形成され
る。すなわち、直径が約５０μｍ、テール部４１の長さ
が約６０μｍおよび全体の高さが約１００μｍの突起電
極３７が形成される。
【００８２】そして、図１９（ｄ）に示すように、半導
体装置２０と第３の導体層とを位置合わせし、第３の導
体層の突起電極３７を接続すべき部位、たとえば給電回
路６へ突起電極３７に熱と圧力を加えながら接続（フリ
ップチップボンディング）する。ここでは、主にテール
部４１が押し潰されて、接続後の突起電極３７の高さは
約７０μｍ程度なる。
【００８３】なお、ワイヤ３８の径や材質、キャピラリ
３９の形状、スパーク条件、ボールボンディング条件、
フリップチップボンディング条件を変えることにより、
誘電特性などが考慮された所望の高さにすることができ
る。ただし、細いワイヤ３８の径に比較して比較的長い
テール部４１を有するようにボールボンディングする
と、フリップチップボンディングするときにテール部４
１が座屈を起こすことがあり、１回のボールボンディン
グでワイヤ３８の径に対してある程度の高さの突起電極
３７を作るためには、ある程度の太さのワイヤ３８で最
初に形成する微小球４０の径がそのワイヤ３８の径に対
してあまり大きくならないように、スパーク条件やワイ
ヤ３８の材質を選定するのが望ましい。
【００８４】なお、突起電極３７の材料としてＡｕを用
い、熱圧着により接続させることは高周波特性や信頼性
から特に好適である。Ａｕの突起電極３７を作成する別
の方法として、ウェハ工程時にフォトリソグラフィ工程
によるものがよく知られている。これは給電メタルを形
成した後、突起電極の高さ以上のレジストを塗布し、露
光および現像により突起電極を形成する箇所のレジスト
を除去して給電メタルを露出させ、給電メタル上に突起
電極を電解メッキにより成長させる。その後、レジスト
の除去および給電メタルの除去という複雑な工程を経る
ものである。しかし、レジストの感光性や平坦性および
位置合わせマークの読取などには限界があり、フリップ
チップボンディングする前の高さで２０μｍ程度のもの
しかできず、フリップチップボンディングした後で１０
〜１５μｍ程度となってしまう。特に、ミリ波で求めら
れるような３０μｍを超えるようなフリップチップボン
ディング後の高さの突起電極を得ることができなかっ
た。ここで、より高くする方法としてフォトリソグラフ
ィ工程をもう一度繰返してもよいが、ウェハ工程がさら
に複雑となり多大なコストアップを招くことになる。ま
た、突起電極の配置には工程からくる制約が多く、配置
の変更はマスクの再設計が必要となり開発の長期化を招
くことになる。
【００８５】しかし、本実施の形態においては上述した
ように、突起電極３７をフリップチップボンディング後
に２００μｍ程度まで高くすることが容易である。ま
た、図１９（ｃ）に示すボールボンディングされた突起
電極３７の上にさらにボールボンディングしたり、半導
体装置２０側にも第３の導体層側にもボールボンディン
グにより突起電極３７を設け、突起電極３７同士を突き
合わせてフリップチップボンディングしてもよい。これ
らの場合、ボールボンディング数は増えるものの突起電
極３７の直径に対する高さを極めて高くすることがで
き、突起電極３７を設ける面積を減らすことができ設計
の自由度が向上する。また、突起電極３７を作る工程
は、ウェハの完成後またはチップにダイシングされた後
であるため配置の変更が簡単にできる。
【００８６】図２０は、実施の形態１０におけるアンテ
ナ一体化マイクロ波・ミリ波回路の半導体装置２０の平
面図である。半導体装置２０のマイクロ波・ミリ波回路
２４として主にコプレナ線路を用いている。コプレナ線
路の中心導体の両側に位置する第４の接地導体２１は、
回路設計上平面的には分断されてしまうことが避けられ
ない。従来では、分断された第４の接地導体２１を同電
位化するために、エアブリッジを用いたり半導体基板２
３にヴィアホールと下層配線を形成することにより同電
位としていたが、回路が複雑になり規模が大きくなると
安定な接地を確保することができなくなり、寄生容量の
増大あるいは寄生発振が生じるなどの問題があった。し
かし、本実施の形態においては、通常の導体間の不図示
のエアブリッジ接続だけでなく、分断された各々の第４
の接地導体２１が、各々の突起電極を介して第３の接地
導体５へ接続される。このため、グランドの電位を同一
電位にし、回路の安定した動作が可能となり、寄生容量
の発生を抑えることができる。さらに、接続のためのエ
アブリッジの個数を減らすことができるため、エアブリ
ッジ部の寄生容量を低減することが可能となり、高周波
特性の向上および製造歩留りを向上させることができ
る。マイクロ波・ミリ波回路２４を形成する基板とし
て、半導体基板２３を用いているが、セラミック等の誘
電体基板であってもよい。
【００８７】［実施の形態１１］図２１は、実施の形態
１１におけるアンテナ一体化マイクロ波・ミリ波回路の
断面を示す図である。実施の形態１１におけるアンテナ
一体化マイクロ波・ミリ波回路は、図１に示すアンテナ
一体化マイクロ波・ミリ波回路と比較して、半導体装置
２０がフェースアップで実装される点、半導体装置２０
の裏面に第７の接地導体４２が形成されて第３の接地導
体５と接続される点および半導体装置２０の入出力端子
部２２と給電回路６との接続あるいは半導体装置２０の
第４の接地導体２１と第３の接地導体５との接続が細い
リボン４３によって行なわれる点のみが異なる。したが
って、重複する部分の機能は同じであるので詳細な説明
は繰返さない。
【００８８】半導体装置２０のマイクロ波・ミリ波回路
２４は、マイクロストリップ線路で構成されている。リ
ボン４３は、幅８０μｍ、厚さ２０μｍのＡｕリボンを
用いているが、高周波特性に応じて異なる断面形状のも
のやワイヤを用いてもよい。マイクロストリップ線路で
構成されたマイクロ波・ミリ波回路２４は、半導体装置
２３の裏面の第７の接地導体４２がグランドとなる。第
７の接地導体４２を第３の接地導体５に直接接続するこ
とができ、第１の接地導体１、第２の接地導体４、第３
の接地導体５および第７の接地導体４２が最短距離で電
気的に接続されるため、マイクロ波・ミリ波回路２４お
よびマイクロストリップアンテナ２において、寄生容量
などの影響を受けることがなくなる。また、マイクロ波
・ミリ波回路２４は雑音の少ない安定した動作が得られ
る。一方、マイクロストリップアンテナ２はサイドロー
ブを低減した良好な放射パターン特性を得ることができ
る。
【００８９】［実施の形態１２］図２２は、実施の形態
１２におけるアンテナ一体化マイクロ波・ミリ波回路の
断面を示す図である。実施の形態１２におけるアンテナ
一体化マイクロ波・ミリ波回路は、図１に示す実施の形
態１におけるアンテナ一体化マイクロ波・ミリ波回路と
比較して、半導体装置２０のマイクロ波・ミリ波回路２
４が周波数変換機能を有しており、変換された中間周波
数の信号が伝達される中間周波数入出力端子部４４を含
む点と、突起電極３７を介して中間周波数入出力端子部
４４と接続され、中間周波数の信号を伝達するための中
間周波数入出力端子部４５が第３の導体層に形成される
点のみが異なる。したがって、重複する部分の機能は同
じであるので詳細な説明は繰返さない。
【００９０】中間周波数入出力端子部４５は、不図示の
コネクタなどの接続部によって中間周波数信号を処理す
るための不図示の外部回路基板と接続されている。マイ
クロ波またはミリ波のような高い周波数の信号が伝達さ
れる接続部は、信号の洩れ、反射あるいは吸収などを避
けるために同軸線路などの高周波数に適した特殊な方法
を取る必要がある。マイクロ波またはミリ波のような高
い周波数の信号処理は、半導体装置２０のマイクロ波・
ミリ波回路２４および周波数変換機能を有する部分で行
なわれ、中間周波数入出力端子部４４から先は高い周波
数ではなくなっているため、中間周波数入出力端子部４
５と中間周波数を処理する不図示の外部回路基板とを接
続するための接続部は特殊な方法にする必要がなくな
る。なお、周波数変換部の例としてアップコンバータま
たはダウンコンバータが挙げられ、入力される元の信号
の処理目的に応じて構成される。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるアンテナ一体化
マイクロ波・ミリ波回路の断面を示す図である。
【図２】マイクロ波・ミリ波帯における伝送線路のイン
ピーダンスを算出するためのモデルを示す図である。
【図３】実施の形態１におけるアンテナ一体化マイクロ
波・ミリ波回路の斜視図である。
【図４】実施の形態１におけるアンテナ一体化マイクロ
波・ミリ波回路の第１の導体層を示す図である。
【図５】実施の形態１におけるアンテナ一体化マイクロ
波・ミリ波回路の第２の導体層を示す図である。
【図６】実施の形態１におけるアンテナ一体化マイクロ
波・ミリ波回路の第１の誘電体基板７を示す図である。
【図７】実施の形態１におけるアンテナ一体化マイクロ
波・ミリ波回路の第２の誘電体基板８を示す図である。
【図８】実施の形態１におけるアンテナ一体化マイクロ
波・ミリ波回路の第３の導体層を示す図である。
【図９】実施の形態１におけるアンテナ一体化マイクロ
波・ミリ波回路の第４の導体層を示す図である。
【図１０】実施の形態２におけるアンテナ一体化マイク
ロ波・ミリ波回路の断面を示す図である。
【図１１】実施の形態３におけるアンテナ一体化マイク
ロ波・ミリ波回路の断面を示す図である。
【図１２】実施の形態４におけるアンテナ一体化マイク
ロ波・ミリ波回路の断面を示す図である。
【図１３】実施の形態５におけるアンテナ一体化マイク
ロ波・ミリ波回路の断面を示す図である。
【図１４】実施の形態６におけるアンテナ一体化マイク
ロ波・ミリ波回路の断面を示す図である。
【図１５】実施の形態７におけるアンテナ一体化マイク
ロ波・ミリ波回路の断面を示す図である。
【図１６】実施の形態８におけるアンテナ一体化マイク
ロ波・ミリ波回路の断面を示す図である。
【図１７】実施の形態９におけるアンテナ一体化マイク
ロ波・ミリ波回路の断面を示す図である。
【図１８】実施の形態１０におけるアンテナ一体化マイ
クロ波・ミリ波回路の断面を示す図である。
【図１９】図１８に示す実施の形態１０におけるアンテ
ナ一体化マイクロ波・ミリ波回路の突起電極３７の作成
工程を示す図である。
【図２０】実施の形態１０におけるアンテナ一体化マイ
クロ波・ミリ波回路の半導体装置２０の平面図である。
【図２１】実施の形態１１におけるアンテナ一体化マイ
クロ波・ミリ波回路の断面を示す図である。
【図２２】実施の形態１２におけるアンテナ一体化マイ
クロ波・ミリ波回路の断面を示す図である。
【図２３】従来のアンテナ一体型マイクロ波・ミリ波回
路の構造を示す図である。
【符号の説明】
１ 第１の接地導体 ２ マイクロストリップアンテナ ３ 第１のスロット結合孔 ４ 第２の接地導体 ５ 第３の接地導体 ６ 給電回路 ７ 第１の誘電体基板 ８ 第２の誘電体基板 ９ 第１のヴィアホール １０ 第２のヴィアホール １１ 接続部材 １２ 第２のスロット結合孔 １３ 第５の接地導体 １４ 第１の基板部 １５ 第２の基板部 １６ 貫通孔 １７ 第３の誘電体基板 １８ 凹部 １９ 第３のスロット結合孔 ２０ 半導体装置 ２１ 第４の接地導体 ２２ 入出力端子部 ２３ 半導体基板 ２４ マイクロ波・ミリ波回路 ３０ 第６の接地導体 ３１ メッキ導体 ３２ キャップ ３３ 接着剤 ３４ 枠体 ３５ リッド ３６ シール材 ３７ 突起電極 ３８ ワイヤ ３９ キャピラリ ４０ 微小球 ４１ テール部 ４２ 第７の接地導体 ４３ リボン ４４、４５ 中間周波数入出力端子部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−250913（ＪＰ，Ａ) 特開 平８−56113（ＪＰ，Ａ) 特開 平６−152237（ＪＰ，Ａ) 特開 平５−183328（ＪＰ，Ａ) 特開 平７−154131（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01Q 23/00 H01Q 13/08

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 ミリ波帯で使用されるアンテナ一体化高
    周波回路であって、 マイクロストリップアンテナが形成された第１の導体層
    と、 第１のスロット結合孔が形成された第１の接地部を含む
    第２の導体層と、 前記第１のスロット結合孔を介して前記マイクロストリ
    ップアンテナとの間で電磁的に結合される給電回路およ
    び第２の接地部を含む第３の導体層と、 前記給電回路に接続される入出力端子部と前記第２の接
    地部に接続される第３の接地部とを含む第４の導体層、
    および該第４の導体層を表面に形成した高周波回路を含
    む半導体装置と、 前記第１の導体層および前記第２の導体層の間に積層さ
    れる第１の誘電体基板と、 前記第２の導体層および前記第３の導体層の間に積層さ
    れる第２の誘電体基板と、 前記第１の接地部および前記第２の接地部を接続するた
    めの第１の接続手段とを含み、 前記第１の接地部から前記第１の接続手段と前記第２の
    接地部とを経て前記第３の接地部までの長さは、前記高
    周波回路の実効波長の１／４未満である、 アンテナ一体
    化高周波回路。
  2. 【請求項２】 前記第１の導体層はさらに、前記マイク
    ロストリップアンテナを囲むように配置される第４の接
    地部を含み、 前記アンテナ一体化高周波回路はさらに、前記第１の接
    地部と前記第４の接地部とを接続するための第２の接続
    手段を含む、請求項１記載のアンテナ一体化高周波回
    路。
  3. 【請求項３】 前記第１の導体層はさらに、前記マイク
    ロストリップアンテナを囲むように配置される第４の接
    地部を含み、 前記アンテナ一体化高周波回路はさらに、前記第１の誘
    電体基板と前記第２の導体層との間に配設され、第２の
    スロット結合孔が形成された第５の接地部を含む第５の
    導体層と、 前記第４の接地部と前記第５の接地部とを接続するため
    の第３の接続手段とを 含む、請求項１記載のアンテナ一
    体化高周波回路。
  4. 【請求項４】 前記第１の誘電体基板は、前記マイクロ
    ストリップアンテナと前記第１のスロット結合孔との間
    に設けられた貫通孔を有し、 該貫通孔に配設され、前記第１の誘電体基板の誘電率よ
    り小さい第３の誘電体基板をさらに含む、請求項１記載
    のアンテナ一体化高周波回路。
  5. 【請求項５】 前記第１の誘電体基板の誘電率は、前記
    第２の誘電体基板の誘電率より低い、請求項１〜４のい
    ずれかに記載のアンテナ一体化高周波回路。
  6. 【請求項６】 少なくとも前記第１の誘電体基板と前記
    第２の誘電体基板と前記第１の接地部とが同時焼成され
    た多層焼結体である、請求項１記載のアンテナ一体化高
    周波回路。
  7. 【請求項７】 前記アンテナ一体化高周波回路はさら
    に、前記第３の導体層上または前記第４の導体層上の少
    なくともいずれか一方に形成されたメッキ導体を含み、
    前記第３の導体層と前記第４の導体層とが前記メッキ導
    体を介して接続される、請求項１〜６のいずれかに記載
    のアンテナ一体化高周波回路。
  8. 【請求項８】 前記アンテナ一体化高周波回路はさら
    に、少なくとも前記半導体装置を覆うように配設された
    キャップを含み、該キャップは前記第２の接地部と接続
    される、請求項１記載のアンテナ一体化高周波回路。
  9. 【請求項９】 前記第１の誘電体基板または前記第２の
    誘電体基板の少なくともいずれか一方が、隣接する導体
    層と同時焼成または追加焼成される、請求項１〜４のい
    ずれかに記載のアンテナ一体化高周波回路。
  10. 【請求項１０】 前記高周波回路は、高周波数の信号を
    中間周波数の信号に変換するための周波数変換部を含
    む、請求項１〜４のいずれかに記載のアンテナ一体化高
    周波回路。
JP06847797A 1997-03-21 1997-03-21 アンテナ一体化高周波回路 Expired - Fee Related JP3472430B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP06847797A JP3472430B2 (ja) 1997-03-21 1997-03-21 アンテナ一体化高周波回路
EP98105055A EP0866517B1 (en) 1997-03-21 1998-03-19 Antenna-integral high frequency circuit electromagnetically coupling feeder circuit connected to high frequency circuit to microstrip antenna via slot coupling hole
DE69825199T DE69825199T2 (de) 1997-03-21 1998-03-19 Integrierte Antenne mit Hochfrequenzschaltung mit via Schlitzkopplungsloch elektromagnetisch gekoppelter Speiseschaltung, die mit der Hochfrequenzschaltung verbunden ist
US09/044,867 US6181278B1 (en) 1997-03-21 1998-03-20 Antenna-integral high frequency circuit electromagnetically coupling feeder circuit connected to high frequency circuit to microstrip antenna via slot coupling hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06847797A JP3472430B2 (ja) 1997-03-21 1997-03-21 アンテナ一体化高周波回路

Publications (2)

Publication Number Publication Date
JPH10270936A JPH10270936A (ja) 1998-10-09
JP3472430B2 true JP3472430B2 (ja) 2003-12-02

Family

ID=13374817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06847797A Expired - Fee Related JP3472430B2 (ja) 1997-03-21 1997-03-21 アンテナ一体化高周波回路

Country Status (4)

Country Link
US (1) US6181278B1 (ja)
EP (1) EP0866517B1 (ja)
JP (1) JP3472430B2 (ja)
DE (1) DE69825199T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10193222B2 (en) 2014-10-20 2019-01-29 Murata Manufacturing Co., Ltd. Wireless communication module

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3496752B2 (ja) * 1998-02-19 2004-02-16 シャープ株式会社 マイクロ波・ミリ波装置
FR2780848A1 (fr) * 1998-07-06 2000-01-07 Solaic Sa Antenne a bornes de connexion ajourees pour carte a circuit integre, et carte a circuit integre comprenant une telle antenne
US6518932B1 (en) * 1999-02-15 2003-02-11 Communications Research Laboratory, Independent Administrative Institute Radio communication device
FR2798002B1 (fr) * 1999-08-26 2001-11-02 Gemplus Card Int Procede de fabrication de micromodules electroniques comprenant une antenne et micromodules obtenus par le procede
US6421013B1 (en) * 1999-10-04 2002-07-16 Amerasia International Technology, Inc. Tamper-resistant wireless article including an antenna
DE19951371A1 (de) * 1999-10-26 2001-05-03 Nokia Mobile Phones Ltd Hochfrequenzschaltung mit einem Anschluß für eine gedruckte Antenne
GB2356737A (en) * 1999-11-26 2001-05-30 Nokia Mobile Phones Ltd Ground Plane for a Semiconductor Chip
KR100683292B1 (ko) * 2000-03-15 2007-02-15 마츠시타 덴끼 산교 가부시키가이샤 적층전자부품, 적층공용기 및 통신기기
US7170361B1 (en) * 2000-04-13 2007-01-30 Micron Technology, Inc. Method and apparatus of interposing voltage reference traces between signal traces in semiconductor devices
JP3629399B2 (ja) * 2000-04-18 2005-03-16 シャープ株式会社 アンテナ一体化マイクロ波・ミリ波モジュール
JP3582460B2 (ja) 2000-06-20 2004-10-27 株式会社村田製作所 高周波モジュール
JP2002072235A (ja) * 2000-08-29 2002-03-12 Sharp Corp 液晶モジュールとプリント基板との接続構造および半導体装置並びに液晶モジュール
US7501954B1 (en) 2000-10-11 2009-03-10 Avante International Technology, Inc. Dual circuit RF identification tags
DE10063437A1 (de) * 2000-12-20 2002-07-11 Bosch Gmbh Robert Antennenanordnung
US6914566B2 (en) * 2001-05-17 2005-07-05 Cypress Semiconductor Corp. Ball grid array antenna
US6900992B2 (en) * 2001-09-18 2005-05-31 Intel Corporation Printed circuit board routing and power delivery for high frequency integrated circuits
EP1448959B1 (en) * 2001-11-26 2006-09-13 Vega Grieshaber KG Horn antenna for a level measuring device
WO2003047036A1 (en) * 2001-11-29 2003-06-05 Picometrix, Inc. Amplified photoconductive gate
JP3850275B2 (ja) * 2001-11-29 2006-11-29 京セラ株式会社 電子部品装置
JP2003204201A (ja) 2002-01-08 2003-07-18 Hitachi Ltd 高周波半導体装置の実装構造及び製造方法
JP2004088508A (ja) * 2002-08-27 2004-03-18 Tdk Corp アンテナ付高周波モジュール
US6876163B2 (en) * 2002-10-03 2005-04-05 Visteon Global Technologies, Inc. DC motor having a braking circuit
US7015869B2 (en) * 2002-11-18 2006-03-21 Visteon Global Technologies, Inc. High frequency antenna disposed on the surface of a three dimensional substrate
FR2847726B1 (fr) * 2002-11-27 2005-03-04 St Microelectronics Sa Module radiofrequence
US20040104077A1 (en) * 2002-12-03 2004-06-03 Visteon Global Technologies, Inc. Minimal differential pressure venting system
DE10332009B4 (de) * 2003-07-14 2008-01-31 Infineon Technologies Ag Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung
FR2859309B1 (fr) * 2003-09-02 2005-12-16 Commissariat Energie Atomique Substrat haute impedance
DE10350034A1 (de) 2003-10-27 2005-05-25 Robert Bosch Gmbh Antennenanordnung insbesondere für Radaranwendungen bei Kraftfahrzeugen
US6998709B2 (en) * 2003-11-05 2006-02-14 Broadcom Corp. RFIC die-package configuration
JP3895737B2 (ja) * 2004-04-09 2007-03-22 古河電気工業株式会社 多周波共用アンテナ及び小型アンテナ
US8345433B2 (en) * 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
US7166877B2 (en) * 2004-07-30 2007-01-23 Bae Systems Information And Electronic Systems Integration Inc. High frequency via
US7098854B2 (en) * 2004-09-09 2006-08-29 Raytheon Company Reflect antenna
CN102270316B (zh) 2005-03-31 2015-08-26 株式会社半导体能源研究所 无线芯片以及具有无线芯片的电子设备
US7446714B2 (en) * 2005-11-15 2008-11-04 Clearone Communications, Inc. Anti-reflective interference antennas with radially-oriented elements
US7333068B2 (en) * 2005-11-15 2008-02-19 Clearone Communications, Inc. Planar anti-reflective interference antennas with extra-planar element extensions
US7480502B2 (en) * 2005-11-15 2009-01-20 Clearone Communications, Inc. Wireless communications device with reflective interference immunity
JP5123493B2 (ja) * 2006-05-30 2013-01-23 新光電気工業株式会社 配線基板及び半導体装置
US7808434B2 (en) * 2006-08-09 2010-10-05 Avx Corporation Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
US7477197B2 (en) * 2006-12-29 2009-01-13 Intel Corporation Package level integration of antenna and RF front-end module
JP4926907B2 (ja) * 2007-10-05 2012-05-09 シャープ株式会社 放射型発振装置および無線中継システム
JP5334242B2 (ja) * 2008-09-05 2013-11-06 大学共同利用機関法人自然科学研究機構 受信イメージングアンテナアレイ
JP5284382B2 (ja) * 2011-02-01 2013-09-11 株式会社東芝 無線装置及び無線機器
JP5414749B2 (ja) 2011-07-13 2014-02-12 株式会社東芝 無線装置
JP5681144B2 (ja) * 2012-05-25 2015-03-04 日本電信電話株式会社 集積化パッチアンテナ
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
KR101717003B1 (ko) * 2013-04-25 2017-03-27 인텔 코포레이션 송신 전력 및 전력 밀도의 지능적 제어를 위한 밀리미터파 통신 디바이스 및 방법
US20150349396A1 (en) * 2014-05-31 2015-12-03 Hatem Mohamed Aead Air Gap Creation In Electronic Devices
US9391370B2 (en) * 2014-06-30 2016-07-12 Samsung Electronics Co., Ltd. Antenna feed integrated on multi-layer PCB
JP6183811B2 (ja) 2014-06-30 2017-08-23 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 接合構造体および無線通信装置
JP6365283B2 (ja) * 2014-12-11 2018-08-01 富士通株式会社 半導体チップ及び高周波モジュール
CN104966903B (zh) * 2015-06-19 2018-04-27 上海安费诺永亿通讯电子有限公司 一种用于60GHz毫米波通信的悬置微带天线阵列及其天线
WO2017033525A1 (ja) * 2015-08-26 2017-03-02 シャープ株式会社 高周波装置
WO2017051809A1 (ja) * 2015-09-25 2017-03-30 大日本印刷株式会社 実装部品、配線基板、電子装置、およびその製造方法
CN105552550B (zh) * 2016-01-30 2019-08-20 华为技术有限公司 一种贴片天线单元及天线
US10186779B2 (en) * 2016-11-10 2019-01-22 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US20180175493A1 (en) * 2016-12-15 2018-06-21 Nanning Fugui Precision Industrial Co., Ltd. Antenna device and electronic device using the same
US10438882B2 (en) * 2017-03-29 2019-10-08 Intel Corporation Integrated circuit package with microstrip routing and an external ground plane
JP7023683B2 (ja) * 2017-11-29 2022-02-22 Tdk株式会社 パッチアンテナ
US10530038B2 (en) 2018-03-06 2020-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor package device
US11245184B2 (en) * 2018-04-06 2022-02-08 Panasonic Intellectual Property Management Co., Ltd. Antenna device and electrical appliance
JP7091961B2 (ja) * 2018-09-13 2022-06-28 Tdk株式会社 オンチップアンテナ
CN110061352A (zh) * 2019-04-19 2019-07-26 深圳迈睿智能科技有限公司 天线及其制造方法和干扰抑制方法
JP7353388B2 (ja) * 2019-12-12 2023-09-29 株式会社ソニー・インタラクティブエンタテインメント 多層プリント基板、及び電子機器
CN114630511B (zh) * 2022-03-04 2024-03-19 中国航天科工集团八五一一研究所 一种双向变频一体化组件的实现方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214205A (ja) * 1989-02-14 1990-08-27 Fujitsu Ltd 電子回路装置
JP3130575B2 (ja) * 1991-07-25 2001-01-31 日本電気株式会社 マイクロ波ミリ波送受信モジュール
JPH05167332A (ja) * 1991-12-13 1993-07-02 Matsushita Electric Works Ltd 移動体通信用アンテナ
JP2840493B2 (ja) * 1991-12-27 1998-12-24 株式会社日立製作所 一体型マイクロ波回路
JPH0645824A (ja) * 1992-07-27 1994-02-18 Japan Radio Co Ltd Ｇｐｓ受信アンテナ
JPH0677729A (ja) * 1992-08-25 1994-03-18 Mitsubishi Electric Corp アンテナ一体化マイクロ波回路
US5510758A (en) * 1993-04-07 1996-04-23 Matsushita Electric Industrial Co., Ltd. Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
JP3141692B2 (ja) * 1994-08-11 2001-03-05 松下電器産業株式会社 ミリ波用検波器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10193222B2 (en) 2014-10-20 2019-01-29 Murata Manufacturing Co., Ltd. Wireless communication module
US10498025B2 (en) 2014-10-20 2019-12-03 Murata Manufacturing Co., Ltd. Wireless communication module

Also Published As

Publication number Publication date
JPH10270936A (ja) 1998-10-09
EP0866517B1 (en) 2004-07-28
EP0866517A3 (en) 2000-11-29
DE69825199T2 (de) 2005-07-28
EP0866517A2 (en) 1998-09-23
DE69825199D1 (de) 2004-09-02
US6181278B1 (en) 2001-01-30

Similar Documents

Publication Publication Date Title
JP3472430B2 (ja) アンテナ一体化高周波回路
JP3378435B2 (ja) 超高周波帯無線通信装置
JP3141692B2 (ja) ミリ波用検波器
US6849936B1 (en) System and method for using film deposition techniques to provide an antenna within an integrated circuit package
JP6643714B2 (ja) 電子装置及び電子機器
JPH10125830A (ja) 高周波モジュールおよびその製造方法
EP0578028A1 (en) High frequency semiconductor device
US6531775B1 (en) High-frequency module
JP2003163310A (ja) 高周波半導体装置
JP3227631B2 (ja) アンテナ
JP4646969B2 (ja) 半導体装置
JP2003258142A (ja) 半導体装置
JP7036646B2 (ja) 半導体素子用パッケージおよび半導体装置
JP2538072B2 (ja) 半導体装置
JP3673491B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP4127589B2 (ja) 高周波半導体装置用パッケージおよび高周波半導体装置
JP4172783B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
US7105924B2 (en) Integrated circuit housing
JP3598059B2 (ja) 半導体素子収納用パッケージ
JPH02291140A (ja) 超高周波帯実装構造
JP3811460B2 (ja) 半導体装置
JPH09298218A (ja) 半導体装置及び半導体装置の製造方法
JP2775678B2 (ja) 高周波半導体集積回路装置
JP2006165383A (ja) 半導体モジュール及びその製造方法
JP2004095598A (ja) 高周波素子収納用パッケージ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090912

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090912

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100912

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130912

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees