JP2004095598A - 高周波素子収納用パッケージ - Google Patents
高周波素子収納用パッケージ Download PDFInfo
- Publication number
- JP2004095598A JP2004095598A JP2002250797A JP2002250797A JP2004095598A JP 2004095598 A JP2004095598 A JP 2004095598A JP 2002250797 A JP2002250797 A JP 2002250797A JP 2002250797 A JP2002250797 A JP 2002250797A JP 2004095598 A JP2004095598 A JP 2004095598A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- metal frame
- conductor
- frequency
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【解決手段】絶縁層1aおよび接地導体1cを含む配線導体層1bを交互に複数層積層して成り、上面に高周波素子7が搭載される搭載部Sを有する回路基板1と、回路基板の側面に搭載部Sを囲繞するとともに接地導体1cと電気的に接続するように取着された金属枠体2とを具備して成り、回路基板1は上面側に位置する第一の回路基板1Aと、下面側に位置し、第一の回路基板1Aの下面に第一の回路基板1Aの接地導体1cの一部が露出するように、側面が第一の回路基板1Aの側面より内側に位置する第二の回路基板1Bとから成り、金属枠体2は第二の回路基板1Bの側面と対向する部位の内周面が突出した突出部2bを有しており、この突出部2bの上面は第一の回路基板1Aの下面に露出した接地導体1cと導電性接合材8を介して接合されている。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、光通信分野やマイクロ波通信、ミリ波通信等の分野で用いられる、高い周波数帯域で動作する各種半導体素子を収納する高周波素子収納用パッケージに関する。
【0002】
【従来の技術】
従来の光通信やマイクロ波通信、ミリ波通信等で使用される、高い周波数で作動する各種半導体素子を収納する高周波素子収納用パッケージの断面図を図2に示す。
図2に示すように、従来の高周波素子収納用パッケージは、主に回路基板101と、金属枠体102と、同軸コネクタ(ガラスビーズ端子ともいう)103と、蓋体106とから構成されている。
【0003】
回路基板101は、セラミックスから成る絶縁層101aおよび配線導体層101bを交互に複数層積層して成るとともに側面に配線導体層101bを構成する接地導体101cが露出している。配線導体層101bは、少なくとも接地導体101cを含み、通常は信号配線導体、電源導体および接地導体101cで構成されている。信号配線導体は高周波素子107に高周波信号を伝達する機能を、電源導体は高周波素子107に電源電圧を供給する機能を、そして接地導体101cは高周波素子107や信号配線導体へのノイズ等の侵入を阻止するシールドの機能を有する。また、回路基板101は、上面にSiGeなどのSi系やGaAs、InPといった化合物系の高周波素子107が搭載される搭載部Sを有している。なお、上下に位置する信号配線導体や電源導体、接地導体101c同士は、絶縁層101aに形成された貫通導体(図示せず)により電気的に接続されている。
【0004】
また、金属枠体102は、Fe−Ni−Co合金等の金属材料から成り、回路基板101の側面に、搭載部Sを囲繞するとともに側面に露出した接地導体101cと電気的に接続するようにろう材や樹脂などの導電性接合材108を介して取着されており、側部には貫通孔102aが形成されている。
【0005】
さらに、同軸コネクタ103は、Fe−Ni−Co合金等の金属材料から成る外周導体103aと、その中心軸に配置された、Fe−Ni−Co合金等の金属材料から成る中心導体103cと、それらの間に介在させた、硼珪酸ガラス等の誘電体材料から成る絶縁体103bとから成り、金属枠体102の貫通孔102a内周面にAu−Sn合金半田等のろう材により嵌着されているとともに、中心導体103cが回路基板101表面に形成された信号配線導体と電気的に接続されている。なお、同軸コネクタ103は、外部電気回路(図示せず)と高周波素子107とを電気的に接続する機能を有するとともに高周波素子収納用パッケージ内部を塞ぐ機能を有し、高周波信号が伝送される中心導体103cと外周導体103aとが、高周波信号伝送時のインピーダンスの整合が可能な同軸構造を成している。
【0006】
そして、このような高周波素子収納用パッケージは、高周波素子107を回路基板101の搭載部Sに樹脂やろう材等の接着材で固定するとともに高周波素子107の各電極を配線導体層101bにワイヤボンディング110等の接続手段を用いて電気的に接続し、しかる後、金属枠体102上面に例えば金属材料から成る蓋体106をシーム溶接やろう付け等により接合することにより、製品としての高周波装置となる。
【0007】
また、この高周波装置は、例えば外部から供給される低周波信号を回路基板101の下面に形成した半田ボール104を介して高周波素子107に伝達し、高周波素子107にて時間多重(TDM)を施し、高周波信号として同軸コネクタから出力させることにより、大容量の情報を高速に伝送できる伝送変換装置として機能させることができる。
【0008】
【発明が解決しようとする課題】
しかしながら、上記の高周波素子収納用パッケージにおいては、同軸コネクタ103の外周導体103aと金属枠体102との接合が広い面積で半田等のろう材を介して強固になされているものの、金属枠体102と回路基板101の接地導体101cとの接合は、金属枠体102と厚みが数μm程度の接地導体101cにおける回路基板101の側面へ露出した部位との狭い面積での接合であること、および半田等のろう材から成る導電性接合材108の粘度が高いことから、両者を接続する導電性接合材108にボイド等の隙間があった場合、金属枠体102と回路基板101の接地導体101cとの電気的接続が不安定となり、信号配線導体へのノイズ等の侵入を阻止するシールド機能が低下し、その結果、高周波領域において共振が発生し反射損失が増大し、高周波素子の高周波特性が劣化してしまうという問題点を有していた。
【0009】
本発明は上記問題点に鑑み完成されたもので、その目的は、金属枠体と回路基板の接地導体との電気的接続が安定で、高周波領域において共振が発生して反射損失が増大することのない、高周波特性に優れた高周波素子収納用パッケージを提供することにある。
【0010】
【課題を解決するための手段】
本発明の高周波素子収納用パッケージは、絶縁層および少なくとも接地導体を含む配線導体層を交互に複数層積層して成り、上面に高周波素子が搭載される搭載部を有する回路基板と、該回路基板の側面に前記搭載部を囲繞するとともに前記接地導体と電気的に接続するように取着された金属枠体とを具備して成る高周波素子収納用パッケージにおいて、前記回路基板は、前記上面側に位置する第一の回路基板と、下面側に位置し、前記第一の回路基板の下面に前記第一の回路基板の前記接地導体の一部が露出するように、側面が前記第一の回路基板の側面より内側に位置する第二の回路基板とから成り、前記金属枠体は前記第二の回路基板の側面と対向する部位の内周面が突出した突出部を有しており、該突出部の上面は前記第一の回路基板の前記下面に露出した前記接地導体と導電性接合材を介して接合されていることを特徴とするものである。
【0011】
本発明の高周波素子収納用パッケージによれば、回路基板が上面側に位置する第一の回路基板と、下面側に位置し、第一の回路基板の下面に第一の回路基板の接地導体の一部が露出するように、側面が第一の回路基板の側面より内側に位置する第二の回路基板とから成り、金属枠体が第二の回路基板の側面と対向する部位の内周面が突出した突出部を有しており、この突出部の上面が第一の回路基板の下面に露出した接地導体と導電性接合材を介して接合されていることから、金属枠体と接地導体との接合が金属枠体の突出部の上面と第一の回路基板の下面に露出した接地導体との導電性接合材を介しての広い面積での接合となり、半田等の粘度が高い導電性接合材を用いて両者を接合した際に導電性接合材にボイドなどの隙間が発生したとしても、金属枠体と回路基板の接地導体との電気的接続が不安定となることはなく、その結果、高周波領域において共振が発生し反射損失が増大してしまい、高周波素子の高周波特性が劣化してしまうということはない。
【0012】
【発明の実施の形態】
次に、本発明の高周波素子収納用パッケージを添付の図面に基づいて詳細に説明する。図1は、本発明の高周波素子収納用パッケージの実施の形態の一例を示す断面図である。
【0013】
この図において、1は高周波素子を搭載する回路基板、2は金属枠体、3は高周波信号の入出力端子である同軸コネクタ、4は回路基板の配線導体層と貫通導体(図示せず)で電気的に接続されているBGA(Ball Grid Allay)のボール部、6は蓋体、7はSiGeなどSi系もしくはGaAsやInPなどの化合物半導体素子等の高周波素子である。そして本発明の高周波素子収納用パッケージは、回路基板1および金属枠体2を具備し、必要に応じて同軸コネクタ3やボール部4・蓋体6等が付加される。
【0014】
回路基板1は、光通信やマイクロ波通信、ミリ波通信等で使用される、高い周波数で作動する各種半導体素子等の高周波素子7を支持するための支持部材ならびに高周波素子7が発する熱を外部へ放散するための放熱板として機能し、その上面の中央部には高周波素子7を搭載する搭載部Sを有する。
【0015】
このような回路基板1は、絶縁層1aおよび配線導体層1bを交互に複数層積層することにより形成されている。
絶縁層1aは、エポキシ樹脂等の有機絶縁材料や、酸化アルミニウム質焼結体・ムライト質焼結体・窒化アルミニウム質焼結体・炭化珪素質焼結体等のセラミックス等の無機絶縁材料から成り、放熱性の観点からはセラミックス等の無機絶縁材料から成ることが好ましい。絶縁層1aは、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末に適当な有機バインダ・溶剤・可塑剤・分散剤等を添加混合して泥漿物を作り、この泥漿物を従来周知のドクターブレード法やカレンダーロール法等のシート成形法を採用しシート状に成形してセラミックグリーンシート(セラミック生シート)を得、しかる後、それらセラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、約1600℃の高温で焼成することによって製作される。
【0016】
また、配線導体層1bは少なくとも接地導体1cを含み、通常は信号配線導体、電源導体および接地導体1cで構成されている。信号配線導体は高周波素子7に高周波信号を伝達する機能を、電源導体は高周波素子7に電源電圧を供給する機能を、そして接地導体1cは高周波素子7や信号配線導体へのノイズ等の侵入を阻止するシールドの機能を有する。なお、上下に位置する信号配線導体、電源導体および接地導体1c同士は、各絶縁層1aに形成された貫通導体(図示せず)を介して電気的に接続されており、回路基板1の搭載部S近傍に位置する配線導体層1bに高周波素子7の各電極をボンディングワイヤ10等を介して電気的に接続することにより、高周波素子7の各電極は回路基板1の下面に形成された、後述する半田等の導電性部材から成るボール部4に電気的に接続されることとなる。
【0017】
なお、高周波素子7を回路基板1の搭載部SにSn−Pb半田等の低融点ろう材を介して接着固定することにより、高周波素子7が発する熱を低融点ろう材を介して外部に効率良く放散することができ、高周波素子7の作動性をより良好なものとすることができる。
【0018】
このような配線導体層1bは、絶縁層1aが例えば酸化アルミニウム質焼結体から成る場合であれば、タングステン・モリブデン・マンガン等の高融点金属粉末に適当な有機溶剤・溶媒・可塑剤等を添加混合して得た金属ペーストを従来周知のスクリーン印刷法等の厚膜手法を採用して絶縁層1aとなるセラミックグリーンシートにあらかじめ印刷塗布しておき、これをセラミックグリーンシートと同時に焼成することによって絶縁層1aの所望の箇所に所定パターンに被着形成される。
【0019】
そして本発明の高周波素子収納用パッケージにおいては、回路基板1は上面側に位置する第一の回路基板1Aと、下面側に位置し、第一の回路基板1Aの下面に第一の回路基板1Aの接地導体1cの一部が露出するように、側面が第一の回路基板1Aの側面より内側に位置する第二の回路基板1Bとから構成されており、また、このことが重要である。
【0020】
本発明の高周波素子収納用パッケージによれば、回路基板1が上面側に位置する第一の回路基板1Aと、下面側に位置し、第一の回路基板1Aの下面に第一の回路基板1Aの接地導体1cの一部が露出するように、側面が第一の回路基板1Aの側面より内側に位置する第二の回路基板1Bとから構成されていることから、回路基板1の接地導体1cと後述する金属枠体2との導電性接合材9を介しての接合を金属枠体2の突出部2bの上面と第一の回路基板1Aの下面に形成された接地導体1cとの導電性接合材9を介しての広い面積での接合とすることが可能となり、半田等の粘度が高い導電性接合材9を用いて両者を接合した際に導電性接合材9にボイドなどの隙間が発生したとしても、金属枠体2と回路基板1の接地導体1cとの電気的接続が不安定となることはなく、その結果、高周波領域において共振が発生し反射損失が増大してしまい、高周波素子7の高周波特性が劣化してしまうということはない。
【0021】
なお、第一の回路基板1Aおよび第二の回路基板1Bは、それぞれ1層以上の絶縁層1aおよび配線導体層1bから成り、それぞれの層数については配線導体層1bの密度や製品の大きさ等により適宜決められる。
【0022】
また、第二の回路基板1Bの側面が第一の回路基板1Aの側面より5mmを超えて内側に位置した場合、第一の回路基板1A外周の第二の回路基板1Bより外側に突出した絶縁層1aにクラックや欠けが発生し易くなる傾向があり、また、0.5mm未満内側に位置した場合、金属枠体2の突出部2bの上面と第一の回路基板1Aの下面に形成された接地導体1cとの導電性接合材9を介しての金属枠体2と第一の回路基板1Aの接合が狭い面積を介しての接合となり、半田等の粘度が高い導電性接合材9を用いて両者を接合した際に導電性接合材9にボイドなどの隙間が発生した場合、金属枠体2と回路基板1の接地導体1cとの電気的接続が不安定となり、高周波領域において共振が発生し反射損失が増大してしまい、高周波素子7の高周波特性が劣化してしまう傾向がある。
【0023】
金属枠体2はFe−Ni−Co合金やCu−W合金等の金属材料から成り、回路基板1の側面に、搭載部Sを取り囲むように取着されている。また、側部には貫通孔2aが形成されている。
【0024】
金属枠体2は、回路基板1に搭載される高周波素子7を回路基板1と後述する蓋体6とで気密に封止する機能、高周波素子7や回路基板1の信号配線導体へのノイズ等の侵入を阻止するシールドの機能、および後述する同軸コネクタを保持する機能を有する。また、上面側の開口の大きさは、第一の回路基板1Aと略同等であり、Fe−Ni−Co合金やCu−W合金等のインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定の形状に製作される。さらに、その表面に耐蝕性に優れかつろう材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜9μmのAu層を順次めっき法により被着させておくと、金属枠体2の酸化腐食するのを有効に防止することができるとともに、回路基板1とろう材などを介して強固に接合させることができる。従って、所定の形状に製作された金属基体1の表面に0.5〜9μmのNi層および0.5〜9μmのAu層の金属層をめっき法により被着させておくことが好ましい。
【0025】
そして、本発明の高周波素子収納用パッケージにおいては、金属枠体2は第二の回路基板1bの側面と対向する部位の内周面が突出した突出部2bを有しており、この突出部2bの上面と第一の回路基板1aの下面に形成された接地導体1cとが導電性接合材9を介して接合している。また、このことが重要である。
【0026】
突出部2bは、金属枠体2と第一の回路基板1aの下面の外周側に露出した接地導体1cとを導電性接合材9を介して接合する際に、広い接合面積を供給する作用をなし、厚みは第二の回路基板1bの厚みと略同等であり、突出寸法は0.5〜5mmである。
【0027】
なお、金属枠体2と第一の回路基板1aの下面に形成された接地導体1cとを接合する導電性接合材9は、半田等の低融点ろう材が用いられる。そして、金属枠体2の突出部2bの上面に、例えば半田ペーストをディスペンサを用いて塗布するとともに、回路基板1を第一の回路基板1aの下面に形成された接地導体1cと金属枠体2の突出部2bの上面とが重なるように金属枠体2内部の所定位置に挿入し、しかる後、半田の融点以上の温度で加熱することにより、回路基板1と金属枠体2とが強固に接合される。
【0028】
また、回路基板1と金属枠体2との接合をより強固とするとともに、パッケージの気密封止性を高めるために、第二の回路基板1bの側面を金属枠体2の突出部2bの内周側の表面とを図示しない導電性接合材で接合してもよい。
【0029】
また、金属枠体2の貫通孔2aには、同軸コネクタ3が嵌着されている。
同軸コネクタ3は、Fe−Ni−Co合金やCu−W合金等の金属材料から成る外周導体3aと、その中心軸に配置された、外周導体3aと同様な材料から成る中心導体3cと、それらの間に介在させた、硼珪酸ガラス等の誘電体材料から成る絶縁体3bとから成り、金属枠体2の貫通孔2a内周面にAu−Sn合金半田等のろう材により嵌着されているとともに、中心導体3cが回路基板1表面に形成された信号配線導体と電気的に接続されている。なお、同軸コネクタ3は、外部電気回路(図示せず)と高周波素子7とを電気的に接続する機能を有するとともに高周波素子収納用パッケージ内部を塞ぐ機能を有し、高周波信号が伝送される中心導体3cと外周導体3aとが、高周波信号伝送時のインピーダンスの整合が可能な同軸構造を成している。
【0030】
なお、回路基板1表面に形成する、同軸コネクタ3の中心導体3cと接続する信号配線導体は、同軸コネクタ3の中心導体3cのインピーダンスと同じになるようにマイクロストリップ線路としておくことが好ましい。また、金属枠体2は、回路基板1との接合における熱歪みを小さくし接合を強固なものとするとともに、パッケージ外部との電磁的遮蔽を行なうために、回路基板1を構成するセラミックスの熱膨張係数に近似するFe−Ni−Co合金やFe−Ni合金等の金属材料を用いるのがよい。
【0031】
また、中心導体3cは、金属枠体2の内側に位置する部位の上下方向の厚みを、絶縁体3b内部に位置する部位の上下方向における厚みの10〜50%とすることが好ましい。金属枠体2の内側に位置する部位の上下方向における厚みを絶縁体3b内部に位置する部位の上下方向における厚みの10〜50%とすることにより、高周波信号の伝送時に信号配線導体に発生する電界の大きさが、従来の高周波素子収納用パッケージのようにの中心導体3cが絶縁体3bの内部から金属枠体2の内側にかけてそのままの厚みで突出した場合に発生する電界の大きさよりも、中心導体3cの金属枠体2の内側に位置する幅狭部で発生する電界の大きさに近くなり、信号配線導体と中心導体3cとの間の電界の変化が緩やかなものとなってインピーダンスの急激な変化を抑えることができ、インピーダンスの変化により発生する高周波信号の反射損失をより小さくできる。
【0032】
なお、このような中心導体3cの上下方向における厚みの薄い部位は、その伝送方向に垂直な方向の断面形状が平板状あるいは半円状・略半円状となっている。また、中心導体3cの上下方向における厚みの薄い部位の厚みは、その厚みが薄いほどマイクロストリップ線路とのインピーダンス整合がとれて良好な伝送特性が得られるが、絶縁体3b内部に位置する部位の中心導体3cの厚みの10%未満では、製造・成形が困難となり、また強度が低下して破損し易くなる傾向があり、50%を超えると、高周波信号の反射損失の低下が見られなくなる傾向がある。
【0033】
また、中心導体3cの回路基板1の信号配線導体と接合する部位の長さは、0.1〜0.5mmが好ましい。0.1mm未満では、接合長および接合面積が小さくなりすぎて、信号配線導体にSn−Au半田などの低融点ろう材で強固に接合することが困難となり、電気特性面での信頼性が得られなくなる傾向がある。また、0.5mmを超える場合、信号配線導体から成るマイクロストリップ線路との接合部が長すぎてインピーダンス整合がとり難くなり、高周波信号の反射損失が大きくなる傾向がある。
【0034】
さらに、中心導体3cの回路基板1の信号配線導体と接合する部位の幅は、信号配線導体から成るマイクロストリップ線路の信号ライン幅より狭いことが好ましい。中心導体3cの回路基板1の信号配線導体と接合する部位の幅がマイクロストリップ線路の信号ライン幅より広い場合、マイクロストリップ線路とのインピーダンス整合がとれず高周波信号の反射損失が増大する傾向にある。
【0035】
また、中心導体3cの上下方向における厚みの薄い部分は、その厚みが金属枠体2の内側に向かって先細りした形とされているのがよく、その先端の厚みが、中心導体3cと信号配線導体とがSn−Pb半田等の低融点ろう材で強固に接合できる程度の厚みであれば良い。この場合、中心導体3cの厚みが金属枠体2内面から急激に細くされている場合に比較して、インピーダンスの変化がより緩やかなものとなり、反射損失をより小さくすることができる。
【0036】
なお、中心導体3cの方向と回路基板1表面に形成された信号配線導体の方向とがなす角度は、0〜90°の範囲であれば良く、この範囲を外れる場合、高周波信号の反射損失が非常に大きくなる傾向がある。
【0037】
なお、金属枠体2、同軸コネクタ3の外周導体3aおよび中心導体3cとは熱膨張係数を整合させるという観点からは、同一の金属材料で形成することが好ましい。
【0038】
また、蓋体6は、Fe−Ni−Co合金等の金属材料や酸化アルミニウム質焼結体等のセラミックスから成るとともに、金属枠体2の上面にAu−Sn合金半田等の低融点ろう材を介して接合されたり、YAGレーザ溶接等の溶接により接合され、高周波素子7をパッケージ内部に封止する機能を有する。
【0039】
蓋体6は、パッケージを電磁的にシールドするという観点からはFe−Ni−Co合金等の金属材料から成ることが好ましく、例えば蓋体6がFe−Ni−Co合金から成る場合は、Fe−Ni−Co合金のインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定の形状に製作される。蓋体6の縦・横の長さは金属枠体2外周の縦・横の長さと略同一であり、厚みは必要とされる強度等により適宜決められる。
【0040】
このような蓋体6は、例えば蓋体2がFe−Ni−Co合金から成る場合は、金属枠体2の上面にAu−Sn合金半田等の低融点ろう材を介して接合される。
【0041】
かくして本発明の高周波素子収納用パッケージによれば、回路基板1の搭載部Sに高周波素子7をSn−Pb半田等の低融点ろう材を介して接着固定するとともに、回路基板1の搭載部S近傍に位置する配線導体層1bに高周波素子7の各電極をボンディングワイヤ7等を介して電気的に接続し、次に、回路基板1と金属枠体2とを導電性接合材8を介して接合し、さらに金属枠体2の貫通孔2aに同軸コネクタ2を嵌着するとともに中心導体3cを回路基板1表面に形成された信号配線導体からなるマイクロストリップ線路にSn−Au半田などの低融点ろう材で接合し、さらに蓋体6でパッケージ内部を気密に封止することにより高周波装置となる。
【0042】
本発明の高周波素子収納用パッケージによれば、伝送される高周波信号の周波数が高くなっても同軸コネクタ3と高周波素子7との間のインピーダンスの急激な変化を抑えることが可能となり、その結果、このインピーダンスの変化により発生する反射損失を非常に小さなものとすることができ、高周波伝送特性の向上が可能となる。
【0043】
なお、本発明の高周波素子収納用パッケージにおいては、高周波信号の周波数は1〜100GHz程度であり、特に30GHz以上の高い周波数において従来インピーダンスの変化が急激であったのを、本発明では緩やかなものとすることができる。
【0044】
なお、本発明は上述の実施の形態の一例に限定されず、本発明の要旨を逸脱しない範囲内において種々の変更を行なうことは何等支障ない。例えば、回路基板1と金属枠体2とが一体的に形成されたもの、例えばメタル・インジェクション・モールド(MIM)法等によって作製されたものであっても良い。
【0045】
【発明の効果】
本発明の高周波素子収納用パッケージによれば、回路基板が上面側に位置する第一の回路基板と、下面側に位置し、第一の回路基板の下面に第一の回路基板の接地導体の一部が露出するように、側面が第一の回路基板の側面より内側に位置する第二の回路基板とから成り、金属枠体が第二の回路基板の側面と対向する部位の内周面が突出した突出部を有しており、この突出部の上面が第一の回路基板の下面に露出した接地導体と導電性接合材を介して接合されていることから、金属枠体と接地導体との接合が金属枠体の突出部の上面と第一の回路基板の下面に露出した接地導体との導電性接合材を介しての広い面積での接合となり、半田等の粘度が高い導電性接合材を用いて両者を接合した際に導電性接合材にボイドなどの隙間が発生したとしても、金属枠体と回路基板の接地導体との電気的接続が不安定となることはなく、その結果、高周波領域において共振が発生し反射損失が増大してしまい、高周波素子の高周波特性が劣化してしまうということはない。
【図面の簡単な説明】
【図1】本発明の高周波素子収納用パッケージの実施の形態の一例を示す断面図である。
【図2】従来の高周波素子収納用パッケージの断面図である。
【符号の説明】
1・・・・・・・・・回路基板
1A・・・・・・・・第一の回路基板
1B・・・・・・・・第二の回路基板
1a・・・・・・・・絶縁層
1b・・・・・・・・配線導体層
1c・・・・・・・・接地導体
2・・・・・・・・・金属枠体
2a・・・・・・・・貫通孔
2b・・・・・・・・突出部
3・・・・・・・・・同軸コネクタ
3a・・・・・・・・外周導体
3b・・・・・・・・絶縁体
3c・・・・・・・・中心導体
6・・・・・・・・・蓋体
7・・・・・・・・・高周波素子
8・・・・・・・・・導電性接合材
S・・・・・・・・・搭載部
Claims (1)
- 絶縁層および少なくとも接地導体を含む配線導体層を交互に複数層積層して成り、上面に高周波素子が搭載される搭載部を有する回路基板と、該回路基板の側面に前記搭載部を囲繞するとともに前記接地導体と電気的に接続するように取着された金属枠体とを具備して成る高周波素子収納用パッケージにおいて、前記回路基板は、前記上面側に位置する第一の回路基板と、下面側に位置し、前記第一の回路基板の下面に前記第一の回路基板の前記接地導体の一部が露出するように、側面が前記第一の回路基板の側面より内側に位置する第二の回路基板とから成り、前記金属枠体は前記第二の回路基板の側面と対向する部位の内周面が突出した突出部を有しており、該突出部の上面は前記第一の回路基板の前記下面に露出した前記接地導体と導電性接合材を介して接合されていることを特徴とする高周波素子収納用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002250797A JP3840160B2 (ja) | 2002-08-29 | 2002-08-29 | 高周波素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002250797A JP3840160B2 (ja) | 2002-08-29 | 2002-08-29 | 高周波素子収納用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004095598A true JP2004095598A (ja) | 2004-03-25 |
JP3840160B2 JP3840160B2 (ja) | 2006-11-01 |
Family
ID=32057534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002250797A Expired - Fee Related JP3840160B2 (ja) | 2002-08-29 | 2002-08-29 | 高周波素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3840160B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012227219A (ja) * | 2011-04-15 | 2012-11-15 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
JP2012244002A (ja) * | 2011-05-20 | 2012-12-10 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
-
2002
- 2002-08-29 JP JP2002250797A patent/JP3840160B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012227219A (ja) * | 2011-04-15 | 2012-11-15 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
JP2012244002A (ja) * | 2011-05-20 | 2012-12-10 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3840160B2 (ja) | 2006-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7276987B2 (en) | High frequency line-to-waveguide converter and high frequency package | |
JP4874177B2 (ja) | 接続端子及びこれを用いたパッケージ並びに電子装置 | |
JP2003152124A (ja) | 高周波用パッケージ | |
JP2002190540A (ja) | 半導体素子収納用パッケージ | |
JP3935082B2 (ja) | 高周波用パッケージ | |
JP3840160B2 (ja) | 高周波素子収納用パッケージ | |
JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP2004088504A (ja) | 高周波素子収納用パッケージ | |
JP4002527B2 (ja) | 高周波用パッケージ | |
JP5709427B2 (ja) | 素子収納用パッケージおよびこれを備えた半導体装置 | |
JP5235612B2 (ja) | パッケージ及び電子装置 | |
JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
JP3771853B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP4139165B2 (ja) | 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP3439967B2 (ja) | 高周波半導体素子用パッケージ | |
JP3784346B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP3670574B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP2002280473A (ja) | 入出力端子および半導体素子収納用パッケージおよび半導体装置 | |
JP3638528B2 (ja) | 半導体素子収納用パッケージ | |
JP2003273276A (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP2001230342A (ja) | 高周波回路部品搭載用基板の実装構造 | |
JP2004055570A (ja) | 高周波用パッケージ | |
JP2001144512A (ja) | 配線基板およびその導波管との接続構造 | |
JP4127390B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3628254B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060804 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |