JP3649111B2 - 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置 - Google Patents

高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置 Download PDF

Info

Publication number
JP3649111B2
JP3649111B2 JP2000324080A JP2000324080A JP3649111B2 JP 3649111 B2 JP3649111 B2 JP 3649111B2 JP 2000324080 A JP2000324080 A JP 2000324080A JP 2000324080 A JP2000324080 A JP 2000324080A JP 3649111 B2 JP3649111 B2 JP 3649111B2
Authority
JP
Japan
Prior art keywords
circuit board
frequency
terminal
electrode
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000324080A
Other languages
English (en)
Other versions
JP2002134636A (ja
Inventor
和也 佐柳
昭弘 笹畑
豊 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000324080A priority Critical patent/JP3649111B2/ja
Priority to US09/974,668 priority patent/US6847275B2/en
Priority to GB0124989A priority patent/GB2372153B/en
Priority to DE10152533A priority patent/DE10152533B4/de
Publication of JP2002134636A publication Critical patent/JP2002134636A/ja
Application granted granted Critical
Publication of JP3649111B2 publication Critical patent/JP3649111B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

【０００１】
【発明の属する技術分野】
本発明は、高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置に関する。
【０００２】
【従来の技術】
図１１に、従来の高周波回路基板の断面図を示す。図１１において、高周波回路基板１は、回路基板２と半導体素子８と受動インピーダンス回路素子であるフィルタ１５を備えている。ここで、回路基板２は、例えばアルミナ基板（比誘電率は約９〜１０）のような比較的低誘電率の誘電体からなる誘電体基板３の一方主面に接地電極４と端子電極５が形成され、他方主面に配線電極６が形成され、配線電極６の一部はスルーホール７を介して端子電極５と接続されて構成されている。半導体素子８は誘電体基板３の他方主面に搭載されており、半導体素子８上に形成された接続ランド８ａ、８ｂと配線電極６との間がワイヤー（ボンディングワイヤー）１０を介して接続されている。フィルタ１５は誘電体基板３の他方主面に形成された配線電極６上に搭載されている。フィルタ１５は、誘電体基板１６と、その表面に形成されたフィルタ機能を実現するためのストリップ線路電極１７から構成されている。そして、ストリップ線路電極１７と配線電極６との間がワイヤー１０を介して接続されている。
【０００３】
このように構成された高周波回路基板１は、１つの回路基板２上に主として能動素子である半導体素子８と受動素子であるフィルタ１５が同時に搭載されており、１つの機能を持った部品として動作させることができる。
【０００４】
【発明が解決しようとする課題】
ところで、半導体素子８、特にＧａＡｓ半導体素子は一般的に耐圧が低く、静電気によるサージ電圧によって静電破壊を起こす可能性がある。そのため、半導体素子８を搭載した高周波回路基板１において、例えば端子電極５やスルーホール７、配線電極６、ワイヤー１０からなる信号ラインを介して半導体素子８に静電破壊を起こすサージ電圧が印加されると、高周波回路基板１が破損する可能性があった。
【０００５】
特に、このような高周波回路基板を用いたものとして無線通信の送受信モジュールを考えると、アンテナに接続される端子電極が外部に露出しており、この端子電極を介して印加されたサージ電圧によって半導体素子が破壊される可能性がある。
【０００６】
一方、端子電極５からフィルタ１５を介して半導体素子８に至る信号ラインに関しては、フィルタ１５の入出力間が絶縁されていれば半導体素子８にサージ電圧が印加されることはない。しかしながら、半導体素子８を回路基板２に搭載する製造ラインにおいてはフィルタ１５の有無に関わらず同様の静電気対策が必要となる。そして、半導体工場のような静電気対策が十分な工場とは異なり、誘電体基板上に半導体素子を搭載するための製造ラインなどにおいては必ずしも十分な静電気対策が施されていないため、静電気対策を徹底するためには工程管理のためのコストがかかるという問題がある。
【０００７】
また、静電気対策としては、半導体素子の信号端子などにサージ電圧保護用のダイオードを接続するという方法もあるが、半導体素子のコスト上昇を招くだけではなく、ダイオードが高周波信号のロスの原因になるという別の問題が発生する。
【０００８】
本発明は上記の問題点を解決することを目的とするもので、静電気によるサージ電圧に対する耐圧の高い高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置を提供する。
【０００９】
【課題を解決するための手段】
この発明は、上記目的を達成するためになされたもので、接地電極と端子電極を有した回路基板と、回路基板に搭載され且つ端子電極との間で高周波信号が伝達される高周波信号端子を有した半導体素子と、回路基板に搭載され且つ高周波信号端子と端子電極の間に接続されて高周波信号のみを通過させる受動インピーダンス回路素子とを具備する高周波回路基板であって、受動インピーダンス回路素子を、誘電体基板と、誘電体基板の表面に形成され且つその入出力端部において高周波信号端子と端子電極とがそれぞれ接続されたストリップ線路電極とで構成し、ストリップ線路電極を、誘電体基板及び回路基板のいずれか又は双方に設けられたスルーホールを通じて、回路基板の接地電極に接続したことを特徴とする。
【００１２】
また、本発明の高周波回路基板は、受動インピーダンス回路素子における誘電体基板の誘電率を、回路基板および半導体素子を構成する材料の誘電率よりも高く設定したことを特徴とする。
【００１３】
また、本発明の高周波回路基板は、半導体素子と受動インピーダンス回路素子とを回路基板上にバンプ実装し、バンプを通じて、高周波信号端子と端子電極とを受動インピーダンス回路素子のストリップ線路電極の入出力端部にそれぞれ接続したことを特徴とする。
【００１４】
また、本発明の高周波回路基板は、半導体素子は、高周波信号端子以外に電源入力用端子と接地用端子とを有し、静電気保護用ダイオードをこれら電源入力用端子と接地用端子との間に接続したことを特徴とする。
【００１５】
また、本発明の高周波モジュールは、上記の高周波回路基板を用いてなり、前記回路基板を部品搭載基板とし、前記回路基板の前記端子電極を外部端子としたことを特徴とする。
【００１６】
また、本発明の電子装置は、上記のいずれかに記載の高周波回路基板または高周波モジュールを用いたことを特徴とする。
【００１９】
このように構成することにより、本発明の高周波回路基板においては、静電気によるサージ電圧に対する耐圧を高めて信頼性を向上させるとともに小型化を図ることができる。
【００２０】
また、本発明の高周波モジュールおよび電子装置においても、信頼性を向上させることができる。
【００２２】
【発明の実施の形態】
図１に、本発明の高周波回路基板の一実施例の断面図を示す。図１において、図１１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００２３】
図１に示した高周波回路基板２０は、誘電体基板３の他方主面に形成された配線電極６上に半導体素子８と受動インピーダンス回路素子であるフィルタ３０を搭載して構成されている。また、図１１に示した従来の高周波回路基板１とは異なり、配線電極６のうちワイヤー１０を介して半導体素子８の接続ランド８ａ、８ｂと接続されたものは端子電極５とは接続されていない。
【００２４】
ここで、図２に、フィルタ３０の斜視図を示す。図２において、フィルタ３０は、高周波回路基板２０を構成する誘電体基板３（例えばアルミナ基板なら比誘電率は約９）や半導体素子８を構成する材料（例えばＧａＡｓなら比誘電率は約１２．５）より誘電率の高い、例えば比誘電率が１１０の誘電体基板３１と、誘電体基板３１の一方主面に形成された接地電極３２と、同じく他方主面に形成されたストリップ線路電極３３と、接地電極３２とストリップ線路電極３３を接続するスルーホール３４とで構成されている。このうち、ストリップ線路電極３３は、線路部分と、線路部分の途中に接続された１／４波長のスタブから構成されており、スタブの先端はスルーホール３４で接地電極３２と接続されて接地されているためショートスタブとなっている。そして、線路部分の両端、すなわち入力端子や出力端子となる部分はワイヤー１０を介して、図１に示した高周波回路基板２０の配線電極５に接続されている。
【００２５】
このように構成されたフィルタ３０は、ショートスタブの長さに対応する特定の周波数を通過させるバンドパスフィルタとして機能する。また、ショートスタブの先端がスルーホール３４を介して接地電極３２と接続されているため、フィルタ３０の入出力端子部分（入出力用のワイヤーが接続される部分）は接地電極３２と直流的に接続されていることになる。
【００２６】
また、フィルタ３０は高周波回路基板２０を構成する誘電体基板２や半導体素子８を構成する半導体材料より誘電率の高い誘電体基板３１上にストリップ線路電極３３を形成して構成されている。この場合、誘電体基板３上や半導体素子８上にストリップ線路電極を直接形成する場合に比べて波長短縮率が十分に高くなるため、線路電極の大幅な小型化、ひいてはフィルタ３０の大幅な小型化を図ることができる。
【００２７】
次に、図１に示した高周波回路基板２０の製造方法について図３を用いて説明する。図３において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００２８】
まず、第１の工程において、図３（ａ）に示すように回路基板２の接地電極４とスルーホール７を介して接続されている所定の配線電極６上にフィルタ３０を搭載し、その入出力端子部分と回路基板２の配線電極６とをワイヤー１０で接続する。その際、フィルタ３０の接地電極３２は、ハンダ付けや導電性の材料を用いたダイボンディングなどによって配線電極６と電気的に接続され、接地される。フィルタ３０の入出力端子部分は、図２に示したように接地電極３２と直流的に接続されているため、回路基板２の接地電極４とも直流的に接続されることになる。すなわち、回路基板２の配線電極６のうち、フィルタ３０と接続されているものは、フィルタ３０を介して接地電極４と直流的に接続されていることになる。
【００２９】
次に、第２の工程として、図３（ｂ）に示すように、回路基板２に半導体素子８を搭載し、その接続ランドと回路基板２の配線電極６とをワイヤー１０で接続する。半導体素子８の接続ランドとしては、外部との間で高周波信号の伝達される高周波信号端子となる接続ランド８ａと、電源端子のような高周波信号の伝達されないその他の端子となる接続ランド８ｂとを有する。そして、半導体素子８の高周波信号端子である接続ランド８ａはフィルタ３０と接続されている配線電極６と接続されている。このとき、第１の工程で説明したように、フィルタ３０と接続されている配線電極６は接地電極４と直流的に接続されているため、例えば半導体素子８を搭載する工程において何らかの原因で端子電極５に静電気によるサージ電圧が印加されても、サージ電圧が半導体素子８に達する前にフィルタ３０を介して接地されてしまうために、半導体素子８に印加されて半導体素子８が静電破壊を起こすことはない。そのため、静電気対策のレベルを下げることができ、工程管理のコストを低減することができる。
【００３０】
なお、実際の工程としては、第ボンディングの工程とワイヤーボンディングの工程をまとめるために、第１の工程におけるフィルタ３０の入出力端子部分と回路基板２の配線電極６とをワイヤー１０で接続する部分は、第２の工程における回路基板２に半導体素子８を搭載する部分と、半導体素子８の接続ランドと回路基板２の配線電極６とをワイヤー１０で接続する部分の間に実施することになる。その場合でも、半導体素子８の接続ランドと回路基板２の配線電極６とをワイヤー１０で接続するときには、フィルタ３０の搭載が完了しているため、回路基板２の配線電極６のうち、フィルタ３０と接続されているものは、フィルタ３０を介して接地電極４と直流的に接続されていることになる。そのため、静電気対策としては、半導体素子８の搭載の前にフィルタ３０のワイヤーボンディングを行う場合と全く同じ作用効果を奏するものである。
【００３１】
図１に戻り、このように構成された高周波回路基板２０においては、回路基板２の端子電極５と、端子電極５との間で高周波信号が伝達される半導体素子８の高周波信号端子である接続ランド８ａの両方が、フィルタ３０を介して回路基板２の接地電極４と直流的に接続されているために耐圧が高く、何らかの原因で端子電極５に静電気によるサージ電圧が印加されても、半導体素子が静電破壊を起こすことは少ない。したがって、高周波回路基板２０の信頼性を向上させることができる。また、ストリップ線路電極を回路基板２を構成する誘電体基板３より誘電率の高い誘電体基板３１上に形成してフィルタ３０の小型化を図っているため、高周波回路基板２０自身の大幅な小型化を図ることができる。
【００３２】
ここで、図４に、本発明の高周波回路基板に用いる受動インピーダンス回路素子であるフィルタの別の実施例を示す。図４において、図２と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００３３】
図４において、フィルタ３５は、誘電体基板３１の他方主面上に直線状で約１／２波長のストリップ線路電極３６を有し、その中央部分がスルーホール３４を介して接地電極３２と接続されている。ストリップ線路電極３６の両側端部から少し中央側に寄った位置、すなわち入力端子や出力端子となる部分にはワイヤー１０が接続されている。
【００３４】
このように構成されたフィルタ３５においては、ストリップ線路電極３６の一端側と他端側がそれぞれ１／４波長の共振器として動作するとともに、２つの共振器がスルーホール３４の有するインダクタンス成分を介して結合して特定の周波数を通過させるバンドパスフィルタとして機能する。また、ストリップ線路電極３６の中央部がスルーホール３４を介して接地電極３２と接続されているため、フィルタ３５の入出力端子部分（入出力用のワイヤーが接続される部分）は接地電極３２と直流的に接続されている。
【００３５】
図５に、本発明の高周波回路基板に用いる受動インピーダンス回路素子であるフィルタのさらに別の実施例を示す。図５において、図４と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００３６】
図５において、フィルタ４０は、直線状のストリップ線路電極３６に代えてＳ字上のストリップ線路電極４１を有する点でのみフィルタ３５と異なる。
【００３７】
このように構成されたフィルタ４０においては、ストリップ線路電極４１の各部が相互に結合し合うことによって、スプリアス特性の低減などのフィルタ特性上の改善に加えて、フィルタ３５よりもさらに小型化を図ることができる。
【００３８】
図４、５に示したフィルタ３５、４０においても、図２に示したフィルタ３０と同様に入出力端子部分が接地電極と直流的に接続されているため、高周波回路基板に搭載された場合にはフィルタ３０と同様の作用効果を奏することができる。
【００３９】
図６に、本発明の高周波回路基板の別の実施例の断面図を示す。図６において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００４０】
図６に示した高周波回路基板５０は、誘電体基板３の他方主面に形成された配線電極６上に半導体素子８と受動インピーダンス回路素子であるフィルタ３０をバンプ実装（フリップチップ実装）で搭載して構成されている。ここで、半導体素子８の端子８ａ、８ｂ上にはバンプ８ｃが設けられており、バンプ８ｃを介して配線電極６と接続されている。また、フィルタ３０にもストリップ線路電極３３上にバンプ３０ａが設けられており、このバンプ３０ａを介して配線電極６と接続されている。そのため、図１に示した高周波回路基板２０のようなワイヤー（ボンディングワイヤー）は存在しない。
【００４１】
このように、高周波回路基板５０においては、半導体素子８とフィルタ３０をバンプ実装することによってワイヤーボンディングの工程を省くことができるため、静電破壊の可能性をさらに低くすることができる。
【００４２】
図７に、本発明の高周波回路基板に搭載される半導体素子の別の実施例の平面図を示す。図７において、半導体素子６０は、半導体チップ６１上に各種回路素子（図示せず）とともにそれらに接続された接続ランド６２、６３、６４、６５が形成されている。このうち、接続ランド６２は電源入力用端子、接続ランド６３は接地用端子、接続ランド６４、６５は高周波信号端子である。そして、高周波信号端子以外の端子である接続ランド６２と接続ランド６３の間には静電気保護用ダイオード６６が形成されている。
【００４３】
このように、高周波信号端子以外の端子である接続ランド６２、６３に静電気保護用ダイオードを設けることによって、半導体素子６０の高周波信号端子以外の端子に印加されるサージ電圧に対する耐圧を高くすることがができる。しかも、高周波信号端子である接続ランド６４、６５には静電気保護用ダイオードが設けられていないため、ダイオードによる高周波信号のロスが発生することもない。そして、このように構成された半導体素子を本発明の高周波回路基板に搭載することによって、高周波信号が伝達される経路以外の経路を介してサージ電圧が印加された場合の半導体素子の静電破壊の可能性を低下させることができる。
【００４４】
なお、上記の各実施例の高周波回路基板においては、受動インピーダンス回路素子としてフィルタを用いているが、受動インピーダンス回路素子としては積極的なフィルタ特性を有していない例えば整合回路などでも構わないもので、フィルタの場合と同様の作用効果を奏するものである。
【００４５】
図８に、本発明の高周波モジュールの一実施例を示す。図８において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。また、図９に、高周波モジュールが無線通信の送受信モジュールである場合の１つの例の概略ブロック図を示す。
【００４６】
図８において、高周波モジュール７０は、高周波回路基板２０に、半導体素子８やフィルタ３０を覆うカバー７１を搭載して構成されている。この場合、高周波回路基板２０の端子電極５は外部端子になる。
【００４７】
また、ブロック図としては図９に示すように、高周波モジュール７０は、局部発振器ＬＯと、高周波高周波スイッチＳＷ１、ＳＷ２と、ミキサＭＩＸ１、ＭＩＸ２と、パワーアンプＰＡと、ローノイズアンプＬＮＡと、フィルタ３０から構成されている。このうち、局部発振器ＬＯと、高周波スイッチＳＷ１、ＳＷ２と、ミキサＭＩＸ１、ＭＩＸ２と、パワーアンプＰＡと、ローノイズアンプＬＮＡは半導体素子８に形成されている。
【００４８】
ここで、局部発振器ＬＯは高周波スイッチＳＷ１の第１の端子に接続され、高周波スイッチＳＷ１の第２、第３の端子はそれぞれミキサＭＩＸ１とミキサＭＩＸ２に接続されている。ミキサＭＩＸ１はパワーアンプＰＡを介して高周波スイッチＳＷ２の第２の端子に接続されている。高周波スイッチＳＷ２の第１の端子はフィルタ３０を介して高周波モジュール５０とは別に設けられているアンテナＡＮＴに接続されている。高周波スイッチＳＷ２の第３の端子はローノイズアンプＬＮＡを介してミキサＭＩＸ２に接続されている。
【００４９】
次に、高周波モジュール７０の動作について簡単に説明する。まず、ミキサＭＩＸ１には図示を省略した送信側回路からＩＦ信号が入力されている。高周波スイッチＳＷ１の第１の端子が第２の端子と接続されていると、局部発振器ＬＯから出力されたキャリア信号がミキサＭＩＸ１に入力されるため、ミキサＭＩＸ１からはＩＦ信号で変調されたキャリア信号、すなわちＲＦ信号が出力される。ＲＦ信号はパワーアンプＰＡで増幅され、高周波スイッチＳＷ２の第２の端子に入力される。高周波スイッチＳＷ２は高周波スイッチＳＷ１と連動して、高周波スイッチＳＷ１の第１の端子が第２の端子と接続されるときに高周波スイッチＳＷ２の第１の端子も第２の端子と接続される。そのため、高周波スイッチＳＷ２の第２の端子に入力されたＲＦ信号は第１の端子から出力され、フィルタ３０に入力されて不必要な信号が取り除かれ、アンテナＡＮＴから電波として放射される。
【００５０】
一方、高周波スイッチＳＷ１および高周波スイッチＳＷ２の第１の端子が第３の端子と接続されていると、アンテナＡＮＴで受信したＲＦ信号の電波はフィルタ３０に入力されて不必要な信号が取り除かれ、高周波スイッチＳＷ２を介してローノイズアンプＬＮＡに入力されて増幅され、ミキサＭＩＸ２に入力される。ミキサＭＩＸ２には局部発振器ＬＯから出力されたキャリア信号が高周波スイッチＳＷ１を介して入力されているため、ミキサＭＩＸ２ではＲＦ信号からキャリア信号の成分が取り除かれ、ＩＦ信号として出力され、図示を省略した受信側回路に入力される。
【００５１】
このように構成された高周波モジュール７０においては、アンテナＡＮＴに接続される端子を介して静電気によるサージ電圧が印加される可能性があるが、サージ電圧はフィルタ３０を介して回路基板２の接地電極４に流れるため、半導体素子８に含まれている局部発振器ＬＯや、高周波スイッチＳＷ１、ＳＷ２や、ミキサＭＩＸ１、ＭＩＸ２や、パワーアンプＰＡや、ローノイズアンプＬＮＡが静電破壊を起こすのを防止することができる。そのため、静電気対策の十分でない製造ラインなどにおいても取り扱うことが容易となる。
【００５２】
図１０に、本発明の電子装置の一実施例の斜視図を示す。図１０において、電子装置の１つである携帯電話８０は、筐体８１と、その中に配置されたプリント基板８２と、プリント基板８２上に実装された本発明の高周波モジュール８３を備えている。高周波モジュール８３は、例えばアンプや発振器、フィルタなどの高周波部品である。
【００５３】
このように構成された携帯電話８０においては、本発明の高周波モジュール８３を用いているため、静電気に対して強く、製造工程における静電気対策を簡素化できるため、コストダウンと信頼性の向上を図ることができる。
【００５４】
なお、図１０においては電子装置として携帯電話を示したが、電子装置としては携帯電話に限るものではなく、本発明の高周波モジュールを用いたものであれば何でも構わないものである。
【００５５】
【発明の効果】
本発明によれば、接地電極と端子電極を有した回路基板と、回路基板に搭載され且つ端子電極との間で高周波信号が伝達される高周波信号端子を有した半導体素子と、回路基板に搭載され且つ高周波信号端子と端子電極の間に接続されて高周波信号のみを通過させる受動インピーダンス回路素子とを具備する高周波回路基板であって、受動インピーダンス回路素子を、誘電体基板と、誘電体基板の表面に形成され且つその入出力端部において高周波信号端子と端子電極とがそれぞれ接続されたストリップ線路電極とで構成し、ストリップ線路電極を、誘電体基板及び回路基板のいずれか又は双方に設けられたスルーホールを通じて、回路基板の接地電極に接続することによって、静電気によるサージ電圧に対する耐圧を高め、信頼性を向上させることができる。
【００５６】
また、受動インピーダンス回路素子における誘電体基板の誘電率を、回路基板および半導体素子を構成する材料の誘電率よりも高く設定することによって、高周波回路基板の小型化を図ることができる。
【００５７】
また、本発明の高周波モジュールおよびそれを用いた電子装置によれば、本発明の高周波回路基板を用いることによって、静電気によるサージ電圧に対する耐圧を高め、信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の高周波回路基板の一実施例を示す断面図である。
【図２】本発明の高周波回路基板に搭載されるフィルタの一実施例を示す斜視図である。
【図３】本発明の高周波回路基板の製造工程を示す図で、（ａ）は回路基板のフィルタが搭載された状態を示し、（ｂ）はあらかじめフィルタを搭載した回路基板に半導体素子が搭載された状態を示す。
【図４】本発明の高周波回路基板に搭載されるフィルタの別の実施例を示す斜視図である。
【図５】本発明の高周波回路基板に搭載されるフィルタのさらに別の実施例を示す斜視図である。
【図６】本発明の高周波回路基板の別の実施例を示す断面図である。
【図７】本発明の高周波回路基板に搭載される半導体素子の別の実施例を示す平面図である。
【図８】本発明の高周波モジュールの一実施例を示す断面図である。
【図９】図８の高周波モジュールの概略ブロック図である。
【図１０】本発明の電子装置の一実施例を示す一部破砕斜視図である。
【図１１】従来の高周波回路基板を示す断面図である。
【符号の説明】
２…回路基板
３…誘電体基板
４…接地電極
５…端子電極
６…配線電極
７…スルーホール
８、６０…半導体素子
８ａ、６４、６５…接続ランド（高周波信号端子）
８ｃ、３０ａ…バンプ
１０…ワイヤー
２０、５０…高周波回路基板
３０、３５、４０…フィルタ（受動インピーダンス回路素子）
７０…高周波モジュール
７１…カバー
８０…携帯電話

Claims (6)

  1. 接地電極と端子電極を有した回路基板と、当該回路基板に搭載され且つ上記端子電極との間で高周波信号が伝達される高周波信号端子を有した半導体素子と、当該回路基板に搭載され且つ上記高周波信号端子と上記端子電極の間に接続されて上記高周波信号のみを通過させる受動インピーダンス回路素子とを具備する高周波回路基板であって、
    上記受動インピーダンス回路素子を、誘電体基板と、当該誘電体基板の表面に形成され且つその入出力端部において上記高周波信号端子と端子電極とがそれぞれ接続されたストリップ線路電極とで構成し、
    上記ストリップ線路電極を、上記誘電体基板及び上記回路基板のいずれか又は双方に設けられたスルーホールを通じて、上記回路基板の接地電極に接続した、
    ことを特徴とする高周波回路基板。
  2. 上記受動インピーダンス回路素子における誘電体基板の誘電率を、上記回路基板および上記半導体素子を構成する材料の誘電率よりも高く設定した、
    ことを特徴とする請求項１に記載の高周波回路基板。
  3. 上記半導体素子と上記受動インピーダンス回路素子とを上記回路基板上にバンプ実装し、当該バンプを通じて、上記高周波信号端子と端子電極とを当該受動インピーダンス回路素子のストリップ線路電極の入出力端部にそれぞれ接続した、
    ことを特徴とする請求項１又は請求項２に記載の高周波回路基板。
  4. 上記半導体素子は、上記高周波信号端子以外に電源入力用端子と接地用端子とを有し、静電気保護用ダイオードをこれら電源入力用端子と接地用端子との間に接続した、
    ことを特徴とする請求項１ないし請求項３のいずれかに記載の高周波回路基板。
  5. 請求項１ないし請求項４のいずれかに記載の高周波回路基板を備え、上記回路基板を部品搭載基板とし、上記回路基板の上記端子電極を外部端子とした、
    ことを特徴とする高周波モジュール。
  6. 請求項１ないし請求項４のいずれかに記載の高周波回路基板又は請求項５に記載の高周波モジュールを備えた、
    ことを特徴とする電子装置。
JP2000324080A 2000-10-24 2000-10-24 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置 Expired - Lifetime JP3649111B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000324080A JP3649111B2 (ja) 2000-10-24 2000-10-24 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置
US09/974,668 US6847275B2 (en) 2000-10-24 2001-10-10 High-frequency circuit board unit, high frequency module using the same unit, electronic apparatus using the same module, and manufacturing method for the high-frequency circuit board unit
GB0124989A GB2372153B (en) 2000-10-24 2001-10-17 High frequency circuit board unit, module and electronic apparatus, and method for manufacturing the unit
DE10152533A DE10152533B4 (de) 2000-10-24 2001-10-24 Hochfrequenz-Schaltungsplatineneinheit, Hochfrequenz-Modul, bei dem die Einheit verwendet ist, elektronische Vorrichtung, bei der das Modul verwendet ist, und Verfahren zur Herstellung der Hochfrequenz-Schaltungsplatineneinheit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000324080A JP3649111B2 (ja) 2000-10-24 2000-10-24 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置

Publications (2)

Publication Number Publication Date
JP2002134636A JP2002134636A (ja) 2002-05-10
JP3649111B2 true JP3649111B2 (ja) 2005-05-18

Family

ID=18801668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000324080A Expired - Lifetime JP3649111B2 (ja) 2000-10-24 2000-10-24 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置

Country Status (4)

Country Link
US (1) US6847275B2 (ja)
JP (1) JP3649111B2 (ja)
DE (1) DE10152533B4 (ja)
GB (1) GB2372153B (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6978122B2 (en) * 2001-05-25 2005-12-20 Kabushiki Kaisha Toshiba High-frequency switching device incorporating an inverter circuit
TW529215B (en) * 2001-08-24 2003-04-21 Inpaq Technology Co Ltd IC carrying substrate with an over voltage protection function
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
TWI299559B (en) * 2002-06-19 2008-08-01 Inpaq Technology Co Ltd Ic substrate with over voltage protection function and method for manufacturing the same
US6936921B2 (en) * 2002-11-11 2005-08-30 Kyocera Corporation High-frequency package
US6828514B2 (en) * 2003-01-30 2004-12-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication
US6879287B2 (en) * 2003-05-24 2005-04-12 Agency For Science, Technology And Research Packaged integrated antenna for circular and linear polarizations
US7253517B2 (en) * 2003-10-28 2007-08-07 Raytheon Company Method and apparatus for combining multiple integrated circuits
JP4020853B2 (ja) * 2003-11-04 2007-12-12 沖電気工業株式会社 アンテナ内蔵半導体装置
JP4335661B2 (ja) * 2003-12-24 2009-09-30 Ｎｅｃエレクトロニクス株式会社 高周波モジュールの製造方法
JP4365750B2 (ja) * 2004-08-20 2009-11-18 ローム株式会社 半導体チップの製造方法、および半導体装置の製造方法
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
JP5048230B2 (ja) * 2005-03-30 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置およびその製造方法
US20060276157A1 (en) * 2005-06-03 2006-12-07 Chen Zhi N Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
EP2073264B1 (en) * 2006-10-02 2019-12-11 Kabushiki Kaisha Toshiba Semiconductor device
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
JP5138338B2 (ja) * 2007-11-02 2013-02-06 ルネサスエレクトロニクス株式会社 半導体パッケージ
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
JP2010040894A (ja) * 2008-08-07 2010-02-18 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
JP5341717B2 (ja) * 2009-11-10 2013-11-13 ルネサスエレクトロニクス株式会社 半導体パッケージ及びシステム
US8502735B1 (en) 2009-11-18 2013-08-06 Ball Aerospace & Technologies Corp. Antenna system with integrated circuit package integrated radiators
US9078347B2 (en) * 2010-07-30 2015-07-07 Kyocera Corporation Electronic component housing unit, electronic module, and electronic device
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
JP2012222725A (ja) * 2011-04-13 2012-11-12 Toshiba Corp アクティブアレイアンテナ装置
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
WO2015062067A1 (en) * 2013-11-01 2015-05-07 Telefonaktiebolaget L M Ericsson (Publ) Method and arrangement for board-to-board interconnection
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
CA2954267C (en) 2014-05-19 2018-08-28 Loren E. Ralph System and method for satellite using multifunctional motherboard
JP2021048558A (ja) * 2019-09-20 2021-03-25 株式会社村田製作所 高周波モジュールおよび通信装置
JP7451325B2 (ja) 2020-06-29 2024-03-18 株式会社小糸製作所 画像投影装置および車両用灯具

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236937A (ja) 1993-02-10 1994-08-23 Sumitomo Electric Ind Ltd マイクロ波半導体装置用パッケージ
US5510758A (en) 1993-04-07 1996-04-23 Matsushita Electric Industrial Co., Ltd. Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
JP2790033B2 (ja) 1993-04-07 1998-08-27 松下電器産業株式会社 半導体装置
ATE180575T1 (de) * 1993-08-09 1999-06-15 Siemens Ag Dopplerradarmodul in mikrostreifenleitungstechnik
JP3120682B2 (ja) * 1995-01-09 2000-12-25 株式会社村田製作所 チップ型フィルタ
JP3663898B2 (ja) * 1997-04-14 2005-06-22 株式会社村田製作所 高周波モジュール
US6043727A (en) * 1998-05-15 2000-03-28 Hughes Electronics Corporation Reconfigurable millimeterwave filter using stubs and stub extensions selectively coupled using voltage actuated micro-electro-mechanical switches
EP1037308A1 (en) * 1999-03-18 2000-09-20 Telefonaktiebolaget Lm Ericsson Electric filter for filtering low frequencies

Also Published As

Publication number Publication date
US20020072147A1 (en) 2002-06-13
DE10152533A1 (de) 2002-07-04
US6847275B2 (en) 2005-01-25
GB2372153A (en) 2002-08-14
GB0124989D0 (en) 2001-12-05
DE10152533B4 (de) 2013-02-07
JP2002134636A (ja) 2002-05-10
GB2372153B (en) 2005-05-11

Similar Documents

Publication Publication Date Title
JP3649111B2 (ja) 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置
US6456172B1 (en) Multilayered ceramic RF device
US7245884B2 (en) RF module
US7043285B2 (en) Wireless terminal with dual band antenna arrangement and RF module for use with dual band antenna arrangement
US6937845B2 (en) High-frequency module and radio device using the same
US7149496B2 (en) High-frequency module and radio communication apparatus
US6838956B2 (en) Packaging methodology for duplexers using FBARs
US8253483B2 (en) High-frequency switch module
US20020100970A1 (en) High frequency switch, two-band type high frequency switch, three-band type high frequency switch, and mobile communication equipment
JP4531399B2 (ja) 送信及び／又は受信モジュール
US20030022638A1 (en) Electronic apparatus and design method
US6788164B2 (en) Complex high frequency components
EP1094538A2 (en) Multilayered ceramic RF device
US20010017576A1 (en) Isolator device with built-in power amplifier
US20090195334A1 (en) High frequency module provided with power amplifier
JPH10303640A (ja) アンテナ装置
US20030183928A1 (en) High-frequency switch device and electronic device using the same
JP3976297B2 (ja) 高周波回路モジュールおよび通信装置
WO2003038992A1 (fr) Melangeur d'harmoniques d'ordre pair a filtre integre et appareil de communication radio haute frequence l'utilisant
US6677537B2 (en) Nonreciprocal circuit device and mounting structure of the same
JP3850325B2 (ja) マイクロ波集積回路
KR100839252B1 (ko) 회로와 개별 전자부품간에 고주파신호를 전달하기 위한 연결
US20030062962A1 (en) High-frequency oscillation circuit, high-frequency module, and communication apparatus
JP4399755B2 (ja) 高周波スイッチモジュール
US20240039136A1 (en) Filter device and radio-frequency front-end circuit equipped with the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3649111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 8

EXPY Cancellation because of completion of term