KR20080046864A - 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법 - Google Patents

전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법 Download PDF

Info

Publication number
KR20080046864A
KR20080046864A KR1020060116462A KR20060116462A KR20080046864A KR 20080046864 A KR20080046864 A KR 20080046864A KR 1020060116462 A KR1020060116462 A KR 1020060116462A KR 20060116462 A KR20060116462 A KR 20060116462A KR 20080046864 A KR20080046864 A KR 20080046864A
Authority
KR
South Korea
Prior art keywords
module substrate
module
ground
high frequency
plating film
Prior art date
Application number
KR1020060116462A
Other languages
English (en)
Inventor
이기민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020060116462A priority Critical patent/KR20080046864A/ko
Priority to PCT/KR2007/005821 priority patent/WO2008062982A1/en
Publication of KR20080046864A publication Critical patent/KR20080046864A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈 제조방법에 관한 것이다.
본 발명 실시 예에 따른 고주파 모듈은, 하나 이상의 칩 부품이 탑재되고 외측에 적어도 하나의 비아 홀이 형성된 모듈기판; 상기 모듈기판의 내측 영역 및 칩 부품 위에 일정 높이로 형성되는 몰드부재; 상기 몰드부재의 상부 및 모듈기판의 외측 상부에 형성되고, 상기 비아 홀에 전기적으로 연결되는 도금막을 포함한다.
고주파 모듈, EMI, 몰드, 차폐

Description

전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈 제조방법{ELECTROMAGNETIC WAVE SHIELDING APPARATUS, HIGH-FREQUENCY MODULE WITH THEREOF AND MANUFACTURING METHOD THEREOF}
도 1은 종래의 쉴드캔을 이용한 전자파 차폐 장치를 나타낸 단면도.
도 2는 본 발명 실시 예에 따른 전자파 차폐 장치를 갖는 고주파 모듈을 나타낸 단면도.
도 3은 본 발명 실시 예에 따른 고주파 모듈 제조 과정을 나타낸 도면.
도 4는 본 발명 실시 예에 따른 고주파 모듈 제조 방법을 나타낸 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
100 : 고주파 모듈 110 : 모듈기판
113 : 칩 부품 119 : 그라운드 비아
123 : 몰드부재 125 : 도금막
본 발명은 전자파 차폐 장치 및 이를 갖는 고주파 모듈과 그 모듈 제조방법 에 관한 것이다.
최근 휴대폰, PDA(Personal Digital Assistant), 스마트폰 등의 이동통신단말기, 각종 미디어용 단말기(예: MP3 기기)에 대한 다기능화 및 소형화 추세에 따라서, 단말기에 내장되는 각종 부품이 소형화 추세로 개발되고 있다. 또한 소형화를 위해 RF(Radio Frequency) 소자, IC 칩 등의 부품을 하나의 패키지로 구현하는 모듈(이하 고주파 모듈이라 함)화가 시도되고 있다.
대부분의 전자 기기에는 정도의 차이는 있지만 EMI/EMC와 같은 전자파 장해가 발생되며, 또한 전자 기기에서 발생된 전자 에너지는 어떠한 매질의 경로를 통해 방사(RE : Radiated Emission)되어 다른 기기에 장해를 주거나, 외부로부터 침입한 전자파 잡음이나 전도성 잡음(CE : Codducted Emission)에 의해 장해를 받게 된다. 이러한 전자파 장해는 전자 소자의 기능에 장애를 주게 되어 회로기능을 악화시키고, 기기의 오동작을 일으키는 요인으로 작용한다. 여기서, 전자파 잡음(무선 주파수 잡음)은 원하지 않는 전자파 에너지로, 전파법에서는 무선 주파수 범위를 10kHz~3,000GHz로 정의하고 있다.
이러한 전자파 장해 문제를 해소하기 위해, 금속(metal)재질의 쉴드캔(Shield can)이 사용되는데, 상기 쉴드캔은 PCB에 실장된 칩 부품을 낱개로 혹은 그룹을 지어 덮어씌움으로써 칩 부품 간 영향을 미치는 전파 간섭을 차단시키고 외부의 충격으로부터 전자소자를 보호하는 역할을 한다.
도 1의 (a)~(c)는 종래 고주파 모듈에 쉴드 캔을 결합되는 순서를 나타낸 도면이다.
도 1을 참조하면, 고주파 모듈(50)은 모듈기판(20) 상에 다양한 칩 부품(21)을 와이어 본딩이나 플립칩 본딩 방식으로 탑재된다.
이러한 모듈기판(20)의 외측에는 접합 홀(22)이 형성되는 데, 상기 접합 홀(22)에는 쉴드캔(40)의 조립을 위해 디스펜서(dispenser)(30)에 의한 솔더 페이스트(10)가 토출된다.
그리고 쉴드캔(40)을 모듈기판(20) 위에 덮어씌우게 되면 상기 쉴드캔(40)의 접합 돌기(42)가 접합 홀(22)에 형성된 솔더 페이스트(10)에 위치하게 된다. 이때 리플로우 장비(미도시)로 솔더 페이스트(10)를 가열, 용해시킨 후 접합 돌기(42)를 본딩시켜 줌으로써, 쉴드캔(40)이 모듈기판(20)에 조립된다.
이러한 쉴드캔(40)은 칩 부품(21)에서 발생되는 유해한 전자파가 외부로 방사되는 것을 방지함과 동시에 칩 부품(21)을 외부 환경으로부터 보호해 준다.
그러나, 종래의 고주파 모듈(50)은 모듈기판의 상부를 덮는 쉴드캔(40)을 별도로 제작하여야 하고, 쉴드캔(40)을 모듈기판(20)에 납땜 방식으로 조립하여야 하는 조립 공정이 추가되기 때문에, 제조원가를 상승시키고 조립작업이 번거로워져 작업생산성을 저하시키는 문제점이 있었다.
또한 모듈기판(20)과 쉴드캔(40)의 조립구조에서 상기 칩 부품(21)의 상부면과 상기 쉴드캔(40)의 하부면과의 접촉에 의한 쇼트사고를 방지하기 위해서 일정간격을 유지해야함은 물론, 상기 쉴드캔(40)의 자체 판 두께에 의해서 고주파모듈(50)의 전체두께가 커지기 때문에, 고주파 모듈(50)의 높이를 줄여 이를 채용하는 완제품의 부피를 소형화하는데 한계가 있었다.
이와 더불어, 상기 모듈기판(20)의 각 변을 감싸는 쉴드캔(40)의 두께에 의해서 고주파 모듈(50)의 폭 및 길이도 커지기 때문에, 고주파 모듈(50)의 폭, 길이를 줄여 이를 채용하는 완제품의 부피를 소형화하는데 한계가 있었다.
본 발명은 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈 제조방법을 제공한다.
본 발명은 몰드 표면 도금 구조에 모듈기판의 그라운드 비아 또는 비아 홀 중 적어도 하나가 하나 이상 연결되도록 한 전자파 차폐 장치 및 이를 갖는 고주파 모듈과 고주파 모듈 제조방법을 제공한다.
본 발명에 의한 전자파 차폐장치는, 모듈기판에 칩 부품이 실장된 고주파 모듈에 있어서, 상기 칩 부품을 보호하는 몰드부재; 상기 모듈기판에 형성된 그라운드부; 상기 몰드 부재의 상부 및 모듈기판의 일측 상부에 형성되고, 상기 그라운드부에 전기적으로 연결되는 도금막을 포함한다.
본 발명 실시 예에 따른 고주파 모듈은, 하나 이상의 칩 부품이 탑재되고 외측에 적어도 하나의 비아 홀이 형성된 모듈기판; 상기 모듈기판의 내측 영역 및 칩 부품 위에 일정 높이로 형성되는 몰드부재; 상기 몰드부재의 상부 및 모듈기판의 외측 상부에 형성되고, 상기 비아 홀에 전기적으로 연결되는 도금막을 포함한다.
본 발명 실시 예에 따른 고주파 모듈 제조방법은, 모듈기판에 하나 이상의 칩 부품을 탑재하는 단계; 상기 칩 부품의 보호를 위해 상기 모듈기판 위에 몰드부재를 형성하는 단계; 상기 모듈기판의 외측 영역에 대해 모듈기판의 일부분까지 커팅하여 모듈기판에 형성된 그라운드부를 노출시켜 주는 단계; 상기 몰드부재의 상부 및 모듈기판의 외측 상부에 도금막을 형성하여, 상기 그라운드부에 상기 도금막을 전기적으로 연결시켜 주는 단계를 포함한다.
이하에서 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 전자파 차폐장치 및 이를 갖는 고주파 모듈에 대하여 상세히 설명한다.
도 2는 본 발명의 실시 예에 따른 고주파 모듈을 나타낸 측 단면도이다.
도 2를 참조하면, 고주파 모듈(100)은 모듈기판(110), 칩 부품(113), 몰드부재(123), 도금막(125)을 포함한다.
상기 모듈기판(110)은 HTCC(High temperature cofired ceramic) 혹은 LTCC(Low temperature co-fired ceramic)와 같은 세라믹 기판이나 PCB 기판 등을 포함한다. 이러한 모듈기판(110) 상에는 사전에 설계된 배선 패턴(111)이 상면에 형성되고, 모듈기판(110)의 외측에는 유해 전자파 차단을 위해 하나 이상의 그라운드 비아(119)가 형성된다. 이러한 그라운드 비아(119)는 모듈기판(110)에 관통되는 형태로 형성되거나, 모듈기판(110)의 각 층의 비아 및 회로 패턴이 전기적으로 연결하여 그라운드 구조로 이용할 수도 있다. 또한 본 발명의 그라운드 구조는 그라운드 비아뿐만 아니라, 쓰루 홀(Through hole), 비아 홀(via hole), 그라운드 패턴을 선택적으로 이용할 수도 있다.
여기서, 상기 그라운드 비아, 쓰루 홀, 비아 홀 또는 그라운드 패턴 중에서 하나 이상을 포함하여 그라운드부를 형성할 수 있다.
상기 모듈기판(110)의 외측 영역(B)은 칩 부품이 탑재되지 않는 영역일 수 있으며, 부품 탑재 영역(A)의 상면 기준으로 적어도 1층 또는 2층 정도 낮게 형성된다.
그리고 칩 부품(113)은 모듈기판(110)상에 탑재 가능한 부품소자를 포함할 수 있는 데, 예컨대 MLCC, 칩 인덕터, 칩 저항, 칩 스위치 등의 칩 부품, 다이오드 등의 회로 소자, 각종 필터, 집적모듈, 인쇄 저항이나 박막 콘덴서, 인덕터, 플레쉬 메모리 등을 포함할 수 있다. 이러한 칩 부품(113)은 모듈기판(110) 상에 하나 이상이 표면실장기술(SMT)을 통해 실장될 수 있으며, 고주파 모듈의 회로 또는 기능에 따라서 탑재되는 부품 개수가 변경될 수 있다.
또한 상기 칩 부품(113)은 배선패턴에 전기적으로 연결되는 방식으로서, 플립칩 본딩, 와이어 본딩 등의 본딩 방식 중에서 어느 한 방식으로 실장될 수 있다. 이에 따라 임의의 고주파 모듈은 모듈기판상에 와이어 본딩 구조가 없는 칩 부품들만으로 구성될 수도 있다.
상기 몰드부재(123)는 에폭시 몰딩 컴파운드, 폴리페닐렌옥사이드(Poly Phenylene Oxide), 에폭시 시트 몰딩(ESM), 실리콘 등 중에서 하나로 구현될 수 있다. 이러한 몰드부재(123)는 모듈기판(110) 상에 칩 부품(113)의 두께 이상으로 몰딩되거나, 와이어가 있는 경우 와이어 높이(약 500~600um) 이상으로 몰딩될 수 있으며, 예컨대 이동 단말기의 고주파 모듈에서의 몰드부재는 900~1000um 두께로 형 성될 수 있다.
상기 도금막(125)은 전자 차폐용 표면 도금층으로서, 상기 몰드부재(123)의 표면 및 모듈기판의 외측 표면에 형성된다.
이러한 도금막(125)은 몰드부재(123)의 상면에 형성된 상면 도금막(126), 몰드부재의 측면 일부 또는 측면 전체에 형성된 측면 도금막(127), 상기 측면 도금막(127)에서 모듈기판(110)의 외측 상면으로 연장된 하면 도금막(128)이 형성된다. 이때 하면 도금막(128)의 저면이 모듈기판(110)의 외측에 구비된 하나 이상의 그라운드 비아(119)에 전기적으로 접합됨으로써, 도금막(125)의 전기적인 접지가 이루어진다. 이러한 도금막(125)은 내부 부품을 보호하는 한편, 칩 부품에서 발생되는 유해 전자파 또는 외부에서 유입되는 유해 전자파를 차단하게 된다.
도 3 및 도 4를 참조하여 고주파 모듈 제조 방법에 대해 설명하면 다음과 같다. 도 3의 (a)~(e)는 본 발명 실시 예에 따른 고주파 모듈 제조 공정을 나타낸 도면이며, 도 4는 본 발명 실시 예에 따른 고주파 모듈 제조 방법을 나타낸 플로우 챠트이다.
도 3의 (a)는 모듈기판(110) 상에 칩 부품(113)을 실장하는 공정(S101)으로서, 내부 전극, 수동소자가 세라믹 시트층에 구비된 세라믹과 같은 모듈기판(110)을 마련하고, 모듈기판(110)의 상면에 적어도 하나 이상의 칩 부품을 금속 와이어(117) 본딩 또는/및 플립칩 본딩 방식으로 탑재된다. 여기서, 임의의 모듈기판은 칩 부품을 와이어 공정 없이 실장할 수도 있다.
또한 모듈기판(110) 상면에는 배선 패턴(111)이 형성되고, 모듈 단위의 기판 외측에 하나 이상의 그라운드 비아(119)가 형성된다.
도 3의 (b)는 몰드부재(123)를 이용한 몰딩 공정(S103)으로서, 상기 몰드부재(123)는 모듈기판상에서 칩 부품의 높이 이상 또는 와이어 높이 이상까지 몰딩되어, 칩 부품을 보호하게 된다.
상기 몰드부재(123)를 형성하는 방법으로는 EMC를 이용한 트랜스퍼 몰딩(Transfer molding), 에폭시 시트를 열 압착하여 몰딩하는 방법, 액상 형태의 몰딩 재료를 토출하여 열 처리하는 방법, 주입 성형하는 방법 등이 모두 이용될 수 있다. 여기서 트랜스퍼 몰딩 방식을 사용하는 경우 칩 부품 영역 또는 모듈기판 전체에 대해 형성될 수 있으며, 칩 부품 영역 위에만 형성될 경우 후술되는 몰드부재 커팅 부분은 생략하고 기판 일부분만 커팅할 수도 있다.
도 3의 (c)는 모듈기판 간의 하프 커팅 공정(S105)이다. 하프 커팅(half-cutting) 공정은 고주파 모듈의 경계 영역(C)에서 모듈 전체 두께 대비 하프 커팅하게 되는데, 모듈 경계 영역(C)에 대해 몰드부재(123)의 표면부터 모듈기판(110)의 상부 일부분까지 커팅하여 홈(131) 형태를 형성하게 된다. 이때 하프 커팅 공정은 그라운드 비아(119)의 상단(122)이 기판 표면(112)에 노출될 정도의 깊이(d)로 진행하게 되는 데, 예컨대 기판 전체 두께의 1/3 정도 깊이 또는 모듈기판의 1층(top layer) 또는 2층 깊이 이하까지 커팅할 수 있다. 이때의 커팅 깊이는 회로 패턴 설계에 따라 더 깊은 층까지 커팅할 수도 있다.
이때, 모듈기판(110) 외측 표면(112) 즉, 모듈 경계 영역(D)에는 그라운드 비아(119)의 상단(122)이 돌출된다. 이는 몰드부재(123)에서 모듈기판(110)의 일부분까지 커팅할 때, 모듈기판(110)의 재질과 그라운드 비아(119)의 재질 특성 차이로 인해 그라운드 비아(119)의 상단(122) 부분이 모듈기판(110)의 외측 표면에 노출된다. 여기서, 모듈 경계 영역(C)을 커팅하게 됨에 따라 몰드부재(123)는 부품의 실장 영역 위에만 남아있게 된다.
도 3의 (d)는 도금막(125)을 이용한 차폐용 표면 도금 공정(S107)으로서, 모듈기판(110) 위에 노출된 기판 외측 표면(112) 및 몰드부재(123)의 표면에 대해 도금막(125)을 형성하게 된다. 여기서, 도금막(125)은 스퍼터링(sputtering) 방식, 증착(evaporating)하는 방식, 전해 또는 무 전해 도금 등을 선택적으로 이용할 수 있다.
또한 상기 도금막(125)은 몰드부재(123)와의 접합성, 도금체의 견고성을 고려하여 한 층 이상의 금속층으로 이루어질 수 있다. 예를 들면, 몰드부재(123)의 표면부터 Cu, Ti, Ni, Au 등과 도전성을 갖는 재료 중에서 어느 하나의 재료 또는 이들의 혼합된 재료를 이용하여 한 층 이상으로 적층할 수 있다. 예를 들면, 도금막(125)은 몰드부재의 표면부터 Cu층/Ni층/Au층의 순서로 일정 두께(예: 15 ~ 25um 정도)적층될 수 있으며, 이때에는 Cu층 10~15um, Ni층 5~10um, Au층 0.1~0.5um로 형성될 수 있다. 상기 Cu층은 RF 차폐 효과가 뛰어나고, Ni층은 층간 접합성을 좋게 하며, Au층은 충격이나 마찰로 인해 도금막이 손상되는 것을 방지해 준다.
상기 도금막(125)의 두께는 표면 깊이(skin depth)를 고려하여 결정되는 데, 상기 표면 깊이란 고주파 신호가 도체의 표면상에 흐르는 깊이를 나타낸 지표로서, 도체의 종류 및 주파수 대역에 따라서 표면 깊이가 상이하게 계산된다. 또한 도금막(125)은 내부에서 발생되는 고주파 신호가 외부로 방사되어 EMI 현상을 초래하지 않도록 하기 위해 자신의 표면 깊이보다 두껍게 형성(약 1.5배 이상)되어야 유해 전자파의 차폐 효과가 우수해 진다.
상기 도금막(125)과 기판 외측 표면(112)이 접하는 부분에서 상기 도금막(125)의 하면 도금막(128)이 그라운드 비아(119)의 상단(122)에 전기적으로 연결됨으로써, 상기 도금막(125)이 전기적인 접지로 인해 EMI/EMC 현상을 차단하게 된다.
도 3의 (e)는 모듈 단위로 기판을 커팅하는 공정(S109)이다. 즉, 고주파 모듈 경계 라인(D)을 기준으로 모듈기판(110)에 대해 풀 커팅을 수행하게 됨으로써, 도 2와 같은 고주파 모듈(100)이 완성된다.
이러한 본 발명은 몰드부재를 이용한 부품 보호막 형성하며, 그라운드 부분이 노출되도록 커팅하고, 쉴드 도금막을 형성하는 패키징 공정을 통해서, 부품 보호와 함께 쉴드 도금막이 그라운드 부분에 전기적인 접지가 이루어지게 함으로써, 별도의 조립 공정 없이도 유해 전자파를 차단할 수 있다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에 서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명 실시 예에 따른 전자파 차폐 장치 및 이를 갖는 고주파 모듈, 고주파 모듈 제조방법에 의하면, 쉴드캔/단순 몰드 구조에 비해 고주파 모듈의 사이즈를 감소시켜 줄 수 있고, 칩 부품의 보호는 물론, 유해 전자파가 외부로 방사되는 것을 효과적으로 차단할 수 있다.
또한 쉴드캔을 이용하는 것에 비해 조립 부품 수를 줄이고, 조립 공정을 단순화할 수 있어, 완 제품의 제조원가를 절감하여 가격 경쟁력을 향상시킬 수 있다.
또한 모듈의 높이, 길이 및 폭이 도금막에 의해서 축소되기 때문에 모듈 부피를 줄여 이를 채용하는 완제품을 소형화할 수 있다.
또한 도금막의 형성과 동시에 전기적인 접지가 이루어질 수 있도록 함으로써, 접지 구조를 간단하게 구현할 수 있다.
또한 와이어 본딩이 없는 고주파 모듈인 경우 와이어를 이용한 그라운드 연결 구조가 필요 없으므로, 별도의 와이어 공정을 하지 않아도 되는 효과가 있다.

Claims (20)

  1. 모듈기판에 칩 부품이 실장된 고주파 모듈에 있어서,
    상기 칩 부품을 보호하는 몰드부재;
    상기 모듈기판에 형성된 그라운드부;
    상기 몰드 부재의 상부 및 모듈기판의 일측 상부에 형성되고, 상기 그라운드부에 전기적으로 연결되는 도금막을 포함하는 전자파 차폐장치.
  2. 제 1항에 있어서,
    상기 그라운드부의 적어도 하나는 모듈기판 탑층 보다 낮은 층에 배치된 하나 이상의 그라운드 비아 또는/및 그라운드 패턴을 포함하는 전자파 차폐장치.
  3. 제 1항에 있어서,
    상기 그라운드부의 적어도 하나는 하나 이상의 그라운드 비아 또는/및 그라운드 패턴을 포함하고, 상기 모듈기판의 일측에 형성된 상기 도금막과 전기적으로 연결되는 전자파 차폐장치.
  4. 제 1항에 있어서,
    상기 모듈기판의 일측 표면은 모듈기판의 두께의 1/3 낮은 높이로 형성되는 전자파 차폐장치.
  5. 제 1항에 있어서,
    상기 도금막은 서로 다른 금속이 한 층 이상 형성되는 전자파 차폐장치.
  6. 제 1항에 있어서,
    상기 도금막은 Cu, Ni, Au 및 도전성을 갖는 재료 중에서 적어도 하나의 재료를 한 층 이상 적층시키는 전자파 차폐장치.
  7. 하나 이상의 칩 부품이 탑재되고 외측에 적어도 하나의 비아 홀이 형성된 모듈기판;
    상기 모듈기판의 내측 영역 및 칩 부품 위에 일정 높이로 형성되는 몰드부재;
    상기 몰드부재의 상부 및 모듈기판의 외측 상부에 형성되고, 상기 비아 홀에 전기적으로 연결되는 도금막을 포함하는 고주파 모듈.
  8. 제 7항에 있어서,
    상기 비아 홀은 적어도 하나의 그라운드 비아를 포함하는 고주파 모듈.
  9. 제 7항에 있어서,
    상기 모듈기판의 외측 표면은 상기 모듈기판의 내측 표면보다 낮게 형성되는 고주파 모듈.
  10. 제 7항에 있어서,
    상기 도금막은 상기 모듈기판의 외측에 형성된 비아 홀을 통해 접지되는 고주파 모듈.
  11. 제 7항에 있어서,
    상기 도금막은 Cu, Ni, Au 및 도전성을 갖는 재료 중에서 적어도 하나의 재료를 한 층 이상 적층시키는 고주파 모듈.
  12. 제 7항에 있어서,
    상기 모듈기판의 일측은 모듈기판의 탑층 기준으로 1층 또는 2층 깊이 이하로 형성되는 고주파 모듈.
  13. 모듈기판에 하나 이상의 칩 부품을 탑재하는 단계;
    상기 칩 부품의 보호를 위해 상기 모듈기판 위에 몰드부재를 형성하는 단계;
    상기 모듈기판의 외측 영역에 대해 모듈기판의 일부분까지 커팅하여 모듈기판에 형성된 그라운드부를 노출시켜 주는 단계;
    상기 몰드부재의 상부 및 모듈기판의 외측 상부에 도금막을 형성하여, 상기 그라운드부에 상기 도금막을 전기적으로 연결시켜 주는 단계를 포함하는 고주파 모 듈 제조방법.
  14. 제 13항에 있어서,
    상기 그라운드부 노출 단계는 모듈기판의 탑층 기준으로 1층 또는 2층 깊이 이하까지 커팅되는 고주파 모듈 제조방법.
  15. 제 13항에 있어서,
    상기 모듈기판의 일부분 커팅 단계는 모듈기판 전체 두께의 1/3이 커팅되는 고주파 모듈 제조방법.
  16. 제 15항에 있어서,
    상기 도금막 형성 단계 후, 모듈기판 단위로 커팅하는 단계를 포함하는 고주파 모듈 제조방법.
  17. 제 13항에 있어서,
    상기 도금막은 서로 다른 금속이 한 층 이상 형성되는 고주파 모듈 제조방법.
  18. 제 13항에 있어서,
    상기 도금막은 Cu, Ni, Au 및 도전성을 갖는 재료 중에서 적어도 하나의 재 료가 한 층 이상 적층되는 고주파 모듈 제조방법.
  19. 제 13항에 있어서,
    상기 그라운드부는 모듈기판의 외측에 형성된 그라운드 비아 및 그라운드 패턴 중 하나 이상을 이용하는 고주파 모듈 제조방법.
  20. 제 13항 또는 제 19항에 있어서,
    상기 그라운드부는 모듈기판의 외측 표면을 따라 하나 이상 형성되는 고주파 모듈 제조방법.
KR1020060116462A 2006-11-21 2006-11-23 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법 KR20080046864A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060116462A KR20080046864A (ko) 2006-11-23 2006-11-23 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
PCT/KR2007/005821 WO2008062982A1 (en) 2006-11-21 2007-11-20 Electromagnetic shielding device, radio frequency module having the same, and method of manufacturing the radio frequency module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060116462A KR20080046864A (ko) 2006-11-23 2006-11-23 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법

Publications (1)

Publication Number Publication Date
KR20080046864A true KR20080046864A (ko) 2008-05-28

Family

ID=39663580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060116462A KR20080046864A (ko) 2006-11-21 2006-11-23 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법

Country Status (1)

Country Link
KR (1) KR20080046864A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046250B1 (ko) * 2008-12-18 2011-07-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 전자파 차폐장치
KR101101568B1 (ko) * 2009-11-20 2012-01-02 삼성전기주식회사 고주파 패키지 제조 방법 및 이에 의해 제조되는 고주파 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046250B1 (ko) * 2008-12-18 2011-07-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 전자파 차폐장치
KR101101568B1 (ko) * 2009-11-20 2012-01-02 삼성전기주식회사 고주파 패키지 제조 방법 및 이에 의해 제조되는 고주파 패키지

Similar Documents

Publication Publication Date Title
CN101996962B (zh) 电子部件模块以及无线通信设备
US9230924B2 (en) Method of producing semiconductor module and semiconductor module
EP2405731A2 (en) Module and portable terminal
CN107305884B (zh) 具有虚拟接地能力的板级屏蔽件
US8841759B2 (en) Semiconductor package and manufacturing method thereof
US20080272469A1 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
JP2007129304A (ja) 高周波無線モジュール
CN107424987B (zh) 堆叠式半导体结构及其制造方法
KR100844790B1 (ko) 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
WO2008062982A1 (en) Electromagnetic shielding device, radio frequency module having the same, and method of manufacturing the radio frequency module
US20090086461A1 (en) Shielding Apparatus and Manufacturing Method Thereof
KR100495209B1 (ko) 블루투스용 안테나 일체형 ｒｆ모듈
KR20080046864A (ko) 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
KR102517689B1 (ko) 전자파 차폐 장치 및 이의 제조 방법
KR100844791B1 (ko) 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
KR20080058987A (ko) 반도체 패키지 및 그 제조방법
KR101053296B1 (ko) 전자파 차폐 기능을 갖는 전자 장치
KR101338563B1 (ko) 고주파 모듈 제조방법
KR20130058292A (ko) 전자파 차폐장치
KR20080046049A (ko) 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
CN107068647B (zh) 电子模块以及其制造方法
WO2008093957A1 (en) High frequency module and manufacturing method thereof
KR101924579B1 (ko) 적층 케이블
KR101349504B1 (ko) 고주파 모듈과 그 제조방법
CN219998479U (zh) 电子器件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application