KR101046250B1 - 반도체 패키지의 전자파 차폐장치 - Google Patents

반도체 패키지의 전자파 차폐장치 Download PDF

Info

Publication number
KR101046250B1
KR101046250B1 KR1020080129051A KR20080129051A KR101046250B1 KR 101046250 B1 KR101046250 B1 KR 101046250B1 KR 1020080129051 A KR1020080129051 A KR 1020080129051A KR 20080129051 A KR20080129051 A KR 20080129051A KR 101046250 B1 KR101046250 B1 KR 101046250B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
electromagnetic shielding
grounding
substrate
semiconductor package
Prior art date
Application number
KR1020080129051A
Other languages
English (en)
Other versions
KR20100070487A (ko
Inventor
유지연
최호
김병진
신민철
김주원
심재범
임호정
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020080129051A priority Critical patent/KR101046250B1/ko
Publication of KR20100070487A publication Critical patent/KR20100070487A/ko
Application granted granted Critical
Publication of KR101046250B1 publication Critical patent/KR101046250B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 반도체 패키지의 전자파 차폐장치에 관한 것으로서, 더욱 상세하게는 반도체 패키지의 외표면에 전자파 차폐용 전도성물질을 도포할 때 기판 등에 전자파 차폐용 전도성물질이 침투되는 것을 방지할 수 있고, 전자파 차폐용 전도성물질을 기판쪽으로 용이하게 접지시킬 수 있도록 한 반도체 패키지의 전자파 차폐장치에 관한 것이다.
이를 위해, 본 발명은 기판상에 탑재된 반도체 칩과, 상기 반도체 칩을 포함하는 기판상에 몰딩된 몰딩수지를 포함하는 반도체 패키지의 전자파 차폐장치에 있어서, 상기 몰딩수지의 전체표면 및 기판의 측면에 걸쳐 전자파 차폐용 전도성 물질을 분사 도포하여 전자파 차폐층을 형성하고, 상기 기판의 저면 테두리에 상기 전자파 차폐층과 통전 가능한 접지용 메탈을 형성하여서 된 것을 특징으로 하는 반도체 패키지의 전자파 차폐장치를 제공한다.
반도체 패키지, 전자파, 차폐, 전도성물질, 기판, 접지용 메탈, 댐

Description

반도체 패키지의 전자파 차폐장치{Semiconductor package device for shielding electromagnetic waves}
본 발명은 반도체 패키지의 전자파 차폐장치에 관한 것으로서, 더욱 상세하게는 반도체 패키지의 외표면에 전자파 차폐용 전도성물질을 도포할 때 기판 등에 전자파 차폐용 전도성물질이 침투되는 것을 방지할 수 있고, 전자파 차폐용 전도성물질을 기판쪽으로 용이하게 접지시킬 수 있도록 한 반도체 패키지의 전자파 차폐장치에 관한 것이다.
각종 전자기기의 마더보드에는 다양한 구조로 제조된 다수개의 반도체 패키지 뿐만아니라, 각종 신호 교환용 전자기기들이 한꺼번에 설치되는 바, 이러한 반도체 패키지와 기기들은 전기적인 작동중에 전자파를 발산시키는 것으로 알려져 있다.
통상, 전계(電界)와 자계(磁界)의 합성파를 전자파라고 정의하는데, 즉 도체를 통하여 전류가 흐르게 되면, 이 전류에 의하여 형성되는 전계와 자계를 합쳐서 전자파라고 부른다.
이러한 전자파들은 인체에 유해한 것으로 밝혀지고 있고, 특히 소형 핸드폰, 카폰 등의 무선통신기기는 인체에 직접 접촉시켜 사용함에 따라, 더욱 유해한 것을 밝혀지고 있다.
또한, 각종 전자기기의 마더보드에 좁은 간격으로 실장된 반도체 패키지와 기기들로부터 전자파가 발산되면, 그 주변에 실장된 반도체 패키지에까지 직간접으로 영향이 미치게 되어, 칩 회로에 손상을 입히는 것으로 밝혀지고 있다.
보다 상세하게는, 현재 PC대중화, 전자제품의 디지털화, 무선화, 전자제품의 소형화로 인하여 전자파 장해 문제가 대두되고 있는 바, 실제적으로 마더보드와 같은 기판상의 각 반도체 패키지 및 회로기기들은 전자파를 발생하게 되고, 이러한 전자파의 간섭으로 인하여 전자장치 자체에 회로기능 약화 및 동작 불량 등의 기능 장애 및 고장을 유발하게 된다.
따라서, 전자파 장해와 관련된 문제를 해결하기 위한 시도는 전자산업 전반에 걸쳐 오래 전부터 지속적으로 이루어져 왔으며, 반도체 산업에서도 시스템 레벨(system level), 보드 레벨(board level)에서 전자파 장해 문제를 해결하기 위한 다양한 시도들이 있었다.
그러나, 최근에는 반도체 제품의 고속화, 고성능화 추세에 따라, 더욱이 시스템-인-패키지(system-in-package; SIP), 멀티 스택 패키지(multi stack package)와 같이 시스템 자체가 패키지 안에 집적되는 구조가 제안되면서 패키지 레벨에서도 전자파 장해 문제가 발생하고 있으며, 이를 해결하기 위하여 디커플링 커패시 터(decoupling capacitor)를 사용하거나, 차동 회선(differential line) 구조를 채택하거나, 전원/접지 배선의 배치를 최적화하는 등 여러가지 방안 등이 모색되고 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 반도체 패키지의 외표면에 전자파 차폐층을 형성하기 위하여 전자파 차폐용 전도성물질을 도포할 때 기판 등에 전자파 차폐용 전도성물질이 침투되는 것을 방지할 수 있고, 전자파 차폐용 전도성물질과 연결되는 접지용 금속링을 기판에 별도로 형성하여 전자파를 용이하게 접지시킬 수 있도록 한 반도체 패키지의 전자파 차폐장치를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일 구현예는 기판상에 탑재된 반도체 칩과, 상기 반도체 칩을 포함하는 기판상에 몰딩된 몰딩수지를 포함하는 반도체 패키지의 전자파 차폐장치에 있어서, 상기 몰딩수지의 전체표면 및 기판의 측면에 걸쳐 전자파 차폐용 전도성 물질을 분사 도포하여 전자파 차폐층을 형성하고, 상기 기판의 저면 테두리에 상기 전자파 차폐층과 통전 가능한 접지용 메탈을 형성하여서 된 것을 특징으로 하는 반도체 패키지의 전자파 차폐장치를 제공한다.
바람직한 일 구현예로서, 상기 접지용 메탈은 상기 기판내의 저면 테두리를 따라 형성된 전도성패턴을 외부로 노출시킨 것임을 특징으로 한다.
더욱 바람직한 일 구현예로서, 상기 기판의 저면에 형성된 볼랜드와, 상기 접지용 메탈간에 연결되는 전도성패턴 연결라인을 소정의 방법으로 단락시킨 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예는 반도체 칩의 일면에 배열된 본딩패드와, 상기 본딩패드로부터 반도체 칩의 소정 위치까지 연장되는 전도성패턴라인과, 상기 전도성패턴라인이 종료되는 지점에 형성된 입출력단자 융착자리면을 포함하는 반도체 패키지의 전자파 차폐장치에 있어서, 상기 반도체 칩의 타면 및 측면에 걸쳐 전자파 차폐용 전도성 물질을 분사 도포하여 전자파 차폐층을 형성하고, 상기 반도체 칩의 일면 테두리를 따라 상기 전자파 차폐층과 통전 가능하게 연결되는 접지용 링을 형성하여, 상기 반도체 칩의 본딩패드중 접지용으로 선택된 접지용 패드와 상기 접지용 링을 통전 가능하게 연결하여서 된 것을 특징으로 하는 반도체 패키지의 전자파 차폐장치를 제공한다.
바람직한 다른 구현예로서, 상기 접지용 패드와 상기 접지용 링은 반도체 칩의 내부를 따라 형성된 제1전도성 패턴라인에 의하여 연결되는 것을 특징으로 한다.
더욱 바람직한 다른 구현예로서, 상기 접지용 패드로부터 반도체 칩의 일면 소정 위치까지 반도체 칩의 내부를 따라 제2전도성 라인패턴이 형성되고, 상기 제2전도성패턴이 종료되는 지점에는 접지용 범프의 융착 자리면이 노출 형성된 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 또 다른 구현예는 반도체 칩의 일면에 배열된 본딩패드와, 상기 반도체 칩의 측면을 따라 일체로 형성된 절연체와, 상기 본딩패드로부터 반도체 칩의 소정 위치까지 연장되는 전도성패턴라인과, 상기 전도성패턴라인이 종료되는 지점에 형성된 입출력단자 융착자리면을 포함하는 반도체 패키지의 전자파 차폐장치에 있어서, 상기 반도체 칩의 타면 및, 이 타면과 평행한 상기 절연체의 외부면 및 측면에 걸쳐 전자파 차폐용 전도성 물질을 분사 도포하여 전자파 차폐층을 형성하고, 상기 절연체의 저면 테두리를 따라 상기 전자파 차폐층과 통전 가능하게 연결되는 접지용 링을 형성하여, 상기 반도체 칩의 본딩패드중 접지용으로 선택된 접지용 패드와 상기 접지용 링을 통전 가능하게 연결하여서 된 것을 특징으로 하는 반도체 패키지의 전자파 차폐장치를 제공한다.
바람직한 또 다른 구현예로서, 상기 접지용 패드와 상기 접지용 링은 상기 절연체의 내부를 따라 형성된 전도성 패턴라인에 의하여 연결되고, 상기 전도성 패턴라인의 일정 부분에는 접지용 범프의 융착자리면이 노출 형성된 것을 특징으로 한다.
한편, 상기 반도체 패키지에 전자파 차폐용 전도성 물질을 분사할 때, 전자파 차폐용 전도성 물질이 기판 또는 반도체 칩의 표면에 침투되지 않도록 상기 기판의 저면 또는 반도체 칩의 일면에 걸쳐 침투방지용 필름을 부착한 것을 특징으로 한다.
바람직하게는, 상기 기판의 저면 테두리 또는 반도체 칩의 일면 테두리와, 상기 필름의 상면간에는 틈새를 밀폐하는 절연성 댐이 더 부착된 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 반도체 패키지의 표면에 걸쳐 전자파 차폐용 전도성물질을 도포하되, 이 전자파 차폐물질과 연결되는 접지용 금속링 내지 접지용 메탈을 반도체 패키지에 별도로 형성해줌으로써, 주변 전자기기에서 발산되는 전자파를 용이하게 차폐 및 접지시켜 제거할 수 있다.
또한, 반도체 패키지의 외표면에 전자파 차폐층을 형성하기 위하여 전자파 차폐용 전도성물질을 도포할 때, 별도의 댐을 이용하여 기판 등에 전자파 차폐용 전도성물질이 침투되는 것을 방지할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
제1실시예
첨부한 도 1 및 도 2는 본 발명에 따른 반도체 패키지의 전자파 차폐장치에 대한 제1실시예를 나타내는 단면도 및 저면도이다.
본 발명의 제1실시예에 따른 전자파 차폐장치는 인쇄회로기판을 이용한 반도 체 패키지에 적용될 수 있는 바, 본 발명의 이해를 돕기 위하여 인쇄회로기판 및 이를 이용한 반도체 패키지에 대한 구조를 간략히 살펴보면 다음과 같다.
상기 인쇄회로기판(100)은 열경화성 수지층(101 = BT수지)과, 이 열경화성 수지층(101)을 중심으로 그 상하면에 식각 등의 공정으로 형성되는 구리박막의 전도성 회로패턴(102) 및 볼랜드(103)와, 상면의 전도성 회로패턴(102)과 저면의 볼랜드(103)간을 통전시키기 위하여 관통 형성되는 비아홀(104)과, 상면의 와이어 본딩용 전도성 회로패턴과 솔더볼 부착을 위한 저면의 볼랜드(103) 영역 등을 제외한 표면에 코팅되는 절연성의 솔더레지스트(105: =솔더마스크 =커버코트) 등을 포함하여 구성된다.
이러한 구조의 인쇄회로기판을 이용한 반도체 패키지는 인쇄회로기판(100)의 상면 중앙부에 구획된 반도체 칩 부착영역에 반도체 칩(106)을 부착하는 칩 부착 공정과, 상기 반도체 칩(106)의 각 본딩패드(입출력 패드)와 상기 인쇄회로기판(100)의 와이어 본딩용 전도성패턴(102)간을 전기적으로 연결하는 와이어(107) 본딩 공정과, 상기 반도체 칩과 와이어 등을 몰딩컴파운드 수지(108)로 봉지하는 몰딩 공정 또는 인캡슐레이션 공정과, 상기 볼랜드(103)에 입출력단자로서 솔더볼(109)을 융착시키는 공정 등을 거쳐 완성 제조된다.
본 발명의 제1실시예에 따르면, 상기와 같은 반도체 패키지에 대한 전자파 차폐를 위하여 상기 몰딩수지(108)의 전체표면 및 기판(100)의 측면에 걸쳐 전자파 차폐용 전도성 물질을 분사 도포하여 전자파 차폐층(110)을 형성하게 된다.
특히, 전자파의 접지 제거를 위해, 상기 기판(100)의 저면 테두리에 상기 전 자파 차폐층(110)과 통전 가능한 접지용 메탈(112)이 형성되는 바, 이 접지용 메탈(112)은 상기 기판(100)내의 저면 테두리를 따라 전도성패턴을 형성하고, 이 전도성패턴을 외부로 노출시킨 것이다.
즉, 기판(100)의 제조시 기판(100)의 저면 테두리를 따라 전도성패턴을 형성하고, 이 전도성패턴을 외부로 노출시킴에 따라, 노출된 전도성패턴이 접지용 메탈(112)로 형성되고, 최종 형성된 접지용 메탈(112)이 상기 전자파 차폐층(110)의 하단부와 통전 가능하게 연결된다.
이때, 상기 기판(100)의 저면에 형성된 볼랜드(103)와 상기 접지용 메탈(112)간에 연결되는 전도성패턴 연결라인(114)에 에칭 등의 방법으로 단락시킨 에치 백(116: etch back)을 형성하여서, 전자파가 입출력단자(109)인 솔더볼이 융착되는 볼랜드(103)쪽에 영향을 주지 않도록 한다.
따라서, 상기 반도체 패키지를 전자기기의 마더보드에 실장할 때, 상기 기판의 저면에 형성된 접지용 메탈(112)을 마더보드의 접지부(미도시됨)에 연결해줌으로써, 주변에 실장된 다른 전자부품 및 반도체 패키지로부터 발생된 전자파가 상기 전자파 차폐층 및 접지용 메탈을 통해 용이하게 접지되어, 전자파의 간섭으로 인한 회로기능 약화 및 동작 불량 등의 기능 장애 등을 방지할 수 있다.
제2실시예
첨부한 도 3 및 도 4는 본 발명에 따른 반도체 패키지의 전자파 차폐장치에 대한 제2실시예를 나타내는 단면도 및 저면도이다.
본 발명의 제2실시예에 따른 전자파 차폐장치는 칩 스케일(scale) 반도체 패 키지에 적용될 수 있는 바, 본 발명의 이해를 돕기 위하여 칩 스케일 반도체 패키지에 대한 구조를 간략히 살펴보면 다음과 같다.
반도체 칩(200)의 일면에서 그 테두리를 따라 다수의 본딩패드(202)가 나란히 형성되어 있고, 상기 본딩패드(202)로부터 반도체 칩(200)의 내부를 따라 특정 위치까지 신호 흐름을 위한 전도성 회로라인(204)이 연장되어 있으며, 상기 전도성 회로라인(204)이 종료되는 지점에는 입출력단자 융착자리면(206: PI Via)이 형성되어 있다.
이에, 상기 반도체 칩(200)의 입출력단자 융착자리면(206)에 입출력단자(208)인 솔더볼 내지 범프 등을 융착시킴으로써, 마더보드에 직접 실장할 수 있는 칩 스케일 반도체 패키지가 완성된다.
본 발명에 따르면, 상기와 같은 칩 스케일 반도체 패키지에 대한 전자파 차폐를 위하여 상기 반도체 칩(200)의 타면(상면) 및 측면에 걸쳐 전자파 차폐용 전도성 물질을 분사 도포하여 전자파 차폐층(210)을 형성하게 된다.
특히, 상기 반도체 칩(200)의 일면(저면) 테두리 즉, 본딩패드(202)들과 인접된 테두리를 따라 상기 전자파 차폐층(210)의 하단부와 통전 가능하게 연결되는 접지용 링(212)이 노출 형성된다.
또한, 상기 반도체 칩(200)의 본딩패드(202)중 접지용으로 선택된 접지용 패드(214)와 상기 접지용 링(212)이 통전 가능하게 연결되는 바, 상기 접지용 패드(214)와 상기 접지용 링(212)은 반도체 칩(200)의 내부를 따라 형성된 제1전도성 회로라인(216)에 의하여 연결된다.
또한, 상기 접지용 패드(214)로부터 반도체 칩(200)의 일면(저면) 소정 위치까지 반도체 칩(200)의 내부를 따라 제2전도성 회로라인(218)이 형성되고, 상기 제2전도성 회로라인(218)이 종료되는 지점에는 접지용 범프의 융착 자리면(220: PI Via)이 노출 형성된다.
따라서, 상기 반도체 패키지를 전자기기의 마더보드에 실장할 때, 상기 반도체 칩(200)의 접지용 범프의 융착자리면(220)에 융착되는 입출력단자(208)인 솔더볼 또는 범프를 마더보드의 접지부(미도시됨)에 연결해줌으로써, 주변에 실장된 다른 전자부품 및 반도체 패키지로부터 발생된 전자파가 상기 전자파 차폐층(210)과 상기 접지용 링(212)과 상기 제1전도성 회로라인(216)과 상기 접지용 패드(214)와 상기 제2전도성 회로라인(218)과 상기 접지용 범프의 융착 자리면(220)에 융착된 입출력단자(208)를 차례로 통과하여 마더보드의 접지부에 용이하게 접지되어, 전자파의 간섭으로 인한 회로기능 약화 및 동작 불량 등의 기능 장애 등을 방지할 수 있다.
제3실시예
첨부한 도 5 및 도 6은 본 발명에 따른 반도체 패키지의 전자파 차폐장치의 제3실시예를 나타내는 단면도 및 저면도이다.
본 발명의 제3실시예에 따른 전자파 차폐장치도 칩 스케일(scale) 반도체 패키지에 적용될 수 있는 바, 본 발명의 이해를 돕기 위하여 제3실시예에 따른 칩 스케일 반도체 패키지에 대한 구조를 간략히 살펴보면 다음과 같다.
반도체 칩(300)의 일면(저면)에서 그 테두리를 따라 다수의 본딩패드(302)가 나란히 형성되어 있고, 상기 본딩패드(302)로부터 반도체 칩(300)의 내부를 따라 특정 위치까지 신호 흐름을 위한 전도성 회로라인(304)이 연장되어 있으며, 상기 전도성 회로라인(304)이 종료되는 지점에는 입출력단자 융착자리면(306: PI Via)이 형성되어 있다.
또한, 상기 반도체 칩(300)의 측면에는 절연체(310)가 일체로 형성되어 있는 바, 이 절연체(310)에도 입출력단자 융착자리면(308)이 형성된다.
즉, 상기 본딩패드(302)중 선택된 몇 개로부터 반도체 칩(300)과 절연체(310)의 내부를 따라 전도성 회로라인(312)이 형성되고, 이 전도성 회로라인(312)이 종료되는 절연체(310)의 특정 지점에도 입출력단자 융착자리면(308: PI Via)이 형성되어 있다.
이에, 상기 반도체 칩(300) 및 절연체(310)의 입출력단자 융착자리면(306,308)에 입출력단자인 솔더볼 내지 범프(314) 등을 용착시킴으로써, 마더보드에 직접 실장할 수 있는 칩 스케일 반도체 패키지가 완성된다.
본 발명에 따르면, 상기 반도체 칩(300)의 타면(상면)과, 이 타면과 평행한 상기 절연체(310)의 외부면 및 측면에 걸쳐 전자파 차폐용 전도성 물질을 분사 도포하여 전자파 차폐층(316)을 형성하게 된다.
특히, 상기 절연체(310)의 저면 테두리를 따라 상기 전자파 차폐층(316)의 하단부와 통전 가능하게 연결되는 접지용 링(318)이 형성된다.
또한, 상기 반도체 칩(300)의 본딩패드(302)중 접지용으로 선택된 접지용 패드(320)와 상기 접지용 링(318)을 통전 가능하게 연결하게 되는데, 상기 접지용 패 드(320)와 상기 접지용 링(318)은 상기 절연체(310)의 내부를 따라 형성된 접지용 전도성 회로라인(322)에 의하여 연결되고, 상기 접지용 전도성 회로라인(322)의 일정 부분에는 접지용 범프의 융착자리면(324: PI Via)이 노출 형성된다.
따라서, 상기 반도체 패키지를 전자기기의 마더보드에 실장할 때, 상기 절연체(310)의 접지용 범프의 융착자리면(324)에 융착되는 입출력단자(326)인 솔더볼 또는 범프를 마더보드의 접지부(미도시됨)에 연결해줌으로써, 주변에 실장된 다른 전자부품 및 반도체 패키지로부터 발생된 전자파가 상기 전자파 차폐층(316)과 접지용 링(318)과 접지용 전도성 회로라인(322)과 접지용 범프의 융착자리면(324)에 융착된 입출력단자(326)를 차례로 통과하여 마더보드의 접지부에 용이하게 접지되어, 전자파의 간섭으로 인한 회로기능 약화 및 동작 불량 등의 기능 장애 등을 방지할 수 있다.
제4실시예
첨부한 도 7 및 도 8은 본 발명에 따른 반도체 패키지의 전자파 차폐장치의 제4실시예를 나타내는 단면도이다.
본 발명의 제4실시예는 단층의 반도체 패키지(도 7 참조) 또는 적층형 반도체 패키지(도 8 참조)에 전자파 차폐용 전도성 물질을 분사할 때, 전자파 차폐용 전도성 물질이 기판 또는 반도체 칩의 표면에 침투되지 않도록 절연물질로 이루어진 댐을 구축한 점에 특징이 있다.
즉, 상기 반도체 패키지(500)에 전자파 차폐용 전도성 물질을 분사하여 전자파 차폐층(502)을 형성할 때, 상기 기판(504)의 저면의 저면에 걸쳐 침투방지용 필 름(508)을 부착하는데, 상기 기판(504)의 저면 테두리와 상기 필름(508)의 상면간에 틈새를 밀폐해줄 수 있는 절연성 댐(510)을 부착함으로써, 전자파 차폐용 전도성 물질이 기판 또는 반도체 칩의 표면에 침투되는 것을 용이하게 방지할 수 있다.
도 1 및 도 2는 본 발명에 따른 반도체 패키지의 전자파 차폐장치에 대한 제1실시예를 나타내는 단면도 및 저면도,
도 3 및 도 4는 본 발명에 따른 반도체 패키지의 전자파 차폐장치에 대한 제2실시예를 나타내는 단면도 및 저면도,
도 5 및 도 6은 본 발명에 따른 반도체 패키지의 전자파 차폐장치에 대한 제3실시예를 나타내는 단면도 및 저면도,
도 7 및 도 8은 본 발명에 따른 반도체 패키지의 전자파 차폐장치에 대한 제4실시예를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 인쇄회로기판 101 : 수지층
102 : 전도성 회로패턴 103 : 볼랜드
104 : 비아홀 105 : 솔더레지스트
106 : 반도체 칩 107 : 와이어
108 : 몰딩수지 109 : 솔더볼
110 : 전자파 차폐층 112 : 접지용 메탈
114 : 전도성패턴 연결라인 116 : 에치 백
200 : 반도체 칩 202 : 본딩패드
204 : 전도성 회로라인 206 : 입출력단자 융착자리면
208 : 입출력단자 210 : 전자파 차폐층
212 : 접지용 링 214 : 접지용 패드
216 : 제1전도성 회로라인 218 : 제2전도성 회로라인
220 : 접지용 범프의 융착 자리면
300 : 반도체 칩 302 : 본딩패드
304 : 전도성 회로라인 306 : 입출력단자 융착자리면
308 : 입출력단자 융착자리면 310 : 절연체
312 : 전도성 회로라인 314 : 입출력단자
316 : 전자파 차폐층 318 : 접지용 링
320 : 상기 접지용 패드 322 : 접지용 전도성 회로라인
324 : 접지용 범프의 융착자리면 326 : 입출력단자
500 : 반도체 패키지 502 : 전자파 차폐층
504 : 기판 508 : 필름
510 : 절연성 댐

Claims (10)

  1. 기판상에 탑재된 반도체 칩과, 상기 반도체 칩을 포함하는 기판상에 몰딩된 몰딩수지를 포함하는 반도체 패키지의 전자파 차폐장치에 있어서,
    상기 몰딩수지의 전체표면 및 기판의 측면에 걸쳐 전자파 차폐용 전도성 물질을 분사 도포하여 전자파 차폐층을 형성하고, 상기 기판의 저면 테두리에 상기 전자파 차폐층과 통전 가능한 접지용 메탈을 형성하되,
    상기 전자파 차폐용 전도성 물질을 분사할 때, 전자파 차폐용 전도성 물질이 기판 또는 반도체 칩의 표면에 침투되지 않도록 상기 기판의 저면 또는 반도체 칩의 일면에 걸쳐 침투방지용 필름을 부착한 것을 특징으로 하는 반도체 패키지의 전자파 차폐장치.
  2. 청구항 1에 있어서,
    상기 접지용 메탈은 상기 기판내의 저면 테두리를 따라 형성된 전도성패턴을 외부로 노출시킨 것임을 특징으로 하는 반도체 패키지의 전자파 차폐장치.
  3. 청구항 1에 있어서,
    상기 기판의 저면에 형성된 볼랜드와, 상기 접지용 메탈간에 연결되는 전도성패턴 연결라인을 소정의 방법으로 단락시킨 것을 특징으로 반도체 패키지의 전자파 차폐장치.
  4. 반도체 칩의 일면에 배열된 본딩패드와, 상기 본딩패드로부터 반도체 칩의 소정 위치까지 연장되는 전도성 회로라인과, 상기 전도성 회로라인이 종료되는 지점에 형성된 입출력단자 융착자리면을 포함하는 반도체 패키지의 전자파 차폐장치에 있어서,
    상기 반도체 칩의 타면 및 측면에 걸쳐 전자파 차폐용 전도성 물질을 분사 도포하여 전자파 차폐층을 형성하고, 상기 반도체 칩의 일면 테두리를 따라 상기 전자파 차폐층과 통전 가능하게 연결되는 접지용 링을 형성하여, 상기 반도체 칩의 본딩패드중 접지용으로 선택된 접지용 패드와 상기 접지용 링을 통전 가능하게 연결하되,
    상기 전자파 차폐용 전도성 물질을 분사할 때, 전자파 차폐용 전도성 물질이 기판 또는 반도체 칩의 표면에 침투되지 않도록 상기 기판의 저면 또는 반도체 칩의 일면에 걸쳐 침투방지용 필름을 부착한 것을 특징으로 하는 반도체 패키지의 전자파 차폐장치.
  5. 청구항 4에 있어서,
    상기 접지용 패드와 상기 접지용 링은 반도체 칩의 내부를 따라 형성된 제1전도성 회로라인에 의하여 연결되는 것을 특징으로 하는 반도체 패키지의 전자파 차폐장치.
  6. 청구항 4에 있어서,
    상기 접지용 패드로부터 반도체 칩의 일면 소정 위치까지 반도체 칩의 내부 를 따라 제2전도성 회로라인이 형성되고, 상기 제2전도성 회로라인이 종료되는 지점에는 접지용 범프의 융착 자리면이 노출 형성된 것을 특징으로 하는 반도체 패키지의 전자파 차폐장치.
  7. 반도체 칩의 일면에 배열된 본딩패드와, 상기 반도체 칩의 측면을 따라 일체로 형성된 절연체와, 상기 본딩패드로부터 반도체 칩의 소정 위치까지 연장되는 전도성 회로라인과, 상기 전도성 회로라인이 종료되는 지점에 형성된 입출력단자 융착자리면을 포함하는 반도체 패키지의 전자파 차폐장치에 있어서,
    상기 반도체 칩의 타면 및, 이 타면과 평행한 상기 절연체의 외부면 및 측면에 걸쳐 전자파 차폐용 전도성 물질을 분사 도포하여 전자파 차폐층을 형성하고, 상기 절연체의 저면 테두리를 따라 상기 전자파 차폐층과 통전 가능하게 연결되는 접지용 링을 형성하여, 상기 반도체 칩의 본딩패드중 접지용으로 선택된 접지용 패드와 상기 접지용 링을 통전 가능하게 연결하되,
    상기 전자파 차폐용 전도성 물질을 분사할 때, 전자파 차폐용 전도성 물질이 기판 또는 반도체 칩의 표면에 침투되지 않도록 상기 기판의 저면 또는 반도체 칩의 일면에 걸쳐 침투방지용 필름을 부착한 것을 특징으로 하는 반도체 패키지의 전자파 차폐장치.
  8. 청구항 7에 있어서,
    상기 접지용 패드와 상기 접지용 링은 상기 절연체의 내부를 따라 형성된 접지용 전도성 회로라인에 의하여 연결되고, 상기 접지용 전도성 회로라인의 일정 부 분에는 접지용 범프의 융착자리면이 노출 형성된 것을 특징으로 하는 반도체 패키지의 전자파 차폐장치.
  9. 삭제
  10. 청구항 1,4,7중 선택된 어느 하나의 항에 있어서,
    상기 기판의 저면 테두리 또는 반도체 칩의 일면 테두리와, 상기 필름의 상면간에는 틈새를 밀폐하는 절연성 댐이 더 부착된 것을 특징으로 하는 반도체 패키지의 전자파 차폐장치.
KR1020080129051A 2008-12-18 2008-12-18 반도체 패키지의 전자파 차폐장치 KR101046250B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080129051A KR101046250B1 (ko) 2008-12-18 2008-12-18 반도체 패키지의 전자파 차폐장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080129051A KR101046250B1 (ko) 2008-12-18 2008-12-18 반도체 패키지의 전자파 차폐장치

Publications (2)

Publication Number Publication Date
KR20100070487A KR20100070487A (ko) 2010-06-28
KR101046250B1 true KR101046250B1 (ko) 2011-07-04

Family

ID=42368226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080129051A KR101046250B1 (ko) 2008-12-18 2008-12-18 반도체 패키지의 전자파 차폐장치

Country Status (1)

Country Link
KR (1) KR101046250B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269725B2 (en) 2016-07-18 2019-04-23 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
US11011473B2 (en) 2018-12-17 2021-05-18 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709274B (zh) * 2011-03-28 2016-06-29 环旭电子股份有限公司 集成电路基板的电磁干扰屏蔽结构与其制造方法
KR101862370B1 (ko) 2011-05-30 2018-05-29 삼성전자주식회사 반도체 소자, 반도체 패키지 및 전자 장치
KR101992596B1 (ko) 2011-08-16 2019-06-25 삼성전자 주식회사 반도체 장치
KR101535914B1 (ko) * 2014-02-12 2015-07-10 알에프코어 주식회사 전자파 차폐 구조를 갖는 반도체 패키지, 회로 모듈 및 이를 포함하는 회로 시스템
KR102251001B1 (ko) 2014-06-26 2021-05-12 삼성전자주식회사 반도체 패키지
US9997468B2 (en) * 2015-04-10 2018-06-12 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with shielding and method of manufacturing thereof
US20190318984A1 (en) * 2018-04-17 2019-10-17 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming Conductive Vias to Have Enhanced Contact to Shielding Layer
US11296037B2 (en) * 2019-04-01 2022-04-05 Samsung Electronics Co., Ltd. Semiconductor package
KR102533390B1 (ko) 2021-07-13 2023-05-16 김홍석 상하캠의 가공방법
KR102644496B1 (ko) 2022-07-08 2024-03-07 김홍석 원통캠의 가공방법
CN115763438A (zh) * 2022-11-08 2023-03-07 北京唯捷创芯精测科技有限责任公司 Csp电磁屏蔽芯片、封装结构、方法、电路结构及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010065753A (ko) * 1999-12-30 2001-07-11 윤종용 접지링을 갖는 비지에이 패키지
JP2006173493A (ja) 2004-12-17 2006-06-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR100645755B1 (ko) * 2000-11-07 2006-11-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
KR20080046864A (ko) * 2006-11-23 2008-05-28 엘지이노텍 주식회사 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010065753A (ko) * 1999-12-30 2001-07-11 윤종용 접지링을 갖는 비지에이 패키지
KR100645755B1 (ko) * 2000-11-07 2006-11-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
JP2006173493A (ja) 2004-12-17 2006-06-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR20080046864A (ko) * 2006-11-23 2008-05-28 엘지이노텍 주식회사 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269725B2 (en) 2016-07-18 2019-04-23 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
US11011473B2 (en) 2018-12-17 2021-05-18 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
KR20100070487A (ko) 2010-06-28

Similar Documents

Publication Publication Date Title
KR101046250B1 (ko) 반도체 패키지의 전자파 차폐장치
CN102339817B (zh) 半导体封装以及使用其的移动设备
TWI484603B (zh) 具有散熱結構及電磁干擾屏蔽之半導體封裝件及其製造方法
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
TWI483375B (zh) 半導體裝置
US8946886B1 (en) Shielded electronic component package and method
US20070176281A1 (en) Semiconductor package
TWI528625B (zh) 具有波導管天線之半導體封裝件及其製造方法
US20150235966A1 (en) Wiring board and semiconductor device using the same
US20040136123A1 (en) Circuit devices and method for manufacturing the same
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
US8872329B1 (en) Extended landing pad substrate package structure and method
KR100788858B1 (ko) 집적 회로 패키지의 구조물 및 어셈블리 방법
US10629544B2 (en) Semiconductor packages
KR20140083084A (ko) 전자파 차폐층을 갖는 반도체 패키지 및 그 제조방법
KR101101550B1 (ko) 솔더 볼 및 반도체 패키지
KR20170138605A (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
KR20110029541A (ko) 전자파 차폐수단을 갖는 반도체 패키지
JP4996193B2 (ja) 配線基板、半導体パッケージ
TWI416694B (zh) 全罩式屏蔽至接地銲球之晶片封裝構造
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
CN105244327A (zh) 电子装置模块及其制造方法
JP2734424B2 (ja) 半導体装置
KR20160084666A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
KR101011888B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150603

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170612

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 8