CN102709274B - 集成电路基板的电磁干扰屏蔽结构与其制造方法 - Google Patents

集成电路基板的电磁干扰屏蔽结构与其制造方法 Download PDF

Info

Publication number
CN102709274B
CN102709274B CN201110076100.9A CN201110076100A CN102709274B CN 102709274 B CN102709274 B CN 102709274B CN 201110076100 A CN201110076100 A CN 201110076100A CN 102709274 B CN102709274 B CN 102709274B
Authority
CN
China
Prior art keywords
substrate
conductive junction
chip area
electromagnetic interference
metal gasket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110076100.9A
Other languages
English (en)
Other versions
CN102709274A (zh
Inventor
吴明哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUANXU ELECTRONICS CO Ltd
Universal Global Scientific Industrial Co Ltd
Original Assignee
HUANXU ELECTRONICS CO Ltd
Universal Global Scientific Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUANXU ELECTRONICS CO Ltd, Universal Global Scientific Industrial Co Ltd filed Critical HUANXU ELECTRONICS CO Ltd
Priority to CN201110076100.9A priority Critical patent/CN102709274B/zh
Publication of CN102709274A publication Critical patent/CN102709274A/zh
Application granted granted Critical
Publication of CN102709274B publication Critical patent/CN102709274B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

本发明公开了一种集成电路基板的电磁干扰屏蔽结构，包括多个导电接点、一覆盖层与一溅镀层。多个导电接点形成在集成电路基板上的芯片区域的周边。覆盖层形成在导电接点上并覆盖上述芯片区域，其中覆盖层具有一沟槽以裸露导电接点。溅镀层形成在覆盖层上并连接至导电接点。电磁干扰屏蔽结构可降低芯片区域内的电磁干扰。

Description

集成电路基板的电磁干扰屏蔽结构与其制造方法
技术领域
本发明涉及一种电磁干扰屏蔽结构，特别是涉及一种适用于芯片基板集成电路基板的电磁干扰屏蔽结构与其制造方法。
背景技术
现今的电子产品讲求轻薄短小，使得电路组件与线路的分布密度过高，很多的组件挤在很小的空间中，这增加了干扰的机会，其中又以电磁干扰(ElectromagneticInterference，EMI)及噪声最令人困扰。电磁干扰发生的原因复杂，通常牵扯的因素繁多，所以长久以来，处理EMI一直是电子产品设计验证上的一个难题。
EMI的抑制对象主要分为辐射性(Radiated)与传导性(Conducted)电磁干扰，辐射性EMI不须要经由任何传输介质，可以是直接经由开放空间传递，故一般仅能以遮蔽(Shielding)、接地(Grounding)等方式来解决。在电路的周围设置导电的隔离层可以利用金属屏蔽效应隔离电磁干扰，但设置屏蔽层会使得电子产品的体积增加，无法使结构微小化。而且，若要针对个别的模块，例如射频模块，设置屏蔽层也会有结构复杂与设计成本提高的问题。而传导性的EMI是经由电源导线来传递噪声的，所以连接在同一个电源系统的电路或电子装置所产生的EMI会经由电源线传递而彼此相互干扰。
发明内容
本发明要解决的技术问题是为了克服现有技术中的电磁干扰屏蔽结构会使得电子产品的体积增加、无法使结构微小化的缺陷，提供一种集成电路基板的电磁干扰屏蔽结构，利用溅镀的方式直接在集成电路基板上形成区块隔间，可以达到微小化与降低成本的效果。
本发明是通过下述技术方案来解决上述技术问题的：一种集成电路基板的电磁干扰屏蔽结构，该集成电路基板具有一芯片区域，其特点在于，该电磁干扰屏蔽结构包括：多个导电接点，形成在该芯片区域的周边；一覆盖层，形成在该些导电接点上并覆盖该芯片区域，其中该覆盖层具有一沟槽以裸露该些导电接点；以及一溅镀层，形成在该覆盖层上并连接至该些导电接点。
较佳地，该些导电接点为形成在该集成电路基板上的金属垫。
较佳地，各该导电接点包括：一金属垫，形成在该集成电路基板上；以及一锡球，放置在该金属垫上。
较佳地，各该导电接点包括：一金属垫，形成在该集成电路基板上；以及一银胶，涂布在该金属垫上。
较佳地，该覆盖层的材质为热固性环氧树脂。
较佳地，该电磁干扰屏蔽结构还包括：一侧边金属垫，形成在该集成电路基板的侧边，其中该溅镀层延伸至该集成电路基板的侧边并连接至该侧边金属垫。
较佳地，该溅镀层以金属溅镀或喷涂导电漆的方式形成，其中该导电漆包括银漆或铜漆。
本发明的目的还在于提供一种在集成电路基板上形成电磁干扰屏蔽结构的制造方法，其特点在于，该制造方法包括：在该集成电路基板的一芯片区域的周边形成一个以上的导电接点；在该芯片区域与该些导电接点上形成一覆盖层；在该覆盖层形成一沟槽以裸露该些导电接点；以及在该覆盖层上形成一溅镀层以连接至该些导电接点并覆盖该芯片区域。
较佳地，形成该些导电接点的步骤包括：在该集成电路基板上形成复数个金属垫。
较佳地，形成该些导电接点的步骤还包括：在各该金属垫上放置一锡球。
较佳地，形成该些导电接点的步骤还包括：在各该金属垫上涂布银胶。
较佳地，形成该沟槽以裸露该些导电接点的步骤还包括：以雷射切割的方式形成该沟槽。
较佳地，形成该沟槽以裸露该些导电接点的步骤还包括：以机械切割的方式形成该沟槽。
较佳地，该制造方法还包括：在该印刷电路板的侧边形成一侧边金属垫，其中该溅镀层延伸至该印刷电路板的侧边并连接至该侧边金属垫。
较佳地，该溅镀层以金属溅镀或喷涂导电漆的方式形成，其中该导电漆包括银漆或铜漆。
本发明的积极进步效果在于：本发明所提出的电磁干扰屏蔽结构，利用溅镀制程来形成屏蔽结构以抑制内部电路的电磁干扰。本发明的电磁干扰屏
蔽结构具有结构微小化与降低成本的功效。
附图说明
图1为本发明第一实施例的电磁干扰屏蔽结构的俯视示意图。
图2为本发明第一实施例的电磁干扰屏蔽结构123的示意图。
图3为本发明第一实施例形成电磁干扰屏蔽结构的方法示意图。
图4为本发明第二实施例形成电磁干扰屏蔽结构的方法示意图。
图5为本发明第三实施例形成电磁干扰屏蔽结构的方法示意图。
图6为本发明第四实施例形成电磁干扰屏蔽结构的方法示意图。
图7为本发明第五实施例的电磁干扰屏蔽结构的示意图。
图8为本发明第六实施例的电磁干扰屏蔽结构的示意图。
图9为本发明第七实施例的在集成电路基板上形成电磁干扰屏蔽结构的制造方法流程图。
附图标记说明：
110：印刷电路板
120：集成电路基板
122、125：芯片区域
123：电磁干扰屏蔽结构
201：射频芯片
202：被动组件
203：主动组件
204：被动组件
210：导电接点
221、330、830：覆盖层
230、350、550、650、850：溅镀层
311、801：金属垫
312、313：侧边金属垫
320：焊锡凸块
340、510：沟槽
420、610：银胶
710、720：芯片
722、725：芯片区域
802：锡球
810、820：导电接点
860：分隔槽
S910～S940：步骤
具体实施方式
在下文中，将藉由附图说明本发明的实施例来详细描述本发明，而附图中的相同附图标记可用以表示类似的组件。
第一实施例
请参照图1，图1为本发明第一实施例的电磁干扰屏蔽结构的俯视示意图。集成电路基板(ICSubstrate)120设置在印刷电路板110上，并且具有不同的芯片区域122、125。两个芯片区域122与125之间使用电磁干扰屏蔽结构123作为隔间以降低相互间的电磁干扰。集成电路基板120又称为IC载板，其内部具有线路，可以连接芯片与印刷电路板110。电磁干扰屏蔽结构123利用金属溅镀与隔间形成一个屏蔽结构以防止芯片区域122内的芯片受到电磁干扰，或芯片区域122与125互相干扰。芯片区域122可以用来设置射频芯片，例如射频收发模块(RadioTransceiverModule)，但本实施例并不限制。
请同时参考图2，其为本发明第一实施例的电磁干扰屏蔽结构123的示意图。芯片区域122内可以设置射频芯片201与被动组件202，例如0402规格的组件。芯片区域125内可以设置主动组件203(例如微处理器)与其它被动组件204，例如0201规格的组件。值得注意的是，本实施例不限制芯片区域122、125内所设置的组件。以芯片区域122为例，其电磁干扰屏蔽结构123主要由一个或多个导电接点210、覆盖层221与溅镀层230所构成的导电隔间所形成。导电接点210形成在芯片区域122的周边以间隔芯片区域122与芯片区域125。导电接点210可以只设置在芯片区域122与芯片区域125的相邻侧边或是围绕整个芯片区域122，本实施例并不限制。导电接点210主要用来连接上方的溅镀层230与集成电路基板120以形成包围芯片区域122的电磁干扰屏蔽结构。若芯片区域125也需要设置电磁干扰屏蔽结构，则两个芯片区域122与125可以共享位于相邻边的导电接点210，如图2所示。
覆盖层221即是以模封材料(例如热固性环氧树脂)对芯片区域125进行封胶制程所产生的绝缘层，其覆盖在整个芯片区域122与125之上。溅镀层230是以溅镀方式形成在覆盖层221上的金属层，其与导电接点210相连接并延伸至集成电路基板120的侧边，与其侧边金属垫(未示)相连接。电磁干扰屏蔽结构123会将整个芯片区域122与芯片区域125包围起来以降低电磁干扰。值得注意的是，电磁干扰屏蔽结构123可以仅设置在单一芯片区域中，例如芯片区域122或芯片区域125。经由本实施例的说明，本领域普通技术人员应可轻易推知其实施方式，在此不加赘述。
电磁干扰屏蔽结构123可以由多种结构形成，其中导电接点210的结构例如是金属垫、锡球与银胶等，将逐一配合制程说明如下。请参照图3，图3为本发明第一实施例形成电磁干扰屏蔽结构的方法示意图。首先，如图3(a)所示，集成电路基板120上形成金属垫311与侧边金属垫312、313，其材质例如为铜箔(CopperFoil)。侧边金属垫312、313可以形成在集成电路基板120表面或内层，本实施例并不限制。
金属垫311上放置有焊锡凸块320，其中焊锡凸块320也可以使用锡球(SolderBall)取代。然后，加热以进行回焊(Reflow)以形成导电接点210，如图3(b)所示。接下来进行封胶成型(Molding)，以环氧树脂进行封胶以形成一覆盖层330，如图3(c)所示。然后，以雷射刻划(LaserScribing)或机械开槽(MechanicalRouting)的方式在覆盖层330上形成沟槽340以裸露出焊锡凸块320，如图3(d)所示。然后，以溅镀方式在覆盖层330与沟槽340上形成溅镀层350，溅镀层350会覆盖所要屏蔽的芯片区域并且连接至焊锡凸块320与侧边金属垫312、313，如图3(e)所示。
第二实施例
上述第一实施例中的焊锡凸块320可以利用银胶取代，请参照图4，其为本发明第二实施例形成电磁干扰屏蔽结构的方法示意图。图4与图3主要差别在于以银胶420取代焊锡凸块320，如图4(a)所示。由于银胶420不需要回焊的程序，因此在涂布银胶420后，可以直接进行封胶，如图4(b)所示。然后，进行开槽与溅镀，如图4(c)与图4(d)所示。图4中的其余制程细节如图3所述，根据上述实施例的说明，本领域普通技术人员应可轻易推知其实施方式，在此不加赘述。
第三实施例
导电接点210可以直接由金属垫形成，请参照图5，其为本发明第三实施例形成电磁干扰屏蔽结构的方法示意图。集成电路基板120上具有预先设置的金属垫311与侧边金属垫312、313，然后直接对集成电路基板120进行封胶以形成覆盖层330，如图5(a)所示。在覆盖层330以雷射方式形成沟槽510以裸露金属垫311，如图5(b)所示。接下来，在覆盖层330与沟槽510形成溅镀层550以形成电磁干扰屏蔽结构。图5与图3的主要差异在于直接以金属垫311作为导电接点120使用，根据上述实施例的说明，本领域普通技术人员应可轻易推知其余实施细节，在此不加赘述。
第四实施例
在上述图5中，沟槽510中可以填入银胶来增加导电性与制程良率，请参照图6，其为本发明第四实施例形成电磁干扰屏蔽结构的方法示意图。图6与图5的主要差异在于沟槽510中会填入银胶610，如图6(c)所示，然后再进行溅镀以形成溅镀层650，如图6(d)所示。图6(a)与图6(b)的制程与图5(a)与图5(b)相同，在此不加赘述。
第五实施例
此外，值得注意的是，侧边金属垫312、313可以形成在集成电路基板120的内层，如图7所示。图7为本发明第五实施例的电磁干扰屏蔽结构的示意图。银胶610两侧与溅镀层650所包围的芯片区域722与725可以分别设置芯片710与720。由于芯片区域722与725是以隔间的方式分隔开来，所以可以降低彼此间的电磁干扰。上述图3至图6中，其设置芯片的区域与图7相似，根据上述实施例的说明，本领域普通技术人员应可轻易推知其余实施细节，在此不加赘述。
此外，值得注意的是，导电接点210的数目可以依照设计需求而定，其排列方式例如是栅栏状或是相互连接以形成类似围墙的结构。另外，金属垫311也可以是一条金属走线，其围绕在芯片区域122的侧边，而所有的焊锡凸块320是设置在同一走线上。银胶420则是涂布在整个金属走线上以形成一遮蔽墙。此外，上述金属垫311或侧边金属垫312、313可以经由基板内的走线连接至接地。
第六实施例
两个相邻的芯片区域可以共享相同的导电接点或是分别设置独立的导电接点，请参照图8，其为本发明第六实施例的电磁干扰屏蔽结构的示意图。导电接点810、820分别由锡球802与金属垫801构成，覆盖层830覆盖在集成电路基板120上并具有裸露导电接点810、820的沟槽。溅镀层850形成在覆盖层830上，并且与导电接点810、820相连接。值得注意的是，导电接点810、820之间会利用雷射刻画或机械开槽的方式形成分隔槽860以分隔溅镀层850。换言之，集成电路基板120上会形成两个独立的电磁干扰屏蔽结构以覆盖不同的芯片区域。
第七实施例
上述实施例可归纳出一种在集成电路基板上形成电磁干扰屏蔽结构的制造方法，请参照图9，其为本发明第七实施例的在集成电路基板上形成电磁干扰屏蔽结构的制造方法流程图。首先，在一芯片区域的周边形成多个导电接点(步骤S910)1；然后，在芯片区域与导电接点上形成一覆盖层(步骤S920)；接下来，在覆盖层S930上形成一沟槽以裸露该些导电接点(步骤S930)。然后，在覆盖层上形成溅镀层以连接至该些导电接点并覆盖该芯片区域(步骤S940)。本实施例的电磁干扰屏蔽结构的制造方法的其余实施细节请参照上述第一至第五实施例，在此不加赘述。
另外，值得注意的是，在上述第一至第七实施例中，溅镀层可以利用金属溅镀或是喷涂导电漆的方式形成，导电漆例如是银漆或铜漆，本发明不限制只能以溅镀的方式形成溅镀层。
综上所述，本发明的电磁干扰屏蔽结构可以直接形成在集成电路基板上，并且有效降低射频芯片的电磁干扰。此外，本发明的电磁干扰屏蔽结构还具有微小化与降低制造成本的功效，而且其结构与制程可以直接利用目前的制程技术来实现，相当具有产业利用性。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (11)

1.一种集成电路基板的电磁干扰屏蔽结构，该集成电路基板具有一芯片区域，其特征在于，该电磁干扰屏蔽结构包括：
多个导电接点，形成在该芯片区域的周边；
一覆盖层，形成在该些导电接点上并覆盖该芯片区域，其中该覆盖层具有一沟槽以裸露该些导电接点，该沟槽以雷射切割的方式形成；
一溅镀层，形成在该覆盖层上并连接至该些导电接点；以及
一侧边金属垫，形成在该集成电路基板的内层，且该集成电路基板裸露出该侧边金属垫；
其中该溅镀层延伸至该集成电路基板的侧边并连接至该侧边金属垫；
其中，该集成电路基板具有另外一个芯片区域，该多个导电接点的其中之一电连接于该芯片区域与该另外一个芯片区域之间，以供该芯片区域与该另外一个芯片区域共享位于相邻边的该多个导电接点。
2.如权利要求1所述的电磁干扰屏蔽结构，其特征在于，该些导电接点为形成在该集成电路基板上的金属垫。
3.如权利要求1所述的电磁干扰屏蔽结构，其特征在于，各该导电接点包括：
一金属垫，形成在该集成电路基板上；以及
一锡球，放置在该金属垫上。
4.如权利要求1所述的电磁干扰屏蔽结构，其特征在于，各该导电接点包括：
一金属垫，形成在该集成电路基板上；以及
一银胶，涂布在该金属垫上。
5.如权利要求1所述的电磁干扰屏蔽结构，其特征在于，该覆盖层的材质为热固性环氧树脂。
6.如权利要求1所述的电磁干扰屏蔽结构，其特征在于，该溅镀层以金属溅镀或喷涂导电漆的方式形成，其中该导电漆包括银漆或铜漆。
7.一种在集成电路基板上形成电磁干扰屏蔽结构的制造方法，其特征在于，该制造方法包括：
在该集成电路基板的一芯片区域的周边形成多个导电接点；
在该集成电路基板的内层形成一侧边金属垫，且该集成电路基板裸露出该侧边金属垫；
在该芯片区域与该些导电接点上形成一覆盖层；
在该覆盖层形成一沟槽以裸露该些导电接点，形成该沟槽以裸露该些导电接点的步骤还包括以雷射切割的方式形成该沟槽；以及
在该覆盖层上形成一溅镀层以连接至该些导电接点并覆盖该芯片区域，该溅镀层延伸至该集成电路基板的侧边并连接至该侧边金属垫；
其中，该集成电路基板具有另外一个芯片区域，该多个导电接点的其中之一电连接于该芯片区域与该另外一个芯片区域之间，以供该芯片区域与该另外一个芯片区域共享位于相邻边的该多个导电接点。
8.如权利要求7所述的制造方法，其特征在于，形成该些导电接点的步骤包括：
在该集成电路基板上形成复数个金属垫。
9.如权利要求8所述的制造方法，其特征在于，形成该些导电接点的步骤还包括：
在各该金属垫上放置一锡球。
10.如权利要求8所述的制造方法，其特征在于，形成该些导电接点的步骤还包括：
在各该金属垫上涂布银胶。
11.如权利要求7所述的制造方法，其特征在于，该溅镀层以金属溅镀或喷涂导电漆的方式形成，其中该导电漆包括银漆或铜漆。
CN201110076100.9A 2011-03-28 2011-03-28 集成电路基板的电磁干扰屏蔽结构与其制造方法 Active CN102709274B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110076100.9A CN102709274B (zh) 2011-03-28 2011-03-28 集成电路基板的电磁干扰屏蔽结构与其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110076100.9A CN102709274B (zh) 2011-03-28 2011-03-28 集成电路基板的电磁干扰屏蔽结构与其制造方法

Publications (2)

Publication Number Publication Date
CN102709274A CN102709274A (zh) 2012-10-03
CN102709274B true CN102709274B (zh) 2016-06-29

Family

ID=46901930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110076100.9A Active CN102709274B (zh) 2011-03-28 2011-03-28 集成电路基板的电磁干扰屏蔽结构与其制造方法

Country Status (1)

Country Link
CN (1) CN102709274B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110808214A (zh) * 2019-11-07 2020-02-18 记忆科技(深圳)有限公司 一种具有电磁屏蔽的芯片加工工艺方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735715A (zh) * 2017-04-20 2018-11-02 吴明哲 选择性电磁遮蔽封装体结构及其制法
US20180331049A1 (en) * 2017-05-15 2018-11-15 Novatek Microelectronics Corp. Chip on film package
DE102017129026B3 (de) * 2017-12-06 2019-04-18 Webasto SE Heizgerät
US10790238B2 (en) 2018-05-10 2020-09-29 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1442033A (zh) * 2000-04-21 2003-09-10 电子设备屏蔽公司 印制电路板的emi和rfi屏蔽
CN101322245A (zh) * 2006-09-15 2008-12-10 香港应用科技研究院有限公司 具有emi屏蔽的电子元件封装

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100020518A1 (en) * 2008-07-28 2010-01-28 Anadigics, Inc. RF shielding arrangement for semiconductor packages
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
KR101046250B1 (ko) * 2008-12-18 2011-07-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 전자파 차폐장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1442033A (zh) * 2000-04-21 2003-09-10 电子设备屏蔽公司 印制电路板的emi和rfi屏蔽
CN101322245A (zh) * 2006-09-15 2008-12-10 香港应用科技研究院有限公司 具有emi屏蔽的电子元件封装

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110808214A (zh) * 2019-11-07 2020-02-18 记忆科技(深圳)有限公司 一种具有电磁屏蔽的芯片加工工艺方法

Also Published As

Publication number Publication date
CN102709274A (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
KR101250677B1 (ko) 반도체 패키지 및 그의 제조 방법
CN105321933B (zh) 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
US20180197824A1 (en) Anti-emi shielding package and method of making same
TWI491010B (zh) 微小化電磁干擾防護結構及其製作方法
US10319685B2 (en) EMI shielded integrated circuit packages and methods of making the same
CN102709274B (zh) 集成电路基板的电磁干扰屏蔽结构与其制造方法
CN203951671U (zh) 一种具有良好电磁兼容性能的pcb结构
US10383265B2 (en) Electromagnetic-interference shielding device
US7971350B2 (en) Method of providing a RF shield of an electronic device
CN104981347B (zh) 一种屏蔽膜、屏蔽电路板及终端设备
CN105304582A (zh) 封装结构及其制法
CN105448899A (zh) 半导体封装件及其制法
US11398436B2 (en) Module having sealing layer with recess
JP5750528B1 (ja) 部品内蔵回路基板
CN107564891A (zh) 具有集成天线的屏蔽封装
KR101999509B1 (ko) 회로 기판
US20200008325A1 (en) Module
CN104144598A (zh) 屏蔽罩与电路板固定结构
US20120248585A1 (en) Electromagnetic interference shielding structure for integrated circuit substrate and method for fabricating the same
US8592690B2 (en) Circuit board having circumferential shielding layer
US20120051002A1 (en) Packaging structure of electronic components and a manufacturing method thereof
KR20110133820A (ko) 고주파 패키지
CN105263303A (zh) 一种用于为基板屏蔽电磁辐射的装置及方法
WO2014198998A1 (en) A shielding apparatus and method of providing a shielding apparatus
US9549464B2 (en) Modules for increasing useable space on circuit boards

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant