CN107564891A - 具有集成天线的屏蔽封装 - Google Patents

具有集成天线的屏蔽封装 Download PDF

Info

Publication number
CN107564891A
CN107564891A CN201710511397.4A CN201710511397A CN107564891A CN 107564891 A CN107564891 A CN 107564891A CN 201710511397 A CN201710511397 A CN 201710511397A CN 107564891 A CN107564891 A CN 107564891A
Authority
CN
China
Prior art keywords
main surface
encapsulation object
conductive
conductive pole
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710511397.4A
Other languages
English (en)
Other versions
CN107564891B (zh
Inventor
迈克尔·B·文森特
格列高利·J·杜尔南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN107564891A publication Critical patent/CN107564891A/zh
Application granted granted Critical
Publication of CN107564891B publication Critical patent/CN107564891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体结构包括具有至少一个装置、导电柱、在该至少一个装置上面并围绕该导电柱的包封物的封装半导体装置，其中，该导电柱从该包封物的第一主表面向第二主表面延伸并暴露在该第二主表面，并且该至少一个装置暴露在该第一主表面。封装装置还包括在包封物的第二主表面和该包封物的微表面上的导电屏蔽层，以及在包封物和导电柱之间的该包封物的第二主表面处的隔离区，使得该导电屏蔽层与该导电柱电隔离。半导体结构还包括在包封物的第二主表面处的导电柱上面并与其电接触的射频连接结构。

Description

具有集成天线的屏蔽封装
技术领域
本公开大体上涉及半导体装置，并且更具体地，涉及具有带有集成天线的射频部件的屏蔽封装。
背景技术
带有一个或多个射频(RF)部件和电路系统的封装半导体装置通常连接至印刷电路板(PCB)以允许天线通过连接器连接至该PCB或作为该板的组成部分。通过任一选项，天线占用PCB板上的宝贵空间。此外，一个或多个RF部件屏蔽了电磁干扰以用于适当性能以及满足联邦通信委员会(FCC)法规。通常，由金属构造的屏蔽被附接至在RF模块上面和在该RF模块周围的PCB板。在屏蔽和部件之间的空间占用板上的空间并且不必要地增加装置的体积。此外，因为屏蔽和天线不是该装置的组成部分，该装置不能以被FCC认证的形式提供给客户并准备好有待于使用。一旦从供应商接收到该装置，客户必须添加屏蔽和天线，并接着寻求FCC批准以用于组装的产品。
具有单个或多个处理芯片的封装半导体装置可以具有多种功能并形成高度集成的系统。为实现这点，封装可以为具有高部件密度和有效热管理的三维封装。在一些应用中，封装装置用在具有无线通信能力的便携式装置和甚至可穿戴装置中。为继续减小封装装置以适应小体积应用，天线和屏蔽的高效集成是重要的。
发明内容
一种半导体结构，包括：
封装半导体装置，其具有：
至少一个装置，
导电柱，以及
在所述至少一个装置上并围绕所述导电柱的包封物，其中，所述导电柱从所述包封物的第一主表面向与所述第一主表面相对的所述包封物的第二主表面延伸并且暴露在所述包封物的所述第二主表面，并且所述至少一个装置暴露在所述包封物的所述第一主表面，
在所述包封物的所述第二主表面上并且在所述包封物的微表面上的导电屏蔽层，以及
被配置成将所述导电屏蔽层与所述导电柱电隔离的隔离区；以及
在所述包封物的所述第二主表面处的所述导电柱上并与所述导电柱电接触的射频RF连接结构。
一种用于形成半导体结构的方法，包括：
形成在装置上并围绕导电柱的包封物，其中，所述导电柱从所述包封物的第一主表面向与所述第一主表面相对的所述包封物的第二主表面延伸并暴露在所述包封物的所述第二主表面，并且所述至少一个装置暴露在所述包封物的所述第一主表面；
在所述包封物的所述第一主表面和所述暴露装置上形成再分布层；
在所述包封物的所述第二表面处的所述暴露导电柱上施加导电膏；
在所述包封物的所述第二主表面上面形成屏蔽层，其中，所述屏蔽层通过隔离区与所述导电柱电隔离；以及
将射频RF连接结构附接在所述导电柱上面，使得所述RF连接结构在所述包封物的所述第二主表面处与所述导电柱电接触。
一种用于形成半导体结构的方法，包括：
形成在装置上面并围绕导电柱的包封物，其中，所述导电柱从所述包封物的第一主表面向与所述第一主表面相对的所述包封物的第二主表面延伸并暴露在所述包封物的所述第二主表面，并且所述至少一个装置暴露在所述包封物的所述第一主表面；
在所述包封物的所述第一主表面和所述暴露装置上形成再分布层；
切单所述包封物以形成具有所述装置和导电柱的切单封装装置；
在所述切单封装装置的所述包封物的所述第二主表面和微表面上面形成屏蔽层；
切割在所述切单封装装置的所述包封物的所述第二主表面的所述屏蔽层，以形成与所述导电柱电隔离的所述屏蔽层的第一部分和保持在所述导电柱上的所述屏蔽层的第二部分；
向所述屏蔽层的所述第二部分施加导电粘合剂；以及
将射频RF连接结构附接在所述导电柱上面，使得所述RF连接结构经由所述导电粘合剂和所述屏蔽层的第二部分与所述导电柱电接触。
附图说明
本公开借助于例子示出并且不受附图的限制，在附图中类似标记指示类似元件。为简单和清晰起见示出附图中的元件，并且这些元件未必按比例绘制。
图1为在中间制造阶段期间封装半导体装置的实施例的侧视横截面图。
图2为在后续制造阶段期间图1的封装半导体装置的侧视横截面图。
图3为在后续制造阶段期间图2的封装半导体装置的侧视横截面图。
图4为在后续制造阶段期间图3的封装半导体装置的侧视横截面图。
图5为在后续制造阶段期间图4的封装半导体装置的侧视横截面图。
图6为在后续制造阶段期间图5的封装半导体装置的侧视横截面图。
图7为在后续制造阶段期间图6的封装半导体装置的侧视横截面图。
图8为在后续制造阶段期间图7的封装半导体装置的侧视横截面图。
图9为在后续制造阶段期间图8的封装半导体装置的侧视横截面图。
图10为在后续制造阶段期间图9的封装半导体装置的侧视横截面图。
图11为在后续制造阶段期间图9的封装半导体装置的另一实施例的侧视横截面图。
图12为在中间制造阶段期间封装半导体装置的另一实施例的侧视横截面图。
图13为在后续制造阶段期间图12的封装半导体装置的侧视横截面图。
图14为在后续制造阶段期间图13的封装半导体装置的侧视横截面图。
图15为在后续制造阶段期间图14的封装半导体装置的侧视横截面图。
图16为在后续制造阶段期间图14的封装半导体装置的另一实施例的侧视横截面图。
图17为在中间制造阶段期间封装半导体装置的另一实施例的侧视横截面图。
图18为在后续制造阶段期间图17的封装半导体装置的侧视横截面图。
图19为在后续制造阶段期间图18的封装半导体装置的侧视横截面图。
图20为在后续制造阶段期间图19的封装半导体装置的侧视横截面图。
图21为在后续制造阶段期间图18的封装半导体装置的侧视横截面图。
具体实施方式
本文中所公开的半导体结构和方法的实施例提供具有一个或多个封装半导体装置的集成组件，该封装半导体装置包括具有电磁干扰(EMI)屏蔽和天线的射频(RF)部件。EMI屏蔽与互连结构隔离。包括天线的天线连接器或基板可以直接附接至EMI屏蔽的外表面。互连结构允许在与周围接地屏蔽隔离时连接器或天线馈电的电连接。完成的组件可通过供应商被FCC认证，从而缓解个别客户在RF部件周围安装EMI屏蔽连同天线并接着寻求FCC批准该组件的需要。
图1为在中间制造阶段期间封装半导体装置100的实施例的侧视横截面图，其中，基板102被示出具有安装在基板102的第一主表面上或在基板102的第一主表面上形成的无源部件104、108，有源部件106、110和导电柱112。基板102可以为其中晶片级封装或其它合适的技术用于组装和封装装置100的非切单半导体晶片。除了别的装置以外，无源部件104、108可以包括散热器元件、电阻器、电容器、磁(电感式)装置、忆阻器、换能器、传感器和/或检测器。有源部件106、110可以包括用于各种处理功能的模拟和/或数字集成电路和/或存储器、电源和其它合适的部件。除图1中示出的部件之外或替代图1中示出的部件，其它合适的有源和无源部件104、106、108、110可以包括于装置100中。导电柱112可以由在基板102上形成或安装在基板102上的铜或其它导电材料制成。导电柱112也可以被称作预放置通孔。
图2为在后续制造阶段期间图1的封装半导体装置100的侧视横截面图，其中，包封材料202被沉积在基板102上的部件上面及其周围，该部件包括有源和无源部件104、106、108、110和导电柱112。包封材料202可以包括环氧树脂和/或经配制以帮助防止基板102上的部件损坏并免遭腐蚀性环境影响的其它材料。根据所使用的模塑化合物，包封材料202随后使用热量、紫外光、随时间推移或通过任何其它合适的方法来固化。
图3为在后续制造阶段期间图2的封装半导体装置100的侧视横截面图，其中，包封材料202被去除以暴露导电柱112的顶表面。由于导电柱112比基板102上的其它部件更高，其它部件的顶表面保持被包封材料202覆盖。包封材料202可通过研磨来去除，例如化学机械抛光，或通过去除包封材料202的层同时允许其余包封材料202覆盖导电柱112的侧表面以及有源和无源部件104、106、108、110的顶表面和侧表面来暴露导电柱112的顶表面的其它合适技术。
图4为在后续制造阶段期间图3的封装半导体装置100的侧视横截面图，其中，基板102被去除并且形成在部件104-112之间具有互连404的再分布层或互连层402。在示出的例子中，第一互连404被示出在无源装置104和有源装置106之间。第二互连404被示出在无源装置106和有源装置110之间。第三互连404被示出在无源装置110和导电柱112之间。互连404可以用嵌入或分层在绝缘或非导电材料中的导电材料形成以避免在互连104和外部部件之间的接触。焊料球阵列406或其它导电接触随后可以在电耦接至有源部件106、110的接触焊垫(未示出)上形成。
图5为在后续制造阶段期间，漏印板502被施加在包封物202的顶表面上面的图4的封装半导体装置100的侧视横截面图。漏印板502具有在导电柱112上面的开口以允许导电焊膏或其它导电材料504印刷、喷涂或沉积在导电柱112上面并与该导电柱112接触。漏印板502随后被去除，且导电材料504被加热或回流以将导电材料504附接至导电柱112。在一些实施例中，导电材料504可以包括具有嵌入于环氧树脂中的多个焊料球的各向异性导电膏。可以使用提供与导电柱112的导电性的其它合适的材料组合。
应注意，如在权利要求中所使用的，术语“导电柱”可以包括导电柱112以及附接至导电柱112的导电材料504。
图6为在后续制造阶段期间漏印板502(图5)被去除且漏印板602被施加在包封物202的顶表面上面的图5的封装半导体装置100的侧视横截面图。漏印板602具有在导电柱112上面的大于导电柱112的直径的开口。绝缘材料604随后被沉积以填充漏印板602的开口并完全覆盖导电材料504。为使绝缘材料604能够覆盖导电材料504的顶部，在包封物202上面的漏印板602的厚度大于在包封物202上面的导电材料504的高度。
图7为在后续制造阶段期间使用常规技术去除漏印板602的图6的封装半导体装置100的侧视横截面图。例如，漏印板602可以为受框架支持的金属层，在印刷过程期间，该框架与半导体装置100的表面接触。在材料通过漏印板孔隙印刷之后，漏印板602随后被提起离开半导体装置100。在包封物202的顶表面上面延伸的导电材料504被绝缘材料604包围。在一些实施例中，绝缘材料604在5微米和100微米之间，但是可以使用其它合适的厚度。
图8为在后续制造阶段期间，电磁屏蔽802被施加或沉积在包封物202和绝缘材料604的顶表面和侧表面上面的图7的封装半导体装置100的侧视横截面图。屏蔽802可以由溅镀金属、金属墨水或者减小或消除RF电磁辐射对部件104-112的运行的影响的其它材料制成。在一些实施例中，屏蔽802包括装载有合适的金属，例如铜或镍的载体材料，该金属被溅镀或喷涂以在包封物202和绝缘材料604的顶表面和侧表面上面形成连续层。例如，可以使用厚度在1微米和10微米之间的溅镀金属层或厚度为10微米至75微米的漆层。然而，可以使用其它合适的材料和厚度。
图9为在后续制造阶段期间带层902被施加在屏蔽802上面，使得带902专门接触在绝缘材料604上面的屏蔽802的升高部分904的图8的封装半导体装置100的侧视横截面图。在带902被剥离屏蔽802时，在绝缘材料604上面的屏蔽802的升高部分904从屏蔽802分离，从而保留在包封物202的顶表面和侧表面上面的屏蔽802的其余部分。现在绝缘材料604被暴露，同时包封物202的顶表面和侧表面保持以屏蔽802覆盖。在所选的实施例中，绝缘材料604具有弹性(例如，硅酮、橡胶等)。因此，机械“辊”可以用来压缩绝缘材料604并破坏在沉积基座的屏蔽802的升高部分904。
图10为在后续制造阶段期间，RF连接器1002被安装在绝缘材料604上以通过导电材料504与导电柱112电接触的图9的封装半导体装置100的侧视横截面图。在安装连接器1002时，绝缘材料604的一部分被破坏、刺穿或以其它方式去除以允许连接器1002的导电部分接触导电材料504并最终与部件106、110传送信号。合适的连接器的一个例子为同轴连接器，例如可通过美国伊利诺伊州唐纳斯格罗夫的Hirose电气(美国)公司(Hirose ElectricUSA in Downers Grove，Illinois，USA)商购获得的Hirose连接器U.FL-R-SMT系列连接器。其它合适的连接器可以用于连接器1002。由于绝缘材料604可能是脆性的，绝缘材料604中的一些可能在压力施加到支架或将连接器1002附接以与导电材料504接触时脱开。因此，在附接连接器1002之前，可能不需要另外的处理步骤来去除绝缘材料604的一部分。然而，绝缘材料604的一部分可保持在导电材料504的周边周围，但是并不干扰连接器1002接触导电材料504。在附接连接器1002之后保持的绝缘材料604的其余部分在导电材料504周围的包封物202上面形成隔离区，使得导电屏蔽层802与导电柱112和导电材料504电隔离。
图11为在后续制造阶段期间，RF连接结构1102被耦合至导电材料504而不是RF连接器1002的图9的封装半导体装置100的另一实施例的侧视横截面图。RF连接结构1102包括绝缘层1104，例如印刷电路板或介电材料，由铜或其它合适材料制成的RF天线1106，以及将导电材料504电耦合至天线1106的导电通孔1110的导电焊垫1108。绝缘层1104在顶表面屏蔽层802上面形成或放置，并包括在导电材料504的上部上面和周围的开口。导电焊垫1108由导电材料例如铜或其它合适材料制成并在导电材料504的顶部上面形成或沉积。导电通孔1110与导电焊垫1108和天线1106接触。如图所示，天线1106具有薄的扁平构型并在绝缘层1104的顶表面上面形成或放置。天线1106可以从半导体装置100的侧边延伸到侧边。然而，可以使用天线1106的其它构造。
图12为在中间制造阶段期间封装半导体装置1200的另一实施例的侧视横截面图。从如图4中所示的半导体装置开始，在导电柱112上面具有开口的焊料漏印板1202在包封物202上面形成。该开口的直径大于铜柱112的直径。该开口随后以导电材料，例如各向异性导电膏(ACP)1204填充，该导电材料包括装载有导电粒子1206(也被称作“焊料球”)的环氧树脂基粘合剂以提供导电性。然而，可以使用其它合适的导电材料而不是ACP 1204。焊料漏印板1202和ACP 1204的厚度可以在25微米和100微米之间。然而，可以使用其它合适的材料和厚度。
图13为在后续制造阶段期间，漏印板1202使用常规技术被去除以及RF屏蔽1302被施加或沉积在包封物202和绝缘材料604的顶表面和侧表面上面的图12的封装半导体装置1200的侧视横截面图。屏蔽802可以由溅镀金属、金属墨水或者减小或消除RF电磁辐射对部件104-112的运行的影响的其它材料的相对薄的层制成。在一些实施例中，屏蔽802包括装载有合适金属，例如铜或镍的载体材料，该金属被溅镀或喷涂以在包封物202和ACP 1204的顶表面和侧表面上面形成连续层。可以使用厚度在1微米和10微米之间的溅镀金属层或厚度为10微米至75微米的漆层。然而，可以使用其它合适的材料和厚度。
图14为在后续制造阶段期间，带层1400被施加在屏蔽802上面，使得带1400专门接触在ACP 1204上面的屏蔽1302的升高部分1402的图13的封装半导体装置1200的侧视横截面图。在带1400被剥离屏蔽1302时，在ACP 1204上面的屏蔽1302的升高部分1402从屏蔽1302分离，从而保留在包封物202的顶表面和侧表面上面的屏蔽1302的其余部分。现在ACP1204被暴露，同时包封物202的顶表面和侧表面保持以屏蔽1302覆盖。
图15为在后续制造阶段期间，RF连接器1502被安装在ACP 1204上以与导电柱112电接触的图14的封装半导体装置1200的侧视横截面图。合适连接器的一个例子为同轴连接器，例如可通过美国伊利诺伊州唐纳斯格罗夫的Hirose电气(美国)公司(Hirose ElectricUSAin Downers Grove，Illinois，USA)商购获得的Hirose连接器U.FL-R-SMT系列连接器。其它合适的连接器可以用于连接器1502。连接器1502的导电焊垫与ACP 1204接触。热量被施加到连接器，使得在ACP 1204中的焊料回流，并且导电材料1260将连接器1502的端或焊垫连接至导电柱112。在ACP 1204中的树脂或环氧树脂固化以固定连接器1502。ACP 1204的一部分在包封物202上面形成隔离区，使得导电屏蔽层1302与导电柱112电隔离。
图16为在后续制造阶段期间，RF连接结构1600被耦合至ACP 1204的图14的封装半导体装置1200的另一实施例的侧视横截面图。RF连接结构1600包括绝缘层1602，例如印刷电路板或介电材料，由铜或其它合适材料制成的RF天线1608，以及将ACP 1204电耦合至天线1608的导电通孔1606的导电焊垫1604。绝缘层1602在顶表面上屏蔽1302面形成或放置，并且包括在ACP 1204上面和周围的开口。导电焊垫1604由导电材料，例如铜或其它合适材料制成，并且在ACP 1204的顶部上面形成或沉积。导电通孔1606与导电焊垫1604和天线1608接触。如图所示，天线1608具有薄的扁平构型并且在绝缘层1602的顶表面上面形成或放置。天线1608可以从半导体装置1200的侧边延伸到侧边。然而，可以使用天线1608的其它构造。一旦天线1608被布置在绝缘层1602上，天线1608、导电通孔1606、导电焊垫1604和ACP1204可以被加热以回流在ACP 1204中的导电粒子1206并与天线1608电连接。在ACP1204中的树脂或环氧树脂固化以固定导电焊垫1604。天线1608、导电通孔1606以及导电焊垫1604也彼此电接触并与ACP 1204中的导电粒子1206电接触。ACP 1204的一部分在包封物202上面形成隔离区，使得导电屏蔽层1302与导电柱112电隔离。
图17为在中间制造阶段期间类似于图4的封装半导体装置100的封装半导体装置1700的另一实施例的侧视横截面图，其中，屏蔽层1702被施加或沉积在包封物202和导电柱112的顶表面和侧表面上面。屏蔽1702可以由金属墨水或减小或消除对部件104-112的运行的RF电磁辐射影响的其它材料制成。在一些实施例中，屏蔽1702包括装载有合适的金属，例如铜或镍的载体材料，该金属被溅镀或喷涂以在包封物202的顶表面和侧表面以及导电柱112的顶部暴露表面上面形成连续层。可以使用厚度在1微米和10微米之间的溅镀金属层或厚度为10微米至75微米的漆层。然而，可以使用其它合适的材料和厚度。
图18为在后续制造阶段期间，气隙1802在导电通孔112的整个外部周边外部的屏蔽1702中形成的图17的封装半导体装置1700的侧视横截面图。在气隙1802内的屏蔽1702的隔离部分变成保持接触导电通孔112的导电焊垫1804以及紧邻导电通孔112的周边的包封物202的一部分。气隙1802使导电通孔112和导电焊垫1804与屏蔽1702的其余部分电隔离。在所选的实施例中，气隙1802宽度在10微米和100微米之间，然而，可以使用其它合适的宽度。
图19为在后续制造阶段期间，漏印板1902被沉积在屏蔽1702、导电焊垫1804上面以及气隙1802内的图18的封装半导体装置的侧视横截面图。在漏印板1902中的开口在导电焊垫1804上面、在导电焊垫1804的周边内形成。导电粘合剂1904被沉积在漏印板1902中的开口中，并且包括悬置于树脂或其它粘附材料中的导电材料。
图20为在后续制造阶段期间图19的封装半导体装置1700的侧视横截面图，其中，漏印板1902被去除，连接器2002被放置在导电粘合剂1904上并且导电粘合剂1904已被固化。在连接器2002、导电粘合剂1904、导电焊垫1804、导电柱112以及最终部件104-110中的一者或多者之间形成电连接。
图21为在后续制造阶段期间，RF连接结构2100被耦合至导电粘合剂1904和导电焊垫1804的图18的封装半导体装置1700的侧视横截面图。RF连接结构2100包括绝缘层2102，例如印刷电路板或介电材料，以及由铜或其它合适材料制成的RF天线2106。导电焊垫1904被电耦合至天线2106的导电通孔2104。绝缘层2102在顶表面屏蔽1702上面形成或放置并且包括在导电粘合剂1904上面的开口。导电通孔2104与导电焊垫1904以及天线2106接触。如图所示，天线2106具有薄的扁平构型并且在绝缘层2102的顶表面上面形成或放置。天线2106可以从半导体装置100的侧边延伸到侧边。然而，可以使用天线2106的其它构造。
应了解，截至目前，在所选的实施例中，提供了半导体结构(100、1200、1700)，其可以包括具有至少一个装置(104、106、108、112)、导电柱(112)和在该至少一个装置上并围绕导电柱的包封物(202等)的封装半导体装置。导电柱从包封物的第一主表面向与该第一主表面相对的该包封物的第二主表面延伸并且暴露在该包封物的第二主表面，以及至少一个装置暴露在该包封物的第一主表面。导电屏蔽层(802、1302、1702)在包封物的第二主表面上并且在该包封物的微表面上。隔离区(604、1802以及在图15和16中)被配置成将导电屏蔽层与导电柱电隔离。射频(RF)连接结构(1002、1104、1502、1602、2002、2102)在包封物的第二主表面处的导电柱上并与该导电柱电接触。
在另一方面，封装半导体装置包括在包封物的第一主表面上的至少一个互连层(402)以及多个封装互连，其中，该至少一个互连层从至少一个装置向该多个封装互连(406)路由(404)信号。
在另一方面，隔离区围绕在包封物的第二主表面处的导电柱。
在另一方面，隔离区包括绝缘材料(604或环氧树脂1204)。
在另一方面，隔离区包括气隙(1802)。
在另一方面，半导体结构可另外包括焊接点(504、1206)，其中，RF连接结构经由该焊接点与导电柱电接触。
在另一方面，导电屏蔽层(1702)的一部分可以在暴露在包封物的第二表面处的导电柱上，该结构另外包括在导电屏蔽层的部分上面的导电粘合剂，其中，RF连接结构经由导电粘合剂以及该导电屏蔽层的部分与导电柱电接触。
在另一方面，RF连接结构可以包括天线连接(1002)或基板(其包括天线(1104))中的一者。
在另一方面，导电柱可以包括预放置通孔(PPV)(112)。
在其它所选的实施例中，用于形成半导体结构(100或1200)的方法可以包括形成在装置上面并围绕导电柱(112)的包封物(202)，其中，导电柱从包封物的第一主表面向该包封物的与该第一主表面相对的第二主表面延伸并且被暴露在该包封物的第二主表面，以及至少一个装置被暴露在该包封物的第一主表面。再分布层(402)可以在包封物的第一主表面和暴露装置上形成。导电膏(504、1204)可以被施加在包封物的第二表面处的暴露导电柱上。屏蔽层(802、1302)可以被施加在包封物的第二主表面上面。屏蔽层可以通过隔离区(604或环氧树脂1204)与导电柱电隔离。射频(RF)连接结构可以被附接在导电柱上面，使得该RF连接结构与在包封物的第二主表面处的导电柱电接触。
在另一方面，施加导电膏包括漏印板印刷(502、1202)该导电膏。
在另一方面，导电膏可以包括具有嵌入于环氧树脂中的多个焊料球的各向异性导电膏，并且其中，屏蔽层在该导电膏上面形成。该方法可以另外包括将带(1400)施加到屏蔽层；以及去除该带以去除覆盖导电膏的该屏蔽层的一部分(1402)。
在另一方面，附接RF连接结构可以包括施加热量(图15和图16)，使得该RF结构经由焊料球与导电柱电接触，以及隔离区包括环氧树脂。
在另一方面，该方法可以另外包括在导电膏上面形成绝缘材料(604)，其中，屏蔽层在该绝缘材料上面形成，向该屏蔽层(900)施加带，以及去除该带以去除覆盖该绝缘材料的屏蔽层的一部分(904)。
在另一方面，施加导电膏可以包括使用第一漏印板(502)来漏印板印刷该导电膏，以及形成绝缘材料包括使用第二漏印板(802)来漏印板印刷该绝缘材料。
在另一方面，附接RF连接结构可以包括利用该RF连接结构施加压力(图10和图11)以穿透在暴露导电柱上面的绝缘材料，使得该RF结构经由导电膏与该导电柱电接触。
在另一方面，在形成屏蔽层之前，包封物可以被切单以形成切单封装装置，其中，屏蔽层也在该切单包封物的微表面上形成。
在另外所选的实施例中，用于形成半导体结构(1700)的方法可以包括形成在装置上面和并围绕导电柱(112)的包封物(202)，其中，该导电柱从该包封物的第一主表面向与该第一主表面相对的该包封物的第二主表面延伸，并且被暴露在该包封物的第二主表面，以及至少一个装置被暴露在该包封物的第一主表面。再分布层(402)可以在包封物的第一主表面和暴露装置上形成。包封物可以被切单以形成具有装置和导电柱的切单封装装置(如在图17中所示)。屏蔽层(1702)可以在切单封装装置的包封物的第二主表面和微表面上面形成。屏蔽层(1802)可以在切单封装装置的包封物的第二主表面被切割，以形成该屏蔽层的与导电柱电隔离的第一部分(1702)和保持在该导电柱上面的该屏蔽层的第二部分(在112顶部上的1702)。导电粘合剂(1904)可施加到屏蔽层的第二部分。射频(RF)连接结构可以被附接在导电柱上面，使得该RF连接结构经由导电粘合剂和该屏蔽层的第二部分与该导电柱电接触。
在另一方面，施加导电粘合剂可以包括漏印板印刷(1902)该导电粘合剂。
在另一方面，RF连接结构可以被连接以在屏蔽层的第一部分和该屏蔽层的第二部分之间产生气隙(1802)，其中，该气隙围绕在封装半导体装置的包封物的第二主表面处的导电柱。
由于实施本公开的设备大部分由本领域的技术人员已知的电子部件和电路构成，因此为了理解和了解本公开的基本概念并且为了不混淆或偏离本公开的教示，将不会以比上文所示出的认为必要的任何更大程度解释电路细节。
此外，说明书和权利要求书中的术语“正面”、“背面”、“顶部”、“底部”、“上面”、“下面”等(如果存在的话)用于描述性目的，并且未必用于描述永久性相对位置。应理解，如此使用的术语在适当情况下可互换，使得本文中所描述的本公开的实施例例如能够以不是本文中所示出或以其它方式描述的那些取向的其它取向进行操作。
虽然本文中参考特定实施例描述了本公开，但是在不脱离如所附权利要求书所阐述的本公开的范围的情况下可以进行各种修改和改变。因此，说明书和附图应视为说明性而不是限制性意义，并且意图所有此类修改都包括在本公开的范围内。并不意图将本文中相对于具体实施例描述的任何优势、优点或针对问题的解决方案理解为任何或所有权利要求的关键、必需或必不可少的特征或要素。
如本文中所使用，术语“耦合”并不意图局限于直接耦合或机械耦合。
此外，如本文中所使用，术语“一”被定义为一个或多于一个。而且，权利要求书中介绍性短语例如“至少一个”和“一个或多个”的使用不应解释为暗示由不定冠词“一”所引导的另一权利要求要素将包含此引导的权利要求要素的任何特定权利要求限于仅包含一个此要素的发明，即使是在同一权利要求包括介绍性短语“一个或多个”或“至少一个”和不定冠词例如“一”时。对于定冠词的使用也是如此。
除非以其它方式陈述，否则术语例如“第一”和“第二”用于任意地区别此类术语所描述的要素。因此，这些术语未必意图指示此类要素的时间上的优先级或其它优先级。

Claims (10)

1.一种半导体结构，其特征在于，包括：
封装半导体装置，其具有：
至少一个装置，
导电柱，以及
在所述至少一个装置上并围绕所述导电柱的包封物，其中，所述导电柱从所述包封物的第一主表面向与所述第一主表面相对的所述包封物的第二主表面延伸并且暴露在所述包封物的所述第二主表面，并且所述至少一个装置暴露在所述包封物的所述第一主表面，
在所述包封物的所述第二主表面上并且在所述包封物的微表面上的导电屏蔽层，以及
被配置成将所述导电屏蔽层与所述导电柱电隔离的隔离区；以及
在所述包封物的所述第二主表面处的所述导电柱上并与所述导电柱电接触的射频RF连接结构。
2.根据权利要求1所述的半导体结构，其特征在于，所述封装半导体装置包括在所述包封物的所述第一主表面上的至少一个互连层和多个封装互连，其中，所述至少一个互连层从所述至少一个装置向所述多个封装互连路由信号。
3.根据权利要求1所述的半导体结构，其特征在于，所述隔离区围绕在所述包封物的所述第二主表面处的所述导电柱。
4.根据权利要求1所述的半导体结构，其特征在于，所述导电屏蔽层的一部分在暴露在所述包封物的所述第二表面处的所述导电柱上，所述结构另外包括在所述导电屏蔽层的所述一部分上的导电粘合剂，其中，所述RF连接结构经由所述导电粘合剂和所述导电屏蔽层的所述一部分与所述导电柱电接触。
5.一种用于形成半导体结构的方法，其特征在于，包括：
形成在装置上并围绕导电柱的包封物，其中，所述导电柱从所述包封物的第一主表面向与所述第一主表面相对的所述包封物的第二主表面延伸并暴露在所述包封物的所述第二主表面，并且所述至少一个装置暴露在所述包封物的所述第一主表面；
在所述包封物的所述第一主表面和所述暴露装置上形成再分布层；
在所述包封物的所述第二表面处的所述暴露导电柱上施加导电膏；
在所述包封物的所述第二主表面上面形成屏蔽层，其中，所述屏蔽层通过隔离区与所述导电柱电隔离；以及
将射频RF连接结构附接在所述导电柱上面，使得所述RF连接结构在所述包封物的所述第二主表面处与所述导电柱电接触。
6.根据权利要求5所述的方法，其特征在于，施加所述导电膏包括漏印板印刷所述导电膏。
7.根据权利要求5所述的方法，其特征在于，所述导电膏包括具有嵌入于环氧树脂中的多个焊料球的各向异性导电膏，并且其中，所述屏蔽层在所述导电膏上面形成，所述方法另外包括：
向所述屏蔽层施加带；以及
去除所述带以去除覆盖所述导电膏的所述屏蔽层的一部分。
8.根据权利要求5所述的方法，其特征在于，另外包括：
在所述导电膏上面形成绝缘材料，其中，所述屏蔽层在所述绝缘材料上面形成；
向所述屏蔽层施加带；以及
去除所述带以去除覆盖所述绝缘材料的所述屏蔽层的一部分。
9.一种用于形成半导体结构的方法，其特征在于，包括：
形成在装置上面并围绕导电柱的包封物，其中，所述导电柱从所述包封物的第一主表面向与所述第一主表面相对的所述包封物的第二主表面延伸并暴露在所述包封物的所述第二主表面，并且所述至少一个装置暴露在所述包封物的所述第一主表面；
在所述包封物的所述第一主表面和所述暴露装置上形成再分布层；
切单所述包封物以形成具有所述装置和导电柱的切单封装装置；
在所述切单封装装置的所述包封物的所述第二主表面和微表面上面形成屏蔽层；
切割在所述切单封装装置的所述包封物的所述第二主表面的所述屏蔽层，以形成与所述导电柱电隔离的所述屏蔽层的第一部分和保持在所述导电柱上的所述屏蔽层的第二部分；
向所述屏蔽层的所述第二部分施加导电粘合剂；以及
将射频RF连接结构附接在所述导电柱上面，使得所述RF连接结构经由所述导电粘合剂和所述屏蔽层的第二部分与所述导电柱电接触。
10.根据权利要求9所述的方法，其特征在于，附接所述RF连接结构在所述屏蔽层的所述第一部分和所述屏蔽层的所述第二部分之间产生气隙，其中，所述气隙围绕在所述封装半导体装置的所述包封物的所述第二主表面处的所述导电柱。
CN201710511397.4A 2016-06-30 2017-06-28 具有集成天线的屏蔽封装 Active CN107564891B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/199,838 US10236260B2 (en) 2016-06-30 2016-06-30 Shielded package with integrated antenna
US15/199,838 2016-06-30

Publications (2)

Publication Number Publication Date
CN107564891A true CN107564891A (zh) 2018-01-09
CN107564891B CN107564891B (zh) 2024-01-05

Family

ID=58265912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710511397.4A Active CN107564891B (zh) 2016-06-30 2017-06-28 具有集成天线的屏蔽封装

Country Status (3)

Country Link
US (2) US10236260B2 (zh)
EP (1) EP3264459A1 (zh)
CN (1) CN107564891B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446175A (zh) * 2020-04-07 2020-07-24 华进半导体封装先导技术研发中心有限公司 射频芯片集成封装结构及其制备方法
CN112002677A (zh) * 2020-08-25 2020-11-27 济南南知信息科技有限公司 一种rf通信组件及其制造方法
CN112889353A (zh) * 2018-10-17 2021-06-01 3M创新有限公司 封装印刷电路板组件
CN113140539A (zh) * 2020-01-17 2021-07-20 新科金朋私人有限公司 半导体器件和使用接合线的区划屏蔽的方法
CN114512408A (zh) * 2020-11-17 2022-05-17 星科金朋私人有限公司 使用预成形掩模的选择性emi屏蔽
CN116741757A (zh) * 2022-09-20 2023-09-12 荣耀终端有限公司 封装结构、封装结构的加工方法和电子设备

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018182653A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Rfic having coaxial interconnect and molded layer
CN108242439A (zh) * 2018-01-05 2018-07-03 中芯长电半导体（江阴）有限公司 具有电磁防护的扇出型天线封装结构及其制备方法
US11380979B2 (en) 2018-03-29 2022-07-05 Intel Corporation Antenna modules and communication devices
US11509037B2 (en) * 2018-05-29 2022-11-22 Intel Corporation Integrated circuit packages, antenna modules, and communication devices
US10658303B1 (en) * 2018-11-08 2020-05-19 Nxp Usa, Inc. High aspect ratio connection for EMI shielding
US11450618B2 (en) 2020-01-17 2022-09-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of compartment shielding using bond wires
US11942405B2 (en) * 2021-11-12 2024-03-26 Ati Technologies Ulc Semiconductor package assembly using a passive device as a standoff
US11961776B2 (en) 2021-11-30 2024-04-16 Nxp Usa, Inc. Semiconductor device with connector in package and method therefor

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958261A (zh) * 2009-08-25 2011-01-26 日月光半导体制造股份有限公司 可堆栈式半导体封装结构
US20110068459A1 (en) * 2009-09-23 2011-03-24 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Interposer with Opening to Contain Semiconductor Die
US20120320558A1 (en) * 2011-06-09 2012-12-20 Foster James H Electromagnetic Shielding Structures for Selectively Shielding Components on a Substrate
US20130292808A1 (en) * 2012-05-04 2013-11-07 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US20140028518A1 (en) * 2012-07-26 2014-01-30 Shawn Xavier Arnold Antenna Structures and Shield Layers on Packaged Wireless Circuits
US8779564B1 (en) * 2013-03-14 2014-07-15 Intel IP Corporation Semiconductor device with capacitive coupling structure
DE102014110301A1 (de) * 2013-07-31 2015-02-05 Universal Scientific Industrial (Shanghai) Co., Ltd. Elektronisches Verpackungsmodul und sein Herstellungsverfahren
US20150036297A1 (en) * 2013-07-31 2015-02-05 Universal Scientific Industrial ( Shanghai ) Co., Ltd. Electronic module and method of making the same
US20150194388A1 (en) * 2014-01-07 2015-07-09 Eduard J. Pabst Shielded device packages having antennas and related fabrication methods

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518097B1 (en) 2000-08-29 2003-02-11 Korea Advanced Institute Of Science And Technology Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive
US6611052B2 (en) 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
AU2002340506A1 (en) 2002-11-07 2004-06-07 Fractus, S.A. Integrated circuit package including miniature antenna
KR100618837B1 (ko) 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
US7352056B2 (en) 2004-10-13 2008-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package structure with microstrip antennan
TWI314031B (en) 2006-06-01 2009-08-21 Phoenix Prec Technology Corp Stack structure of circuit board with semiconductor component embedded therein
US7838420B2 (en) 2007-08-29 2010-11-23 Freescale Semiconductor, Inc. Method for forming a packaged semiconductor device
EP2410565A1 (en) 2010-07-21 2012-01-25 Nxp B.V. Component to connection to an antenna
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US20130049218A1 (en) 2011-08-31 2013-02-28 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation
US9142502B2 (en) 2011-08-31 2015-09-22 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits
US20150108621A1 (en) 2013-10-17 2015-04-23 Eduard J. Pabst Shielded device packages and related fabrication methods

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958261A (zh) * 2009-08-25 2011-01-26 日月光半导体制造股份有限公司 可堆栈式半导体封装结构
US20110068459A1 (en) * 2009-09-23 2011-03-24 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Interposer with Opening to Contain Semiconductor Die
US20120320558A1 (en) * 2011-06-09 2012-12-20 Foster James H Electromagnetic Shielding Structures for Selectively Shielding Components on a Substrate
US20130292808A1 (en) * 2012-05-04 2013-11-07 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US20140028518A1 (en) * 2012-07-26 2014-01-30 Shawn Xavier Arnold Antenna Structures and Shield Layers on Packaged Wireless Circuits
US8779564B1 (en) * 2013-03-14 2014-07-15 Intel IP Corporation Semiconductor device with capacitive coupling structure
DE102014110301A1 (de) * 2013-07-31 2015-02-05 Universal Scientific Industrial (Shanghai) Co., Ltd. Elektronisches Verpackungsmodul und sein Herstellungsverfahren
US20150036297A1 (en) * 2013-07-31 2015-02-05 Universal Scientific Industrial ( Shanghai ) Co., Ltd. Electronic module and method of making the same
US20150194388A1 (en) * 2014-01-07 2015-07-09 Eduard J. Pabst Shielded device packages having antennas and related fabrication methods

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112889353A (zh) * 2018-10-17 2021-06-01 3M创新有限公司 封装印刷电路板组件
CN113140539A (zh) * 2020-01-17 2021-07-20 新科金朋私人有限公司 半导体器件和使用接合线的区划屏蔽的方法
CN113140539B (zh) * 2020-01-17 2023-07-25 星科金朋私人有限公司 半导体器件和使用接合线的区划屏蔽的方法
CN111446175A (zh) * 2020-04-07 2020-07-24 华进半导体封装先导技术研发中心有限公司 射频芯片集成封装结构及其制备方法
CN112002677A (zh) * 2020-08-25 2020-11-27 济南南知信息科技有限公司 一种rf通信组件及其制造方法
CN114512408A (zh) * 2020-11-17 2022-05-17 星科金朋私人有限公司 使用预成形掩模的选择性emi屏蔽
US11990424B2 (en) 2020-11-17 2024-05-21 STATS ChipPAC Pte. Ltd. Selective EMI shielding using preformed mask
CN116741757A (zh) * 2022-09-20 2023-09-12 荣耀终端有限公司 封装结构、封装结构的加工方法和电子设备
CN116741757B (zh) * 2022-09-20 2024-05-14 荣耀终端有限公司 封装结构、封装结构的加工方法和电子设备

Also Published As

Publication number Publication date
CN107564891B (zh) 2024-01-05
US10236260B2 (en) 2019-03-19
EP3264459A1 (en) 2018-01-03
US20180005957A1 (en) 2018-01-04
US10529670B2 (en) 2020-01-07
US20190157216A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
CN107564891A (zh) 具有集成天线的屏蔽封装
US7981730B2 (en) Integrated conformal shielding method and process using redistributed chip packaging
KR101616625B1 (ko) 반도체 패키지 및 그 제조방법
CN102623438B (zh) 半导体装置
US8822844B1 (en) Shielding and potting for electrical circuits
US20040217472A1 (en) Low cost chip carrier with integrated antenna, heat sink, or EMI shielding functions manufactured from conductive loaded resin-based materials
CN205645792U (zh) 电子封装体
US7971350B2 (en) Method of providing a RF shield of an electronic device
TW200919687A (en) Methods and apparatus for EMI shielding in multi-chip modules
US20110221046A1 (en) Semiconductor assembly package having shielding layer and method therefor
CN106816431A (zh) 一种电磁屏蔽封装结构及其制造方法
KR20120045893A (ko) 반도체 패키지 모듈
CN104425461A (zh) 电路模块
EP2937900A2 (en) Reconstitution techniques for semiconductor packages
US20180277490A1 (en) Semiconductor package and manufacturing method thereof
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
KR20170097345A (ko) 전자 소자 모듈 및 그 제조 방법
TW201318138A (zh) 晶圓等級應用上的射頻遮蔽件
US9245854B2 (en) Organic module EMI shielding structures and methods
US8377749B1 (en) Integrated circuit transmission line
US10347571B1 (en) Intra-package interference isolation
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
CN105336629A (zh) 电子封装模块的制造方法以及电子封装模块
CN103617991A (zh) 半导体封装电磁屏蔽结构及制作方法
KR20120043503A (ko) 통신 패키지 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant