CN112889353A - 封装印刷电路板组件 - Google Patents

Abstract

本发明公开了一种用于电连接到国家电网的配电网络中的高压或中压电力导体的封装印刷电路板(PCB)组件(1)，该封装PCB组件包括：a)PCB(10)，该PCB由周边边缘(20)界定并且包括处于至少一千伏的电压的高张力焊盘(60,62)；b)电绝缘封装主体(70)，该电绝缘封装主体与该高张力焊盘以及邻近该高张力焊盘的PCB边缘的至少一部分进行表面接触并包封它们，c)屏蔽层(80)，该屏蔽层位于该封装主体的外表面(90)上并且用于保持在电接地或低压以屏蔽PCB的至少低压部分。高张力焊盘延伸到PCB的周边边缘。

Description

封装印刷电路板组件

背景技术

本公开涉及高压或中压配电网络中的封装印刷电路板，以及电缆附件和包括此类封装印刷电路板的网络。

感测配电网络诸如国家电网中的电力电缆的电压对于将网络维持在稳定状态是必不可少的。合适的电压传感器通常使用分压器来感测电缆的电压。某些类型的这些分压器电连接处于高压或中压(本文统称为“升高电压”)的电缆与电接地或某个低压之间。这些分压器的元件诸如电阻器或电容器通常被布置在印刷电路板(“PCB”)上。这些元件中的一些元件处于升高电压，并且将这些元件彼此连接的导电迹线以及触点(诸如将这些元件与PCB连接的焊接触点)也处于升高电压。PCB的主表面上的导电迹线和触点诸如焊接触点(在使用时处于升高电压)在本文中统称为“高张力焊盘”。

通过空气的放电可发生在处于升高电压的元件与处于电接地或低压的元件之间。为了减小放电的风险，PCB通常封装在固体的绝缘封装主体中。这种封装主体可例如由液态树脂形成，该液态树脂在为液体时在PCB、处于升高电压的元件以及高张力焊盘上方流动，并且随后固化以形成封装主体。

这种封装主体的外表面通常涂覆有用于屏蔽PCB和其上部件的导电层。该屏蔽层主要保持在电接地电势，很少保持在低压，并且在任一种情况下，在处于升高电压的高张力焊盘与屏蔽层之间都存在强电场。封装主体越小，屏蔽层越靠近高张力焊盘，并且场越强，放电概率越大。

虽然高张力焊盘为导电材料(通常为金属)，并且PCB基板(“PCB主体”)主要为纤维增强塑料或陶瓷材料，但封装主体通常由第三类型的材料(通常为硬化环氧树脂材料或硅橡胶材料)制成。这些不同的材料在被加热时以不同的速率膨胀，使得空隙可在PCB主体和封装主体之间形成。空隙通常填充有空气。在其长度方向上，此类空隙可沿着PCB主体的表面(特别是沿着PCB边缘)延伸，并且可以是相当长的(例如，几毫米)。在其宽度方向上(即垂直于PCB主体的表面)，空隙较小，仅延伸几微米。在此类细长空隙的长度方向沿平行于电场线的方向(即，远离高张力焊盘朝向屏蔽层)取向的情况下，空隙的一个端部与空隙的相对的端部之间的电压差可足够大以使得在这些端部之间通过空隙中空气的放电变得更有可能。这种放电可损坏PCB组件并且可致使PCB组件在预期用途中失效。

为了减小在高张力焊盘和屏蔽层之间通过空隙的放电的风险，可利用所谓的应力控制(即施加手段以减小高张力焊盘附近的场线的集中)。在美国专利申请US 2006/0007624 A1中描述了此类应力控制的示例，其中提供了在电应力下耦接到部件的导电表面。

然而，仍然需要进一步减小高张力焊盘和屏蔽层之间的放电的可能性，即提高封装PCB组件的电压稳健性。更稳健的PCB组件可允许减小封装主体的尺寸并减小组件的空间和重量，同时保持足够的电压稳健性。

发明内容

为了在具有升高电压的应用中进一步增强封装PCB的电压稳健性，本发明人惊奇地发现，关于PCB上的高张力焊盘的特定布置不太可能发生放电。

因此，本公开提供了一种用于电连接到国家电网的配电网络中的高压或中压电力导体的封装印刷电路板组件，该PCB组件包括：

a)印刷电路板(PCB)，该印刷电路板由周边边缘界定并且具有第一主表面和相对的第二主表面，并且在该第一主表面上包括高张力焊盘，其中在使用中，该高张力焊盘处于至少一千伏的电压，

b)电绝缘封装主体，该电绝缘封装主体与高张力焊盘以及邻近该高张力焊盘的周边边缘的至少一部分进行表面接触并包封它们，

c)导电低压屏蔽层，该导电低压屏蔽层布置在封装主体的外表面的第一表面区域上并且用于保持在电接地或低压以屏蔽PCB的至少低压部分，

其特征在于高张力焊盘延伸到PCB的周边边缘。

试验表明，放电不太可能在封装PCB组件中发生，尤其是在热循环之后，其中高张力焊盘延伸到PCB的边缘。据推测，本发明的几何形状防止在沿着场线纵向取向的PCB的边缘处的较长细长空隙的形成。通过将高张力焊盘定位在边缘处，或等效地通过从PCB的初始边缘直到高张力焊盘移除PCB基板材料，高张力焊盘和屏蔽层之间的场线不沿着PCB的表面延伸。因此，PCB与通过热循环可能形成的封装主体之间的长的细长空隙可能不会平行于场线纵向延伸。不存在此类空隙导致从高张力焊盘到低压屏蔽层的放电的可能性减小。

本公开涉及用于与MV或HV配电网络一起使用的PCB组件。在此类网络中，电力经由HV/MV电缆、变压器、开关设备、变电站等以数百安培的电流和数十千伏的电压进行分配。如本文所用，术语“中压”或“MV”是指在1kV至72kV的范围内的AC或DC电压，而术语“高压”或“HV”是指大于72kV的AC或DC电压。中压和高压在本文中统称为“升高电压”。

电力导体是配电网络中的在特定距离上传导电力的元件，诸如埋入式或空中电力电缆或者配电网络的开关设备或变压器中的母线或开关。电力导体被设计成以1kV或更大的电压并且以10安培或更大的电流传输电力。

用于根据本公开使用的印刷电路板通常可以是存在的许多类型的任何PCB。PCB包括基板，也称为PCB主体。电气元件(诸如焊接触点、导电迹线、或者电气或电子部件，例如电容器、电阻器、电感、或集成电路(IC))可布置在主体上，即布置在主体的可触及主表面上或布置在主体中。具体地讲，PCB主体可具有不同程度的柔性，即PCB主体可为刚性PCB主体或柔性PCB主体。

PCB主体可由不同的材料制成，例如，PCB主体可为陶瓷PCB主体或包括陶瓷材料的PCB主体。然而，PCB主体可由更常规的材料如FR4或其他纤维增强材料制成或包括它们。在本封装PCB组件的某些有利实施方案中，PCB包括陶瓷材料，诸如氧化铝或氮化铝。

PCB主体可为单层PCB主体，或者其可包括多个层，例如以形成多层PCB。在多层PCB中，电气元件(例如，导电迹线)可在多层PCB主体的两个相邻层之间布置在PCB主体中。

PCB可包括多个分立阻抗元件(诸如分立电容器、分立电阻器或分立电感器)，其彼此串联电连接以形成分压器或分压器的一部分，用于感测本公开的PCB组件可连接到的电力导体的电压。分立阻抗元件可能以链(“分压器链”)的配置线性地布置，诸如以直链或以曲折链。分立阻抗元件链的第一端部可电连接到处于升高电压的电力导体。分立阻抗元件链的第二相对的端部可电连接到电接地或处于低压的元件。

在某些实施方案中，PCB包括多个分立电容器，该多个分立电容器彼此串联电连接以形成分压器，从而用于感测本公开的PCB组件可连接到的电力导体的AC电压。

电容分压器是用于对电力导体的升高电压进行分压的经证实且成本效益好的装置。电容分压器可用于分压电压传感器以感测相对于电接地的升高电压。因此，在某些实施方案中，并且独立于其他实施方案的特征，根据本公开的封装PCB组件还包括多个分立电容器，该多个分立电容器布置在该PCB上并且彼此串联电连接以便能够作为分压器操作从而用于感测该高压或中压电力导体的升高电压。

PCB具有两个相对的平行主表面，并且其在厚度方向上的延伸通常远小于其沿主表面的延伸。PCB和PCB主体由周边边缘界定。该边缘形成主表面的外边界。

在本文所述的PCB组件的某些实施方案中，周边边缘可以具有额外的突出部或凹陷部以为沿着周边边缘的泄漏电流提供更长的路径。此类额外的突出部或凹陷部如果布置在高张力焊盘附近或者任何或所有高张力焊盘附近，则可能特别有用。

PCB的主表面上的导电迹线和触点诸如焊接触点(其在使用时处于升高电压)在本文中统称为“高张力焊盘”。具体地讲，第一主表面上的焊接触点被称为高张力焊盘，该焊接触点提供PCB上的电气元件的电连接和机械附接并且在使用时处于升高电压。在本公开的上下文中，术语“高张力”是指高电势，而不是指机械应力。高张力焊盘可为例如焊接触点或焊接焊盘，或连接两个电子部件的PCB的主表面上的导电迹线。

在PCB的厚度方向上，高张力焊盘不在其上布置有它们的主表面上延伸很多，即它们的厚度较小。高张力焊盘的厚度可例如小于PCB主体的厚度，或者它们可具有小于2mm、或小于1mm的厚度。某些优选高张力焊盘可具有介于35μm(微米)和200μm之间的厚度。垂直于PCB的主表面的其上布置有高张力焊盘的部分测量厚度。

在沿主表面的方向上，高张力焊盘可具有一平方毫米的分数直到若干平方厘米的尺寸或甚至更大的尺寸。

在其中布置有高张力焊盘的主表面的平面中，高张力焊盘的形状不受特别限制。高张力焊盘可具有例如大致圆形形状、椭圆形形状、正方形形状、矩形形状、三角形形状或六边形形状。高张力焊盘可具有不规则形状。在某些优选实施方案中，高张力焊盘具有纵横比为约2:1(即矩形的长边为短边的约两倍长)的矩形形状。在高张力焊盘具有多边形(例如，正方形、矩形、三角形、六边形等)的形状的实施方案中，多边形的拐角可以是修圆的。这有助于避免场线集中在拐角处并且由此进一步减小放电的风险。

在某些实施方案中，高张力焊盘中的一者或全部具有其中拐角以等于矩形的短边长度的一半的半径修圆的矩形形状。这些高张力焊盘具有其中短边形成相应半圆形的矩形形状。在其他实施方案中，高张力焊盘中的一者或全部具有其中拐角以小于矩形的短边的长度的一半(例如，小于矩形的短边的长度的50％、小于其40％、30％、20％或小于其10％)的半径修圆的矩形形状。

与PCB的周边边缘的形状(例如，大致直的或具有如下所述的突出部或凹陷部)无关，通常期望的是，高张力焊盘不仅延伸到PCB的周边边缘，而且沿着周边边缘延伸特定距离。如果PCB的周边边缘和高张力焊盘的周边边界重合一定距离(该距离沿着它们的公共边缘测量)，则高张力焊盘沿着周边边缘延伸该距离。在优选实施方案中，高张力焊盘沿着周边边缘延伸1mm或更大、3mm或更大、5mm或更大、或10mm以上的距离。

在如本文所述的PCB包括该高张力焊盘和至少一个另外的高张力焊盘的情况下，该多个高张力焊盘中的每个高张力焊盘可具有相同的形状。另选地，它们可具有不同的形状。与该高张力焊盘的形状无关，任何另外的高张力焊盘可具有如本文所述的形状。

在一些实施方案中，PCB的第一主表面上的高张力焊盘延伸到第二主表面。然后，高张力焊盘包括第一主表面上的一部分和第二主表面上的另一个部分。

第一主表面上的部分与第二主表面上的部分之间的电连接可能以至少两种不同的方式建立：通过PCB或经由PCB的边缘。第一主表面上的高张力焊盘的部分可通过穿过PCB的导电电镀通孔(所谓的“通孔(via)”)电连接到第二主表面上的部分。另选地，两个部分可通过从第一主表面围绕PCB的周边边缘延伸到第二主表面的导电迹线电连接。

因此，一般来讲，在某些实施方案中，高张力焊盘经由穿过PCB形成的导电迹线或经由围绕周边边缘形成的导电迹线延伸到第二主表面。

在根据本公开的封装PCB组件的某些实施方案中，高张力焊盘仅延伸到第一主表面上的周边边缘。在其他实施方案中，高张力焊盘延伸到第二主表面上的周边边缘。在这些实施方案的其他实施方案中，高张力焊盘延伸到第一主表面上和第二主表面上的周边边缘。

封装主体的功能是减小PCB的处于升高电压的元件(诸如处于高压的高张力焊盘或者电气或电子部件)与PCB的处于接地或处于低压的元件之间的放电的风险。其功能还可以是减小PCB的处于升高电压的元件与处于接地或处于低压的其他元件(诸如PCB组件的接地屏蔽层或电力导体的接地外层)之间的放电的风险。第二功能是向PCB组件提供机械稳定性，并且提供对PCB、对高张力焊盘以及对由PCB支撑的电子部件的保护以免受机械、化学、物理或总体环境影响。

封装主体是电绝缘的。封装主体可由相对介电常数为1.5或更高、至少2、至少3或至少5的材料制成或包括该材料。一般来讲，形成封装主体或包括在封装主体中的材料的相对介电常数可高于空气的相对介电常数。

在某些实施方案中，封装主体例如通过模制由可硬化液态树脂形成，该可硬化液态树脂在硬化时固化以形成封装主体。在某些实施方案中，封装主体包括固化的树脂(诸如固化的环氧树脂、聚氨酯树脂)或包括固化的硅橡胶。

在这些实施方案的某些实施方案中，封装主体例如通过模制由液态树脂形成，该液态树脂在为液体时在PCB上方、处于升高电压的元件上方以及高张力焊盘上方流动，并且随后固化以形成封装主体。

封装主体可与PCB的至少一部分以及与高张力焊盘的至少一部分进行表面接触。在一些实施方案中，封装主体与PCB的一部分以及与高张力焊盘进行表面接触。

在某些实施方案中，封装主体封装(即包封)PCB的一部分。在这些实施方案的某些实施方案中，封装主体封装整个PCB。封装主体可封装整个PCB和整个高张力焊盘。导线可连接到PCB上的触点以用于将PCB电连接到MV/HV电力导体并且/或者电连接到电接地或较低压，并且/或者电连接到处理单元。处理单元可处理在PCB上生成的指示电力导体相对于接地的电压的信号电压，并且由此感测电力导体的电压。

封装主体的形状没有特别限制。有利的是，封装主体的形状对应于PCB的形状。例如，在PCB具有细长直形状的情况下，封装主体可具有细长直形状。

一般来讲，较小尺寸的封装主体节省空间并且减小所需的封装材料的量。然而，在较小封装主体中，封装主体的外表面上的低压屏蔽层通常更靠近高张力焊盘，这导致焊盘和屏蔽层之间产生更强的电场，从而产生更高的放电风险。因此，在某些实施方案中，封装主体被成形为使得高张力焊盘的任何部分与低压屏蔽层的任何部分之间的距离为至少2mm、至少3mm、至少5mm或至少10mm。

在根据本公开的PCB组件中，延伸到PCB的周边边缘的高张力焊盘减小了放电的风险，使得封装主体可为更小的。因此，在某些实施方案中，高张力焊盘的任何部分与封装主体的外表面的最近部分之间的几何距离为二十毫米(mm)或更小、10mm或更小、5mm或更小或甚至4mm或更小。在升高电压为约12kV的情况下，高张力焊盘的任何部分与封装主体的外表面的最近部分之间的几何距离有利地为约5mm或更小。

在许多实施方案中，封装主体具有细长形状。细长形状限定封装主体的长度方向。在PCB具有限定PCB的长度方向的细长形状的情况下，PCB可布置在封装主体中，使得PCB的长度方向平行于封装主体的长度方向。

在某些实施方案中，封装主体被成形为使得其外表面在沿其长度的各处具有相同横截面。在某些实施方案中，封装主体的外部形状为圆柱形。在某些实施方案中，封装主体被成形为使得其外表面沿其长度具有卵形横截面、圆形横截面或椭圆形横截面。然而，封装主体可另选地具有不规则形状。

封装主体可为刚性的，例如具有细长形状且为刚性的。另选地，封装主体可为柔性的。在大多数实施方案中，在相同条件下和相同方向上测量时，封装PCB组件(即封装在封装主体中的PCB)的柔性小于单独PCB的柔性。柔性可例如通过确定弹性模量来测量。

在多年使用期间，根据本公开的PCB组件的温度可经历变化。在PCB的主体和封装主体具有显著不同的热膨胀系数的情况下，温度的变化可导致PCB主体和封装主体之间的间隙和后续的空气空隙。强电场中的此类空气空隙可导致放电，该放电最终损坏或破坏PCB组件。

因此，有利的是由具有类似热膨胀系数的材料制造PCB主体和封装主体。因此，在本PCB组件的某些实施方案中，该封装主体包括在20℃下具有第一热膨胀系数的固化的第一材料，并且该PCB包括由在20℃下具有第二热膨胀系数的第二材料组成的PCB主体，该第一系数和该第二系数在相同条件下并使用相同方法来确定，其中该第一热膨胀系数与该第二热膨胀系数的差值为该第一热膨胀系数的值的50％或更小。

可能是有利的是以百万分率(1/10⁶)的长度变化/开尔文的温度变化(缩写为“ppm/K”)表示热膨胀系数。因此，在某些实施方案中，该封装主体包括在20℃下具有第一热膨胀系数(以ppm/K表示)的固化的第一材料，并且该PCB包括由在20℃下具有第二热膨胀系数(也以ppm/K表示)的第二材料组成的PCB主体，该第一系数和该第二系数在相同条件下并使用相同方法来确定，其中该第一热膨胀系数与该第二热膨胀系数的差值为40ppm/K或更小。

根据本公开的PCB组件包括布置在封装主体的外表面的第一表面区域上的导电低压屏蔽层。在使用中，低压屏蔽层保持在电接地或低压并且屏蔽PCB和高张力焊盘。在本专利申请的上下文中，低压是指100伏或更小的AC电压。

如以下将描述的，PCB组件还可包括布置在封装主体的外表面的第二表面区域上的第二屏蔽层，即升高电压屏蔽层。第一表面区域和第二表面区域不重叠，即第一表面区域和第二表面区域是封装主体的外表面的分离表面区域。

在本封装PCB组件的一些实施方案中，低压屏蔽层或其任何部分是或包括封装主体的外表面上的涂层(例如气相沉积涂层或涂漆层)。在其他实施方案中，低压屏蔽层是或包括围绕封装主体的外表面的至少一部分包裹的导电箔。

与低压屏蔽层的性质无关，在某些实施方案中，升高电压屏蔽层或其任何部分也是或包括封装主体的外表面上的涂层(例如气相沉积涂层或涂漆层)。在其他实施方案中，升高电压屏蔽层是或包括围绕封装主体的外表面包裹的导电箔。

低压屏蔽层或其部分可以是连续的或不连续的。不连续层(部分)可被图案化，即其可具有多个非导电空隙。空隙可占据低压屏蔽层的表面积的至多50％。类似地，升高电压屏蔽层或其部分也可以是连续的或不连续的。不连续层(部分)可被图案化，即其可具有多个非导电空隙。空隙可占据升高电压屏蔽层的表面积的至多50％。

低压屏蔽层是导电的。其可由导电材料组成或包含导电材料，诸如铜、银、金、铝或另一种导电金属。在某些实施方案中，低压屏蔽层包括导电聚合物。在具体实施方案中，低压屏蔽层包括含石墨的环氧树脂。在不同的实施方案中，低压屏蔽层包括导电有机硅涂料或导电有机硅漆。在具体实施方案中，低压屏蔽层包括导电线网。

在PCB组件包括升高电压屏蔽层的情况下，升高电压屏蔽层是导电的。其可由导电材料组成或包含导电材料，诸如铜、银、金、铝或另一种导电金属。在某些实施方案中，升高电压屏蔽层包括导电聚合物。在具体实施方案中，升高电压屏蔽层包括含石墨的环氧树脂。在不同的实施方案中，升高电压屏蔽层包括导电有机硅涂料或导电有机硅漆。在具体实施方案中，升高电压屏蔽层包括导电线网。

在某些实施方案中，低压屏蔽层仅布置在封装主体的外表面的第一部分上。封装主体的外表面的第二部分(例如剩余部分)可保持不含任何屏蔽层。在某些优选实施方案中，低压屏蔽层布置在封装主体的外表面的第一部分上，其中第一部分包封整个PCB和高张力焊盘。在其他优选实施方案中，其中电气或电子部件布置在PCB上，低压屏蔽层布置在封装主体的外表面的第一部分上，其中第一部分包封PCB上的电气或电子部件。

可能需要提供第二升高电压屏蔽层，例如因为本公开的印刷电路板组件可形成分压器或分压器的一部分，从而用于感测电力导体的电压。在此类分压器中，可在PCB上布置多个分立阻抗元件，该多个分立阻抗元件在电力导体的升高电压与接地或低压之间彼此串联电连接以对升高电压进行分压。优选地，这些分压分立阻抗元件以链状配置线性地布置在PCB上，从而在PCB上形成分压器元件链或“分压器链”。分配器链的升高电压端部可电连接到电力导体，并且分配器链的低压端部可电连接到接地或低压。

在分压器链中，在升高电压端部处的分立阻抗元件和用于将这些分立阻抗元件彼此连接以及与PCB连接的高张力焊盘的电压高于在低压端部处的分立阻抗元件和用于将这些分立阻抗元件彼此连接以及与PCB连接的高张力焊盘的电压，这是因为升高电压被分压器链分压，使得相应电压从链的一个端部到另一个端部减少。

除了形成线性分压器之外，还可存在其他原因以在PCB的第一部分(PCB的升高电压部分)上将电气元件布置在升高电压，并且在PCB的第二部分(PCB的低压部分)上将电气元件布置在低压或接地。

为了减小分立阻抗元件或其高张力焊盘与屏蔽层之间的寄生电流，已经发现的是，将屏蔽层分成两个导电部分可能是有利的，这两个导电部分由封装主体外表面上的中间绝缘间隙分开。因此，在本公开的某些优选实施方案中，低压屏蔽层被施加在封装主体的外表面上以便包封PCB的低压部分并且保持在电接地或低压，并且升高电压屏蔽层被施加在封装主体的外表面上以包封PCB的升高电压部分并且保持在高压。

因此，PCB的低压部分上的电气元件被处于电接地或低压的低压屏蔽层屏蔽，这减小了PCB的该低压部分中的电气元件和低压屏蔽层之间的电压差和寄生电流。类似地，PCB的升高电压部分上的电气元件被处于升高电压的升高电压屏蔽层屏蔽，这减小了PCB的该升高电压部分中的电气元件和升高电压屏蔽层之间的电压差和寄生电流。

低压屏蔽层和升高电压屏蔽层未施加在彼此上方，而是并排施加在封装主体的外表面的单独表面区域上。包封PCB的封装主体的外表面的中间表面区域(即包封PCB的介于PCB的升高电压部分和低压部分之间的中间部分的表面区域)未设置有屏蔽层。该未屏蔽间隙对于避免在升高电压屏蔽层和低压屏蔽层之间的放电是必要的。

因此，一般来讲，在根据本公开的PCB组件的某些实施方案中，该封装PCB组件还包括导电升高电压屏蔽层，该导电升高电压屏蔽层布置在该封装主体的该外表面的第二表面区域上，用于保持在升高电压以屏蔽该PCB的至少升高电压部分；其中该第一表面区域和该第二表面区域被第三表面区域分开，该第三表面区域是电绝缘的并且不含导电层，布置在该第一表面区域和该第二表面区域之间，用于使该升高电压屏蔽层与该低压屏蔽层绝缘。

升高电压屏蔽层可被布置并且尺寸被设定成围绕PCB的升高电压部分形成导电包络。低压屏蔽层可被布置并且尺寸被设定成围绕PCB的低压部分形成导电包络。

在具体实施方案中，其中PCB具有细长形状并且完全被封装主体包封，并且其中PCB的低压部分和升高电压部分被布置在PCB的相对的端部部分处，升高电压屏蔽层被布置在封装主体的外表面的第一表面区域上以便包封PCB的升高电压部分。低压屏蔽层被布置在封装主体的外表面的第二表面区域上以便包封PCB的低压部分。该第一表面区域和该第二表面区域被第三表面区域分开，该第三表面区域是电绝缘的并且不含导电层，布置在该第一表面区域和该第二表面区域之间，用于使该升高电压屏蔽层与该低压屏蔽层绝缘。

在使用中，在与第三表面区域的一侧相邻的低压屏蔽层的边缘部分以及与第三表面区域的相对侧相邻的升高电压屏蔽层的边缘部分之间存在强电场。为了减小这些边缘部分之间的放电的风险，可使它们之间的距离更大，由此增加第三表面区域的尺寸。另选地，第三表面区域可被设置有电绝缘包络。该包络可为刚性的。在这种情况下，它可由例如另外的硬化树脂制成。另选地，包络可为弹性的，在这种情况下它可例如由绝缘橡胶材料制成。

一般来讲，绝缘包络可布置在第三表面区域上，但任选地也布置在低压屏蔽层或其一部分上。类似地，绝缘包络可布置在第三表面区域上，但任选地也布置在升高电压屏蔽层或其一部分上。绝缘包络可布置在第三表面区域上，但任选地也布置在低压屏蔽层或其一部分以及升高电压屏蔽层或其一部分上。在某些实施方案中，绝缘包络可布置在封装主体的整个表面上。

因此，一般来讲，在某些实施方案中，该封装主体的至少一部分被布置在至少该第三表面区域上的刚性或弹性的电绝缘封装包络包封。

在期望低压屏蔽层和升高电压屏蔽层的相对的边缘之间的电应力的进一步减小的情况下，边缘可被成形为形成几何应力控制表面。为此，屏蔽层可延伸到封装包络上。包络的支撑屏蔽层的相应边缘的部分可被成形为使得相对的边缘被适当成形以用于几何应力控制。

在封装主体具有细长形状的情况下，该形状限定长度方向和与长度方向正交的径向方向。低压屏蔽层和升高电压屏蔽层可在长度方向上彼此间隔开。封装包络然后可从第三表面部分径向延伸，使得包络的表面区域可支撑屏蔽层的相应的相对边缘部分。包络的这些表面区域可被成形为使得屏蔽层的相对的边缘部分在径向方向上延伸并且具有凸面形状。凸面形状是指相对的边缘部分的中心部分比径向更向外布置的部分更靠近彼此。换句话讲，从一个边缘部分看，相对边缘部分具有凸面形状。该凸面形状可用于屏蔽层之间的几何应力控制。

因此，在某些实施方案中，该升高电压屏蔽层延伸到该封装包络的第一表面部分上，并且其中该低压屏蔽层延伸到该封装包络的第二表面部分上，并且其中该第一表面部分和该第二表面部分中的每一者被成形以减小该升高电压屏蔽层和该低压屏蔽层之间的电应力。合适的几何应力控制形状是熟知的，或者可见于标准教科书中。

已经发现的是，如果源自高张力焊盘的电场线沿着PCB主表面的暴露部分(即未被高张力焊盘覆盖的部分)延伸较少，则减小从高张力焊盘开始放电的风险。换句话讲：高张力焊盘有利地布置在PCB的周边边缘的突出部上并且延伸到突出部的周边边缘。

以另一种方式描述相同的几何形状，周边边缘的非凹陷部分上的高张力焊盘有利地靠近PCB的周边边缘的凹陷部分布置，并且延伸到非凹陷部分和凹陷部分中的周边边缘。

因此，在根据本公开的PCB组件的某些实施方案中，该周边边缘在该PCB的该平面中包括通过凹进部分彼此连接的凹陷部分和非凹陷部分，并且该高张力焊盘延伸到该非凹陷部分中的该周边边缘并且延伸到该凹进部分中的该周边边缘。

特别有利的是，在第一主表面上的两个相邻高张力焊盘之间提供周边边缘的凹陷部。在两个相邻高张力焊盘“侧向”(即在大致沿着周边边缘的方向上)延伸直至凹陷部的情况下，一个凹陷部有助于减小源自任一相邻高张力焊盘的放电的风险。

因此，在某些实施方案中，如上所述的PCB包括第二高张力焊盘，该第二高张力焊盘在该第一主表面上，邻近该(第一)高张力焊盘并且延伸到该PCB的该周边边缘，其中在使用中，该第二高张力焊盘处于至少一千伏的电压，并且该周边边缘包括凹陷部，该凹陷部布置在该第一高张力焊盘和该第二高张力焊盘之间。

在某些实施方案中，PCB的周边边缘包括布置在两个相邻高张力焊盘之间的凹陷部，并且两个相邻的高张力焊盘延伸到凹陷部。

在制造特别成本划算的某些实施方案中，凹陷部具有矩形形状、正方形形状、三角形形状、半圆形形状或梯形形状。

为了有效地减小放电风险，周边边缘中的凹陷部优选地具有至少一毫米(mm)、至少2mm、至少3mm或至少5mm的宽度(即在周边边缘的大规模总体方向上测量的延伸)。在升高电压为约12kV的情况下，并且在凹陷部被布置在第一高张力焊盘和第二高张力焊盘之间的情况下，凹陷部优选地具有至少3mm的宽度。

因此，在某些有利的实施方案中，该凹陷部具有矩形形状，其由该周边边缘的凹陷部分和该周边边缘的两个相对的平行凹进部分限定，其中作为该凹进部分之间的最短直线的长度测量的该凹陷部的宽度为一毫米或更大。

为了进一步有效地减小放电风险，周边边缘中的凹陷部优选地具有一毫米(mm)或更大、2mm或更大、3mm或更大、或5mm或更大的深度(即正交于周边边缘的大规模总体方向测量的延伸)。在升高电压为约12kV的情况下，并且在凹陷部被布置在第一高张力焊盘和第二高张力焊盘之间的情况下，凹陷部的深度优选地为2mm或更大。

因此，在某些有利的实施方案中，该凹陷部具有矩形形状，其由该周边边缘的凹陷部分和该周边边缘的两个相对的平行凹进部分限定，其中正交于该周边边缘的大规模总体方向测量的凹陷部的深度为一毫米或更大。

在PCB组件形成分压器或分压器的一部分以用于感测MV/HV电力导体的升高电压的情况下，多个分立阻抗元件(即，分立电容器、分立电阻器、分立电感器)可布置在PCB上并且彼此串联电连接以便能够作为分压器操作。这些阻抗元件可通过另外的焊接触点连接到PCB，使得PCB包括多于一个高张力焊盘。在要感测约12kV的升高电压的情况下，可使用处于升高电压的十个或更多个分立阻抗元件。在一些可用实施方案中，PCB具有处于1kV或更高的电压的六个或更多个高张力焊盘。有利的是，它们全部延伸到PCB的周边边缘。为了减小放电的风险，封装主体覆盖这些高张力焊盘中的每一者。

因此，在某些实施方案中，封装PCB组件的PCB包括在第一主表面上的至少五个另外的高张力焊盘，该另外的高张力焊盘中的每一者在使用时处于至少一千伏的电压，并且延伸到PCB的周边边缘，其中封装主体与该另外的高张力焊盘中的每一者进行表面接触并包封它们。

如本文所述的封装PCB组件可用作用于国家电网中的配电网络的HV/MV电力电缆的电缆附件的部件。此类电缆附件可以是例如电缆终端、电缆接头或可插拔连接器，诸如与开关设备和变压器一起使用的肘形插头或T形连接器。此类电缆附件通常包括用于围绕电力电缆放置的绝缘套管，其中电缆可被部分剥离以暴露中心导体。为了容纳PCB组件，附件可具有绝缘套管中的腔体。

绝缘套管可为或可包括电绝缘橡胶材料，例如绝缘合成橡胶或天然橡胶，诸如EPDM橡胶(乙烯丙烯二烯单体橡胶)或含有机硅的橡胶。绝缘套管可为弹性套管。它可以是可弹性膨胀的或可径向收缩的。某些绝缘套管可为弹性的且可径向收缩的。

因此，本公开还提供了一种用于在国家电网的配电网络中的高压或中压电力电缆上使用的电缆附件，包括绝缘套管，该绝缘套管具有a)接收空间，该接收空间用于接收该电力电缆的区段以使得该套管围绕该电力电缆，以及b)腔体，该腔体包含如本文所述的PCB组件。

本公开还提供了一种配电网络，该配电网络包括高压或中压电力导体和如本文所述的电连接到电力导体的封装PCB组件。在此类网络中，如本文所述的封装PCB组件可用于有利于对电力导体的电压感测，这允许对网络性能的更好控制、更大的网络操作安全性，以及因此更高的网络可用性和/或增强的网络性能。

附图说明

现在将参考举例说明了本公开的特定实施方案的以下附图来更详细地描述根据本公开的PCB组件。在一些附图中，为更清楚起见，夸大了某些尺寸和/或厚度。

图1根据本公开的第一PCB组件的横截面；

图2根据本公开的第二PCB组件的横截面；

图3根据本公开的第三PCB组件的第三PCB的顶视图；

图4根据本公开的第四PCB组件的第四PCB的顶视图；

图5根据本公开的第五PCB组件的透视图；

图6根据本公开的第六PCB组件的部分横截面；

图7连接到HV/MV电力导体的分压电压传感器的电路图；并且

图8根据本公开的第七PCB组件的透视图，其包括封装包络。

具体实施方式

图1以剖视图示出了根据本公开的第一PCB组件1。第一PCB组件1包括具有第一主表面30和相对的第二主表面40的PCB 10。PCB 10由周边边缘20界定。PCB 10在其第一主表面30上支撑多个电气和电子部件50、51，其中仅两者在图1中可见。这些部件50、51是分立电容器50、51，其彼此串联电连接以形成分压器或分压器的一部分，用于感测PCB组件1可电连接到的电力导体的电压。

分立电容器51附接到第一表面30，并且通过在两个焊接焊盘60、61处焊接来电连接到其他元件。类似地，分立电容器50附接到第一表面30，并且通过在两个焊接焊盘61、62处焊接来电连接到其他元件。焊盘60、61、62在使用时处于若干千伏(kV)的升高电压，因此它们在本文中也被称为“高张力焊盘”60、61、62。靠近PCB 10的周边边缘20的高张力焊盘60、62延伸直至周边边缘20。因此，在相应高张力焊盘60、62与边缘20(其最近部分)之间，没有第一主表面30的部分被暴露。

PCB 10(包括电气和电子部件50、51以及高张力焊盘60、61、62)封装在电绝缘封装主体70中，该封装主体与PCB 10、高张力焊盘60、61、62以及电气和电子部件50、51进行表面接触。封装主体70在所有侧面上包封PCB 10、高张力焊盘60、61、62以及电气和电子部件50、51。

导电屏蔽层80布置在封装主体70的外表面90上。屏蔽层80保持在电接地以屏蔽PCB 10、高张力焊盘60、61、62以及电气和电子部件50、51。

在图2中以剖视图示出了根据本公开的第二PCB组件2。除了靠近PCB 10的周边边缘20的高张力焊盘160、162之外，第二PCB组件2与图1所示的第一PCB组件1相同。第二PCB组件2的高张力焊盘160从第一表面30通过PCB 10延伸到第二表面40。高张力焊盘160的上部部分170布置在第一主表面30上，下部部分180布置在第二主表面40上，并且导电迹线190(即通孔部分190)在PCB 10的厚度方向上通过PCB 10将上部部分170与下部部分180电连接。高张力焊盘160的上部部分170覆盖第一表面30的靠近边缘20的部分，并且在第一表面30上延伸到PCB 10的周边边缘20。下部180覆盖第二表面40的靠近周边边缘20的部分，并且还在第二表面40上延伸到PCB 10的边缘20。

图3以顶视图示出了根据本公开的第三PCB组件的第三PCB 11的端部部分。未示出封装主体及其屏蔽层。第三PCB 11类似于第一PCB组件1的PCB 10，不同的是其仅承载单行分立电容器50，这些分立电容器串联电连接以形成用于感测MV/HV电力导体的升高电压的电容分压器。

在PCB 11的左侧，其包括用于将PCB 11连接到处于升高电压的电力导体的高压触点200。PCB 11的第一主表面30上的导电迹线210将高压触点200连接到分立电容器50并且将分立电容器50与相邻电容器50连接以形成分压电容器50的链，该链能够以分压器进行操作以用于感测电力导体的升高电压。

PCB 11具有用于将分立电容器50连接到PCB 11的焊盘60、62，也称为高张力焊盘60、62。高张力焊盘60、62被布置成两个线性行。第一行的高张力焊盘60被布置在周边边缘20的直第一部分21上，第二行的高张力焊盘62被布置在周边边缘20的相对的直的第二部分22上，使得一对两个高张力焊盘60、62在第一主表面30上彼此相对地布置。电容器50焊接在两个相对的高张力焊盘60、62之间，即第一行的一个高张力焊盘60和第二行的相对的高张力焊盘62之间。

为清楚起见，在图3的右手侧仅示出了焊接到PCB 11的三个电容器50，而示出了最左边的两对高张力焊盘60、62(在电容器50焊接在其间之前)。

高张力焊盘60、62中的每一者延伸到PCB 11的周边边缘20，类似于图1的横截面中针对第一PCB组件1中的PCB 10所示的内容。

在将缺失的两个电容器50连接到最左边的两对高张力焊盘60、62之后，图3所示的PCB 11可随后封装在封装主体中，该封装主体与高张力焊盘60、62进行表面接触，与PCB 11的第一主表面30和相对的第二主表面40的暴露部分进行表面接触，并且与电容器50进行表面接触。导线可将高压触点200与电力导体电连接。

在图4中以顶视图示出了类似的PCB 12。该第四PCB 12与图3的第三PCB 11相同，不同的是其周边边缘20包括两个相应的相邻非凹陷部分240之间的边缘凹陷部220。非凹陷部分240中的每一者在周边边缘20的非凹陷部分240上支撑高张力焊盘60、62。高张力焊盘60、62布置在非凹陷部分240上并且延伸到周边边缘20。边缘凹陷部220横向(即，在PCB12的长度方向上)延伸直到高张力焊盘60、62，使得高张力焊盘60、62延伸直到凹陷部220中的周边边缘。凹陷部220的深度(即其在PCB 12的宽度方向230上的延伸)被选择为使得其为高张力焊盘60、62的深度(在PCB 12的宽度方向230上的延伸)的约50％。

另选地，也可描述相同的几何形状，使得周边边缘20包括PCB 12的平面中的边缘突出部240，该边缘突出部承载高张力焊盘60、62。高张力焊盘60、62延伸直至边缘突出部240的周边边缘20。突出部240在PCB12的宽度方向230上的延伸被选择为使得高张力焊盘60、62的深度(在PCB 12的宽度方向230上的延伸)的约50％布置在突出部240上。

目前据信，在相邻高张力焊盘60、62之间的周边边缘20中提供凹陷部220减小了高张力焊盘60、62和屏蔽层80之间的放电的风险，这是由于从高张力焊盘60、62朝向屏蔽层80的较少电场线越过PCB 12的第一主表面30的暴露表面。与PCB主体的填充凹陷部220的部分相比，填充相邻高张力焊盘60、62之间的凹陷部220的封装主体70看起来减小了放电的风险。

图5以透视图示出了根据本公开的第五PCB组件5。PCB组件5具有细长形状并且包括PCB 12，该PCB类似于图4的PCB 12，其周边边缘20包括两个相应的相邻非凹陷部分240之间的凹陷部220，并且其中第一表面30上的高张力焊盘60布置在非凹陷部分240上并且延伸直至周边边缘20。

PCB 12支撑二十八个分立电容器50，该电容器被布置成两个并联行并且串联电连接以便能够作为分压器操作，从而用于感测PCB组件5可经由高压触点200连接到的电力导体700(图7所示)的升高电压。电容器50在高张力焊盘60处附接到PCB 12。参考图7，电容器50形成分压器的高压侧750，而低压侧760布置在PCB 12的端部部分处。用于连接到电接地并且用于将信号电压传输到外部处理单元的导线通过电缆500被引导至PCB组件5的外部。

PCB 12被封装在硬化树脂的电绝缘封装主体70中，该封装主体与PCB 12的电容器50、高张力焊盘60和周边边缘20进行表面接触。在图5中，为了更清晰，封装主体70被绘制为透明的。然而，根据需要，它可以是透明的、半透明的或不透明的。

封装主体70的外表面90包括三个表面区域，这三个表面区域并排布置并邻近其相邻的表面区域：第一表面区域510设置有导电低压屏蔽层80，第二表面区域520设置有导电升高电压屏蔽层550，并且不含导电层的第三表面区域530布置在第一表面区域510和第二表面区域520之间并将这些表面区域510、520分开。

第一表面区域510和第二表面区域520通过第三表面区域530彼此电绝缘。在使用中，低压屏蔽层80和升高电压屏蔽层550保持在不同电压：低压屏蔽层80保持在电接地，而升高电压屏蔽层550保持在电力导体的升高AC电压。后者通过高压触点200的突出部来实现，该突出部在封装主体70内部延伸到封装主体70的外表面90以与升高电压屏蔽层550接触。

升高电压屏蔽层550和低压屏蔽层80均由分别施加在第一表面区域510和第二表面区域520上的导电涂料形成。同样，屏蔽层80、50仅为清楚起见而绘制为透明的，并且实际上可为透明的、半透明的或不透明的。

低压屏蔽层80包封并由此屏蔽PCB 12的低压部分560上的那些分立电容器50。对应地，升高电压屏蔽层550包封并由此屏蔽PCB 12的升高电压部分570上的那些分立电容器50。

图5所示的PCB组件5具有大致椭圆形的横截面、约20cm的长度和约2.5cm的宽度。第三表面区域530在长度方向上的延伸为约5cm。

图6以剖视图示出了根据本公开的第六PCB组件6的一部分。第六PCB组件6与图2所示的第二PCB组件2相同，不同的是高张力焊盘164的下部部分180通过边缘覆盖部分600而不是通孔部分190电连接到上部部分170。第一主表面30上的上部部分170和第二主表面40上的下部部分180两者延伸到PCB 10的周边边缘20。高张力焊盘164的边缘覆盖部分600由导电迹线形成，该导电迹线围绕边缘20(即在边缘表面上方)在上部部分170和下部部分180之间延伸。

图7是用于示出根据本公开的封装PCB组件的使用的简略电路图。以透视图示出了中压电力电缆700，其中其绝缘层710被部分地移除以使得中心导体720暴露。电缆700是国家电网的配电网络中的电力导体700的示例。在使用中，中心导体720处于数十千伏的升高AC电压并且可传导数十安培的电流。根据图7的右侧部分中的电路图，分压器730电连接在中心导体720的升高电压和接地740之间。

分压器730包括彼此串联电连接的多个分立分压电容器50，使得分压器730可感测电力电缆700的升高电压。连接到升高电压的电容器50形成分压器730的高压侧750，低压侧760由单个分立电容器59形成。拾取触点770电连接在高压侧750和低压侧760之间。可在拾取触点770处拾取分压，该分压与电力电缆700的电压成比例地变化。升高电压和分压之间的比例因子由高压侧750和低压侧760的总阻抗的比率确定。通过确定拾取触点770处的分压，可感测电力电缆700的升高电压。

本文所公开的封装PCB组件1、2、5、6、7可包括整个分压器730(如图7中的虚线框所示)，或者另选地仅包括分压器730的高压侧750。分压电容器50可以布置在PCB 10上，例如，如图1所示。

图8以透视图示出了根据本公开的第七PCB组件7。PCB 10类似于图1所示的PCB10，并且具有延伸到PCB 10的周边边缘20的高张力焊盘60。PCB 10被封装在封装主体70中，该封装主体被绘制成好像其是透明的。升高电压屏蔽层550布置在封装主体70的第一表面区域上，并且低压屏蔽层80布置在封装主体70的第二表面区域上。第三表面区域布置在第一表面区域和第二表面区域之间。它是不可见的，因为刚性的电绝缘封装包络800被布置在其上。它由硬化树脂制成并且使低压屏蔽层80与升高电压屏蔽层550彼此绝缘，其绝缘程度比空气使低压屏蔽层与升高电压屏蔽层彼此绝缘的程度更好，从而减小屏蔽层80、550之间的放电的风险。

包络800具有大致圆柱形形状，其具有三维弯曲的第一端面810和类似成形的相对的端面820。其端面810、820不是平坦的，但它们中的每一者具有凸面形状。低压屏蔽层80的端部部分在第二端面820上延伸并覆盖全部的端面820，使得低压屏蔽层80的端部部分具有包络800的第二端面820的凸面形状。类似地，升高电压屏蔽层550的端部部分延伸到包络800的第一端面810上并且覆盖整个第一端面810，使得升高电压屏蔽层550的端部部分具有包络800的第一端面810的凸面形状。屏蔽层80、550的相对的凸面形状形成几何应力控制组件，并且有助于减小相对部分之间的放电的风险。因此，相应屏蔽层80、550的相对的端部部分被成形为减小它们之间的电应力。

Claims (15)

1.一种用于电连接到国家电网的配电网络中的高压或中压电力导体(700)的封装印刷电路板组件(1,2,5,6,7)，所述印刷电路板组件包括：

a)印刷电路板(PCB)(10,11,12)，所述印刷电路板由周边边缘(20)界定并且具有第一主表面(30)和相对的第二主表面(40)，并且在所述第一主表面上包括高张力焊盘(60,62,160,162,164)，其中在使用中，所述高张力焊盘处于至少一千伏的电压，

b)电绝缘封装主体(70)，所述电绝缘封装主体与所述高张力焊盘以及邻近所述高张力焊盘的所述周边边缘的至少一部分进行表面接触并包封它们，

c)导电低压屏蔽层(80)，所述导电低压屏蔽层布置在所述封装主体的外表面(90)的第一表面区域(510)上并且用于保持在电接地或低压以屏蔽所述PCB的至少低压部分(560)，

其特征在于所述高张力焊盘(60,62,160,162,164)延伸到所述PCB(10,11,12)的所述周边边缘(20)。

2.根据权利要求1所述的PCB组件(1,2,5,6,7)，其中所述周边边缘(20)在所述PCB的平面中包括通过凹进部分彼此连接的凹陷部分(220)和非凹陷部分(240)，并且其中所述高张力焊盘(60,62,160,162,164)延伸到所述非凹陷部分(240)中的所述周边边缘(20)并且延伸到所述凹进部分中的所述周边边缘(20)。

3.根据权利要求1所述的PCB组件(1,2,5,6,7)，其中所述PCB(10,11,12)包括第二高张力焊盘(60,62,160,162,164)，所述第二高张力焊盘位于所述第一主表面(30)上、邻近所述(第一)高张力焊盘(60,62,160,162,164)并且延伸到所述PCB的所述周边边缘(20)，其中在使用中，所述第二高张力焊盘处于至少一千伏的电压，并且其中所述周边边缘包括凹陷部(220)，所述凹陷部布置在所述第一高张力焊盘和所述第二高张力焊盘(60,62,160,162,164)之间。

4.根据权利要求3所述的PCB组件(1,2,5,6,7)，其中所述凹陷部(220)具有矩形形状、正方形形状、三角形形状、半圆形形状或梯形形状。

5.根据权利要求4所述的PCB组件(1,2,5,6,7)，其中所述凹陷部(220)具有矩形形状，所述凹陷部由所述周边边缘(20)的凹陷部分(220)和所述周边边缘的两个相对的平行凹进部分限定，其中作为所述凹进部分之间的最短直线的长度测量的所述凹陷部的宽度为一毫米或更大。

6.根据前述权利要求中任一项所述的PCB组件(1,2,5,6,7)，其中所述高张力焊盘(60,62,160)经由通过所述PCB形成的导电迹线(190)或经由围绕所述周边边缘(20)形成的导电迹线(600)延伸到所述第二主表面(40)。

7.根据权利要求6所述的PCB组件(1,2,5,6,7)，其中所述高张力焊盘(60,62,160,162,164)延伸到所述第二主表面(40)上的所述周边边缘(20)。

8.根据前述权利要求中任一项所述的PCB组件(1,2,5,6,7)，所述PCB组件还包括多个分立电容器(50)，所述多个分立电容器布置在所述PCB(10,11,12)上并且彼此串联电连接以便能够作为分压器操作从而用于感测所述高压或中压电力导体(700)的升高电压。

9.根据前述权利要求中任一项所述的PCB组件(1,2,5,6,7)，其中所述高张力焊盘(60,62,160,162,164)的任何部分和所述封装主体(70)的所述外表面(90)的最近部分之间的几何距离为二十毫米或更小。

10.根据前述权利要求中任一项所述的PCB组件(1,2,5,6,7)，其中所述封装主体(70)包括在20℃下具有第一热膨胀系数的固化的第一材料，并且其中所述PCB(10,11,12)包括由在20℃下具有第二热膨胀系数的第二材料组成的PCB主体，所述第一系数和所述第二系数在相同条件下并使用相同方法来确定，其中所述第一热膨胀系数与所述第二热膨胀系数的差值为所述第一热膨胀系数的值的50％或更小。

11.根据前述权利要求中任一项所述的PCB组件(1,2,5,6,7)，所述PCB组件还包括导电升高电压屏蔽层(550)，所述导电升高电压屏蔽层布置在所述封装主体(70)的所述外表面(90)的第二表面区域(520)上，用于保持在升高电压以屏蔽所述PCB的至少升高电压部分(570)；

其中所述第一表面区域和所述第二表面区域(510,520)被第三表面区域(530)分开，所述第三表面区域是电绝缘的并且不含导电层、布置在所述第一表面区域(510)和所述第二表面区域(520)之间、用于使所述升高电压屏蔽层(550)与所述低压屏蔽层(80)绝缘。

12.根据权利要求11所述的PCB组件(1,2,5,6,7)，其中所述封装主体(70)的至少一部分被布置在至少所述第三表面区域(530)上的刚性或弹性的电绝缘封装包络(800)包封。

13.根据权利要求12所述的PCB组件(1,2,5,6,7)，其中所述升高电压屏蔽层(550)延伸到所述封装包络(800)的第一表面部分(810)上，并且其中所述低压屏蔽层(80)延伸到所述封装包络(800)的第二表面部分(820)上，并且其中所述第一表面部分(810)和所述第二表面部分(820)中的每一者被成形以便减小所述升高电压屏蔽层(550)和所述低压屏蔽层(80)之间的电应力。

14.一种用于在国家电网的配电网络中的高压或中压电力电缆(700)上使用的电缆附件，所述电缆附件包括绝缘套管，所述绝缘套管具有：

a)接收空间，所述接收空间用于接收所述电力电缆的区段使得所述套管围绕所述电力电缆，以及

b)腔体，所述腔体包含根据前述权利要求中任一项所述的封装PCB组件(1,2,5,6,7)。

15.一种配电网络，所述配电网络包括高压或中压电力导体(700)和根据权利要求1至13中任一项所述的封装PCB组件(1,2,5,6,7)，所述封装PCB组件电连接到所述电力导体。

Images