KR100645755B1 - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100645755B1
KR100645755B1 KR1020000065894A KR20000065894A KR100645755B1 KR 100645755 B1 KR100645755 B1 KR 100645755B1 KR 1020000065894 A KR1020000065894 A KR 1020000065894A KR 20000065894 A KR20000065894 A KR 20000065894A KR 100645755 B1 KR100645755 B1 KR 100645755B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
printed circuit
circuit board
conductive
conductive pattern
Prior art date
Application number
KR1020000065894A
Other languages
English (en)
Other versions
KR20020036039A (ko
Inventor
김영호
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020000065894A priority Critical patent/KR100645755B1/ko
Publication of KR20020036039A publication Critical patent/KR20020036039A/ko
Application granted granted Critical
Publication of KR100645755B1 publication Critical patent/KR100645755B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 전자파의 차폐효과를 얻을 수 있도록 한 새로운 구조의 반도체 패키지 및 그 제조방법에 관한 것으로서, 인쇄회로기판의 수지층 상면 테두리 부분에 식각처리되어 있는 전도성패턴의 일부를 외부로 노출시키고, 이 전도성패턴과 전기적 접속 가능하게 접촉시키면서 상기 반도체 패키지의 몰딩면에 걸쳐 전도성의 차폐층을 형성한 반도체 패키지 및 그 제조방법을 제공하고자 한 것이다.
이에, 마더보드에 실장된 주변의 반도체 패키지 및 기기로부터 발산된 전자파가 상기 전도성의 차폐층으로 접지되어 제거되는 효과를 얻을 수 있다.
전도성의 차폐층, 전자파, 반도체 패키지

Description

반도체 패키지 및 그 제조방법{Semiconductor package and method for manufacturing the same}
도 1은 본 발명에 따른 반도체 패키지 및 그 제조방법을 나타내는 단면도,
도 2는 본 발명에 따른 반도체 패키지의 싱귤레이션 공정이 끝난 상태를 나타내는 단면도,
<도면의 주요 부분에 대한 부호의 설명>
10 : 전도성의 차폐층 12 : 인쇄회로기판
14 : 와이어 본딩용 전도성패턴 16 : 반도체 칩
18 : 전도성물질 20 : 몰딩수지
22 : 와이어 24 : 인출단자
26 : 수지층 28 : 커버코트
30 : 홀 32 : 볼랜드용 전도성패턴
34 : 전자파 접지용 전도성패턴 100 : 반도체 패키지
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 전자파의 차폐효과를 얻을 수 있도록 한 새로운 구조의 반도체 패키지 및 그 제조방법에 관한 것이다.
통상적으로 반도체 패키지는 회로가 고집적화된 반도체 칩으로부터 전기적 입출력 신호를 외부로 용이하게 인출시키기 위하여 제조된 것으로서, 리드프레임, 인쇄회로기판, 회로필름등의 부재를 이용하여 다양한 구조로 제조되고 있다.
각종 전자기기의 마더보드에는 상기와 같은 다수개의 반도체 패키지 뿐만아니라, 각종 신호 교환용 기기들이 한꺼번에 설치되는 바, 이러한 반도체 패키지와 기기들은 전기적인 작동중에 전자파를 발생하는 것을 알려져 있다.
통상 전계(電界)와 자계(磁界)의 합성파를 전자파라고 정의하는데, 즉 도체를 통하여 전류가 흐르게 되면, 이 전류에 의하여 형성되는 전계와 자계를 합쳐서 전자파라고 부른다.
이러한 전자파들은 인체에 매우 유해한 것으로 밝혀지고 있고, 특히 소형 핸드폰, 카폰등의 무선통신기기는 인체에 직접 접촉시켜 사용함에 따라, 더욱 유해한 것을 밝혀지고 있다.
또한, 각종 전자기기의 마더보드에 좁은 간격으로 실장된 반도체 패키지와 기기들로부터 전자파가 발산되면, 그 주변에 실장된 반도체 패키지에까지 직간접으 로 영향이 미치게 되어, 칩 회로에 손상을 입히는 것으로 밝혀졌다.
따라서, 본 발명은 상기와 같은 점을 감안하여 반도체 패키지의 표면을 전기적으로 그라운딩시켜 마더보드에 실장된 패키지간의 전자파 차폐효과를 얻을 수 있도록 한 새로운 구조의 반도체 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 반도체 패키지는:
반도체 칩이 실장되는 인쇄회로기판과, 반도체 칩의 본딩패드과 인쇄회로기판의 와이어 본딩용 전도성패턴간에 연결된 와이어와, 상기 반도체 칩과 와이어와 전도성패턴등을 몰딩하고 수지와, 상기 인쇄회로기판의 저면으로 노출된 볼랜드용 전도성패턴에 부착된 인출단자를 포함하는 반도체 패키지에 있어서,
상기 인쇄회로기판의 수지층 상면 테두리 부분에 위치한 전도성패턴을 노출시켜 전기적 접속 가능한 전도성물질로 접촉시키고, 상기 반도체 패키지의 몰딩면에 걸쳐 상기 전도성물질과 접촉되게 전도성의 차폐층을 도포한 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 반도체 패키지 제조방법은:
다수개의 반도체 패키지 영역이 스트립 형태로 형성되어 있는 인쇄회로기판 을 제공하는 단계와; 인쇄회로기판의 칩탑재영역에 반도체 칩을 부착하는 단계와; 상기 반도체 칩의 본딩패드와 상기 인쇄회로기판의 와이어 본딩용 전도성패턴간을 와이어로 본딩하는 단계와; 상기 다수개의 반도체 패키지 영역을 수지로 한꺼번에 몰딩하는 단계와; 상기 인쇄회로기판의 저면으로 노출된 볼랜드용 전도성패턴에 인출단자를 부착하는 단계로 이루어진 반도체 패키지 제조방법에 있어서,
상기 반도체 패키지 영역라인을 따라 몰딩된 수지를 관통하는 홀을 가공하되, 상기 인쇄회로기판의 상면 테두리면에 위치된 전도성패턴이 노출되도록 홀을 가공하는 단계와; 상기 홀을 통하여 노출된 전도성패턴과 전기적으로 접속 가능하도록 홀에 전도성 물질을 채우는 단계와; 상기 홀에 채워진 전도성물질의 상면과 일체로 접촉되면서 상기 각 반도체 패키지 영역의 전체 몰딩면에 걸쳐 전도성의 차폐층을 형성하는 단계와; 상기 홀에 채워진 전도성물질을 종방향으로 이등분시키며 낱개의 반도체 패키지로 소잉하는 단계를 더 포함하는 것을 특징으로 한다.
여기서 본 발명의 실시예를 첨부한 도면에 의거하여 더욱 상세하게 설명하면 다음과 같다.
첨부한 도 1은 본 발명에 따른 반도체 패키지 및 그 제조방법을 나타내는 단면도로서, 상기 인쇄회로기판(12)은 다수개의 반도체 패키지 영역이 스트립 또는 매트릭스 형태로 배열된 것을 사용한다.
상기 인쇄회로기판(12)의 구조를 살펴보면, 베이스층으로서 가운데층을 이루는 수지층(26)과, 상기 수지층(26)의 상하면에 에칭 처리된 전도성패턴과, 이 전도성패턴중 와이어 본딩용 전도성패턴(14)과 볼랜드용 전도성패턴(32)을 외부로 노출 시키며 수지층(26)의 상하면에 도포된 커버코트(28)로 구성되어 있다.
특히, 상기 수지층(26) 상면의 와이어 본딩용 전도성패턴(14)과 저면의 볼랜드용 전도성패턴(32)은 수지층(26)을 관통하며 그 내면이 전도성물질로 코팅된 비아홀(36)에 의하여 전기적 접속 가능하게 연결되어 있다.
상기와 같은 구조로 이루어진 인쇄회로기판을 사용하여 본 발명의 반도체 패키지 제조방법을 순서대로 설명하면 다음과 같다.
먼저, 상기 인쇄회로기판(12)의 각 칩탑재영역에 반도체 칩(16)을 접착수단으로 부착하는 공정을 진행한 다음, 상기 반도체 칩(16)의 본딩패드와 인쇄회로기판(12)의 와이어 본딩용 전도성패턴(14)간을 와이어(22)로 본딩하는 공정을 진행시키게 된다.
다음 공정으로, 상기 반도체 칩(16)과 와이어(22)와 와이어 본딩용 전도성패턴(14)등을 수지(20)로 몰딩하는 공정을 진행하게 되는데, 상기 인쇄회로기판(12)의 전체 반도체 패키지 영역을 한꺼번에 몰딩하게 된다.
이어서, 상기 인쇄회로기판(12)의 저면으로 일정한 간격을 유지하며 노출되어 있는 볼랜드용 전도성패턴(32)에 솔더볼과 같은 인출단자(24)를 부착시키게 된다.
여기서, 각 반도체 패키지 영역 라인에 해당되는 몰딩수지(20)면에 홀(30)을 가공하는 공정을 진행하게 되는데, 상기 인쇄회로기판(12) 상면 테두리 부위에 위치한 전도성패턴이 노출되는 깊이로 가공하게 된다.
이때, 상기 가공된 홀(30)을 통하여 노출된 전도성패턴은 전자파 접지용 전 도성패턴(34)으로 정해진다.
이어서, 상기 홀(30)에 전도성물질(18)을 채우는 공정을 진행시키는 바, 상기 몰딩수지(20)의 외곽면과 평행을 이루도록 채운다.
따라서, 상기 홀(30)을 통하여 노출된 인쇄회로기판(10)의 전자파 접지용 전도성패턴(34)과 상기 전도성물질(18)이 서로 전기적으로 접속 가능하게 된다.
다음으로, 상기 전도성물질(18)의 상면과 접촉시키면서 상기 전체 반도체 패키지 몰딩면에 걸쳐 전도성의 차폐층(10)을 도포시킨다.
한편, 상기 홀(30)에 채워진 전도성물질(18)과, 상기 전도성의 차폐층(10)은 서로 같은 재질을 사용함이 바람직하고, 서로 전기적인 접속이 이루어진다면 서로 다른 재질을 사용하여도 무방하다.
마지막으로, 상기 각 반도체 패키지 영역라인을 따라 상기 전도성물질(18)을 종방향으로 이등분시키며 낱개의 반도체 패키지로 싱귤레이션하는 단계가 진행되어, 첨부한 도 2에 도시한 바와 같은 본 발명의 반도체 패키지(100)로 제조된다.
따라서, 마더보드에 실장된 주변의 반도체 패키지와 각종 기기들로부터 발산되는 전자파는 상기 전도성의 차폐층(10)과, 전도성물질(18)과, 이 전도성물질(18)과 닿아 있는 전자파 접지용 전도성패턴(34)과, 비아홀(30)과, 볼랜드용 전도성패턴(32)과, 인출단자(24)를 통하여 빠져나가 마더보드상에 접지되어 제거된다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 및 그 제조방법에 의하면, 반도체 패키지의 일면에 전도성의 차폐층을 설치하여, 마더보드에 실장된 주변의 반도체 패키지 및 기기들로부터 발생되는 전자파를 용이하게 그라운드 처리하여 제거할 수 있는 효과가 있다.

Claims (2)

  1. 반도체 칩이 실장되는 인쇄회로기판과, 반도체 칩의 본딩패드과 인쇄회로기판의 와이어 본딩용 전도성패턴간에 연결된 와이어와, 상기 반도체 칩과 와이어와 전도성패턴등을 몰딩하고 수지와, 상기 인쇄회로기판의 저면으로 노출된 볼랜드용 전도성패턴에 부착된 인출단자를 포함하는 반도체 패키지에 있어서,
    상기 인쇄회로기판의 수지층 상면 테두리 부분에 위치한 전도성패턴을 노출시켜 전기적 접속 가능한 전도성물질로 접촉시키고, 상기 반도체 패키지의 몰딩면에 걸쳐 상기 전도성물질과 접촉되게 전도성의 차폐층을 도포한 것을 특징으로 반도체 패키지.
  2. 다수개의 반도체 패키지 영역이 스트립 형태로 형성되어 있는 인쇄회로기판을 제공하는 단계와; 인쇄회로기판의 칩탑재영역에 반도체 칩을 부착하는 단계와; 상기 반도체 칩의 본딩패드와 상기 인쇄회로기판의 와이어 본딩용 전도성패턴간을 와이어로 본딩하는 단계와; 상기 다수개의 반도체 패키지 영역을 수지로 한꺼번에 몰딩하는 단계와; 상기 인쇄회로기판의 저면으로 노출된 볼랜드용 전도성패턴에 인출단자를 부착하는 단계로 이루어진 반도체 패키지 제조방법에 있어서,
    상기 반도체 패키지 영역라인을 따라 몰딩된 수지를 관통하는 홀을 가공하되, 상기 인쇄회로기판의 상면 테두리면에 위치된 전도성패턴이 노출되도록 홀을 가공하는 단계와;
    상기 홀을 통하여 노출된 전도성패턴과 전기적으로 접속 가능하도록 홀에 전도성 물질을 채우는 단계와;
    상기 홀에 채워진 전도성물질의 상면과 일체로 접촉되면서 상기 각 반도체 패키지 영역의 전체 몰딩면에 걸쳐 전도성의 차폐층을 형성하는 단계와;
    상기 홀에 채워진 전도성물질을 종방향으로 이등분시키며 낱개의 반도체 패키지로 소잉하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
KR1020000065894A 2000-11-07 2000-11-07 반도체 패키지 및 그 제조방법 KR100645755B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000065894A KR100645755B1 (ko) 2000-11-07 2000-11-07 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000065894A KR100645755B1 (ko) 2000-11-07 2000-11-07 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020036039A KR20020036039A (ko) 2002-05-16
KR100645755B1 true KR100645755B1 (ko) 2006-11-13

Family

ID=19697682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000065894A KR100645755B1 (ko) 2000-11-07 2000-11-07 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100645755B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046251B1 (ko) * 2009-05-19 2011-07-04 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
KR101046250B1 (ko) * 2008-12-18 2011-07-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 전자파 차폐장치
US8937370B2 (en) 2011-05-25 2015-01-20 Samsung Electronics Co., Ltd. Memory device and fabricating method thereof
KR101571526B1 (ko) 2007-12-13 2015-11-24 스태츠 칩팩, 엘티디. 전자기 장애를 차폐하는 집적회로 패키지 시스템
US9433117B1 (en) 2010-02-18 2016-08-30 Amkor Technology, Inc. Shield lid interconnect package and method
KR101698292B1 (ko) * 2016-01-05 2017-01-19 앰코 테크놀로지 코리아 주식회사 반도체 모듈
US9818699B2 (en) 2015-03-10 2017-11-14 Samsung Electronics Co., Ltd. Semiconductor packages and methods of fabricating the same
US10177095B2 (en) 2017-03-24 2019-01-08 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
US10483222B1 (en) 2010-03-19 2019-11-19 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679834B1 (ko) * 2000-12-29 2007-02-07 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법
KR101053544B1 (ko) * 2008-12-10 2011-08-03 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
US8008754B2 (en) 2008-12-10 2011-08-30 Hynix Semiconductor Inc. Semiconductor package having an antenna with reduced area and method for fabricating the same
KR101247343B1 (ko) * 2011-09-30 2013-03-26 에스티에스반도체통신 주식회사 전자파 차폐 수단을 갖는 반도체 패키지 제조방법
CN106409793B (zh) * 2015-07-29 2019-11-26 乾坤科技股份有限公司 具有电磁屏蔽结构的电子模组及其制造方法
KR102669030B1 (ko) 2019-12-06 2024-05-23 광주대학교산학협력단 반도체 소자의 패키징 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288686A (ja) * 1995-04-20 1996-11-01 Nec Corp 半導体装置
KR19980033656A (ko) * 1998-05-06 1998-07-25 김훈 반도체 패키지 및 그 제조방법
JPH11145333A (ja) * 1997-09-02 1999-05-28 Oki Electric Ind Co Ltd 半導体装置
KR20000009863A (ko) * 1998-07-29 2000-02-15 윤종용 반도체 칩 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288686A (ja) * 1995-04-20 1996-11-01 Nec Corp 半導体装置
JPH11145333A (ja) * 1997-09-02 1999-05-28 Oki Electric Ind Co Ltd 半導体装置
KR19980033656A (ko) * 1998-05-06 1998-07-25 김훈 반도체 패키지 및 그 제조방법
KR20000009863A (ko) * 1998-07-29 2000-02-15 윤종용 반도체 칩 패키지

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101571526B1 (ko) 2007-12-13 2015-11-24 스태츠 칩팩, 엘티디. 전자기 장애를 차폐하는 집적회로 패키지 시스템
KR101046250B1 (ko) * 2008-12-18 2011-07-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 전자파 차폐장치
KR101046251B1 (ko) * 2009-05-19 2011-07-04 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US10424556B2 (en) 2010-02-18 2019-09-24 Amkor Technology, Inc. Shielded electronic component package
US9433117B1 (en) 2010-02-18 2016-08-30 Amkor Technology, Inc. Shield lid interconnect package and method
US11031366B2 (en) 2010-02-18 2021-06-08 Amkor Technology Singapore Pte. Ltd. Shielded electronic component package
US11646290B2 (en) 2010-02-18 2023-05-09 Amkor Technology Singapore Holding Pte. Ltd. Shielded electronic component package
US10483222B1 (en) 2010-03-19 2019-11-19 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US8937370B2 (en) 2011-05-25 2015-01-20 Samsung Electronics Co., Ltd. Memory device and fabricating method thereof
US9818699B2 (en) 2015-03-10 2017-11-14 Samsung Electronics Co., Ltd. Semiconductor packages and methods of fabricating the same
KR101698292B1 (ko) * 2016-01-05 2017-01-19 앰코 테크놀로지 코리아 주식회사 반도체 모듈
US10177095B2 (en) 2017-03-24 2019-01-08 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
US10410973B2 (en) 2017-03-24 2019-09-10 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
US11063001B2 (en) 2017-03-24 2021-07-13 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing thereof

Also Published As

Publication number Publication date
KR20020036039A (ko) 2002-05-16

Similar Documents

Publication Publication Date Title
KR100645755B1 (ko) 반도체 패키지 및 그 제조방법
CN102339817B (zh) 半导体封装以及使用其的移动设备
US7087461B2 (en) Process and lead frame for making leadless semiconductor packages
US5986340A (en) Ball grid array package with enhanced thermal and electrical characteristics and electronic device incorporating same
US8618641B2 (en) Leadframe-based semiconductor package
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
KR20090060132A (ko) 전자기적으로 격리된 집적회로 패키지 시스템
KR101046250B1 (ko) 반도체 패키지의 전자파 차폐장치
US20040136123A1 (en) Circuit devices and method for manufacturing the same
JPH0992752A (ja) 半導体装置
TW201507089A (zh) 半導體裝置
KR20050103234A (ko) 멀티-다이 반도체 패키지
JP2008172267A (ja) 集積回路パッケージの製造方法および集積回路パッケージ
US11127645B2 (en) Grounding lids in integrated circuit devices
US20120097430A1 (en) Packaging substrate and method of fabricating the same
US6242797B1 (en) Semiconductor device having pellet mounted on radiating plate thereof
WO2003023850A1 (en) Semiconductor package
US8377749B1 (en) Integrated circuit transmission line
US6762367B2 (en) Electronic package having high density signal wires with low resistance
US6847115B2 (en) Packaged semiconductor device for radio frequency shielding
US20160020177A1 (en) Radio frequency shielding cavity package
US20030040143A1 (en) Method of fabricating a substrate-based semiconductor package without mold flash
KR100788858B1 (ko) 집적 회로 패키지의 구조물 및 어셈블리 방법
JP2002043458A (ja) 集積回路パッケージの製造方法
KR100649878B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151103

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171102

Year of fee payment: 12