JPH11145333A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11145333A
JPH11145333A JP10170071A JP17007198A JPH11145333A JP H11145333 A JPH11145333 A JP H11145333A JP 10170071 A JP10170071 A JP 10170071A JP 17007198 A JP17007198 A JP 17007198A JP H11145333 A JPH11145333 A JP H11145333A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
wiring
conductive
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10170071A
Other languages
English (en)
Other versions
JP3834426B2 (ja
Inventor
Makoto Terui
誠 照井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP17007198A priority Critical patent/JP3834426B2/ja
Priority to US09/141,751 priority patent/US6225694B1/en
Priority to KR10-1998-0035871A priority patent/KR100404159B1/ko
Publication of JPH11145333A publication Critical patent/JPH11145333A/ja
Priority to US09/777,676 priority patent/US6538319B2/en
Application granted granted Critical
Publication of JP3834426B2 publication Critical patent/JP3834426B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 外部への電磁波の放射や、外部からの電磁波
による誤動作を防止することができる半導体装置を提供
する。 【解決手段】 半導体装置において、金属製のキャップ
１５を基板１の半導体素子１２搭載面側に被せ、前記金
属製のキャップ１５を基板１のシールリング４、スルー
ホール５ａ、最外周の外部端子１８ａを介してマザーボ
ードのグランドと接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特に、小型エリアアレイパッケージの構造に関する
ものである。
【０００２】
【従来の技術】従来の一般的な小型エリアアレイパッケ
ージは、銅箔またはタングステン等の金属材料により配
線を施した有機材基板またはセラミック材の基板上に、
半田や金等のバンプ２を介して半導体チップを搭載し、
この半導体チップと基板との間隙にエポキシ系の液状樹
脂を充填した後、基板の下面に半田ボール等の外部端子
を格子状に配置した構造となっている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
た従来の小型エリアアレイパッケージの構造では、半導
体チップの裏面、及び配線を施した基板が露出している
ため、デバイスの動作時に発生する電磁波が外部に放出
され易く、近接する他のデバイスの電磁波障害の原因と
なったり、逆に、他のデバイスからの電磁波の影響も受
け易いため、強力な電磁波を発生するデバイスの近傍に
設置された場合には、誤動作するという問題点があっ
た。
【０００４】本発明は、上記問題点を除去し、外部への
電磁波の放射や、外部からの電磁波による誤動作を防止
することができる半導体装置を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕半導体装置において、金属製のキャップを基板の
半導体チップ搭載面側に被せ、前記金属製のキャップを
前記基板のシールリング、スルーホール、最外周の外部
端子を介してマザーボードのグランドと接続するように
したものである。
【０００６】〔２〕半導体装置において、パッケージ支
持ピンを設けた金属製のキャップを基板の半導体チップ
搭載面側に被せ、前記基板のシールリング部に設けた貫
通穴から前記基板の裏面に突出させた前記金属製のキャ
ップの支持ピンを介してマザーボードのグランドと接続
するようにしたものである。 〔３〕上記〔２〕の半導体装置において、前記支持ピン
の長さを前記基板の外部端子の高さよりも低く設定する
ようにしたものである。
【０００７】〔４〕半導体装置において、表面に配線が
形成された基板と、この基板上に搭載され前記配線と接
続される半導体素子と、接地電位に接続された前記半導
体素子を覆う金属製のキャップとを設けるようにしたも
のである。 〔５〕上記〔４〕記載の半導体装置において、前記金属
製のキャップは、前記基板に形成されたスルーホールを
介して前記基板裏面に形成された接地電位と接続される
電極に接続されるようにしたものである。
【０００８】〔６〕上記〔４〕記載の半導体装置におい
て、前記金属製のキャップは、前記基板に形成された貫
通穴を介して基板裏面に突出する突出部を有し、この突
出部が接地電位に接続されるようにしたものである。 〔７〕上記〔５〕又は〔６〕記載の半導体装置におい
て、前記金属製のキャップが絶縁材を介して前記半導体
素子と接着されるようにしたものである。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図１、図２を参照しながら詳細に説明する。図１は本
発明の第１実施形態を示す小型エリアアレイパッケージ
の断面図、図２（ａ）は半導体素子を電極パッドの形成
されている面から見た平面図、図２（ｂ）は基板の半導
体素子搭載面の平面図、図２（ｃ）は基板の外部電極形
成面の平面図、図３はシールリング部分の拡大図であ
る。
【００１０】図１および図２において、有機材からなる
基板１の表面には銅箔により配線３が形成されている。
基板の材料としては有機材やセラミック等が一般的に用
いられるが、基板が有機材の場合は、銅箔を基板全面に
貼り付けてそれをエッチングすることにより半導体素子
と接続するためのパッド２を含む配線３を形成する。
【００１１】配線３を形成する際のエッチングにおい
て、図３（ａ）に示すように基板１の外周にもシールリ
ング４として銅箔を残す。シールリング４は、基板１に
形成されたスルーホール５ａおよび基板１の裏面に形成
された配線７ａを介してグランドと接続される外部端子
を形成するためのパッド６ａに接続されている。このス
ルーホール５ａ内は、図３（ｂ）に示すように、エポキ
シ樹脂充填材１１により充填してもよい。さらに、シー
ルリング４は、半導体素子のグランドに接続される電極
に対応する基板上のパッドと基板表面において配線３ａ
を介して接続されている。
【００１２】基板上に形成された配線３は、スルーホー
ル５および基板の裏面に形成された配線７を介して外部
端子を形成するためのパッド６に接続されている。これ
ら、配線３、７を含む基板１の表面および裏面は、パッ
ド２、６およびシールリング４をそれぞれ露出させた状
態で、ソルダレジスト８により覆われている。
【００１３】基板１表面には、バンプ電極１０を介して
半導体素子１２が搭載されている。この半導体素子１２
の表面には、図示しない回路素子と、この回路素子に接
続される電極パッド１３とが形成されており、この電極
パッド１３と基板１の表面に設けられたパッド２とがバ
ンプ電極１０を介して接続される。また、半導体素子１
２のバンプ電極１０が形成された面と基板１との間に
は、エポキシ系の樹脂１４が充填されている。
【００１４】基板１上には、半導体素子１２を覆うため
の金属製のキャップ１５が設けられている。このキャッ
プ１５は、基板１上に形成されているシールリング４と
ハンダや異方性導電接着剤などの導電性材料１６を介し
て基板１と接続されている。また、この接続は、シーム
ウエルド（溶接）により行うことも可能である。
【００１５】キャップ１５を形成する際に、このキャッ
プ１５と半導体素子１２とは、絶縁接着剤１７により接
続される。基板の裏面に形成された、外部端子を形成す
るためのパッド６には、半田ボール等の外部端子１８が
形成されている。ここで、最外周の外部端子１８ａは、
基板１の表面に設けられたシールリング４とスルーホー
ル５ａを介して電気的に接続されており、図示しないマ
ザーボードに実装する際に、マザーボード側のグランド
を供給する配線に接続する。
【００１６】以上のように、第１実施例によれば、金属
製のキャップと電気的に接続された最外周の外部端子を
マザーボードのグランドを供給する配線と接続すること
により、半導体素子及び基板の上面を覆っている金属製
のキャップがグランド電位となり、見かけ上、パッケー
ジが電気的に外部からシールドされた構造となる。この
ため、デバイスの動作時に内部から発生する電磁波や、
外部から侵入してくる電磁波は金属製のキャップにより
遮蔽されるので、電磁波の放出及び侵入による機器の誤
動作を低減することができる。
【００１７】更に、半導体素子と金属製のキャップとを
接続する絶縁接着剤として高熱伝導性の材料を用いる
と、半導体チップからの熱の放熱性の向上（パッケージ
としての熱抵抗の低減）も期待することができる。
【００１８】また、基板の材料を有機材に代えてセラミ
ック材を用いることも可能であり、その場合は、銅箔を
エッチングすることにより形成していた配線に代えて図
３（ｃ）に示すように銅やタングステン等の導電性ペー
スト１９を印刷することにより配線を形成し、スルーホ
ール５ａ内もこの導電性ペーストを充填すればよい。
【００１９】次に、本発明の第２実施形態について説明
する。図４は本発明の第２実施形態を示す小型エリアア
レイパッケージの断面図である。なお、図４において、
第１実施形態と同一構成を示す箇所には、同一の符号を
付し、その説明を省略する。
【００２０】この第２実施形態では、金属製のキャップ
１５の基板１と接合する面の４コーナーに支持ピン（突
出部）２０を設け、基板１の表面の外周シールリング４
のコーナー部に設けられた貫通穴２１を通して、基板１
の裏面（外部端子搭載面）に露出させ、マザーボードの
実装時に基板１から露出した支持ピンをマザーボード側
のグランドを供給する配線と接続する。
【００２１】なお、支持ピン２０の長さは、基板１の裏
面に露出した部分が外部端子１８の高さよりも低くなる
ように設定する（支持ピンの長さは、使用する外部端子
１８の径及びフラックス等の種類により異なる）。この
場合も、基板１と金属製のキャップ１５との接合及び半
導体素子１２と金属製のキャップ１５との接合は、第１
実施例と同じ方法を用いる。
【００２２】したがって、小型エリアアレイパッケージ
に金属製のキャップ１５を被せ、その金属製のキャップ
１５に設けられた支持ピン２０を介してマザーボードの
グランドと接続することにより、電磁波の放出及び外部
からの電磁波の侵入を低減することが可能となる。
【００２３】また、基板１の裏面に突出させた支持ピン
２０の長さを外部端子１８の高さよりも低く設定するこ
とにより、マザーボード実装時の外部端子１８の溶解に
よるパッケージの沈み込み量の調整が可能となる。
【００２４】このような構成とした場合、金属製のキャ
ップに設けた支持ピンをマザーボードのグランドと接続
することにより、半導体素子及び基板の上面を覆ってい
る金属製のキャップがグランド電位となり、見かけ上、
パッケージが電気的に外部からシールドされた構造とな
る。このため、デバイスの動作時に内部から発生する電
磁波や、外部から侵入してくる電磁波は金属製のキャッ
プにより遮蔽されるので、電磁波の放出及び侵入による
機器の誤動作を低減することができる。
【００２５】更に、金属製のキャップが高熱伝導性の絶
縁接着剤を介して、半導体チップと接合されていること
により、半導体チップからの放熱性の向上（パッケージ
としての熱抵抗の低減）を図ることができる。
【００２６】また、基板の裏面に突出させた支持ピンの
長さを外部端子の高さよりも低く設定することにより、
マザーボード実装時の外部端子の溶解によるパッケージ
の沈み込み量の調整が可能となり、マザーボード実装時
のパッケージの過度の沈み込みを防止することができ、
実装後のフラックス洗浄性、及びマザーボードとの接続
信頼性の向上を図ることができる。
【００２７】次に、図５、図６（ａ）〜（ｃ）を用いて
本発明の第３実施形態を説明する。なお、第１実施形態
と同一構成を示す箇所には、同一の符号を付し、その説
明を省略する。図５は第３実施形態の断面図であり、そ
の間に導電層により形成された中間層３１が設けられた
多層基板３０により形成されている点で第１実施形態と
相違している。
【００２８】図６（ａ）は半導体素子１２を搭載する側
から見た多層基板３０の平面図、図６（ｂ）は中間層３
１を示す平面図、図６（ｃ）は外部電極形成面から見た
多層基板３０の平面図をそれぞれ示している。
【００２９】多層基板３０には、銅箔またはタングステ
ン等の金属材料からなる中間層３１が設けられている。
この中間層３１は、スルーホール３４およびバンプ電極
３３を介して半導体素子１２のグランドパッド３２と接
続されている。
【００３０】また、中間層３１は、スルーホール５ａを
介して基板上に形成されるシールリング４およびグラン
ドに接続される外部端子１８ａと接続されている。
【００３１】また、グランド以外の入出力などの信号が
供給される外部電極１８は、スルーホール５を介して半
導体素子の対応する電極に接続される。グランドと接続
しないスルーホール５の周囲には中間層３１との間に隙
間が設けられており、スルーホール５と中間層３１とは
接触しないようになっている。
【００３２】このように、中間層３１を設けることによ
り、半導体素子１２は、金属製のキャップおよび中間層
によって外部と電気的に遮断され、より高いシールド効
果が期待できる。
【００３３】また、グランドに接続される外部端子１８
ａを多層基板１の中心から見て均等になるように配置し
た場合、図７の矢印で示すように多層基板３０内に設け
た中間層３１での電流分布が均一となり、グランド用の
外部端子１８ａと接続されたキャップ１５を含めたパッ
ケージ内のグランドのインピーダンスが安定するという
効果が期待できる。
【００３４】さらに、多層基板３０の最外周に配置され
る外部端子を全てグランドに接続される外部端子１８ａ
とした場合、中間層３１における電流分布がさらに均一
になるとともに、外部端子１８の最外周をグランドで囲
んだ状態となるので、外部端子を含めたシールド効果が
期待できる。
【００３５】また、この第３実施形態においても、第２
実施形態で説明したものと同様に、キャップに支持ピン
を設けて、基板のコーナー部に設けた貫通孔を通しても
よい。その場合、第２実施形態と同様に、マザーボード
実装時の外部端子の溶解によるパッケージの沈み込み量
の調整が可能となり、マザーボード実装時のパッケージ
の過度の沈み込みを防止することができ、実装後のフラ
ックス洗浄性、及びマザーボードとの接続信頼性の向上
を図ることができる。
【００３６】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、金属製のキャップと電気的に接続された最外周
の外部端子をマザーボードのグランドと接続することに
より、基板の上面を覆っている金属製のキャップがグラ
ンド電位となり、見かけ上、パッケージが電気的に外部
からシールドされた構造となる。このため、デバイスの
動作時に内部から発生する電磁波や、外部から侵入して
くる電磁波は金属製のキャップにより遮蔽されるので、
電磁波の放出及び侵入による機器の誤動作を低減するこ
とができる。
【００３７】更に、金属製のキャップを高熱伝導性の絶
縁接着剤を介して、半導体チップと接合させた場合、半
導体チップからの熱の放熱性の向上（パッケージとして
の熱抵抗の低減）を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す半導体装置の断面
図である。
【図２】本発明の第１実施形態を示す半導体装置の平面
図である。
【図３】本発明の第１実施形態を示す半導体装置の部分
拡大図である。
【図４】本発明の第２実施形態を示す半導体装置の断面
図である。
【図５】本発明の第３実施形態を示す半導体装置の断面
図である。
【図６】本発明の第３実施形態を示す半導体装置の平面
図である。
【図７】本発明の第３実施形態を示す半導体装置の平面
図である。
【符号の説明】
１ 基板 ２ パッド ３ 配線 ４ シールリング ５ スルーホール ６ パッド ７ 配線 ８ ソルダレジスト １０ バンプ電極 １１ エポキシ樹脂充填材 １２ 半導体素子 １３ 電極パッド １５ 金属製のキャップ １６ 導電性材料 １７ 絶縁接着剤 １８ 外部端子

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 表面に配線が形成された基板と、該基板
    上に搭載され前記配線と接続される半導体素子と、接地
    電位に接続された前記半導体素子を覆う導電性のキャッ
    プとを備えたことを特徴とする半導体装置。
  2. 【請求項２】 前記基板表面に形成された前記配線は、
    前記基板の表裏を貫通する貫通孔を介して前記基板裏面
    に形成された外部電極と接続されることを特徴とする請
    求項１項記載の半導体装置。
  3. 【請求項３】 前記基板は表面と裏面との間に接地電位
    に接続される導電性の中間層を有することを特徴とする
    請求項１項記載の半導体装置。
  4. 【請求項４】 前記導電性のキャップは前記基板に形成
    された貫通穴を介して前記基板裏面に突出するとともに
    接地電位に接続される突出部を有することを特徴とする
    請求項１項または２項記載の半導体装置。
  5. 【請求項５】 前記突出部は前記外部端子の高さよりも
    低いことを特徴とする請求項４項記載の半導体装置。
  6. 【請求項６】 前記導電性のキャップは絶縁材を介して
    前記半導体素子と接していることを特徴とする請求項１
    項記載の半導体装置。
  7. 【請求項７】 前記外部電極のうち接地電位に接続され
    る前記外部電極は前記基板の中心から見て略均等に配置
    されることを特徴とする請求項２項記載の半導体装置。
  8. 【請求項８】 前記外部電極は複数の列状に形成されて
    おり、そのうちの最外周に位置する前記外部端子を接地
    電位にすることを特徴とする請求項２項記載の半導体装
    置。
  9. 【請求項９】 前記突出部は前記基板の中心から見て略
    均等に配置されることを特徴とする請求項４項記載の半
    導体装置。
  10. 【請求項１０】 前記突出部は前記基板の周囲に設けら
    れ、前記外部端子は前記突出部の内側に形成されること
    を特徴とする請求項４項記載の半導体装置。
  11. 【請求項１１】 配線と周囲を囲む導電層がその表面に
    形成された基板と、 該基板上に搭載され、その表面に形成された電極が前記
    配線に接続される半導体素子と、 前記基板表面に設けられ、前記半導体素子を覆い、前記
    導電層に接続される導電性のキャップと、 前記基板の裏面に形成され、前記基板に形成された貫通
    孔を介して前記配線と接続される外部電極と、 を備えたことを特徴とする半導体装置。
  12. 【請求項１２】 前記導電層は、接地電位に接続される
    前記外部端子に接続されることを特徴とする請求項１１
    項記載の半導体装置。
  13. 【請求項１３】 前記基板は前記表面と裏面との間に接
    地電位に接続される導電性の中間層を有することを特徴
    とする請求項１１項記載の半導体装置。
  14. 【請求項１４】 前記半導体素子は、前記導電性のキャ
    ップと絶縁材を介して接していることを特徴とする請求
    項１１項記載の半導体装置。
  15. 【請求項１５】 その表面に形成された配線と、前記表
    面の周囲に形成された導電層と、表面と裏面との間に形
    成された導電性の中間層と、表面と裏面とを貫通し前記
    導電性の中間層と接続される第１の複数の貫通孔と、前
    記導電性の中間層と接続されない第２の複数の貫通孔と
    を有する基板と、 信号を入力あるいは出力するための複数の信号電極と接
    地電位に接続される複数の接地電極とを少なくとも含む
    前記配線に接続される複数の電極を有する半導体素子
    と、 前記半導体素子を覆う前記導電層に接続された導電性の
    キャップと、 前記接地電極と前記第１の複数の貫通孔を介して接続さ
    れる複数の第１の外部電極と、 前記信号電極と前記第２の複数の貫通孔を介して接続さ
    れる複数の第２の外部電極と、 を有することを特徴とする半導体装置。
  16. 【請求項１６】 前記第１の複数の外部電極は、前記基
    板の中心から見て略均等に配置されることを特徴とする
    請求項１５項記載の半導体装置。
  17. 【請求項１７】 前記第１の複数の外部電極は、前記基
    板の端部近傍に他の外部電極を囲むように配置されるこ
    と特徴とする請求項１５項記載の半導体装置。
JP17007198A 1997-09-02 1998-06-17 半導体装置 Expired - Fee Related JP3834426B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP17007198A JP3834426B2 (ja) 1997-09-02 1998-06-17 半導体装置
US09/141,751 US6225694B1 (en) 1997-09-02 1998-08-28 Semiconductor device
KR10-1998-0035871A KR100404159B1 (ko) 1997-09-02 1998-09-01 반도체장치
US09/777,676 US6538319B2 (en) 1997-09-02 2001-02-07 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP23685497 1997-09-02
JP9-236854 1997-09-02
JP17007198A JP3834426B2 (ja) 1997-09-02 1998-06-17 半導体装置

Publications (2)

Publication Number Publication Date
JPH11145333A true JPH11145333A (ja) 1999-05-28
JP3834426B2 JP3834426B2 (ja) 2006-10-18

Family

ID=26493189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17007198A Expired - Fee Related JP3834426B2 (ja) 1997-09-02 1998-06-17 半導体装置

Country Status (3)

Country Link
US (2) US6225694B1 (ja)
JP (1) JP3834426B2 (ja)
KR (1) KR100404159B1 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127211A (ja) * 1999-10-26 2001-05-11 Nec Corp 電磁波ノイズの遮蔽部を備える半導体集積回路と該半導体集積回路の実装構造
KR100411206B1 (ko) * 2001-02-19 2003-12-18 삼성전자주식회사 반도체 패키지
WO2006080048A1 (ja) * 2005-01-25 2006-08-03 Fujitsu Limited 半導体装置
KR100645755B1 (ko) * 2000-11-07 2006-11-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
JP2007158080A (ja) * 2005-12-06 2007-06-21 Nec Electronics Corp 半導体装置
JP2007214439A (ja) * 2006-02-10 2007-08-23 Dainippon Printing Co Ltd 複合センサーパッケージ
JP2007227778A (ja) * 2006-02-24 2007-09-06 Alps Electric Co Ltd 面実装型電子回路モジュール
JP2008072153A (ja) * 2003-01-30 2008-03-27 Internatl Business Mach Corp <Ibm> 半導体パッケージおよびその製造方法
JP2009010118A (ja) * 2007-06-27 2009-01-15 Elpida Memory Inc 半導体パッケージ
JP2010519769A (ja) * 2007-02-21 2010-06-03 ラムバス・インコーポレーテッド 高速メモリパッケージ
JP2010147382A (ja) * 2008-12-22 2010-07-01 Denso Corp 電子装置
WO2011074221A1 (ja) * 2009-12-14 2011-06-23 パナソニック株式会社 半導体装置
TWI421957B (zh) * 2010-08-04 2014-01-01 Universal Scient Ind Shanghai 系統封裝模組的製造方法及其封裝結構
JP5767695B2 (ja) * 2011-03-22 2015-08-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2017531301A (ja) * 2014-09-16 2017-10-19 アンフェノール・エフシーアイ・アジア・ピーティーイー．・リミテッドＡｍｐｈｅｎｏｌ ＦＣＩ Ａｓｉａ Ｐｔｅ．Ｌｔｄ． 密閉してシールされた電気コネクタアセンブリ
WO2019092938A1 (ja) * 2017-11-13 2019-05-16 オリンパス株式会社 半導体基板、半導体基板積層体および内視鏡
WO2024172068A1 (ja) * 2023-02-17 2024-08-22 京セラ株式会社 配線基板

Families Citing this family (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117797A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6711812B1 (en) * 1999-04-13 2004-03-30 Unicap Electronics Industrial Corporation Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
JP2001053178A (ja) * 1999-06-02 2001-02-23 Japan Radio Co Ltd 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法
JP3467454B2 (ja) * 2000-06-05 2003-11-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3407025B2 (ja) * 2000-06-08 2003-05-19 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
KR100600169B1 (ko) * 2000-07-18 2006-07-12 앰코 테크놀로지 코리아 주식회사 반도체패키지
GB2365007B (en) * 2000-07-21 2002-06-26 Murata Manufacturing Co Insulative ceramic compact
US6518678B2 (en) 2000-12-29 2003-02-11 Micron Technology, Inc. Apparatus and method for reducing interposer compression during molding process
US6844236B2 (en) * 2001-07-23 2005-01-18 Agere Systems Inc. Method and structure for DC and RF shielding of integrated circuits
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
DE10142971A1 (de) * 2001-09-01 2003-03-27 Eupec Gmbh & Co Kg Leistungshalbleitermodul
DE10148120B4 (de) * 2001-09-28 2007-02-01 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
US6800944B2 (en) * 2001-12-19 2004-10-05 Texas Instruments Incorporated Power/ground ring substrate for integrated circuits
US7535093B1 (en) * 2002-03-08 2009-05-19 Raytheon Company Method and apparatus for packaging circuit devices
US7026223B2 (en) * 2002-03-28 2006-04-11 M/A-Com, Inc Hermetic electric component package
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
US6977187B2 (en) * 2002-06-19 2005-12-20 Foster-Miller, Inc. Chip package sealing method
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US6972481B2 (en) * 2002-09-17 2005-12-06 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US6838761B2 (en) * 2002-09-17 2005-01-04 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US7061088B2 (en) * 2002-10-08 2006-06-13 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
CA2409912C (en) 2002-10-25 2008-04-01 Ibm Canada Limited-Ibm Canada Limitee Improvements in grounding and thermal dissipation for integrated circuit packages
JP3908148B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US7489914B2 (en) * 2003-03-28 2009-02-10 Georgia Tech Research Corporation Multi-band RF transceiver with passive reuse in organic substrates
US6747350B1 (en) * 2003-06-06 2004-06-08 Silicon Integrated Systems Corp. Flip chip package structure
TWI236118B (en) * 2003-06-18 2005-07-11 Advanced Semiconductor Eng Package structure with a heat spreader and manufacturing method thereof
KR101078621B1 (ko) * 2003-07-03 2011-11-01 테쎄라 테크놀로지스 아일랜드 리미티드 집적회로 디바이스를 패키징하기 위한 방법 및 장치
US7144640B2 (en) * 2003-08-01 2006-12-05 Agency For Science, Technology And Research Tilted media for hard disk drives and magnetic data storage devices
US7012326B1 (en) 2003-08-25 2006-03-14 Xilinx, Inc. Lid and method of employing a lid on an integrated circuit
US20050095835A1 (en) * 2003-09-26 2005-05-05 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
US6982481B1 (en) * 2003-10-08 2006-01-03 Nortel Networks Limited System for dissipating heat and shielding electromagnetic radiation produced by an electronic device
US8970049B2 (en) * 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
DE102004012818B3 (de) * 2004-03-16 2005-10-27 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleiterbauelements
US8552551B2 (en) 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
DE102004036909B4 (de) * 2004-07-29 2007-04-05 Infineon Technologies Ag Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
JP4555119B2 (ja) * 2005-02-22 2010-09-29 アルプス電気株式会社 面実装型電子回路ユニット
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
KR101172527B1 (ko) * 2005-03-31 2012-08-10 스태츠 칩팩, 엘티디. 상부면 및 하부면에서 노출된 기판 표면들을 갖는 반도체적층 패키지 어셈블리
US7429787B2 (en) * 2005-03-31 2008-09-30 Stats Chippac Ltd. Semiconductor assembly including chip scale package and second substrate with exposed surfaces on upper and lower sides
US7364945B2 (en) * 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7582960B2 (en) * 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
US7388284B1 (en) * 2005-10-14 2008-06-17 Xilinx, Inc. Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit
KR100868593B1 (ko) * 2005-12-06 2008-11-13 야마하 가부시키가이샤 반도체 장치 및 그 제조 방법과 반도체 장치에 사용되는 덮개 부재와 반도체 장치를 제조하기 위한 반도체 유닛
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US20080029879A1 (en) * 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
US20080128890A1 (en) * 2006-11-30 2008-06-05 Advanced Semiconductor Engineering, Inc. Chip package and fabricating process thereof
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US20080266806A1 (en) * 2007-04-27 2008-10-30 Lakin Eric D Electronic assembly that includes a heat sink which cools multiple electronic components
US20080266807A1 (en) * 2007-04-27 2008-10-30 Cray Inc. Electronic assembly with emi shielding heat sink
US20080272468A1 (en) * 2007-05-02 2008-11-06 Farshad Ghaghahi Grounded shield for blocking electromagnetic interference in an integrated circuit package
JP2009117767A (ja) * 2007-11-09 2009-05-28 Shinko Electric Ind Co Ltd 半導体装置の製造方法及びそれにより製造した半導体装置
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) * 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US7906857B1 (en) 2008-03-13 2011-03-15 Xilinx, Inc. Molded integrated circuit package and method of forming a molded integrated circuit package
US7709915B2 (en) * 2008-05-07 2010-05-04 Aptina Imaging Corporation Microelectronic devices having an EMI shield and associated systems and methods
US7906376B2 (en) * 2008-06-30 2011-03-15 Intel Corporation Magnetic particle-based composite materials for semiconductor packages
JP5277755B2 (ja) * 2008-07-01 2013-08-28 オムロン株式会社 電子部品
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
DE112009004069T5 (de) * 2009-01-30 2012-06-21 Hewlett-Packard Development Co., L.P. Integrierte-Schaltung-Befestigungsstruktur mitLötkugeln und Anschlussstiften
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8916958B2 (en) * 2009-04-24 2014-12-23 Infineon Technologies Ag Semiconductor package with multiple chips and substrate in metal cap
JP5561460B2 (ja) 2009-06-03 2014-07-30 新光電気工業株式会社 配線基板および配線基板の製造方法
US20110001230A1 (en) * 2009-07-02 2011-01-06 Conexant Systems, Inc. Systems and Methods of Improved Heat Dissipation with Variable Pitch Grid Array Packaging
US8212340B2 (en) * 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8362609B1 (en) 2009-10-27 2013-01-29 Xilinx, Inc. Integrated circuit package and method of forming an integrated circuit package
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9254532B2 (en) * 2009-12-30 2016-02-09 Intel Corporation Methods of fabricating low melting point solder reinforced sealant and structures formed thereby
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
CN102576706B (zh) * 2010-03-16 2015-07-22 富士电机株式会社 半导体器件
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
CA2704683A1 (en) * 2010-05-28 2010-08-12 Ibm Canada Limited - Ibm Canada Limitee Grounded lid for micro-electronic assemblies
JP5572890B2 (ja) * 2010-06-08 2014-08-20 ミヨシ電子株式会社 半導体モジュールおよび半導体装置
JP2011258757A (ja) * 2010-06-09 2011-12-22 Toshiba Corp 半導体装置
US8810028B1 (en) 2010-06-30 2014-08-19 Xilinx, Inc. Integrated circuit packaging devices and methods
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US20120074559A1 (en) * 2010-09-24 2012-03-29 International Business Machines Corporation Integrated circuit package using through substrate vias to ground lid
KR20120045893A (ko) * 2010-11-01 2012-05-09 삼성전기주식회사 반도체 패키지 모듈
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TWI525782B (zh) * 2011-01-05 2016-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
JP5512566B2 (ja) * 2011-01-31 2014-06-04 株式会社東芝 半導体装置
US8748233B2 (en) 2011-06-21 2014-06-10 Stats Chippac Ltd. Integrated circuit packaging system with underfill and method of manufacture thereof
FR2977975A1 (fr) * 2011-07-13 2013-01-18 St Microelectronics Grenoble 2 Boitier electronique a via thermique et procede de fabrication
KR101829392B1 (ko) * 2011-08-23 2018-02-20 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9155188B2 (en) * 2011-11-04 2015-10-06 Apple Inc. Electromagnetic interference shielding techniques
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
CN103219295B (zh) * 2012-01-20 2015-12-16 环旭电子股份有限公司 适形掩模封装结构及检测方法
JP5703245B2 (ja) 2012-02-28 2015-04-15 株式会社東芝 無線装置、それを備えた情報処理装置および記憶装置
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
JP5710558B2 (ja) 2012-08-24 2015-04-30 株式会社東芝 無線装置、それを備えた情報処理装置及び記憶装置
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9837701B2 (en) 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9129954B2 (en) 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US9172131B2 (en) 2013-03-15 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor structure having aperture antenna
CN103400825B (zh) 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
JP6157998B2 (ja) * 2013-09-03 2017-07-05 ルネサスエレクトロニクス株式会社 半導体装置
US8912641B1 (en) * 2013-09-09 2014-12-16 Harris Corporation Low profile electronic package and associated methods
US9232686B2 (en) * 2014-03-27 2016-01-05 Intel Corporation Thin film based electromagnetic interference shielding with BBUL/coreless packages
KR102210332B1 (ko) 2014-09-05 2021-02-01 삼성전자주식회사 반도체 패키지
US9666539B1 (en) * 2015-12-03 2017-05-30 International Business Machines Corporation Packaging for high speed chip to chip communication
US20200219825A1 (en) * 2020-03-19 2020-07-09 Intel Corporation Memory device package with noise shielding
US11616000B2 (en) * 2021-06-25 2023-03-28 Intel Corporation Methods and apparatus to provide electrical shielding for integrated circuit packages using a thermal interface material

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410905A (en) * 1981-08-14 1983-10-18 Amp Incorporated Power, ground and decoupling structure for chip carriers
JPS63175450A (ja) * 1987-01-16 1988-07-19 Hitachi Ltd 気密封止型半導体装置
JPH01313969A (ja) * 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
JPH0653355A (ja) * 1992-07-30 1994-02-25 Kyocera Corp 電子部品収納用パッケージ
JPH06132424A (ja) * 1992-10-16 1994-05-13 Fuji Electric Co Ltd スイッチング半導体装置
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
JP2780649B2 (ja) * 1994-09-30 1998-07-30 日本電気株式会社 半導体装置
US5572070A (en) * 1995-02-06 1996-11-05 Rjr Polymers, Inc. Integrated circuit packages with heat dissipation for high current load
JPH08222652A (ja) * 1995-02-16 1996-08-30 Hitachi Ltd 半導体装置及びその製造方法
US5789810A (en) * 1995-12-21 1998-08-04 International Business Machines Corporation Semiconductor cap
US5898219A (en) * 1997-04-02 1999-04-27 Intel Corporation Custom corner attach heat sink design for a plastic ball grid array integrated circuit package

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127211A (ja) * 1999-10-26 2001-05-11 Nec Corp 電磁波ノイズの遮蔽部を備える半導体集積回路と該半導体集積回路の実装構造
KR100645755B1 (ko) * 2000-11-07 2006-11-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
KR100411206B1 (ko) * 2001-02-19 2003-12-18 삼성전자주식회사 반도체 패키지
JP2008072153A (ja) * 2003-01-30 2008-03-27 Internatl Business Mach Corp <Ibm> 半導体パッケージおよびその製造方法
JP4593616B2 (ja) * 2005-01-25 2010-12-08 富士通株式会社 半導体装置
WO2006080048A1 (ja) * 2005-01-25 2006-08-03 Fujitsu Limited 半導体装置
JPWO2006080048A1 (ja) * 2005-01-25 2008-06-19 富士通株式会社 半導体装置
JP2007158080A (ja) * 2005-12-06 2007-06-21 Nec Electronics Corp 半導体装置
JP2007214439A (ja) * 2006-02-10 2007-08-23 Dainippon Printing Co Ltd 複合センサーパッケージ
JP4703424B2 (ja) * 2006-02-10 2011-06-15 大日本印刷株式会社 複合センサーパッケージ
JP2007227778A (ja) * 2006-02-24 2007-09-06 Alps Electric Co Ltd 面実装型電子回路モジュール
JP2010519769A (ja) * 2007-02-21 2010-06-03 ラムバス・インコーポレーテッド 高速メモリパッケージ
JP2009010118A (ja) * 2007-06-27 2009-01-15 Elpida Memory Inc 半導体パッケージ
JP2010147382A (ja) * 2008-12-22 2010-07-01 Denso Corp 電子装置
WO2011074221A1 (ja) * 2009-12-14 2011-06-23 パナソニック株式会社 半導体装置
JPWO2011074221A1 (ja) * 2009-12-14 2013-04-25 パナソニック株式会社 半導体装置
US8598701B2 (en) 2009-12-14 2013-12-03 Panasonic Corporation Semiconductor device
TWI421957B (zh) * 2010-08-04 2014-01-01 Universal Scient Ind Shanghai 系統封裝模組的製造方法及其封裝結構
JP5767695B2 (ja) * 2011-03-22 2015-08-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2017531301A (ja) * 2014-09-16 2017-10-19 アンフェノール・エフシーアイ・アジア・ピーティーイー．・リミテッドＡｍｐｈｅｎｏｌ ＦＣＩ Ａｓｉａ Ｐｔｅ．Ｌｔｄ． 密閉してシールされた電気コネクタアセンブリ
WO2019092938A1 (ja) * 2017-11-13 2019-05-16 オリンパス株式会社 半導体基板、半導体基板積層体および内視鏡
WO2024172068A1 (ja) * 2023-02-17 2024-08-22 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
US6225694B1 (en) 2001-05-01
KR19990029419A (ko) 1999-04-26
US6538319B2 (en) 2003-03-25
JP3834426B2 (ja) 2006-10-18
US20010008301A1 (en) 2001-07-19
KR100404159B1 (ko) 2004-02-05

Similar Documents

Publication Publication Date Title
JP3834426B2 (ja) 半導体装置
JP2565300B2 (ja) 半導体装置
JP2780649B2 (ja) 半導体装置
JPH09260552A (ja) 半導体チップの実装構造
JP2004281830A (ja) 半導体装置用基板及び基板の製造方法及び半導体装置
JPH0883865A (ja) 樹脂封止型半導体装置
JP2001044305A (ja) 半導体装置
JP3239874B2 (ja) 半導体装置
JP3469168B2 (ja) 配線基板及び半導体装置
JP3065288B2 (ja) 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法
JPH10125721A (ja) 半導体装置
JP2000183488A (ja) ハイブリッドモジュール
JP2000082760A (ja) 半導体装置
JP3640625B2 (ja) 半導体装置と半導体装置用フイルムキャリア
JP2970075B2 (ja) チップキャリヤ
JP3348562B2 (ja) 半導体パッケージの実装構造
JP3033541B2 (ja) Ｔａｂテープ、半導体装置及び半導体装置の製造方法
JP3424515B2 (ja) 電子部品の実装構造
JP2002198467A (ja) 半導体装置
JP2933830B2 (ja) チップ部品の実装構造
JP3645701B2 (ja) 半導体装置
JP3147165B2 (ja) 回路装置、その製造方法
JP3149836B2 (ja) 半導体装置
JP2993480B2 (ja) 半導体装置
JPH05315778A (ja) ヒートシンクを備えた電子部品搭載用基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040611

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060724

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees