WO2019092938A1 - 半導体基板、半導体基板積層体および内視鏡 - Google Patents
半導体基板、半導体基板積層体および内視鏡 Download PDFInfo
- Publication number
- WO2019092938A1 WO2019092938A1 PCT/JP2018/028695 JP2018028695W WO2019092938A1 WO 2019092938 A1 WO2019092938 A1 WO 2019092938A1 JP 2018028695 W JP2018028695 W JP 2018028695W WO 2019092938 A1 WO2019092938 A1 WO 2019092938A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- semiconductor substrate
- metal wiring
- wiring layer
- layer
- silicon wafer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000010410 layer Substances 0.000 claims abstract description 76
- 239000002184 metal Substances 0.000 claims abstract description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 238000003780 insertion Methods 0.000 claims description 16
- 230000037431 insertion Effects 0.000 claims description 16
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 abstract description 3
- 239000011241 protective layer Substances 0.000 abstract description 3
- 238000005549 size reduction Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 3
- 238000003384 imaging method Methods 0.000 description 26
- 238000004519 manufacturing process Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 14
- 238000005286 illumination Methods 0.000 description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 238000005452 bending Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 239000000835 fiber Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 239000006059 cover glass Substances 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 210000003695 paranasal sinus Anatomy 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
- A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
- A61B1/04—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B23/00—Telescopes, e.g. binoculars; Periscopes; Instruments for viewing the inside of hollow bodies; Viewfinders; Optical aiming or sighting devices
- G02B23/24—Instruments or systems for viewing the inside of hollow bodies, e.g. fibrescopes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
-
- H01L27/146—
Definitions
- the present invention relates to a semiconductor substrate used for an imaging device and a processing circuit, a semiconductor substrate laminate in which a plurality of semiconductor substrates are stacked, and an endoscope provided with the semiconductor substrate laminate at the tip of an insertion portion.
- each of the conventional scrub seal and TSV can not arrange elements immediately below the stacked chips, and the presence of each on chips individually increases the chip area which can not be used for the elements. So, further miniaturization of the chip was difficult.
- a chip having an imaging function and the like provided at the tip of the endoscope is sealed by sealing the outer peripheral portion with a light shielding member such as metal in order to prevent the influence of light leaking from the illumination fiber illuminating the object. It was necessary to shield the light and it was difficult to further miniaturize the chip.
- the present invention has been made in view of the above, and provides a semiconductor substrate, a semiconductor substrate laminate, and an endoscope that can be further miniaturized while preventing the influence of light entering from the outside. With the goal.
- a semiconductor substrate comprises a silicon wafer layer on which a functional element is formed, an interlayer insulating film laminated on the silicon wafer layer, and the interlayer A first metal wiring layer laminated on an insulating film, and a first surface laminated on the first metal wiring layer and partially having an opening which can be in contact with the first metal wiring layer A protective film is connected to the first metal wiring layer, and is formed penetrating from the back surface of the first metal wiring layer to the back surface of the interlayer insulating film and the silicon wafer layer to surround the periphery of the functional element.
- a second metal wiring layer connected to the through electrode portion and laminated on the back surface of the silicon wafer layer, and a back surface of the second metal wiring layer.
- a second surface protective layer having an opening that can be connected to the second metal wiring layer, characterized in that it comprises a.
- a plurality of the semiconductor substrates described above are stacked, and at least one of the functional elements of the semiconductor substrate receives light and performs photoelectric conversion to generate an image signal.
- the plurality of pixels to be generated are characterized.
- an endoscope according to the present invention is characterized in that the endoscope is insertable into a subject, and has an insertion portion provided by stacking a plurality of the above-mentioned semiconductor substrates at a tip end portion.
- FIG. 1 is a view schematically showing an entire configuration of an endoscope system according to an embodiment of the present invention.
- FIG. 2 is a cross-sectional view for explaining the internal configuration of the distal end portion of the endoscope shown in FIG.
- FIG. 3 is a plan view of a semiconductor substrate according to an embodiment of the present invention.
- FIG. 4 is a cross-sectional view taken along line IV-IV of FIG.
- FIG. 5 is a cross-sectional view taken along line VV of FIG.
- FIG. 6A is a cross-sectional view for schematically explaining a method for manufacturing a semiconductor substrate according to an embodiment of the present invention.
- FIG. 6B is a cross-sectional view for schematically explaining a method for manufacturing a semiconductor substrate according to an embodiment of the present invention.
- FIG. 6A is a cross-sectional view for schematically explaining a method for manufacturing a semiconductor substrate according to an embodiment of the present invention.
- FIG. 6B is a cross-sectional view for schematically explaining
- FIG. 6C is a cross-sectional view for schematically explaining a method for manufacturing a semiconductor substrate according to an embodiment of the present invention.
- FIG. 6D is a cross-sectional view for schematically explaining a method for manufacturing a semiconductor substrate according to an embodiment of the present invention.
- FIG. 6E is a cross-sectional view for schematically explaining a method for manufacturing a semiconductor substrate according to an embodiment of the present invention.
- FIG. 6F is a cross-sectional view for schematically explaining a method for manufacturing a semiconductor substrate according to an embodiment of the present invention.
- FIG. 6G is a cross-sectional view for schematically explaining a method for manufacturing a semiconductor substrate according to an embodiment of the present invention.
- FIG. 6H is a cross-sectional view for schematically explaining a method for manufacturing a semiconductor substrate according to an embodiment of the present invention.
- FIG. 1 is a view schematically showing an entire configuration of an endoscope system according to an embodiment of the present invention.
- the endoscope system 1 shown in FIG. 1 is inserted into a subject, and the endoscope 2 which images the inside of the subject to generate an image signal of the subject, and the image signal generated by the endoscope 2
- a processor 3 that functions as a control device that performs predetermined image processing and controls each part of the endoscope system 1, a light source device 4 that generates illumination light emitted from the tip of the endoscope 2, and the processor 3 perform image processing
- a display device 5 for displaying an image corresponding to the image signal subjected to
- the endoscope 2 includes an insertion portion 6 inserted into a subject, an operation portion 7 provided at a proximal end of the insertion portion 6, and a flexible universal cord 8 extending from the operation portion 7. Prepare.
- the insertion portion 6 is realized using at least an illumination fiber (light guide cable), an electric cable, an optical fiber, and the like.
- the insertion portion 6 includes a distal end portion 6a incorporating an imaging device including a semiconductor substrate such as an imaging element or a circuit element described later, a bendable bending portion 6b formed of a plurality of bending pieces, and a base end of the bending portion 6b. And a flexible flexible tube portion 6c provided on the side.
- An illumination unit that irradiates illumination light supplied from the light source device 4 through the illumination lens into the object, and an observation unit that generates an image signal by capturing an object image collected by the optical system at the tip 6a
- An opening communicating with the treatment instrument channel and noise for air supply / water supply are provided.
- the operation unit 7 includes a bending knob 7a that bends the bending unit 6b in the vertical and horizontal directions, a treatment tool insertion unit 7b into which a treatment tool such as a forceps or a laser knife is inserted into a body cavity of a subject, a processor 3, It has a plurality of switch parts 7c which operate peripheral equipment, such as a light source device 4, an air supply device, a water supply device, and a gas supply device.
- the treatment instrument inserted from the treatment instrument insertion portion 7b is exposed from the forceps opening at the tip of the insertion portion 6 through the treatment instrument channel provided inside.
- the universal cord 8 is configured using an illumination fiber, an electric cable or the like.
- the universal cord 8 is branched at the proximal end, and one branched end is the connector portion 8 a and the other end is the connector portion 8 b.
- the connector portion 8 a is detachable from the connector of the processor 3.
- the connector portion 8 b is attachable to and detachable from the light source device 4.
- the universal cord 8 propagates the illumination light supplied from the light source device 4 to the tip 6a via the connector 8b and the illumination fiber.
- the universal cord 8 transmits an image signal captured by an imaging unit described later to the processor 3 via the electric cable and the connector portion 8a.
- the light source device 4 emits light from the light source and supplies illumination light to the endoscope 2 connected via the connector portion 8 b and the illumination fiber of the universal cord 8.
- the light source that emits light is configured using, for example, a light emitting diode (LED), a xenon lamp, a condenser lens, and the like.
- the display device 5 displays various information including an image corresponding to an image signal subjected to predetermined image processing by the processor 3 through the video cable 5a.
- the display device 5 is configured using a display or the like using liquid crystal or organic EL (Electro Luminescence). Thereby, the operator can determine the observation and the property of the desired position in the subject by operating the endoscope 2 while looking at the image (in-vivo image) displayed by the display device 5.
- FIG. 2 is a cross-sectional view for explaining the internal configuration of the distal end portion 6a of the endoscope 2 shown in FIG.
- the distal end portion 6 a is externally fitted by the distal end cover 60.
- the distal end cover 60 is provided with an observation window 61, an illumination lens (not shown), an air / water supply nozzle 62, and a forceps opening 63.
- An imaging device 20 for imaging the inside of the subject is inserted into the holding portion 61b of the observation window 61 via a plurality of lenses including the lens 61a.
- a tip block 66 provided with an air / water supply hole 64, a forceps insertion hole 65, and the like so as to correspond to the nozzle 62 and the forceps opening 63 respectively is disposed.
- An air supply / water supply pipe 67 is provided at the rear end of the air supply / water supply hole 64 in the front end block 66.
- An air supply / water supply tube 68 is connected to the air supply / water supply pipe 67.
- a forceps insertion pipe 69 is provided at a rear end portion of the forceps insertion hole 65.
- a forceps insertion tube 70 is connected to the forceps insertion pipe 69.
- An imaging device 20 (imaging unit) includes an objective optical unit 28 configured of a plurality of optical lenses 20 a to 20 e, and an imaging element substrate disposed behind the objective optical unit 28 and receiving light incident on the objective optical unit 28. 30, the circuit board 31 stacked on the back surface of the imaging element substrate 30, and the imaging element substrate 30 connected via the circuit board 31, and the image signal of the subject generated by the imaging element substrate 30 being picked up by the processor 3 And a composite cable 32 for transmitting data.
- the imaging element substrate 30 and the circuit substrate 31 are configured using a semiconductor substrate described later. Further, in the present embodiment, the imaging device substrate 30 is stacked on the circuit substrate 31 to function as a semiconductor substrate laminate.
- one circuit board 31 is used, but the imaging element substrate 30 may be stacked on a plurality of circuit boards 31 to manufacture a semiconductor substrate laminate, or the imaging element substrate 30 may be manufactured. Alternatively, at least one or more circuit boards 31 may be stacked to produce a semiconductor substrate laminate.
- a cover glass 36 is provided on the light receiving surface side of the image pickup element substrate 30, and the inner peripheral portion of the image pickup element holding frame 37 is fitted to the outer peripheral portion of the cover glass 36 and integrally formed by an adhesive agent It is fixed to
- An IC 33 and a chip capacitor 34 for processing an image signal received from the imaging element substrate 30 into an electric signal are mounted on the back surface of the circuit board 31, and a cable of the composite cable 32 is mounted on the attachment portion 31 a projecting on the back surface of the circuit board 31. 32a is connected.
- a shield frame 39 is provided at the rear end of the imaging element holding frame 37 so as to cover the imaging element substrate 30 and the circuit board 31.
- the outer peripheral portions of the shield frame 39 and the image pickup device holding frame 37 are covered with a heat shrinkable tube 40.
- FIG. 3 is a plan view of the semiconductor substrate.
- FIG. 4 is a cross-sectional view taken along line IV-IV of FIG.
- FIG. 5 is a cross-sectional view taken along line VV of FIG.
- the semiconductor substrate 100 shown in FIGS. 3 to 5 is generated by cutting the scribe street W101 of the wafer W100 with a dicer or the like, and has a plurality of electrodes P1 to P6 on the surface.
- the semiconductor substrate 100 (silicon chip) is an image pickup element in which a plurality of pixels for generating an image signal by receiving light and performing photoelectric conversion are formed in a two-dimensional matrix or a circuit for exhibiting a predetermined function, such as noise A silicon wafer layer 102 on which a functional element 101 on which reduction processing, A / D conversion processing, etc.
- the silicon wafer is electrically connected to the through silicon via 107 (hereinafter referred to as “TSV 7”) which is formed penetrating to the back surface of 2 and formed in a wall shape so as to surround the periphery of the functional element 101.
- TSV 7 through silicon via 107
- a plurality of metal wiring layers 111 are formed on the interlayer insulating layer 103 between the first metal wiring layer 104 and the functional element 101.
- the plurality of metal wiring layers 111 electrically connect the first metal wiring layer 104 (surface electrodes P2 to P6) and the functional element 101.
- the TSV 107 is formed in a wall shape so as to surround at least the functional element 101 formed in the silicon wafer layer 102. Specifically, the TSV 107 is integrally formed using the first metal wiring layer 104 and the second metal wiring layer 108 so as to surround the functional element 101 provided on the inner side of the predetermined distance from the outer edge of the semiconductor substrate 100. Are formed.
- FIGS. 6A to 6H are cross-sectional views schematically illustrating a method of manufacturing the semiconductor substrate 100.
- the first metal wiring layer 104 is stacked on the surface of the silicon wafer layer 102 on which the functional element 101 is formed (FIG. 6A), and the silicon wafer layer 102 on which the first metal wiring layer 104 is formed.
- the first surface protection layer 106 is laminated (FIG. 6B).
- the first surface protective layer 106 is opened to expose the first metal wiring layer 104 using processing techniques such as lithography and etching to form an electrode P1 (FIG. 6C).
- the silicon wafer is thinned by a method such as CMP, and then the hole T1 penetrating from the back surface of the silicon wafer layer 102 to the back surface of the first metal wiring layer 104 using processing technology such as lithography and etching.
- the TSV 107 is formed by embedding a metal in the hole T1 by a processing technique such as plating (FIG. 6E).
- a second metal wiring layer 108 is stacked on the back surface of the silicon wafer layer 102 (FIG. 6F), and a second surface protection film 110 is stacked (FIG. 6G).
- the back surface electrode P10 is formed by forming the opening 109 in the second surface protection film 110 using processing technology such as lithography and etching, and finally the scribe street W101 is cut by a dicer or the like to individually Fragment (Figure 6H).
- the TSV 107 formed in a wall shape is formed by forming the TSV 107 in a wall shape so as to surround at least the functional element 101 formed in the silicon wafer layer 102. Since light entering from the outside is prevented, further downsizing can be achieved while preventing the influence of light entering from the outside.
- the silicon wafer on which the functional element 101 is formed by forming the TSV 107 in a wall shape so as to surround at least the functional element 101 formed on the silicon wafer layer 102. Moisture can be prevented from entering the inside of the layer 102.
- the semiconductor substrate 100 is formed by forming the TSV 107 in a wall shape so as to surround at least the functional element 101 formed in the silicon wafer layer 102 and functioning as a scribe seal. Since the scribing seal can be omitted on the top and the chip area which can not be used for the functional element 101 can be reduced, the semiconductor substrate 100 can be further miniaturized.
- control device and the light source device are separate bodies, but may be integrally formed.
- the endoscope system is used.
- a capsule endoscope, a video microscope for imaging an object, a mobile phone having an imaging function, and a tablet type having an imaging function Even a terminal can be applied.
- the endoscope system provided with a flexible endoscope was described.
- an endoscope system provided with a rigid endoscope, and an industrial endoscope are provided. Even an endoscope system can be applied.
- the endoscope system includes the endoscope inserted into the subject, but, for example, the endoscope system including the rigid endoscope, the paranasal sinus endoscope, and the electricity It is applicable even if it is an endoscope system, such as a scalpel and an inspection probe.
- the “layer” described above can be read as “film”, “part”, “means”, “circuit” or the like.
- a silicon wafer layer can be read as a silicon wafer film or a silicon wafer portion.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Computer Hardware Design (AREA)
- Surgery (AREA)
- Optics & Photonics (AREA)
- Pathology (AREA)
- Heart & Thoracic Surgery (AREA)
- Molecular Biology (AREA)
- Animal Behavior & Ethology (AREA)
- General Health & Medical Sciences (AREA)
- Public Health (AREA)
- Veterinary Medicine (AREA)
- Medical Informatics (AREA)
- Biomedical Technology (AREA)
- Radiology & Medical Imaging (AREA)
- Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
- Biophysics (AREA)
- Manufacturing & Machinery (AREA)
- Astronomy & Astrophysics (AREA)
- Endoscopes (AREA)
Abstract
外部からの影響を防止しつつ、さらなる小型化を図ることができる半導体基板、半導体基板積層体および内視鏡を提供する。半導体基板100は、機能素子101が形成されてなるシリコンウエハ層102と、層間絶縁膜103と、層間絶縁膜103に積層されてなり、機能素子101と電気的に接続された第1のメタル配線層104と、第1の表面保護膜106と、第1のメタル配線層104と接続し、第1のメタル配線層104の裏面から層間絶縁膜104およびシリコンウエハ層102の裏面まで貫通して形成され、機能素子101の周囲を囲むように壁状に設けられてなるTSV107と、TSV107と接続し、シリコンウエハ層102の裏面に積層された第2のメタル配線層108と、第2の表面保護層110と、を備える。
Description
本発明は、撮像素子や処理回路に用いられる半導体基板、この半導体基板が複数積層された半導体基板積層体および該半導体基板積層体を挿入部の先端部に設けた内視鏡に関する。
従来、シリコンウエハからチップを個片化した際に、チップ側面のシリコン酸化膜の層間絶縁膜が露出し、吸湿等によりデバイス性能が劣化することを抑制するため、スクライブレーンのチップ側にスクライブシールと呼ばれるメタルの積層部分を設ける方法が知られている。
一方、近年、チップを貫通し、チップ間を電気的に接続するTSV(Through Silicon Via)の技術が一般的に使われるようになってきており、このTSVの技術を用いたチップ積層が実現している。しかしながら、チップにTSVを形成する際に層間絶縁膜が吸湿することで、チップに形成した回路配線の電気的特定が低下する問題があった。このため、TSVと回路配線との間に水分バリア膜を形成することによって、電気的特性が低下することを防止する技術が知られている(特許文献1参照)。
ところで、従来のスクラブシールとTSVの各々は、積層したチップ間の直下に素子を配置することができず、各々がチップ上に個別に存在することにより、素子に利用できないチップ領域が増加することで、さらなるチップの小型化が難しかった。
また、内視鏡の先端部に設けられた撮像機能等を有するチップは、被写体を照明する照明ファイバから漏れる光の影響を防止するため、外周部をメタル等の遮光部材でシーリングを行うことによって遮光しなければならず、さらなるチップの小型化が難しかった。
本発明は、上記に鑑みてなされたものであって、外部から侵入する光の影響を防止しつつ、さらなる小型化を図ることができる半導体基板、半導体基板積層体および内視鏡を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明に係る半導体基板は、機能素子が形成されてなるシリコンウエハ層と、前記シリコンウエハ層に積層されてなる層間絶縁膜と、前記層間絶縁膜に積層されてなる第1のメタル配線層と、前記第1のメタル配線層に積層されてなり、一部に前記第1のメタル配線層と接触可能な開口部を有する第1の表面保護膜と、前記第1のメタル配線層と接続し、前記第1のメタル配線層の裏面から前記層間絶縁膜および前記シリコンウエハ層の裏面まで貫通して形成され、前記機能素子の周囲を囲むように壁状に設けられてなる貫通電極部と、前記貫通電極部と接続し、前記シリコンウエハ層の裏面に積層された第2のメタル配線層と、前記第2のメタル配線層の裏面に積層されてなり、一部に前記第2のメタル配線層と接続可能な開口部を有する第2の表面保護層と、を備えることを特徴とする。
また、本発明に係る半導体基板積層体は、上記の前記半導体基板を複数積層してなり、少なくとも1つ前記半導体基板の前記機能素子は、光を受光して光電変換を行うことによって画像信号を生成する複数の画素であることを特徴とする。
また、本発明に係る内視鏡は、被検体に挿入可能であり、先端部に上記の前記半導体基板を複数積層して設けられた挿入部を備えることを特徴とする。
本発明によれば、外部から侵入する光の影響を防止しつつ、さらなる小型化を図ることができるという効果を奏する。
以下、本発明を実施するための形態を図面とともに詳細に説明する。なお、以下の実施の形態により本発明が限定されるものではない。また、以下の説明において参照する各図は、本発明の内容を理解でき得る程度に形状、大きさ、および位置関係を概略的に示してあるに過ぎない。すなわち、本発明は、各図で例示された形状、大きさおよび位置関係のみに限定されるものではない。さらに、図面の記載において、同一の部分には同一の符号を付して説明する。
〔内視鏡システムの構成〕
図1は、本発明の一実施の形態に係る内視鏡システムの全体構成を模式的に示す図である。図1に示す内視鏡システム1は、被検体内に挿入され、被検体の体内を撮像して被検体の画像信号を生成する内視鏡2と、内視鏡2が生成した画像信号に所定の画像処理を施すとともに内視鏡システム1の各部を制御する制御装置として機能するプロセッサ3と、内視鏡2の先端から照射する照明光を生成する光源装置4と、プロセッサ3が画像処理を施した画像信号に対応する画像を表示する表示装置5と、を備える。
図1は、本発明の一実施の形態に係る内視鏡システムの全体構成を模式的に示す図である。図1に示す内視鏡システム1は、被検体内に挿入され、被検体の体内を撮像して被検体の画像信号を生成する内視鏡2と、内視鏡2が生成した画像信号に所定の画像処理を施すとともに内視鏡システム1の各部を制御する制御装置として機能するプロセッサ3と、内視鏡2の先端から照射する照明光を生成する光源装置4と、プロセッサ3が画像処理を施した画像信号に対応する画像を表示する表示装置5と、を備える。
内視鏡2は、被検体内に挿入される挿入部6と、挿入部6の基端部に設けられた操作部7と、操作部7より延伸する可撓性のユニバーサルコード8と、を備える。
挿入部6は、少なくとも照明ファイバ(ライトガイドケーブル)、電気ケーブルおよび光ファイバ等を用いて実現される。挿入部6は、後述する撮像素子や回路素子等の半導体基板を備える撮像装置を内蔵した先端部6aと、複数の湾曲駒によって構成された湾曲自在な湾曲部6bと、湾曲部6bの基端側に設けられた可撓性を有する可撓性管部6cと、を有する。先端部6aには、照明レンズを介して光源装置4から供給された照明光を被検体内に照射する照明部、光学系が集光した被写体像を撮像することによって画像信号を生成する観察部、処置具用チャンネルと連通する開口部および送気・送水用のノイズ等が設けられている。
操作部7は、湾曲部6bを上下方向および左右方向に湾曲させる湾曲ノブ7aと、被検体の体腔内に生体鉗子、レーザメス等の処置具が挿入される処置具挿入部7bと、プロセッサ3、光源装置4、送気装置、送水装置および送ガス装置等の周辺機器の操作を行う複数のスイッチ部7cと、を有する。処置具挿入部7bから挿入された処置具は、内部に設けられた処置具用チャンネルを経て挿入部6先端の鉗子開口部から表出する。
ユニバーサルコード8は、照明ファイバ、電気ケーブル等を用いて構成される。ユニバーサルコード8は、基端で分岐しており、分岐した一方の端部がコネクタ部8aであり、他方の端部がコネクタ部8bである。コネクタ部8aは、プロセッサ3のコネクタに対して着脱自在である。コネクタ部8bは、光源装置4に対して着脱自在である。ユニバーサルコード8は、光源装置4から供給された照明光を、コネクタ部8b、および照明ファイバを介して先端部6aに伝播する。また、ユニバーサルコード8は、後述する撮像ユニットが撮像した画像信号を、電気ケーブルおよびコネクタ部8aを介してプロセッサ3に伝送する。
光源装置4は、プロセッサ3の制御のもと、光源から光を発し、コネクタ部8bおよびユニバーサルコード8の照明ファイバを介して接続された内視鏡2へ照明光を供給する。光を発する光源は、例えば発光LED(Light Emitting Diode)やキセノンランプおよび集光レンズ等を用いて構成される。
表示装置5は、映像ケーブル5aを介してプロセッサ3によって所定の画像処理が施された画像信号に対応する画像を含む各種情報を表示する。表示装置5は、液晶または有機EL(Electro Luminescence)を用いた表示ディスプレイ等を用いて構成される。これにより、術者は、表示装置5が表示する画像(体内画像)を見ながら内視鏡2を操作することにより、被検体内の所望の位置の観察および性状を判定することができる。
〔内視鏡の先端部の詳細な構成〕
次に、内視鏡2の先端部6aの詳細な構成について説明する。
図2は、図1に示す内視鏡2の先端部6aの内部構成を説明する断面図である。
次に、内視鏡2の先端部6aの詳細な構成について説明する。
図2は、図1に示す内視鏡2の先端部6aの内部構成を説明する断面図である。
図2に示すように、先端部6aは、先端カバー60によって先端部6aが外嵌されている。先端カバー60には、観察窓61、照明レンズ(図示せず)、送気・送水用のノズル62および鉗子開口部63が設けられている。観察窓61の保持部61bには、レンズ61aを含む複数のレンズを介して、被検体内を撮像する撮像装置20が挿嵌されている。また、観察窓61の後方には、ノズル62および鉗子開口部63にそれぞれ対応するように、送気・送水孔64および鉗子挿通孔65などが設けられた先端ブロック66が配設されている。
先端ブロック66における送気・送水孔64の後端部には、送気・送水パイプ67が設けられている。送気・送水パイプ67には、送気・送水チューブ68が接続されている。鉗子挿通孔65の後端部には、鉗子挿通パイプ69が設けられている。鉗子挿通パイプ69には、鉗子挿通チューブ70が接続されている。
撮像装置20(撮像ユニット)は、複数の光学レンズ20a~20eによって構成された対物光学ユニット28と、対物光学ユニット28の後方に配置され、対物光学ユニット28に入射した光を受光する撮像素子基板30と、撮像素子基板30の裏面に積層された回路基板31と、回路基板31を介して撮像素子基板30と接続され、撮像素子基板30が撮像して生成した被検体の画像信号をプロセッサ3に伝送する複合ケーブル32と、を有する。撮像素子基板30および回路基板31は、後述する半導体基板を用いて構成される。また、本実施の形態では、回路基板31に撮像素子基板30が積層されることによって、半導体基板積層体として機能する。なお、本実施の形態では、1つの回路基板31であったが、複数の回路基板31上に撮像素子基板30を積層して半導体基板積層体として製造してもよいし、撮像素子基板30上に、少なくとも1つ以上の回路基板31を積層して半導体基板積層体として製造してもよい。
撮像素子基板30の受光面側には、カバーガラス36が設けられており、このカバーガラス36の外周部には、撮像素子保持枠37の内周部が嵌合し、接着剤などによって一体的に固定されている。
回路基板31の裏面には、撮像素子基板30から受信した画像信号を電気信号に処理するIC33やチップコンデンサ34が実装され、回路基板31の裏面に突出する取付け部31aに、複合ケーブル32のケーブル32aが接続されている。
撮像素子保持枠37の後端部には、撮像素子基板30および回路基板31を覆うようにシールド枠39が設けられている。このシールド枠39および撮像素子保持枠37の外周部は、熱収縮チューブ40によって被覆されている。
〔半導体基板の構造〕
次に、上述した撮像素子基板30および回路基板31に用いられる半導体基板の構造について説明する。なお、以下においては、説明を簡略化するため、半導体基板に形成された各素子の構成については説明を省略する。図3は、半導体基板の平面図である。図4は、図3のIV-IV線断面図である。図5は、図3のV-V線断面図である。
次に、上述した撮像素子基板30および回路基板31に用いられる半導体基板の構造について説明する。なお、以下においては、説明を簡略化するため、半導体基板に形成された各素子の構成については説明を省略する。図3は、半導体基板の平面図である。図4は、図3のIV-IV線断面図である。図5は、図3のV-V線断面図である。
図3~図5に示す半導体基板100は、ウエハW100のスクライブストリートW101をダイサー等によって切削して生成され、表面に複数の電極P1~P6を有する。半導体基板100(シリコンチップ)は、光を受光して光電変換を行うことによって画像信号を生成する複数の画素が2次元マトリクス状に形成された撮像素子または所定の機能を発揮する回路、例えばノイズ低減処理やA/D変換処理等が形成された機能素子101が形成されてなるシリコンウエハ層102と、シリコンウエハ層102の表面に積層されてなる層間絶縁層103と、層間絶縁膜に積層されてなる第1のメタル配線層104と、第1のメタル配線層104に積層されてなり、一部に第1のメタル配線層104と接触可能な複数の開口部105(表面電極P1~P6)を有する第1の表面保護層106と、第1のメタル配線層104と接続し、第1のメタル配線層104の裏面から層間絶縁層103およびシリコンウエハ層102の裏面まで貫通して形成され、機能素子101の周囲を囲むように壁状に設けられてなる貫通電極部107(以下、「TSV7」という)と、TSV7と電気的に接続し、シリコンウエハ層102の裏面に積層された第2のメタル配線層108と、第2のメタル配線層108の裏面に積層されてなり、一部に第2のメタル配線層108と接続可能な開口部109(裏面電極P10)を有する第2の表面保護層110と、を備える。
また、図5に示すように、第1のメタル配線層104と機能素子101との間の層間絶縁層103には、複数のメタル配線層111が形成される。複数のメタル配線層111は、第1のメタル配線層104(表面電極P2~P6)と機能素子101とを電気的に接続する。
また、TSV107は、少なくともシリコンウエハ層102に形成された機能素子101の周囲を囲むように壁状に形成される。具体的には、TSV107は、半導体基板100の外縁から所定の距離の内側に設けられた機能素子101を取り囲むように第1のメタル配線層104と第2のメタル配線層108とを用いて一体的に形成される。
〔半導体基板の製造方法〕
次に、半導体基板100の製造方法について説明する。図6A~図6Hは、半導体基板100の製造方法を模式的に説明する断面図である。
次に、半導体基板100の製造方法について説明する。図6A~図6Hは、半導体基板100の製造方法を模式的に説明する断面図である。
まず、機能素子101が形成されてなるシリコンウエハ層102の表面に第1のメタル配線層104を積層し(図6A)、第1のメタル配線層104が形成されたシリコンウエハ層102に対して第1の表面保護層106を積層する(図6B)。
その後、リソグラフィーおよびエッチングなどの加工技術を用いて、第1の表面保護層106を開口させて第1のメタル配線層104を露出させて電極P1を形成する(図6C)。
続いて、シリコンウエハをCMPなどの方法により薄化した後、シリコンウエハ層102の裏面からリソグラフィーおよびエッチングなどの加工技術を用いて、第1のメタル配線層104の裏面まで貫通させた穴T1を形成し(図6D)、この穴T1にメッキなどの加工技術により、メタルを埋め込むことによってTSV107を形成する(図6E)。
その後、シリコンウエハ層102の裏面に第2のメタル配線層108を積層し(図6F)、第2の表面保護膜110を積層する(図6G)。
続いて、リソグラフィーおよびエッチングなどの加工技術を用いて、第2の表面保護膜110に開口部109を形成することによって裏面電極P10を形成し、最後にスクライブストリートW101をダイサー等によって切削して個片化する(図6H)。
以上説明した本発明の一実施の形態によれば、TSV107を少なくともシリコンウエハ層102に形成された機能素子101の周囲を囲むように壁状に形成することによって、壁状に形成されたTSV107が外部から侵入する光を防止するので、外部から侵入する光の影響を防止しつつ、さらなる小型化を図ることができる。
また、本発明の一実施の形態によれば、TSV107を少なくともシリコンウエハ層102に形成された機能素子101の周囲を囲むように壁状に形成することによって、機能素子101が形成されたシリコンウエハ層102の内部に湿気が侵入することを防止することができる。
また、本発明の一実施の形態によれば、TSV107を少なくともシリコンウエハ層102に形成された機能素子101の周囲を囲むように壁状に形成し、スクライブシールとして機能させることによって、半導体基板100上にスクライブシールを省略し、機能素子101に利用できないチップ領域を減少させることができるので、半導体基板100のさらなる小型化を行うことができる。
(その他の実施の形態)
上述した本発明の一実施の形態に開示されている複数の構成要素を適宜組み合わせることによって、種々の発明を形成することができる。例えば、上述した本発明の一実施の形態に記載した全構成要素からいくつかの構成要素を削除してもよい。
上述した本発明の一実施の形態に開示されている複数の構成要素を適宜組み合わせることによって、種々の発明を形成することができる。例えば、上述した本発明の一実施の形態に記載した全構成要素からいくつかの構成要素を削除してもよい。
また、本発明の一実施の形態では、制御装置と光源装置とが別体であったが、一体的に形成してもよい。
また、本発明の一実施の形態では、内視鏡システムであったが、例えばカプセル型の内視鏡、被検体を撮像するビデオマイクロスコープ、撮像機能を有する携帯電話および撮像機能を有するタブレット型端末であっても適用することができる。
また、本発明の一実施の形態では、軟性の内視鏡を備えた内視鏡システムであったが、硬性の内視鏡を備えた内視鏡システム、工業用の内視鏡を備えた内視鏡システムであっても適用することができる。
また、本実施の形態では、被検体に挿入される内視鏡を備えた内視鏡システムであったが、例えば硬性の内視鏡を備えた内視鏡システム、副鼻腔内視鏡および電気メスや検査プローブ等の内視鏡システムであっても適用することができる。
また、本発明の一実施の形態では、上述してきた「層」は、「膜」、「部」「手段」や「回路」などに読み替えることができる。例えば、シリコンウエハ層は、シリコンウエハ膜やシリコンウエハ部に読み替えることができる。
なお、本明細書における製造方法の説明では、「まず」、「その後」、「続いて」等の表現を用いて工程間の処理の前後関係を明示していたが、本発明を実施するために必要な処理の順序は、それらの表現によって一意的に定められるわけではない。即ち、本明細書で記載した製造方法における工程の順序は、矛盾のない範囲で変更することができる。
以上、本願の実施の形態のいくつかを図面に基づいて詳細に説明したが、これらは例示であり、本発明の開示の欄に記載の態様を始めとして、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。
1 内視鏡システム
2 内視鏡
3 プロセッサ
4 光源装置
5 表示装置
6 挿入部
6a 先端部
6b 湾曲部
7 操作部
8 ユニバーサルコード
20 撮像装置
28 対物光学ユニット
30 撮像素子基板
31 回路基板
100 半導体基板
101 機能素子
102 シリコンウエハ層
103 層間絶縁層
104 第1のメタル配線層
105,109 開口部
106 第1の表面保護膜
107 TSV
108 第2のメタル配線層
110 第2の表面保護膜
111 メタル配線層
T1 穴
W100 ウエハ
W101 スクライブストリート
P1~P6 表面電極
P10 裏面電極
2 内視鏡
3 プロセッサ
4 光源装置
5 表示装置
6 挿入部
6a 先端部
6b 湾曲部
7 操作部
8 ユニバーサルコード
20 撮像装置
28 対物光学ユニット
30 撮像素子基板
31 回路基板
100 半導体基板
101 機能素子
102 シリコンウエハ層
103 層間絶縁層
104 第1のメタル配線層
105,109 開口部
106 第1の表面保護膜
107 TSV
108 第2のメタル配線層
110 第2の表面保護膜
111 メタル配線層
T1 穴
W100 ウエハ
W101 スクライブストリート
P1~P6 表面電極
P10 裏面電極
Claims (3)
- 機能素子が形成されてなるシリコンウエハ層と、
前記シリコンウエハ層に積層されてなる層間絶縁膜と、
前記層間絶縁膜に積層されてなる第1のメタル配線層と、
前記第1のメタル配線層に積層されてなり、一部に前記第1のメタル配線層と接触可能な開口部を有する第1の表面保護膜と、
前記第1のメタル配線層と接続し、前記第1のメタル配線層の裏面から前記層間絶縁膜および前記シリコンウエハ層の裏面まで貫通して形成され、前記機能素子の周囲を囲むように壁状に設けられてなる貫通電極部と、
前記貫通電極部と接続し、前記シリコンウエハ層の裏面に積層された第2のメタル配線層と、
前記第2のメタル配線層の裏面に積層されてなり、一部に前記第2のメタル配線層と接続可能な開口部を有する第2の表面保護層と、
を備えることを特徴とする半導体基板。 - 請求項1に記載の前記半導体基板を複数積層してなり、
少なくとも1つ前記半導体基板の前記機能素子は、光を受光して光電変換を行うことによって画像信号を生成する複数の画素であることを特徴とする半導体基板積層体。 - 被検体に挿入可能であり、先端部に請求項2に記載の前記半導体基板積層体が設けられた挿入部を備えることを特徴とする内視鏡。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017218127 | 2017-11-13 | ||
JP2017-218127 | 2017-11-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2019092938A1 true WO2019092938A1 (ja) | 2019-05-16 |
Family
ID=66438274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2018/028695 WO2019092938A1 (ja) | 2017-11-13 | 2018-07-31 | 半導体基板、半導体基板積層体および内視鏡 |
Country Status (1)
Country | Link |
---|---|
WO (1) | WO2019092938A1 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11145333A (ja) * | 1997-09-02 | 1999-05-28 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2007059676A (ja) * | 2005-08-25 | 2007-03-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2008177298A (ja) * | 2007-01-17 | 2008-07-31 | Olympus Corp | 積層実装構造体 |
JP2010192561A (ja) * | 2009-02-17 | 2010-09-02 | Renesas Electronics Corp | 半導体装置とその製造方法 |
JP2011003570A (ja) * | 2009-06-16 | 2011-01-06 | Renesas Electronics Corp | 半導体装置 |
JP2013080838A (ja) * | 2011-10-04 | 2013-05-02 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
US20150279897A1 (en) * | 2014-03-28 | 2015-10-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor device |
-
2018
- 2018-07-31 WO PCT/JP2018/028695 patent/WO2019092938A1/ja active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11145333A (ja) * | 1997-09-02 | 1999-05-28 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2007059676A (ja) * | 2005-08-25 | 2007-03-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2008177298A (ja) * | 2007-01-17 | 2008-07-31 | Olympus Corp | 積層実装構造体 |
JP2010192561A (ja) * | 2009-02-17 | 2010-09-02 | Renesas Electronics Corp | 半導体装置とその製造方法 |
JP2011003570A (ja) * | 2009-06-16 | 2011-01-06 | Renesas Electronics Corp | 半導体装置 |
JP2013080838A (ja) * | 2011-10-04 | 2013-05-02 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
US20150279897A1 (en) * | 2014-03-28 | 2015-10-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11259693B2 (en) | Cable connection substrate, imaging apparatus, endoscope, and method of manufacturing imaging apparatus | |
JP5964003B1 (ja) | 撮像ユニット、撮像モジュールおよび内視鏡システム | |
WO2016063603A1 (ja) | 固体撮像装置およびこの固体撮像装置を備えた電子内視鏡 | |
US20160037029A1 (en) | Image pickup apparatus and electronic endoscope | |
JP6351228B2 (ja) | 撮像モジュールおよび内視鏡装置 | |
US20160205296A1 (en) | Imaging unit and endoscope apparatus | |
CN112135557B (zh) | 摄像单元和斜视型内窥镜 | |
US20150035960A1 (en) | Imaging module | |
JP5063834B2 (ja) | 電子内視鏡システム | |
WO2019138606A1 (ja) | 斜視型内視鏡 | |
JPWO2017195605A1 (ja) | 電子回路ユニット、撮像ユニット、撮像モジュールおよび内視鏡 | |
US8298008B2 (en) | Mounting assembly and cable assembly | |
US11857166B2 (en) | Imaging unit and endoscope | |
WO2019092938A1 (ja) | 半導体基板、半導体基板積層体および内視鏡 | |
JP4709870B2 (ja) | 撮像装置 | |
US20190046014A1 (en) | Cable connection structure, imaging apparatus, and endoscope | |
JP6726531B2 (ja) | 内視鏡 | |
WO2016117124A1 (ja) | 撮像装置および内視鏡 | |
WO2018079328A1 (ja) | 撮像ユニット、及び内視鏡システム | |
JP2016214660A (ja) | 医療用カメラヘッド及び医療用カメラ装置 | |
JP6321916B2 (ja) | 撮像装置および電子内視鏡 | |
US20180296076A1 (en) | Imageing device and endoscope | |
JPWO2015194460A1 (ja) | ケーブル接続構造および内視鏡装置 | |
JP2006255247A (ja) | カプセル内視鏡 | |
JP2015042219A (ja) | 内視鏡 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 18875740 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 18875740 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: JP |