JP2002198467A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002198467A JP2002198467A JP2000395294A JP2000395294A JP2002198467A JP 2002198467 A JP2002198467 A JP 2002198467A JP 2000395294 A JP2000395294 A JP 2000395294A JP 2000395294 A JP2000395294 A JP 2000395294A JP 2002198467 A JP2002198467 A JP 2002198467A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- power supply
- ground
- package substrate
- supply terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【課題】取り付け対象となる半導体チップに対してパッ
ケージの少数の供給端子から放熱体を経由してGND また
はVDD を安定に供給する。 【解決手段】半導体チップ90にGND ／VDD を供給するた
めのGND 供給端子14／VDD 供給端子15を下面に備え、半
導体チップを搭載したパッケージ基板10と、パッケージ
基板の上面に密着された導電体からなり、パッケージ基
板のGND 供給端子あるいはVDD 供給端子から半導体チッ
プの接地電極あるいは電源電極への電位供給経路となる
ように電気的に接続された放熱体17とを具備する。
ケージの少数の供給端子から放熱体を経由してGND また
はVDD を安定に供給する。 【解決手段】半導体チップ90にGND ／VDD を供給するた
めのGND 供給端子14／VDD 供給端子15を下面に備え、半
導体チップを搭載したパッケージ基板10と、パッケージ
基板の上面に密着された導電体からなり、パッケージ基
板のGND 供給端子あるいはVDD 供給端子から半導体チッ
プの接地電極あるいは電源電極への電位供給経路となる
ように電気的に接続された放熱体17とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特に放熱板を有するパッケージに関するもので、例
えば高周波数で動作する半導体チップや動作時消費電力
の大きい半導体チップを取り付けるために使用されるも
のである。
り、特に放熱板を有するパッケージに関するもので、例
えば高周波数で動作する半導体チップや動作時消費電力
の大きい半導体チップを取り付けるために使用されるも
のである。
【０００２】
【従来の技術】半導体チップを取り付けるために使用さ
れるパッケージは、一般に合成樹脂やセラミックス素材
により構成されている。半導体チップが動作中に発生す
る熱は、パッケージの表面より外部に放熱されるが、放
熱効果を上げるために熱伝導性の高い放熱板がパッケー
ジ表面に装着（例えば接着）されている場合には放熱板
より主に放熱される。
れるパッケージは、一般に合成樹脂やセラミックス素材
により構成されている。半導体チップが動作中に発生す
る熱は、パッケージの表面より外部に放熱されるが、放
熱効果を上げるために熱伝導性の高い放熱板がパッケー
ジ表面に装着（例えば接着）されている場合には放熱板
より主に放熱される。
【０００３】図７は、従来の放熱板を有するパッケージ
を用いた半導体装置の断面構造の一例を示す。
を用いた半導体装置の断面構造の一例を示す。
【０００４】図７において、パッケージ基板80には、そ
の下面に半導体チップ90のパッド形成面が露出する状態
で搭載されている。このパッケージ基板80は、信号配線
81、接地配線82および電源配線83が層間に形成された配
線構造を有し、複数のスルーホール導体86が形成されて
いる。パッケージ基板80の下面には、接地電位(GND)供
給端子84、電源電位(VDD) 供給端子85、信号用端子88を
含む多数の外部端子や、信号用配線パターン、GND 用配
線パターン、VDD 用配線パターンを含む多数の配線パタ
ーン（図示せず）が設けられている。
の下面に半導体チップ90のパッド形成面が露出する状態
で搭載されている。このパッケージ基板80は、信号配線
81、接地配線82および電源配線83が層間に形成された配
線構造を有し、複数のスルーホール導体86が形成されて
いる。パッケージ基板80の下面には、接地電位(GND)供
給端子84、電源電位(VDD) 供給端子85、信号用端子88を
含む多数の外部端子や、信号用配線パターン、GND 用配
線パターン、VDD 用配線パターンを含む多数の配線パタ
ーン（図示せず）が設けられている。
【０００５】上記GND 供給端子84は、スルーホール導体
86、層間の接地配線82、スルーホール導体86および基板
下面のGND 用配線パターンを介して半導体チップ90の接
地パッドに接続されている。
86、層間の接地配線82、スルーホール導体86および基板
下面のGND 用配線パターンを介して半導体チップ90の接
地パッドに接続されている。
【０００６】また、VDD 供給端子85は、スルーホール導
体86、層間の電源配線83、スルーホール導体86および基
板下面のVDD 用配線パターンを介して半導体チップ90の
電源パッドに接続されている。
体86、層間の電源配線83、スルーホール導体86および基
板下面のVDD 用配線パターンを介して半導体チップ90の
電源パッドに接続されている。
【０００７】この場合、これらのGND 供給端子84および
VDD 供給端子85は、１対１に対応する状態で半導体チッ
プ90の接地パッドおよび電源パッドにVDD およびGND を
供給するようになっている。
VDD 供給端子85は、１対１に対応する状態で半導体チッ
プ90の接地パッドおよび電源パッドにVDD およびGND を
供給するようになっている。
【０００８】なお、基板下面の信号用端子88は、スルー
ホール導体86、層間の信号配線81、スルーホール導体86
および基板下面の信号用配線パターンを介して半導体チ
ップ90の信号パッドに接続されている。
ホール導体86、層間の信号配線81、スルーホール導体86
および基板下面の信号用配線パターンを介して半導体チ
ップ90の信号パッドに接続されている。
【０００９】一方、半導体チップ90が動作中に発生する
熱を放熱するためにパッケージ基板80の上面に放熱板87
が接着されている。この放熱板87は、半導体チップ90や
パッケージ基板80に対して電気的には接続されておら
ず、電位レベル的には浮いた状態になっている。
熱を放熱するためにパッケージ基板80の上面に放熱板87
が接着されている。この放熱板87は、半導体チップ90や
パッケージ基板80に対して電気的には接続されておら
ず、電位レベル的には浮いた状態になっている。
【００１０】ところで、高周波数で動作する半導体チッ
プとか動作時消費電力の大きい半導体チップ（例えば最
近のCPU チップ）は、GND またはVDD を安定に供給する
ために、供給端子数が今後増大する傾向にある。これに
伴い、従来のパッケージ基板80は、接続ピンが今後増大
する傾向にあるので、その製造が困難になる。
プとか動作時消費電力の大きい半導体チップ（例えば最
近のCPU チップ）は、GND またはVDD を安定に供給する
ために、供給端子数が今後増大する傾向にある。これに
伴い、従来のパッケージ基板80は、接続ピンが今後増大
する傾向にあるので、その製造が困難になる。
【００１１】
【発明が解決しようとする課題】上記したように従来の
パッケージは、高周波数で動作するチップとか動作時消
費電力の大きいチップのようにGND またはVDD を供給す
るための供給端子数が多い半導体チップを取り付ける場
合には、それに伴って接続ピンが増大するので、その製
造が困難になるという問題があった。
パッケージは、高周波数で動作するチップとか動作時消
費電力の大きいチップのようにGND またはVDD を供給す
るための供給端子数が多い半導体チップを取り付ける場
合には、それに伴って接続ピンが増大するので、その製
造が困難になるという問題があった。
【００１２】本発明は上記の問題点を解決すべくなされ
たもので、取り付け対象となる半導体チップに対してパ
ッケージの少数の供給端子から放熱体を経由してGND ま
たはVDD を安定に供給し得る半導体装置を提供すること
を目的とする。
たもので、取り付け対象となる半導体チップに対してパ
ッケージの少数の供給端子から放熱体を経由してGND ま
たはVDD を安定に供給し得る半導体装置を提供すること
を目的とする。
【００１３】また、本発明の他の目的は、取り付け対象
となる半導体チップに対してシステム製品の実装基板か
ら放熱体を経由してGND を安定に供給し得る半導体装置
を提供することにある。
となる半導体チップに対してシステム製品の実装基板か
ら放熱体を経由してGND を安定に供給し得る半導体装置
を提供することにある。
【００１４】
【課題を解決するための手段】本発明の第１の半導体装
置は、接地電極および電源電極を備えた半導体チップ
と、前記半導体チップを搭載し、該半導体チップに接地
電位を供給するための接地供給端子および電源電位を供
給するための電源供給端子を下面に備えたパッケージ基
板と、前記パッケージ基板の上面に密着された導電体か
らなり、前記パッケージ基板の接地供給端子から前記半
導体チップの接地電極へ、あるいは前記パッケージ基板
の電源供給端子から前記半導体チップの電源電極への電
位供給経路となるように電気的に接続された放熱体とを
具備することを特徴とする。
置は、接地電極および電源電極を備えた半導体チップ
と、前記半導体チップを搭載し、該半導体チップに接地
電位を供給するための接地供給端子および電源電位を供
給するための電源供給端子を下面に備えたパッケージ基
板と、前記パッケージ基板の上面に密着された導電体か
らなり、前記パッケージ基板の接地供給端子から前記半
導体チップの接地電極へ、あるいは前記パッケージ基板
の電源供給端子から前記半導体チップの電源電極への電
位供給経路となるように電気的に接続された放熱体とを
具備することを特徴とする。
【００１５】本発明の第２の半導体装置は、接地電極お
よび電源電極を備えた半導体チップと、前記半導体チッ
プを搭載し、該半導体チップに接地電位を供給するため
の接地供給端子および電源電位を供給するための電源供
給端子を下面に備えたパッケージ基板と、前記パッケー
ジ基板の上面に密着された導電体からなり、前記パッケ
ージ基板の接地供給端子から前記半導体チップの接地電
極への電位供給経路となるように電気的に接続された部
分および前記パッケージ基板の電源供給端子から前記半
導体チップの電源電極への電位供給経路となるように電
気的に接続された部分に分割され、各分割部が互いに電
気的に絶縁された放熱体とを具備することを特徴とす
る。
よび電源電極を備えた半導体チップと、前記半導体チッ
プを搭載し、該半導体チップに接地電位を供給するため
の接地供給端子および電源電位を供給するための電源供
給端子を下面に備えたパッケージ基板と、前記パッケー
ジ基板の上面に密着された導電体からなり、前記パッケ
ージ基板の接地供給端子から前記半導体チップの接地電
極への電位供給経路となるように電気的に接続された部
分および前記パッケージ基板の電源供給端子から前記半
導体チップの電源電極への電位供給経路となるように電
気的に接続された部分に分割され、各分割部が互いに電
気的に絶縁された放熱体とを具備することを特徴とす
る。
【００１６】本発明の第３の半導体装置は、接地電極お
よび電源電極を備えた半導体チップと、前記半導体チッ
プを搭載し、該半導体チップに電源電位を供給するため
の電源供給端子を下面に備えたパッケージ基板と、前記
パッケージ基板の上面および側面を覆い、少なくともそ
の上面に密着され、下面が開口された冠状の導電体から
なり、開口周縁部はシステム製品の実装基板に形成され
た接地電位導体部に半田付けにより電気的に接続されて
固定され、前記半導体チップの接地電極への電位供給経
路となる放熱体とを具備することを特徴とする。
よび電源電極を備えた半導体チップと、前記半導体チッ
プを搭載し、該半導体チップに電源電位を供給するため
の電源供給端子を下面に備えたパッケージ基板と、前記
パッケージ基板の上面および側面を覆い、少なくともそ
の上面に密着され、下面が開口された冠状の導電体から
なり、開口周縁部はシステム製品の実装基板に形成され
た接地電位導体部に半田付けにより電気的に接続されて
固定され、前記半導体チップの接地電極への電位供給経
路となる放熱体とを具備することを特徴とする。
【００１７】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００１８】＜第１の実施形態＞図１は、本発明の第１
の実施形態に係る半導体装置の断面構造の一例を概略的
に示している。
の実施形態に係る半導体装置の断面構造の一例を概略的
に示している。
【００１９】図１において、パッケージ基板10には、半
導体チップ90が搭載されている。本例では、パッケージ
基板10の下面に半導体チップ90の電極（本例ではパッ
ド）形成面が露出する状態で搭載されている。
導体チップ90が搭載されている。本例では、パッケージ
基板10の下面に半導体チップ90の電極（本例ではパッ
ド）形成面が露出する状態で搭載されている。
【００２０】パッケージ基板10は、信号配線11および電
源配線13が層間に形成された例えば三層配線構造を有
し、複数のスルーホール導体16が形成されている。パッ
ケージ基板10の下面には、GND 供給端子14、VDD 供給端
子15、信号用端子19を含む多数の外部端子や、信号用配
線パターン、GND 用配線パターン、VDD 用配線パターン
を含む多数の配線パターン（図示せず）が設けられてい
る。
源配線13が層間に形成された例えば三層配線構造を有
し、複数のスルーホール導体16が形成されている。パッ
ケージ基板10の下面には、GND 供給端子14、VDD 供給端
子15、信号用端子19を含む多数の外部端子や、信号用配
線パターン、GND 用配線パターン、VDD 用配線パターン
を含む多数の配線パターン（図示せず）が設けられてい
る。
【００２１】層間の電源配線13は、対応するVDD 供給端
子15および基板下面のVDD 用配線パターンに、接続孔お
よびこの接続孔内に充填される導体からなるスルーホー
ル導体16を介して接続されている。この場合、パッケー
ジ基板10のVDD 供給端子15と半導体チップ90のVDD パッ
ドとが１対１あるいは１対複数に対応する状態で半導体
チップ90にVDD を供給するように接続されている。
子15および基板下面のVDD 用配線パターンに、接続孔お
よびこの接続孔内に充填される導体からなるスルーホー
ル導体16を介して接続されている。この場合、パッケー
ジ基板10のVDD 供給端子15と半導体チップ90のVDD パッ
ドとが１対１あるいは１対複数に対応する状態で半導体
チップ90にVDD を供給するように接続されている。
【００２２】なお、層間の信号配線11は、対応する信号
用端子19および基板下面の信号用配線パターンにスルー
ホール導体16を介して接続されており、基板下面の信号
用配線パターンは、半導体チップ90の対応する信号パッ
ドに電気的に接続されている。
用端子19および基板下面の信号用配線パターンにスルー
ホール導体16を介して接続されており、基板下面の信号
用配線パターンは、半導体チップ90の対応する信号パッ
ドに電気的に接続されている。
【００２３】一方、半導体チップ90が動作中に発生する
熱を放熱するための放熱体（ヒートシンク、本例では上
面が平坦な放熱板17）は、パッケージ基板10の上面に例
えば接着により密着状態で装着され、パッケージの熱抵
抗を小さくしている。なお、密着性を向上させるため
に、パッケージ基板10の上面と放熱板17との間に熱伝導
性の高いグリース（図示せず）を介在させるようにして
もよい。
熱を放熱するための放熱体（ヒートシンク、本例では上
面が平坦な放熱板17）は、パッケージ基板10の上面に例
えば接着により密着状態で装着され、パッケージの熱抵
抗を小さくしている。なお、密着性を向上させるため
に、パッケージ基板10の上面と放熱板17との間に熱伝導
性の高いグリース（図示せず）を介在させるようにして
もよい。
【００２４】上記放熱板17は、GND 供給端子14および基
板下面のGND 用配線パターンにスルーホール導体16を介
して接続されている。この場合、放熱板17と基板下面の
GND用配線パターンとを接続するスルーホール導体16
は、半導体チップ90の近傍に設けられており、このスル
ーホール導体16の下端部に連なるように基板下面に例え
ばリング状に設けられているランド部（図示せず）から
金属ワイヤ（例えばボンディングワイヤ）18を介して半
導体チップ90のGND 電極（本例ではGND パッド）に接続
されている。また、パッケージ10のGND 供給端子14と半
導体チップ90のGND パッドとが１対複数に対応する状態
で半導体チップ90にGND を供給するように接続がなされ
ている。
板下面のGND 用配線パターンにスルーホール導体16を介
して接続されている。この場合、放熱板17と基板下面の
GND用配線パターンとを接続するスルーホール導体16
は、半導体チップ90の近傍に設けられており、このスル
ーホール導体16の下端部に連なるように基板下面に例え
ばリング状に設けられているランド部（図示せず）から
金属ワイヤ（例えばボンディングワイヤ）18を介して半
導体チップ90のGND 電極（本例ではGND パッド）に接続
されている。また、パッケージ10のGND 供給端子14と半
導体チップ90のGND パッドとが１対複数に対応する状態
で半導体チップ90にGND を供給するように接続がなされ
ている。
【００２５】なお、基板下面における半導体チップ90の
露出面および金属ワイヤ18は、保護樹脂（図示せず）な
どで覆われている。
露出面および金属ワイヤ18は、保護樹脂（図示せず）な
どで覆われている。
【００２６】上記構造の半導体装置によれば、放熱板17
がGND に電気的に接続されるようになっており、面積が
広くて抵抗値が低い放熱板17を経由して半導体チップ90
にGND が供給されるので、半導体チップ90が動作時に必
要とするGND が安定する。
がGND に電気的に接続されるようになっており、面積が
広くて抵抗値が低い放熱板17を経由して半導体チップ90
にGND が供給されるので、半導体チップ90が動作時に必
要とするGND が安定する。
【００２７】また、パッケージ基板10のGND 供給端子14
と半導体チップ90のGND パッドとが１対複数に対応する
状態で半導体チップ90にGND を供給するので、半導体チ
ップ90に対してパッケージ基板10の少数のGND 供給端子
14からGND を安定に供給することが可能になり、パッケ
ージ基板10の製造が容易になる。
と半導体チップ90のGND パッドとが１対複数に対応する
状態で半導体チップ90にGND を供給するので、半導体チ
ップ90に対してパッケージ基板10の少数のGND 供給端子
14からGND を安定に供給することが可能になり、パッケ
ージ基板10の製造が容易になる。
【００２８】また、放熱板17を経由して半導体チップ90
にGND が供給されるので、従来は必要とした層間の接地
配線（図７中の82）を省略することが可能になり、パッ
ケージ基板10の多層構造を簡素化することが可能にな
る。
にGND が供給されるので、従来は必要とした層間の接地
配線（図７中の82）を省略することが可能になり、パッ
ケージ基板10の多層構造を簡素化することが可能にな
る。
【００２９】また、放熱板17は、上面が平坦であり、突
起部が存在しないので、外部から到来する雑音信号を拾
うおそれがない。
起部が存在しないので、外部から到来する雑音信号を拾
うおそれがない。
【００３０】＜第１の実施形態の変形例＞第１の実施形
態では、放熱板17をGND に接続したが、GND とVDD との
関係を入れ替えて放熱板17をVDD に接続するように変更
することも可能である。このように変更すれば、半導体
チップ90が動作時に必要とするVDD が安定し、半導体チ
ップ90に対してパッケージ基板10の少数のVDD 供給端子
15からVDD を安定に供給することが可能になり、パッケ
ージ基板10の製造が容易になるとともにパッケージ基板
10の多層構造を簡素化することが可能になる。
態では、放熱板17をGND に接続したが、GND とVDD との
関係を入れ替えて放熱板17をVDD に接続するように変更
することも可能である。このように変更すれば、半導体
チップ90が動作時に必要とするVDD が安定し、半導体チ
ップ90に対してパッケージ基板10の少数のVDD 供給端子
15からVDD を安定に供給することが可能になり、パッケ
ージ基板10の製造が容易になるとともにパッケージ基板
10の多層構造を簡素化することが可能になる。
【００３１】＜第２の実施形態＞第１の実施形態では、
GND 、VDD のうちの一方を放熱板17に接続したが、両方
を放熱板に接続するように変更してもよく、その例を以
下の第２の実施形態で説明する。
GND 、VDD のうちの一方を放熱板17に接続したが、両方
を放熱板に接続するように変更してもよく、その例を以
下の第２の実施形態で説明する。
【００３２】図２は、本発明の第２の実施形態に係る半
導体装置の断面構造の一例を概略的に示している。この
半導体装置は、図１を参照して前述した半導体装置と比
べて、放熱板17が171 、172 に２分割されて電気的に絶
縁されており、一方の放熱板171 はパッケージ基板20の
スルーホール導体16を介してGND に接続され、他方の放
熱板172 はパッケージ基板20のスルーホール導体26を介
してVDD に接続されている点が異なり、その他は同じで
あるので図１中と同一符号を付してその説明を省略す
る。
導体装置の断面構造の一例を概略的に示している。この
半導体装置は、図１を参照して前述した半導体装置と比
べて、放熱板17が171 、172 に２分割されて電気的に絶
縁されており、一方の放熱板171 はパッケージ基板20の
スルーホール導体16を介してGND に接続され、他方の放
熱板172 はパッケージ基板20のスルーホール導体26を介
してVDD に接続されている点が異なり、その他は同じで
あるので図１中と同一符号を付してその説明を省略す
る。
【００３３】上記構造の半導体装置によれば、２分割さ
れた放熱板171 、172 が各対応してGND 、VDD に電気的
に接続されるようになっており、この放熱板171 、172
を経由して半導体チップ90にGND 、VDD が供給されるの
で、半導体チップ90が動作時に必要とする電位が安定す
る。
れた放熱板171 、172 が各対応してGND 、VDD に電気的
に接続されるようになっており、この放熱板171 、172
を経由して半導体チップ90にGND 、VDD が供給されるの
で、半導体チップ90が動作時に必要とする電位が安定す
る。
【００３４】また、パッケージ基板10のGND 供給端子1
4、VDD 供給端子15と半導体チップ90のGND パッド、VDD
パッドとが１対複数に対応する状態で半導体チップ90
にGND、VDD を供給することにより、半導体チップ90に
対してパッケージ基板10の少数の供給端子からGND 、VD
D を安定に供給することが可能になり、パッケージ基板
10の製造が容易になる。
4、VDD 供給端子15と半導体チップ90のGND パッド、VDD
パッドとが１対複数に対応する状態で半導体チップ90
にGND、VDD を供給することにより、半導体チップ90に
対してパッケージ基板10の少数の供給端子からGND 、VD
D を安定に供給することが可能になり、パッケージ基板
10の製造が容易になる。
【００３５】また、放熱板171 、172 を経由してGND 、
VDD が半導体チップ90に供給されるので、層間の接地配
線、電源配線を省略することが可能になり、パッケージ
基板10の多層構造をより簡素化することが可能になる。
VDD が半導体チップ90に供給されるので、層間の接地配
線、電源配線を省略することが可能になり、パッケージ
基板10の多層構造をより簡素化することが可能になる。
【００３６】＜第３の実施形態＞図３は、本発明の第３
の実施形態に係る半導体装置の断面構造の一例を概略的
に示している。
の実施形態に係る半導体装置の断面構造の一例を概略的
に示している。
【００３７】この半導体装置は、図１を参照して前述し
た第１の実施形態に係る半導体装置と比べて、次の点が
異なり、その他は同じであるので図１中と同一符号を付
してその説明を省略する。
た第１の実施形態に係る半導体装置と比べて、次の点が
異なり、その他は同じであるので図１中と同一符号を付
してその説明を省略する。
【００３８】即ち、パッケージ基板30に設けられた複数
のスルーホール導体36の各下端部は半導体チップ90の電
極（例えばバンプ電極）を直接に接続（例えばフリップ
チップ接続）が可能な構造を持ち、半導体チップ90がパ
ッケージ基板30にフェースダウン状態で搭載されて所望
の電気的な接続がなされており、基板下面には配線パタ
ーンやランド部などが設けられておらず、金属ワイヤも
設けられていない。
のスルーホール導体36の各下端部は半導体チップ90の電
極（例えばバンプ電極）を直接に接続（例えばフリップ
チップ接続）が可能な構造を持ち、半導体チップ90がパ
ッケージ基板30にフェースダウン状態で搭載されて所望
の電気的な接続がなされており、基板下面には配線パタ
ーンやランド部などが設けられておらず、金属ワイヤも
設けられていない。
【００３９】上記構造の半導体装置によれば、基本的に
は前述した第１の実施形態に係る半導体装置と同様の効
果が得られるほか、金属ワイヤを使用しないので、パッ
ケージ基板30に対する半導体チップ90のアセンブリが容
易になる。
は前述した第１の実施形態に係る半導体装置と同様の効
果が得られるほか、金属ワイヤを使用しないので、パッ
ケージ基板30に対する半導体チップ90のアセンブリが容
易になる。
【００４０】＜第３の実施形態の変形例＞上記第３の実
施形態では、放熱板17をGND に接続したが、GND とVDD
との関係を入れ替えて放熱板17をVDD に接続するように
変更することも可能である。このように変更すれば、基
本的には前述した第１の実施形態の変形例に係る半導体
装置と同様の効果が得られるほか、金属ワイヤを使用し
ないので、パッケージ基板30に対する半導体チップ90の
アセンブリが容易になる。
施形態では、放熱板17をGND に接続したが、GND とVDD
との関係を入れ替えて放熱板17をVDD に接続するように
変更することも可能である。このように変更すれば、基
本的には前述した第１の実施形態の変形例に係る半導体
装置と同様の効果が得られるほか、金属ワイヤを使用し
ないので、パッケージ基板30に対する半導体チップ90の
アセンブリが容易になる。
【００４１】＜第４の実施形態＞図４は、本発明の第４
の実施形態に係る半導体装置の断面構造の一例を概略的
に示している。
の実施形態に係る半導体装置の断面構造の一例を概略的
に示している。
【００４２】この半導体装置は、図２を参照して前述し
た半導体装置と比べて、パッケージ基板40に設けられた
複数のスルーホール導体46の各下端部は半導体チップ90
の電極（例えばバンプ電極）を直接に接続（例えばフリ
ップチップ接続）が可能な構造を持ち、半導体チップ90
がパッケージ基板40にフェースダウン状態で搭載されて
所望の電気的な接続がなされており、基板下面には配線
パターンやランド部などが設けられておらず、金属ワイ
ヤも設けられていない点が異なり、その他は同じである
ので図２中と同一符号を付してその説明を省略する。パ
ッケージを示している。
た半導体装置と比べて、パッケージ基板40に設けられた
複数のスルーホール導体46の各下端部は半導体チップ90
の電極（例えばバンプ電極）を直接に接続（例えばフリ
ップチップ接続）が可能な構造を持ち、半導体チップ90
がパッケージ基板40にフェースダウン状態で搭載されて
所望の電気的な接続がなされており、基板下面には配線
パターンやランド部などが設けられておらず、金属ワイ
ヤも設けられていない点が異なり、その他は同じである
ので図２中と同一符号を付してその説明を省略する。パ
ッケージを示している。
【００４３】上記構造の半導体装置によれば、基本的に
は前述した第２の実施形態に係る半導体装置と同様の効
果が得られるほか、金属ワイヤを使用しないので、パッ
ケージ基板40に対する半導体チップ90のアセンブリが容
易になる。
は前述した第２の実施形態に係る半導体装置と同様の効
果が得られるほか、金属ワイヤを使用しないので、パッ
ケージ基板40に対する半導体チップ90のアセンブリが容
易になる。
【００４４】＜第５の実施形態＞図５は、本発明の第５
の実施形態に係る半導体装置の断面構造の一例を概略的
に示している。
の実施形態に係る半導体装置の断面構造の一例を概略的
に示している。
【００４５】図５において、半導体チップ90を搭載する
パッケージ基板50は、例えば三層配線構造を有し、その
層間には信号配線51および電源配線53が形成されてい
る。パッケージ基板50の下面には、信号用端子54、VDD
供給端子55を含む多数の外部端子や、信号用配線パター
ン、VDD 用配線パターンを含む多数の配線パターン（図
示せず）が設けられている。
パッケージ基板50は、例えば三層配線構造を有し、その
層間には信号配線51および電源配線53が形成されてい
る。パッケージ基板50の下面には、信号用端子54、VDD
供給端子55を含む多数の外部端子や、信号用配線パター
ン、VDD 用配線パターンを含む多数の配線パターン（図
示せず）が設けられている。
【００４６】電源配線53は、パッケージ基板50に設けら
れたスルーホール導体56を介して対応するVDD 供給端子
55や基板下面のVDD 用配線パターンに接続されている。
この場合、パッケージ50のVDD 供給端子55と半導体チッ
プ90のVDD パッドとが１対１あるいは１対複数に対応す
る状態で半導体チップ90にVDD を供給するように接続さ
れている。
れたスルーホール導体56を介して対応するVDD 供給端子
55や基板下面のVDD 用配線パターンに接続されている。
この場合、パッケージ50のVDD 供給端子55と半導体チッ
プ90のVDD パッドとが１対１あるいは１対複数に対応す
る状態で半導体チップ90にVDD を供給するように接続さ
れている。
【００４７】なお、層間の信号配線51は、パッケージ基
板50に設けられたスルーホール導体56を介して対応する
信号用端子や基板下面の信号用配線パターンに接続され
ている。上記信号用配線パターンは、半導体チップ90の
対応する信号パッドに電気的に接続されている。
板50に設けられたスルーホール導体56を介して対応する
信号用端子や基板下面の信号用配線パターンに接続され
ている。上記信号用配線パターンは、半導体チップ90の
対応する信号パッドに電気的に接続されている。
【００４８】一方、放熱板57は、Ｘ方向断面およびこれ
に直交するＹ方向断面がほぼコ字状の冠状であり、パッ
ケージ基板50の上面および側面を覆い、少なくともその
上面に例えば接着により密着状態で装着されている。こ
の放熱板57の開口周縁部57aは、システム製品の実装基
板（プリント基板）100 の上面に略方形のリング状に形
成されたGND 導体部101 にコンタクトした状態で、半田
付け部102 により電気的に接続され、固定されている。
に直交するＹ方向断面がほぼコ字状の冠状であり、パッ
ケージ基板50の上面および側面を覆い、少なくともその
上面に例えば接着により密着状態で装着されている。こ
の放熱板57の開口周縁部57aは、システム製品の実装基
板（プリント基板）100 の上面に略方形のリング状に形
成されたGND 導体部101 にコンタクトした状態で、半田
付け部102 により電気的に接続され、固定されている。
【００４９】この場合、放熱板57と基板下面のGND 用配
線パターンとを接続するスルーホール導体56は、半導体
チップ90の近傍に設けられており、基板下面でスルーホ
ール導体56の下端部に連なるように例えばリング状に設
けられているランド部から金属ワイヤ58を介して半導体
チップ90のGND パッドに電気的に接続されている。
線パターンとを接続するスルーホール導体56は、半導体
チップ90の近傍に設けられており、基板下面でスルーホ
ール導体56の下端部に連なるように例えばリング状に設
けられているランド部から金属ワイヤ58を介して半導体
チップ90のGND パッドに電気的に接続されている。
【００５０】なお、基板下面における半導体チップ90の
露出面および金属ワイヤ58は、保護樹脂（図示せず）な
どで覆われている。
露出面および金属ワイヤ58は、保護樹脂（図示せず）な
どで覆われている。
【００５１】上記構造の半導体装置において、放熱板57
は、電気的にGND に接続されるようになっており、この
放熱板57を経由して半導体チップ90にGND が供給される
ので、半導体チップ90が動作時に必要とするGND が安定
する。
は、電気的にGND に接続されるようになっており、この
放熱板57を経由して半導体チップ90にGND が供給される
ので、半導体チップ90が動作時に必要とするGND が安定
する。
【００５２】また、システム製品の実装基板100 から放
熱板57を経由して半導体チップ90にGND が供給されるの
で、層間の接地配線を省略してパッケージ基板50の多層
構造を簡素化することが可能になり、パッケージ基板50
のGND 供給端子を必要としないので、パッケージ50の外
部端子数を減少させたり、あるいは、GND 供給端子を信
号用端子として割り当てたりすることが可能になる。
熱板57を経由して半導体チップ90にGND が供給されるの
で、層間の接地配線を省略してパッケージ基板50の多層
構造を簡素化することが可能になり、パッケージ基板50
のGND 供給端子を必要としないので、パッケージ50の外
部端子数を減少させたり、あるいは、GND 供給端子を信
号用端子として割り当てたりすることが可能になる。
【００５３】また、放熱板57は、パッケージ基板50の上
面および側面を覆うように装着されているので、半導体
チップ90およびパッケージ基板50に外部から到来する電
磁ノイズを遮蔽する効果も有する。
面および側面を覆うように装着されているので、半導体
チップ90およびパッケージ基板50に外部から到来する電
磁ノイズを遮蔽する効果も有する。
【００５４】また、放熱板57の開口周縁部57a は、シス
テム製品の実装基板100 の上面に形成されたGND 導体部
101 に半田付けにより固定されているので、実装基板10
0 とパッケージ90の熱膨張係数の差に伴う応力を減少さ
せることができ、放熱板57の開口周縁部57a の固定状態
が剥れることを抑制することができる。
テム製品の実装基板100 の上面に形成されたGND 導体部
101 に半田付けにより固定されているので、実装基板10
0 とパッケージ90の熱膨張係数の差に伴う応力を減少さ
せることができ、放熱板57の開口周縁部57a の固定状態
が剥れることを抑制することができる。
【００５５】また、システム製品の実装基板100 から放
熱板57を経由して半導体チップ90にGND が供給されるの
で、半導体チップ90のGND を実装基板100 に実装されて
いる他の半導体装置のGND と同じにすることができ、電
磁ノイズなどの外乱による半導体チップ90の誤動作を抑
制する効果を期待することができる。
熱板57を経由して半導体チップ90にGND が供給されるの
で、半導体チップ90のGND を実装基板100 に実装されて
いる他の半導体装置のGND と同じにすることができ、電
磁ノイズなどの外乱による半導体チップ90の誤動作を抑
制する効果を期待することができる。
【００５６】＜第６の実施形態＞図６は、本発明の第６
の実施形態に係る半導体装置の断面構造の一例を概略的
に示している。
の実施形態に係る半導体装置の断面構造の一例を概略的
に示している。
【００５７】この半導体装置は、図５を参照して前述し
た半導体装置と比べて、次の点が異なり、その他は同じ
であるので図５中と同一符号を付してその説明を省略す
る。即ち、パッケージ基板60に設けられた複数のスルー
ホール導体66の各下端部は半導体チップ90の電極（例え
ばバンプ電極）を直接に接続（例えばフリップチップ接
続）が可能な構造を持ち、半導体チップ90がパッケージ
基板60にフェースダウン状態で搭載されて所望の電気的
な接続がなされており、基板下面には配線パターンやラ
ンド部などが設けられておらず、金属ワイヤも設けられ
ていない。
た半導体装置と比べて、次の点が異なり、その他は同じ
であるので図５中と同一符号を付してその説明を省略す
る。即ち、パッケージ基板60に設けられた複数のスルー
ホール導体66の各下端部は半導体チップ90の電極（例え
ばバンプ電極）を直接に接続（例えばフリップチップ接
続）が可能な構造を持ち、半導体チップ90がパッケージ
基板60にフェースダウン状態で搭載されて所望の電気的
な接続がなされており、基板下面には配線パターンやラ
ンド部などが設けられておらず、金属ワイヤも設けられ
ていない。
【００５８】＜第５の実施形態および第６の実施形態の
変形例＞実装基板100 の上面に形成された略方形のリン
グ状のGND 導体部101 に代えて、実装基板100 の上面に
略方形のリング状に沿って溝を形成し、溝の内面にGND
導体部を形成しておき、この溝内に放熱板57の開口周縁
部57a を嵌合させるとともにGND 導体部にコンタクトさ
せた状態で、半田付けしてもよい。
変形例＞実装基板100 の上面に形成された略方形のリン
グ状のGND 導体部101 に代えて、実装基板100 の上面に
略方形のリング状に沿って溝を形成し、溝の内面にGND
導体部を形成しておき、この溝内に放熱板57の開口周縁
部57a を嵌合させるとともにGND 導体部にコンタクトさ
せた状態で、半田付けしてもよい。
【００５９】さらには、放熱板57の開口周縁部57a から
周縁に沿って突状の足部を間欠的に形成しておき、実装
基板100 には、その上面に形成された略方形のリング状
のGND 導体部に沿って間欠的な位置に穴を形成してお
き、この穴に放熱板57の開口周縁部57a の足部を嵌合さ
せるとともにGND 導体部にコンタクトさせた状態で、半
田付けしてもよい。
周縁に沿って突状の足部を間欠的に形成しておき、実装
基板100 には、その上面に形成された略方形のリング状
のGND 導体部に沿って間欠的な位置に穴を形成してお
き、この穴に放熱板57の開口周縁部57a の足部を嵌合さ
せるとともにGND 導体部にコンタクトさせた状態で、半
田付けしてもよい。
【００６０】
【発明の効果】上述したように本発明の半導体装置によ
れば、取り付け対象となる半導体チップに対してパッケ
ージ基板の少数の供給端子から放熱体を経由してGND ま
たはVDD を安定に供給することができる。
れば、取り付け対象となる半導体チップに対してパッケ
ージ基板の少数の供給端子から放熱体を経由してGND ま
たはVDD を安定に供給することができる。
【００６１】また、本発明の半導体装置によれば、取り
付け対象となる半導体チップに対してシステム製品の実
装基板から放熱体を経由してGND を安定に供給すること
ができる。
付け対象となる半導体チップに対してシステム製品の実
装基板から放熱体を経由してGND を安定に供給すること
ができる。
【図１】本発明の第１の実施形態に係る半導体装置の一
例を概略的に示す断面図。
例を概略的に示す断面図。
【図２】本発明の第２の実施形態に係る半導体装置の一
例を概略的に示す断面図。
例を概略的に示す断面図。
【図３】本発明の第３の実施形態に係る半導体装置の一
例を概略的に示す断面図。
例を概略的に示す断面図。
【図４】本発明の第４の実施形態に係る半導体装置の一
例を概略的に示す断面図。
例を概略的に示す断面図。
【図５】本発明の第５の実施形態に係る半導体装置の一
例を概略的に示す断面図。
例を概略的に示す断面図。
【図６】本発明の第６の実施形態に係る半導体装置の一
例を概略的に示す断面図。
例を概略的に示す断面図。
【図７】従来の放熱板を有するパッケージを用いた半導
体装置の一例を概略的に示す断面図。
体装置の一例を概略的に示す断面図。
10…パッケージ基板、 11…信号配線、 13…電源配線、 14…接地電位(GND) 供給端子、 15…電源電位(VDD) 供給端子、 16…スルーホール導体、 17…放熱板、 18…金属ワイヤ（例えばボンディングワイヤ）、 19…信号用端子、 90…半導体チップ。
Claims (9)
- 【請求項１】 接地電極および電源電極を備えた半導体
チップと、 前記半導体チップを搭載し、該半導体チップに接地電位
を供給するための接地供給端子および電源電位を供給す
るための電源供給端子を下面に備えたパッケージ基板
と、 前記パッケージ基板の上面に密着された導電体からな
り、前記パッケージ基板の接地供給端子から前記半導体
チップの接地電極へ、あるいは前記パッケージ基板の電
源供給端子から前記半導体チップの電源電極への電位供
給経路となるように電気的に接続された放熱体とを具備
することを特徴とする半導体装置。 - 【請求項２】 前記パッケージ基板は、層間に配線が形
成された多層配線構造を有し、前記放熱体を前記接地供
給端子あるいは電源供給端子に接続するためのスルーホ
ール導体および前記放熱体から半導体チップの接地電極
あるいは電源電極への電位供給経路の少なくとも一部と
なるスルーホール導体を具備することを特徴とする請求
項１記載の半導体装置。 - 【請求項３】 前記半導体チップは前記接地電極あるい
は電源電極を複数個有し、前記パッケージの接地電位供
給端子あるいは電源供給端子と前記半導体チップの接地
電極あるいは電源電極は１対複数に対応して電気的に接
続されていることを特徴とする請求項１または２記載の
半導体装置。 - 【請求項４】 接地電極および電源電極を備えた半導体
チップと、 前記半導体チップを搭載し、該半導体チップに接地電位
を供給するための接地供給端子および電源電位を供給す
るための電源供給端子を下面に備えたパッケージ基板
と、 前記パッケージ基板の上面に密着された導電体からな
り、前記パッケージ基板の接地供給端子から前記半導体
チップの接地電極への電位供給経路となるように電気的
に接続された部分および前記パッケージ基板の電源供給
端子から前記半導体チップの電源電極への電位供給経路
となるように電気的に接続された部分に分割され、各分
割部が互いに電気的に絶縁された放熱体とを具備するこ
とを特徴とする半導体装置。 - 【請求項５】 前記パッケージ基板は、層間に配線が形
成された多層配線構造を有し、前記放熱体の各分割部を
それぞれ対応して前記接地供給端子／電源供給端子に接
続するためのスルーホール導体および前記放熱体の各分
割部からそれぞれ対応して半導体チップの接地電極／電
源電極への電位供給経路となるスルーホール導体を具備
することを特徴とする請求項４記載の半導体装置。 - 【請求項６】 前記半導体チップは前記接地電極および
電源電極をそれぞれ複数個有し、前記パッケージの接地
供給端子および電源供給端子と前記半導体チップの接地
電極および電源電極はそれぞれ１対複数に対応して電気
的に接続されていることを特徴とする請求項４または５
記載の半導体装置。 - 【請求項７】 接地電極および電源電極を備えた半導体
チップと、 前記半導体チップを搭載し、該半導体チップに電源電位
を供給するための電源供給端子を下面に備えたパッケー
ジ基板と、 前記パッケージ基板の上面および側面を覆い、少なくと
もその上面に密着され、下面が開口された冠状の導電体
からなり、開口周縁部はシステム製品の実装基板に形成
された接地電位導体部に半田付けにより電気的に接続さ
れて固定され、前記半導体チップの接地電極への電位供
給経路となる放熱体とを具備することを特徴とする半導
体装置。 - 【請求項８】 前記パッケージ基板は、層間に配線が形
成された多層配線構造を有し、前記放熱体から前記半導
体チップの接地電極への電位供給経路となるスルーホー
ル導体を具備することを特徴とする請求項７記載の半導
体装置。 - 【請求項９】 前記放熱体は、上面が平坦であることを
特徴とする請求項１乃至８のいずれか１項に記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000395294A JP2002198467A (ja) | 2000-12-26 | 2000-12-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000395294A JP2002198467A (ja) | 2000-12-26 | 2000-12-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002198467A true JP2002198467A (ja) | 2002-07-12 |
Family
ID=18860779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000395294A Abandoned JP2002198467A (ja) | 2000-12-26 | 2000-12-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002198467A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011103479A (ja) * | 2011-01-04 | 2011-05-26 | Nec Corp | 半導体パッケージ |
| JP2015005557A (ja) * | 2013-06-19 | 2015-01-08 | 富士通株式会社 | パッケージ実装構造 |
-
2000
- 2000-12-26 JP JP2000395294A patent/JP2002198467A/ja not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011103479A (ja) * | 2011-01-04 | 2011-05-26 | Nec Corp | 半導体パッケージ |
| JP2015005557A (ja) * | 2013-06-19 | 2015-01-08 | 富士通株式会社 | パッケージ実装構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7825498B2 (en) | Semiconductor device | |
| TWI282154B (en) | Die-up ball grid array package with a heat spreader and method for making the same | |
| KR100458832B1 (ko) | 리드리스 칩 캐리어의 설계 및 구조 | |
| US7049696B2 (en) | IC package with electrically conductive heat-radiating mechanism, connection structure and electronic device | |
| JP3410969B2 (ja) | 半導体装置 | |
| JPH11145333A (ja) | 半導体装置 | |
| US7109573B2 (en) | Thermally enhanced component substrate | |
| US10068817B2 (en) | Semiconductor package | |
| KR100598652B1 (ko) | 반도체장치 | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| US6954360B2 (en) | Thermally enhanced component substrate: thermal bar | |
| JP3519285B2 (ja) | 半導体装置 | |
| US7071556B2 (en) | Tape ball grid array package with electromagnetic interference protection and method for fabricating the package | |
| JP2002198467A (ja) | 半導体装置 | |
| US20030080418A1 (en) | Semiconductor device having power supply pads arranged between signal pads and substrate edge | |
| TW202105665A (zh) | 半導體封裝結構 | |
| US20050224933A1 (en) | Thermally enhanced component interposer: finger and net structures | |
| JP3648252B2 (ja) | 熱伝導特性を有する表面実装型パッケージ | |
| JP2003007914A (ja) | 半導体装置 | |
| JP2001358250A (ja) | 半導体装置 | |
| JP2993480B2 (ja) | 半導体装置 | |
| JPH04299849A (ja) | 半導体装置 | |
| JP3645701B2 (ja) | 半導体装置 | |
| JP2004088021A (ja) | 高周波モジュール | |
| JP2001244687A (ja) | 面実装集積回路素子及びプリント回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20050831 |