JP2001244687A - 面実装集積回路素子及びプリント回路基板 - Google Patents
面実装集積回路素子及びプリント回路基板Info
- Publication number
- JP2001244687A JP2001244687A JP2000049375A JP2000049375A JP2001244687A JP 2001244687 A JP2001244687 A JP 2001244687A JP 2000049375 A JP2000049375 A JP 2000049375A JP 2000049375 A JP2000049375 A JP 2000049375A JP 2001244687 A JP2001244687 A JP 2001244687A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit board
- printed circuit
- layer
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 面実装集積回路素子（ＩＣ）とプリント回路
基板から放射される電磁雑音を抑制する。 【解決手段】 ＩＣ１０Ａの上面のモールド樹脂１５の
上に、金属板１６を取り付ける。金属板１６は、モール
ド樹脂１５を覆うアース板１６ａと、このアース板１６
ａの周囲に設けられた複数のアースリード１６ｂで構成
されている。アースリード１６ｂは、プリント回路基板
の基準電位用（アース）パッドに接続されるように、整
形されている。これにより、プリント回路基板内のアー
ス層に流れる帰路の電流の一部がアース板１６ａに流れ
るので、アース板を持たない従来のＩＣに比べて電流の
経路が短くなり、電磁雑音の放射が抑制される。
基板から放射される電磁雑音を抑制する。 【解決手段】 ＩＣ１０Ａの上面のモールド樹脂１５の
上に、金属板１６を取り付ける。金属板１６は、モール
ド樹脂１５を覆うアース板１６ａと、このアース板１６
ａの周囲に設けられた複数のアースリード１６ｂで構成
されている。アースリード１６ｂは、プリント回路基板
の基準電位用（アース）パッドに接続されるように、整
形されている。これにより、プリント回路基板内のアー
ス層に流れる帰路の電流の一部がアース板１６ａに流れ
るので、アース板を持たない従来のＩＣに比べて電流の
経路が短くなり、電磁雑音の放射が抑制される。
Description
【０００１】
【発明の属する技術分野】本発明は、面実装集積回路素
子（以下、「ＩＣ」という）とこれを搭載するプリント
回路基板における放射雑音低減技術に関するものであ
る。
子（以下、「ＩＣ」という）とこれを搭載するプリント
回路基板における放射雑音低減技術に関するものであ
る。
【０００２】
【従来の技術】図２（ａ），（ｂ）は、従来のＩＣとこ
れを実装するためのプリント回路基板の一例を示す図で
あり、同図（ａ）は平面図、及び同図（ｂ）は断面図で
ある。ＩＣ１０は、シリコン基板の回路形成面上に集積
回路が形成された集積回路チップ（以下、単に「チッ
プ」という）１１を有し、これが絶縁性のマウント基板
１２の中央部に搭載されている。マウント基板１２の周
辺部には、ＩＣ１０をプリント回路基板２０の部品搭載
面に機械的及び電気的に接続するための複数のリード１
３が配置されている。これらのリード１３は、チップ１
１上の集積回路における接続パッドに、金等の金属線１
４によって電気的に接続されている。更に、チップ１１
及び金属線１４を保護すると共に、リード１３を機械的
に強固に固定するために、これらのチップ１１、金属線
１４、及びリード１３の一端を覆うようにマウント基板
１２の表面にモールド樹脂１５が形成されている。
れを実装するためのプリント回路基板の一例を示す図で
あり、同図（ａ）は平面図、及び同図（ｂ）は断面図で
ある。ＩＣ１０は、シリコン基板の回路形成面上に集積
回路が形成された集積回路チップ（以下、単に「チッ
プ」という）１１を有し、これが絶縁性のマウント基板
１２の中央部に搭載されている。マウント基板１２の周
辺部には、ＩＣ１０をプリント回路基板２０の部品搭載
面に機械的及び電気的に接続するための複数のリード１
３が配置されている。これらのリード１３は、チップ１
１上の集積回路における接続パッドに、金等の金属線１
４によって電気的に接続されている。更に、チップ１１
及び金属線１４を保護すると共に、リード１３を機械的
に強固に固定するために、これらのチップ１１、金属線
１４、及びリード１３の一端を覆うようにマウント基板
１２の表面にモールド樹脂１５が形成されている。
【０００３】一方、プリント回路基板２０は、ＩＣ１０
やコンデンサ３０等の電子部品を搭載して電気的な配線
を行う回路パターンである信号層２１，２４、電源供給
を行うための電源層２２、基準電位を与え電源電流や信
号の共通帰路となるアース層２３を有している。信号層
２１と電源層２２、及びアース層２３と信号層２４は、
それぞれガラスエポキシ等の基材２５，２６の両面にエ
ッチング等によって形成されている。また、電源層２２
とアース層２３の間は、絶縁性の接着基材２７を介して
貼り付けられ、４層の積層基板が構成されている。
やコンデンサ３０等の電子部品を搭載して電気的な配線
を行う回路パターンである信号層２１，２４、電源供給
を行うための電源層２２、基準電位を与え電源電流や信
号の共通帰路となるアース層２３を有している。信号層
２１と電源層２２、及びアース層２３と信号層２４は、
それぞれガラスエポキシ等の基材２５，２６の両面にエ
ッチング等によって形成されている。また、電源層２２
とアース層２３の間は、絶縁性の接着基材２７を介して
貼り付けられ、４層の積層基板が構成されている。
【０００４】信号層２１，２４の間、及びこれらと電源
層２２及びアース層２３の間は、基材２５，２６，２７
を貫通して形成された穴（バイアホール）の内側にめっ
きで形成された層間配線２８を介して、電気的に接続さ
れている。このようなＩＣ１０とプリント回路基板２０
の組み合わせにより、電源は専用の電源層２２から層間
配線２８を介してＩＣ１０等に供給され、その電源電流
や信号は層間配線２８を介して共通帰路である専用のア
ース層２３を通して戻る。これにより、部品の実装密度
を向上させることが可能になると共に、安定した電源供
給と動作が可能になる。
層２２及びアース層２３の間は、基材２５，２６，２７
を貫通して形成された穴（バイアホール）の内側にめっ
きで形成された層間配線２８を介して、電気的に接続さ
れている。このようなＩＣ１０とプリント回路基板２０
の組み合わせにより、電源は専用の電源層２２から層間
配線２８を介してＩＣ１０等に供給され、その電源電流
や信号は層間配線２８を介して共通帰路である専用のア
ース層２３を通して戻る。これにより、部品の実装密度
を向上させることが可能になると共に、安定した電源供
給と動作が可能になる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ＩＣ１０とプリント回路基板２０では、次のような課題
があった。即ち、信号層２１，２４を接続する層間配線
２８は、プリント回路基板２０の表面から裏面まで貫通
して形成されるので、この間にあるアース層２３は、層
間配線２８に接触しないように、クリアランスを設けて
おく必要がある。特に、ＩＣ１０の搭載箇所及びその周
囲は、多数のリード１３に対する配線によって、層間配
線２８の密度が非常に高くなる。このため、ＩＣ１０の
搭載箇所及びその周囲には、アース層２３を設けること
が不可能となる。
ＩＣ１０とプリント回路基板２０では、次のような課題
があった。即ち、信号層２１，２４を接続する層間配線
２８は、プリント回路基板２０の表面から裏面まで貫通
して形成されるので、この間にあるアース層２３は、層
間配線２８に接触しないように、クリアランスを設けて
おく必要がある。特に、ＩＣ１０の搭載箇所及びその周
囲は、多数のリード１３に対する配線によって、層間配
線２８の密度が非常に高くなる。このため、ＩＣ１０の
搭載箇所及びその周囲には、アース層２３を設けること
が不可能となる。
【０００６】電流は、インピーダンスが最小となるよう
に最短の経路に沿って流れ、更に、電流によって発生し
た磁界の変化が、電磁雑音として外部に放射されるとい
う性質がある。
に最短の経路に沿って流れ、更に、電流によって発生し
た磁界の変化が、電磁雑音として外部に放射されるとい
う性質がある。
【０００７】図２の従来のプリント回路基板２０では、
ＩＣ１０の搭載箇所及びその周囲にアース層２３を設け
ることができないので、このＩＣ１０の直下には帰路の
電流が流れない。このため、電流が迂回して流れるので
経路が長くなる。更に、電流の往路と復路が相互に離れ
るので、発生した磁界が打ち消されず、その磁界の変化
が電磁雑音として外部に放射されるという課題があっ
た。本発明は、前記従来技術が持っていた課題を解決
し、放射雑音を抑制することができるＩＣとプリント回
路基板を提供するものである。
ＩＣ１０の搭載箇所及びその周囲にアース層２３を設け
ることができないので、このＩＣ１０の直下には帰路の
電流が流れない。このため、電流が迂回して流れるので
経路が長くなる。更に、電流の往路と復路が相互に離れ
るので、発生した磁界が打ち消されず、その磁界の変化
が電磁雑音として外部に放射されるという課題があっ
た。本発明は、前記従来技術が持っていた課題を解決
し、放射雑音を抑制することができるＩＣとプリント回
路基板を提供するものである。
【０００８】
【課題を解決するための手段】前記課題を解決するため
に、本発明の内の第１の発明は、シリコン基板上に集積
回路が形成されたチップと、前記チップを搭載して固定
する絶縁性のマウント基板と、プリント回路基板表面の
部品搭載用パッドに接続するために前記マウント基板の
周辺部に設けられた複数のリードと、前記チップ上の接
続パッドを前記リードに電気的に接続する金属線と、前
記チップ及び前記金属線を保護すると共に前記リードを
固定するために前記マウント基板の表面に形成されたモ
ールド樹脂とを有するＩＣにおいて、前記モールド樹脂
の表面を覆うアース板と、前記プリント回路基板表面の
部品搭載用パッドの外側に形成された基準電位用パッド
に前記アース板を電気的に接続するための複数のアース
リードを設けている。
に、本発明の内の第１の発明は、シリコン基板上に集積
回路が形成されたチップと、前記チップを搭載して固定
する絶縁性のマウント基板と、プリント回路基板表面の
部品搭載用パッドに接続するために前記マウント基板の
周辺部に設けられた複数のリードと、前記チップ上の接
続パッドを前記リードに電気的に接続する金属線と、前
記チップ及び前記金属線を保護すると共に前記リードを
固定するために前記マウント基板の表面に形成されたモ
ールド樹脂とを有するＩＣにおいて、前記モールド樹脂
の表面を覆うアース板と、前記プリント回路基板表面の
部品搭載用パッドの外側に形成された基準電位用パッド
に前記アース板を電気的に接続するための複数のアース
リードを設けている。
【０００９】第１の発明によれば、以上のようにＩＣを
構成したので、次のような作用が行われる。プリント回
路基板の基準電位の配線層（例えば、アース層）を流れ
る電流の一部は、基準電位用パッドからＩＣのアースリ
ードを介してこのＩＣの表面を覆うアース板の中を流れ
る。これにより、帰路の電流の最短経路が構成され、放
射雑音が抑制される。
構成したので、次のような作用が行われる。プリント回
路基板の基準電位の配線層（例えば、アース層）を流れ
る電流の一部は、基準電位用パッドからＩＣのアースリ
ードを介してこのＩＣの表面を覆うアース板の中を流れ
る。これにより、帰路の電流の最短経路が構成され、放
射雑音が抑制される。
【００１０】第２の発明は、第１の発明と同様のＩＣに
おいて、マウント基板とチップとの間に配置されたアー
ス板と、該アース板をリードに電気的に接続する複数の
接続線を設けている。第２の発明によれば、次のような
作用が行われる。プリント回路基板の基準電位の配線層
（例えば、アース層）を流れる電流の一部は、部品搭載
用パッドからＩＣのリードを介してこのＩＣ内に設けら
れたアース板の中を流れる。これにより、帰路の電流の
最短経路が構成され、放射雑音が抑制される。
おいて、マウント基板とチップとの間に配置されたアー
ス板と、該アース板をリードに電気的に接続する複数の
接続線を設けている。第２の発明によれば、次のような
作用が行われる。プリント回路基板の基準電位の配線層
（例えば、アース層）を流れる電流の一部は、部品搭載
用パッドからＩＣのリードを介してこのＩＣ内に設けら
れたアース板の中を流れる。これにより、帰路の電流の
最短経路が構成され、放射雑音が抑制される。
【００１１】第３の発明は、ＩＣを搭載するための部品
搭載用パッド及び信号配線用の回路パターンが形成され
た第１の信号層と、信号配線用の回路パターンが形成さ
れた第２の信号層と、基準電位を与えるためのアース層
とを有するプリント回路基板において、前記第１の信号
層における前記部品搭載用パッドの形成領域以外の箇所
にのみ、該第１の信号層から前記アース層を貫通して前
記第２の信号層に至る層間配線を設けている。
搭載用パッド及び信号配線用の回路パターンが形成され
た第１の信号層と、信号配線用の回路パターンが形成さ
れた第２の信号層と、基準電位を与えるためのアース層
とを有するプリント回路基板において、前記第１の信号
層における前記部品搭載用パッドの形成領域以外の箇所
にのみ、該第１の信号層から前記アース層を貫通して前
記第２の信号層に至る層間配線を設けている。
【００１２】第３の発明によれば、次のような作用が行
われる。ＩＣが搭載される部品搭載用パッドの形成領域
には、アース層を貫通する層間配線が設けられていな
い。このため、ＩＣの搭載箇所及びその周囲には、一面
のアース層が存在し、帰路の電流は迂回せずに最短距離
で流れるので、放射雑音が抑制される。
われる。ＩＣが搭載される部品搭載用パッドの形成領域
には、アース層を貫通する層間配線が設けられていな
い。このため、ＩＣの搭載箇所及びその周囲には、一面
のアース層が存在し、帰路の電流は迂回せずに最短距離
で流れるので、放射雑音が抑制される。
【００１３】
【発明の実施の形態】（第１の実施形態）図１（ａ），
（ｂ）は、本発明の第１の実施形態を示すＩＣの構成図
であり、同図（ａ）は平面図、及び同図（ｂ）は断面図
である。図１（ａ），（ｂ）において、図２中の要素と
共通の要素には共通の符号が付されている。
（ｂ）は、本発明の第１の実施形態を示すＩＣの構成図
であり、同図（ａ）は平面図、及び同図（ｂ）は断面図
である。図１（ａ），（ｂ）において、図２中の要素と
共通の要素には共通の符号が付されている。
【００１４】このＩＣ１０Ａは、シリコン基板の回路形
成面上に集積回路が形成されたチップ１１を有し、この
チップ１１が回路形成面を上にして、絶縁性のマウント
基板１２の中央部に搭載されている。マウント基板１２
の周辺部には、プリント回路基板の部品搭載用パッドに
機械的及び電気的に接続するための複数のリード１３が
配置されている。これらのリード１３は、チップ１１上
の集積回路における接続パッドに、金等の金属線１４に
よって電気的に接続されている。更に、チップ１１及び
金属線１４を保護すると共に、リード１３を機械的に強
固に固定するために、これらのチップ１１、金属線１
４、及びリード１３の一端を覆うようにマウント基板１
２の表面にモールド樹脂１５が形成されている。
成面上に集積回路が形成されたチップ１１を有し、この
チップ１１が回路形成面を上にして、絶縁性のマウント
基板１２の中央部に搭載されている。マウント基板１２
の周辺部には、プリント回路基板の部品搭載用パッドに
機械的及び電気的に接続するための複数のリード１３が
配置されている。これらのリード１３は、チップ１１上
の集積回路における接続パッドに、金等の金属線１４に
よって電気的に接続されている。更に、チップ１１及び
金属線１４を保護すると共に、リード１３を機械的に強
固に固定するために、これらのチップ１１、金属線１
４、及びリード１３の一端を覆うようにマウント基板１
２の表面にモールド樹脂１５が形成されている。
【００１５】更に、ＩＣ１０Ａは、モールド樹脂１５の
表面に接着剤で接続された金属板１６を備えている。金
属板１６は例えば銅板等で形成され、モールド樹脂１５
の表面を覆うアース板１６ａと、このアース板１６ａの
周囲に設けられた複数のアースリード１６ｂで構成され
ている。アースリード１６ｂは、プリント回路基板表面
の部品搭載用パッドの外側に形成された基準電位用パッ
ドに、電気的に接続するためのものである。アースリー
ド１６ａの先端部は、プリント回路基板に接続するため
に、リード１３と同一平面を構成するように整形されて
いる。
表面に接着剤で接続された金属板１６を備えている。金
属板１６は例えば銅板等で形成され、モールド樹脂１５
の表面を覆うアース板１６ａと、このアース板１６ａの
周囲に設けられた複数のアースリード１６ｂで構成され
ている。アースリード１６ｂは、プリント回路基板表面
の部品搭載用パッドの外側に形成された基準電位用パッ
ドに、電気的に接続するためのものである。アースリー
ド１６ａの先端部は、プリント回路基板に接続するため
に、リード１３と同一平面を構成するように整形されて
いる。
【００１６】次に、動作を説明する。ＩＣ１０Ａを図示
しないプリント回路基板に搭載し、リード１３及びアー
スリード１６ｂを、半田等を用いてこのプリント回路基
板の部品搭載用パッド及び基準電位用パッドに、それぞ
れ接続する。これにより、ＩＣ１０Ａの金属板１６は、
プリント回路基板のアース層に電気的に接続される。
しないプリント回路基板に搭載し、リード１３及びアー
スリード１６ｂを、半田等を用いてこのプリント回路基
板の部品搭載用パッド及び基準電位用パッドに、それぞ
れ接続する。これにより、ＩＣ１０Ａの金属板１６は、
プリント回路基板のアース層に電気的に接続される。
【００１７】ＩＣ１０Ａが搭載されたプリント回路基板
内の回路を動作させると、このプリント回路基板のアー
ス層に電源電流や信号の帰路の電流が流れる。更に、帰
路の電流の一部は、プリント回路基板の基準電位用パッ
ドから、複数のアースリード１６ｂの内の幾つかを通し
てアース板１６ａを流れ、更に他のアースリード１６ｂ
を経由して、プリント回路基板のアース層に流れる。こ
の場合の帰路の電流は、プリント回路基板のアース層と
ＩＣ１０Ａに設けられたアース板１６ａの中で、インピ
ーダンスが最小となるように最短の経路に沿って流れ
る。従って、帰路の電流の流れる経路は、アース板を有
しない従来のＩＣ１０に比べて短くなり、電磁雑音の放
射が抑制される。
内の回路を動作させると、このプリント回路基板のアー
ス層に電源電流や信号の帰路の電流が流れる。更に、帰
路の電流の一部は、プリント回路基板の基準電位用パッ
ドから、複数のアースリード１６ｂの内の幾つかを通し
てアース板１６ａを流れ、更に他のアースリード１６ｂ
を経由して、プリント回路基板のアース層に流れる。こ
の場合の帰路の電流は、プリント回路基板のアース層と
ＩＣ１０Ａに設けられたアース板１６ａの中で、インピ
ーダンスが最小となるように最短の経路に沿って流れ
る。従って、帰路の電流の流れる経路は、アース板を有
しない従来のＩＣ１０に比べて短くなり、電磁雑音の放
射が抑制される。
【００１８】以上のように、この第１の実施形態のＩＣ
１０Ａは、電源電流や信号の帰路の電流を流すアース層
に接続するための金属板１６を有するため、放射雑音を
低減することができるという利点がある。また、アース
板１６ａは、ＩＣ１０Ａ全体を基準電位で覆うように構
成されているので、外部の電磁雑音から遮蔽することが
できるという利点がある。更に、アース板１６ａは、放
熱板としての放熱効果を有するという利点がある。
１０Ａは、電源電流や信号の帰路の電流を流すアース層
に接続するための金属板１６を有するため、放射雑音を
低減することができるという利点がある。また、アース
板１６ａは、ＩＣ１０Ａ全体を基準電位で覆うように構
成されているので、外部の電磁雑音から遮蔽することが
できるという利点がある。更に、アース板１６ａは、放
熱板としての放熱効果を有するという利点がある。
【００１９】（第２の実施形態）図３（ａ），（ｂ）
は、本発明の第２の実施形態を示すＩＣの構成図であ
り、同図（ａ）は表面の一部を切り欠いた平面図、及び
同図（ｂ）は断面図である。これらの図３（ａ），
（ｂ）において、図１中の要素と共通の要素には共通の
符号が付されている。このＩＣ１０Ｂは、マウント基板
１２の中央部にアース板１７が配置され、このアース板
１７上に絶縁性の接着剤１８を介してチップ１１が、回
路形成面を上にして搭載されている。
は、本発明の第２の実施形態を示すＩＣの構成図であ
り、同図（ａ）は表面の一部を切り欠いた平面図、及び
同図（ｂ）は断面図である。これらの図３（ａ），
（ｂ）において、図１中の要素と共通の要素には共通の
符号が付されている。このＩＣ１０Ｂは、マウント基板
１２の中央部にアース板１７が配置され、このアース板
１７上に絶縁性の接着剤１８を介してチップ１１が、回
路形成面を上にして搭載されている。
【００２０】マウント基板１２の周辺部には、プリント
回路基板の部品搭載用パッドに機械的及び電気的に接続
するための複数のリード１３が配置されている。これら
のリード１３は、金等の金属線１４を通して、チップ１
１上の集積回路における接続パッドに電気的に接続され
ている。また、リード１３の内の幾つかは、金等の接続
線１９を通してアース板１７に電気的に接続されてい
る。更に、チップ１１、金属線１４及び接続線１９を保
護すると共に、リード１３を機械的に強固に固定するた
めに、これらのチップ１１、金属線１４、接続線１９、
及びリード１３の一端を覆うようにマウント基板１２の
表面にモールド樹脂１５が形成されている。
回路基板の部品搭載用パッドに機械的及び電気的に接続
するための複数のリード１３が配置されている。これら
のリード１３は、金等の金属線１４を通して、チップ１
１上の集積回路における接続パッドに電気的に接続され
ている。また、リード１３の内の幾つかは、金等の接続
線１９を通してアース板１７に電気的に接続されてい
る。更に、チップ１１、金属線１４及び接続線１９を保
護すると共に、リード１３を機械的に強固に固定するた
めに、これらのチップ１１、金属線１４、接続線１９、
及びリード１３の一端を覆うようにマウント基板１２の
表面にモールド樹脂１５が形成されている。
【００２１】次に、動作を説明する。ＩＣ１０Ｂを図示
しないプリント回路基板に搭載し、リード１３をこのプ
リント回路基板の部品搭載用パッドに接続する。但し、
プリント回路基板は、搭載されたＩＣ１０Ｂのリード１
３を介して、アース板１７に基準電位が与えられるよう
に構成されているものとする。
しないプリント回路基板に搭載し、リード１３をこのプ
リント回路基板の部品搭載用パッドに接続する。但し、
プリント回路基板は、搭載されたＩＣ１０Ｂのリード１
３を介して、アース板１７に基準電位が与えられるよう
に構成されているものとする。
【００２２】ＩＣ１０Ｂが搭載されたプリント回路基板
内の回路を動作させると、このプリント回路基板のアー
ス層に電源電流や信号の帰路の電流が流れる。更に、帰
路の電流の一部は、プリント回路基板の部品搭載用パッ
ドから、幾つかのリード１３通してＩＣ１０Ｂ内のアー
ス板１７を流れ、更に他のリード１３を経由して、プリ
ント回路基板のアース層に流れる。この場合の帰路の電
流は、プリント回路基板のアース層とＩＣ１０Ｂに設け
られたアース板１７の中で、インピーダンスが最小とな
るように最短の経路に沿って流れる。従って、帰路の電
流の流れる経路は、アース板を有しない従来のＩＣ１０
に比べて短くなり、電磁雑音の放射が抑制される。
内の回路を動作させると、このプリント回路基板のアー
ス層に電源電流や信号の帰路の電流が流れる。更に、帰
路の電流の一部は、プリント回路基板の部品搭載用パッ
ドから、幾つかのリード１３通してＩＣ１０Ｂ内のアー
ス板１７を流れ、更に他のリード１３を経由して、プリ
ント回路基板のアース層に流れる。この場合の帰路の電
流は、プリント回路基板のアース層とＩＣ１０Ｂに設け
られたアース板１７の中で、インピーダンスが最小とな
るように最短の経路に沿って流れる。従って、帰路の電
流の流れる経路は、アース板を有しない従来のＩＣ１０
に比べて短くなり、電磁雑音の放射が抑制される。
【００２３】以上のように、この第２の実施形態のＩＣ
１０Ｂは、電源電流や信号の帰路の電流を流すアース層
に接続するためのアース板１７を有するため、放射雑音
を抑制することができるという利点がある。
１０Ｂは、電源電流や信号の帰路の電流を流すアース層
に接続するためのアース板１７を有するため、放射雑音
を抑制することができるという利点がある。
【００２４】（第３の実施形態）図４は、本発明の第３
の実施形態を示すプリント回路基板の構成を示す断面図
である。このプリント回路基板３０は、ＩＣ１０やコン
デンサ等の電子部品を搭載して電気的な配線を行う回路
パターンである表面及び裏面の信号層３１，３４、電子
部品は搭載できないが電源や信号の配線を行う内部の信
号層３２、及び共通電位を与え電源電流や信号の共通帰
路となるアース層３３を有している。信号層３１，３
２、及びアース層３３と信号層３４は、それぞれガラス
エポキシ等の基材３５，３６の両面にエッチング等によ
って形成されている。また、信号層３２とアース層３３
の間は、絶縁性の接着基材３７を介して貼り付けられ、
４層の積層基板が構成されている。
の実施形態を示すプリント回路基板の構成を示す断面図
である。このプリント回路基板３０は、ＩＣ１０やコン
デンサ等の電子部品を搭載して電気的な配線を行う回路
パターンである表面及び裏面の信号層３１，３４、電子
部品は搭載できないが電源や信号の配線を行う内部の信
号層３２、及び共通電位を与え電源電流や信号の共通帰
路となるアース層３３を有している。信号層３１，３
２、及びアース層３３と信号層３４は、それぞれガラス
エポキシ等の基材３５，３６の両面にエッチング等によ
って形成されている。また、信号層３２とアース層３３
の間は、絶縁性の接着基材３７を介して貼り付けられ、
４層の積層基板が構成されている。
【００２５】信号層３１，３２の間は、基材３５のみを
貫通して形成された穴（インナー・バイアホール）の内
側にめっきで形成された層間配線３８を介して、電気的
に接続されている。また、信号層３１，３４、及びこれ
らとアース層３３の間は、基材３５〜３７を貫通して形
成された穴（バイアホール）の内側にめっきで形成され
た層間配線３９を介して、電気的に接続されている。Ｉ
Ｃ１０の搭載箇所とその周囲には、インナー・バイアホ
ールによる層間配線３８のみが設けられ、基材３５〜３
７を貫通するバイアホールによる層間配線３９は設けら
れていない。
貫通して形成された穴（インナー・バイアホール）の内
側にめっきで形成された層間配線３８を介して、電気的
に接続されている。また、信号層３１，３４、及びこれ
らとアース層３３の間は、基材３５〜３７を貫通して形
成された穴（バイアホール）の内側にめっきで形成され
た層間配線３９を介して、電気的に接続されている。Ｉ
Ｃ１０の搭載箇所とその周囲には、インナー・バイアホ
ールによる層間配線３８のみが設けられ、基材３５〜３
７を貫通するバイアホールによる層間配線３９は設けら
れていない。
【００２６】このようなプリント回路基板３０は、概略
次のように製造される。まず、ガラスエポキシ板の両面
に銅箔が貼り付けられた基材３５の両面をエッチングし
て、信号層３１、３２を形成する。同様に、ガラスエポ
キシ板の両面に銅箔が貼り付けられた基材３６をエッチ
ングして、アース層３３及び信号層３４を形成する。
次のように製造される。まず、ガラスエポキシ板の両面
に銅箔が貼り付けられた基材３５の両面をエッチングし
て、信号層３１、３２を形成する。同様に、ガラスエポ
キシ板の両面に銅箔が貼り付けられた基材３６をエッチ
ングして、アース層３３及び信号層３４を形成する。
【００２７】次に、信号層３１、３２が形成された基材
３５にインナー・バイアホールをあけ、その内面をめっ
きして層間配線３８を形成する。更に、層間配線３８が
形成された基材３５と、アース層３３及び信号層３４が
形成された基材３６を絶縁性の接着基材３７を介して貼
り合わせる。そして、基材３５〜３７を貫通するバイア
ホールをあけ、その内面をめっきして層間配線３９を形
成する。これにより、４層のプリント回路基板３０が得
られる。
３５にインナー・バイアホールをあけ、その内面をめっ
きして層間配線３８を形成する。更に、層間配線３８が
形成された基材３５と、アース層３３及び信号層３４が
形成された基材３６を絶縁性の接着基材３７を介して貼
り合わせる。そして、基材３５〜３７を貫通するバイア
ホールをあけ、その内面をめっきして層間配線３９を形
成する。これにより、４層のプリント回路基板３０が得
られる。
【００２８】このようなプリント回路基板３０では、Ｉ
Ｃ１０の搭載箇所とその周囲には、基材３５〜３７を貫
通するバイアホールによる層間配線３９は設けられてい
ない。このため、ＩＣ１０の搭載箇所のアース層３３に
は、層間配線３９用のクリアランスを設ける必要ないの
で、一面がアース層となる。従って、帰路の電流は、経
路の制約を受けることなく最短経路で流れる。
Ｃ１０の搭載箇所とその周囲には、基材３５〜３７を貫
通するバイアホールによる層間配線３９は設けられてい
ない。このため、ＩＣ１０の搭載箇所のアース層３３に
は、層間配線３９用のクリアランスを設ける必要ないの
で、一面がアース層となる。従って、帰路の電流は、経
路の制約を受けることなく最短経路で流れる。
【００２９】以上のように、この第３の実施形態のプリ
ント回路基板３０は、基材３５〜３７を貫通するバイア
ホールによる層間配線３９の位置を、ＩＣ１０の搭載箇
所とその周囲を避けて形成するようにしている。これに
より、ＩＣ１０の搭載箇所には一面のアース層３３が形
成され、帰路の電流は迂回せずに最短距離で流れるの
で、放射雑音を抑制することができるという利点があ
る。
ント回路基板３０は、基材３５〜３７を貫通するバイア
ホールによる層間配線３９の位置を、ＩＣ１０の搭載箇
所とその周囲を避けて形成するようにしている。これに
より、ＩＣ１０の搭載箇所には一面のアース層３３が形
成され、帰路の電流は迂回せずに最短距離で流れるの
で、放射雑音を抑制することができるという利点があ
る。
【００３０】なお、本発明は、上記実施形態に限定され
ず、種々の変形が可能である。この変形例としては、例
えば、次の（ａ），（ｂ）のようなものがある。 （ａ） 図１のＩＣ１０Ａでは、リード１３の間に、１
本おきにアースリード１６ｂを設けているが、アースリ
ード１６ｂは複数あれば良く、その配置位置は任意であ
る。但し、効率良いアース層を構成するには、アース板
１６ａの周囲に均等にアースリード１６ｂを分散配置す
ることが望ましい。 （ｂ） 図４のプリント回路基板３０は、４層の積層基
板であるが、更に多層の積層基板にも同様に適用可能で
ある。
ず、種々の変形が可能である。この変形例としては、例
えば、次の（ａ），（ｂ）のようなものがある。 （ａ） 図１のＩＣ１０Ａでは、リード１３の間に、１
本おきにアースリード１６ｂを設けているが、アースリ
ード１６ｂは複数あれば良く、その配置位置は任意であ
る。但し、効率良いアース層を構成するには、アース板
１６ａの周囲に均等にアースリード１６ｂを分散配置す
ることが望ましい。 （ｂ） 図４のプリント回路基板３０は、４層の積層基
板であるが、更に多層の積層基板にも同様に適用可能で
ある。
【００３１】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、ＩＣ上面のモールド樹脂の表面を覆うアース
板と、このアース板をプリント回路基板側の基準電位用
パッドに接続するための複数のアースリードと設けてい
る。これによりアース板がアース層となって帰路の電流
の最短経路が構成され、放射雑音が抑制される。
によれば、ＩＣ上面のモールド樹脂の表面を覆うアース
板と、このアース板をプリント回路基板側の基準電位用
パッドに接続するための複数のアースリードと設けてい
る。これによりアース板がアース層となって帰路の電流
の最短経路が構成され、放射雑音が抑制される。
【００３２】第２の発明によれば、ＩＣ内部に設けられ
たアース板と、このアース板をリードに接続するための
接続線を設けている。これによりアース板がアース層と
なって帰路の電流の最短経路が構成され、放射雑音が抑
制される。
たアース板と、このアース板をリードに接続するための
接続線を設けている。これによりアース板がアース層と
なって帰路の電流の最短経路が構成され、放射雑音が抑
制される。
【００３３】第３の発明によれば、部品搭載用パッドの
形成領域にはアース層を貫通する層間配線が設けられて
いない。これにより、ＩＣの搭載箇所及びその周囲に
は、一面のアース層が形成され、帰路の電流は迂回せず
に最短距離で流れるので、放射雑音が抑制される。
形成領域にはアース層を貫通する層間配線が設けられて
いない。これにより、ＩＣの搭載箇所及びその周囲に
は、一面のアース層が形成され、帰路の電流は迂回せず
に最短距離で流れるので、放射雑音が抑制される。
【図１】本発明の第１の実施形態を示すＩＣの構成図で
ある。
ある。
【図２】従来のＩＣとこれを実装するためのプリント回
路基板の一例を示す図である。
路基板の一例を示す図である。
【図３】本発明の第２の実施形態を示すＩＣの構成図で
ある。
ある。
【図４】本発明の第３の実施形態を示すプリント回路基
板の構成を示す断面図である。
板の構成を示す断面図である。
１０Ａ，１０Ｂ ＩＣ（面実装集積回路素子） １１ チップ（集積回路チップ） １２ マウント基板 １３ リード １４ 金属線 １５ モールド樹脂 １６ａ，１７ アース板 １６ｂ アースリード １９ 接続線 ３０ プリント回路基板 ３１，３２，３４ 信号層 ３３ アース層 ３５，３６ 基材 ３７ 接着基材 ３８，３９ 層間配線
Claims (3)
- 【請求項１】 シリコン基板上に集積回路が形成された
集積回路チップと、前記集積回路チップを搭載して固定
する絶縁性のマウント基板と、プリント回路基板表面の
部品搭載用パッドに接続するために前記マウント基板の
周辺部に設けられた複数のリードと、前記集積回路チッ
プ上の接続パッドを前記リードに電気的に接続する金属
線と、前記集積回路チップ及び前記金属線を保護すると
共に前記リードを固定するために前記マウント基板の表
面に形成されたモールド樹脂とを有する面実装集積回路
素子において、 前記モールド樹脂の表面を覆うアース板と、 前記プリント回路基板表面の部品搭載用パッドの外側に
形成された基準電位用パッドに前記アース板を電気的に
接続するための複数のアースリードとを、 設けたことを特徴とする面実装集積回路素子。 - 【請求項２】 シリコン基板上に集積回路が形成された
集積回路チップと、前記集積回路チップを搭載して固定
する絶縁性のマウント基板と、プリント回路基板表面の
部品搭載用パッドに接続するために前記マウント基板の
周辺部に設けられた複数のリードと、前記集積回路チッ
プ上の接続パッドを前記リードに電気的に接続する金属
線と、前記集積回路チップ及び前記金属線を保護すると
共に前記リードを固定するために前記マウント基板の表
面に形成されたモールド樹脂とを有する面実装集積回路
素子において、 前記マウント基板と前記集積回路チップとの間に配置さ
れたアース板と、 前記アース板を前記リードに電気的に接続する複数の接
続線とを、 設けたことを特徴とする面実装集積回路素子。 - 【請求項３】 面実装集積回路素子を搭載するための部
品搭載用パッド及び信号配線用の回路パターンが形成さ
れた第１の信号層と、信号配線用の回路パターンが形成
された第２の信号層と、基準電位を与えるためのアース
層とを有するプリント回路基板において、 前記第１の信号層における前記部品搭載用パッドの形成
領域以外の箇所にのみ、該第１の信号層から前記アース
層を貫通して前記第２の信号層に至る層間配線を設けた
ことを特徴とするプリント回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000049375A JP2001244687A (ja) | 2000-02-25 | 2000-02-25 | 面実装集積回路素子及びプリント回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000049375A JP2001244687A (ja) | 2000-02-25 | 2000-02-25 | 面実装集積回路素子及びプリント回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001244687A true JP2001244687A (ja) | 2001-09-07 |
Family
ID=18571329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000049375A Withdrawn JP2001244687A (ja) | 2000-02-25 | 2000-02-25 | 面実装集積回路素子及びプリント回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001244687A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308573A (ja) * | 2000-04-24 | 2001-11-02 | Kitagawa Ind Co Ltd | 電子部品の被覆ケース及び電子部品の被覆方法 |
| JP2012089758A (ja) * | 2010-10-21 | 2012-05-10 | Denso Corp | Ｉｃパッケージ、配線基板にｉｃパッケージが実装された回路基板、及び回路基板を備えた電子装置 |
-
2000
- 2000-02-25 JP JP2000049375A patent/JP2001244687A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308573A (ja) * | 2000-04-24 | 2001-11-02 | Kitagawa Ind Co Ltd | 電子部品の被覆ケース及び電子部品の被覆方法 |
| JP2012089758A (ja) * | 2010-10-21 | 2012-05-10 | Denso Corp | Ｉｃパッケージ、配線基板にｉｃパッケージが実装された回路基板、及び回路基板を備えた電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6489669B2 (en) | Integrated circuit device | |
| JP3051011B2 (ja) | パワ−モジュ−ル | |
| WO2004021435A1 (ja) | モジュール部品 | |
| JPH08264956A (ja) | 電気的接続構造 | |
| JP3500335B2 (ja) | 高周波回路装置 | |
| JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
| JPH03120746A (ja) | 半導体素子パッケージおよび半導体素子パッケージ搭載配線回路基板 | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JP2005333027A (ja) | 半導体装置、ノイズ軽減方法、及び、シールドカバー | |
| JPH1197576A (ja) | 半導体装置 | |
| JP3104749B2 (ja) | 回路装置及びその製造方法 | |
| JP2001244687A (ja) | 面実装集積回路素子及びプリント回路基板 | |
| JPH1197820A (ja) | 電磁シールド用導体パターンが形成された回路基板 | |
| JP3062102B2 (ja) | 放熱板付きプリント基板 | |
| JP2970075B2 (ja) | チップキャリヤ | |
| JP3259217B2 (ja) | ノイズ低減パッケージ | |
| JPH06112361A (ja) | 混成集積回路 | |
| JP2009231480A (ja) | 半導体装置 | |
| JPH0613529A (ja) | 半導体装置 | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JP3054249B2 (ja) | リードフレーム組立体 | |
| JP2001119186A (ja) | 電子部品のシールド材料及びシールド構造 | |
| JP2730388B2 (ja) | 混成集積回路装置 | |
| JPH0714938A (ja) | 混成集積回路装置 | |
| JPH03218060A (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070501 |