JP2730388B2 - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JP2730388B2
JP2730388B2 JP4080153A JP8015392A JP2730388B2 JP 2730388 B2 JP2730388 B2 JP 2730388B2 JP 4080153 A JP4080153 A JP 4080153A JP 8015392 A JP8015392 A JP 8015392A JP 2730388 B2 JP2730388 B2 JP 2730388B2
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
hybrid integrated
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4080153A
Other languages
English (en)
Other versions
JPH05327144A (ja
Inventor
雅貴 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4080153A priority Critical patent/JP2730388B2/ja
Publication of JPH05327144A publication Critical patent/JPH05327144A/ja
Application granted granted Critical
Publication of JP2730388B2 publication Critical patent/JP2730388B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は混成集積回路装置に関
し、特に有機基板上にＩＣチップ等を搭載する表面実装
型の混成集積回路装置に関する。
【０００２】
【従来の技術】従来の有機基板上にＩＣチップ等を搭載
する表面実装型の混成集積回路装置の構造は図３を参照
し説明すると、ガラスエポキシ基板１に座ぐりが形成さ
れ座ぐり上にＩＣチップ６が接着樹脂５により接着・搭
載されている。金線又はアルミ線７でＩＣチップ６と有
機基板上の導体２が電気的に接続され、樹脂封止８によ
り、ＩＣチップ６と金線又はアルミ線７が保護されてい
る。
【０００３】主基板１１との接続はガラスエポキシ基板
１に半円型の金メッキされた電極２を設けてあり、その
電極と主基板１１にあらかじめ形成された搭載用ランド
１０に実装する事により行う。
【０００４】図３（Ａ）は従来の有機基板表面実装型混
成集積回路装置の断面図である。又、図３（Ｂ）は、外
形を表わした斜視図である。樹脂封止用の枠４は基板保
護体３の上に実装する。主基板１１への実装は半田９を
用いて実装する。
【０００５】
【発明が解決しようとする課題】従来の有機基板表面実
装型混成集積回路装置は、セラミック基板等に比較し、
放熱性が悪い為、ＩＣチップの内部発熱が低く抑えられ
る回路にしか使用出来ないという使用上の制約があっ
た。
【０００６】
【課題を解決するための手段】本発明の有機基板上にＩ
Ｃチップ等を搭載する表面実装型の混成集積回路装置
は、混成集積回路装置を実装する主基板と電気的接続を
する電極パターン以外に半田で接続する放熱用のパター
ンを備えている。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明実施例（１）の断面図である。有機基
板（ガラスエポキシ基板）１に座ぐりを設け、ＩＣチッ
プを接着樹脂５により接着・搭載し、Ａｕ又はアルミ線
７によりガラスエポキシ基板１に設けられた導体（電極
パターン）２に電気的接続をする。保護体３上にあらか
じめ搭載された樹脂枠４の内部を樹脂８で封止する。１
２はガラスエポキシ基板裏面に設けた放熱用接続パター
ンである。上述の混成集積回路装置の主基板１１への実
装は、図１に示すように、半田９により行う。主基板１
１上に形成された接続ランド１０と、電極パターン２，
放熱用接続パターン１２を半田９で各々接続し実装す
る。
【０００８】主基板１１と放熱用接続パターン１２を接
続する事により、混成集積回路装置を動作させた際の発
熱が主基板にも放熱される為、温度上昇が軽減される。
【０００９】図２は本発明実施例（２）の断面図であ
る。有機基板（ガラスエポキシ基板）１に座ぐりを設け
ＩＣチップ６を接着樹脂５により接着・搭載し、Ａｕ又
はアルミ線７によりガラスエポキシ基板１に設けられた
導体（電極パターン）２に電気的接続をする。保護体３
上にあらかじめ搭載された樹脂枠４の内部を樹脂８で封
止する。１２は放熱用接続パターンである。この実施例
では、ガラスエポキシ基板１の放熱用接続パターン１２
が形成される部分は座ぐりが設けられている。その他は
先の実施例と同じである。
【００１０】上述の混成集積回路装置の主基板１１への
実装は、半田９により行う。主基板１１上に形成された
接続ランド１０と、電極パターン２、放熱用接続パター
ン２を半田９により各々接続し、実装する。この実施例
の放熱用パターン１２は、ガラスエポキシを基板の座ぐ
りを設けた部分に形成してあり、発熱源のＩＣチップ６
に近い為、先の実施例よりも放熱効果が良い。
【００１１】
【発明の効果】以上説明したように本発明は、裏面に設
けられた接続パターンと、主基板とを半田で接続する様
にしたことにより、搭載部品の発熱を主基板側に放熱出
来る為、裏面の放熱性は、従来に対して実施例（１）で
は大幅に改善された、さらに実施例（２）では有機基板
の厚みを約半分にした場合は実施例（１）よりも約３０
％放熱性が改善されるという効果を有する。
【図面の簡単な説明】
【図１】本発明実施例（１）の断面図。
【図２】実施例（２）の断面図。
【図３】従来装置の構造図であり、（Ａ）は断面図、
（Ｂ）は外形の斜視図。
【符号の説明】
１ 有機基板（ガラスエポキシ樹脂等） ２ 電極パターン ３ 保護体（絶縁樹脂） ４ 樹脂枠 ５ 接着樹脂 ６ ＩＣチップ ７ Ａｕ又はアルミ線 ８ 樹脂 ９ 半田 １０ 接続ランド １１ 主基板 １２ 放熱用接続パターン

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 電気配線を有する有機基板上にＩＣチッ
    プ等を搭載した表面実装型の混成集積回路装置におい
    て、前記有機基板の裏面に座ぐりを設け、混成集積回路
    装置を実装する主基板と接続する放熱用のパターンを前
    記有機基板裏面の座ぐり部に備え、前記放熱用パターン
    全面を半田により前記主基板に固着した事を特徴とする
    混成集積回路装置。
JP4080153A 1992-04-02 1992-04-02 混成集積回路装置 Expired - Lifetime JP2730388B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4080153A JP2730388B2 (ja) 1992-04-02 1992-04-02 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4080153A JP2730388B2 (ja) 1992-04-02 1992-04-02 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPH05327144A JPH05327144A (ja) 1993-12-10
JP2730388B2 true JP2730388B2 (ja) 1998-03-25

Family

ID=13710356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4080153A Expired - Lifetime JP2730388B2 (ja) 1992-04-02 1992-04-02 混成集積回路装置

Country Status (1)

Country Link
JP (1) JP2730388B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216674A (ja) * 2005-02-02 2006-08-17 Sharp Corp 放熱性を向上したプリント回路基板およびそれを含んだ回路モジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263146A (ja) * 1988-08-29 1990-03-02 Hitachi Ltd プリント板に装着する発熱部品の放熱構造
JP2753761B2 (ja) * 1990-06-06 1998-05-20 イビデン株式会社 電子部品搭載用基板及びその製造方法
JP3038653U (ja) * 1996-12-10 1997-06-24 認 小松 ビール自動量売装置

Also Published As

Publication number Publication date
JPH05327144A (ja) 1993-12-10

Similar Documents

Publication Publication Date Title
KR100208053B1 (ko) 집적회로장치
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
JP4056598B2 (ja) 赤外線データ通信モジュール
JP2730388B2 (ja) 混成集積回路装置
JPH05275580A (ja) 半導体装置
JP2734424B2 (ja) 半導体装置
JPH04114455A (ja) 半導体装置及びその実装構造
JP2828385B2 (ja) Ｉｃパッケージの構造
JP3259217B2 (ja) ノイズ低減パッケージ
JPH03238852A (ja) モールド型半導体集積回路
JPS61137349A (ja) 半導体装置
JP2932772B2 (ja) 混成集積回路装置
JP2532400Y2 (ja) ハイブリットｉｃ
JP3226672B2 (ja) 混成集積回路装置
JPH06112361A (ja) 混成集積回路
JP2541494B2 (ja) 半導体装置
JP2737332B2 (ja) 集積回路装置
JP2004072113A (ja) 熱的に強化された集積回路パッケージ
JP3177934B2 (ja) マルチチップ半導体装置
JPH0627956Y2 (ja) 電子回路モジュール
JP2771575B2 (ja) 混成集積回路
JPH05315470A (ja) マルチチップモジュール
JPS62189798A (ja) ハイブリツドｉｃの構成方法
JPH0555409A (ja) 樹脂封止型半導体装置
JP3260422B2 (ja) Ｉｃパッケージ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971118