JP2771575B2 - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JP2771575B2 JP2771575B2 JP1030400A JP3040089A JP2771575B2 JP 2771575 B2 JP2771575 B2 JP 2771575B2 JP 1030400 A JP1030400 A JP 1030400A JP 3040089 A JP3040089 A JP 3040089A JP 2771575 B2 JP2771575 B2 JP 2771575B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- circuit board
- substrate
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
Landscapes
- Casings For Electric Apparatus (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は混成集積回路に関し、特に複数枚の混成集積
回路基板からなる混成集積回路に関する。
回路基板からなる混成集積回路に関する。
（ロ）従来の技術 混成集積回路は通常１枚の混成集積回路基板上に所望
形状に形成された導体上に複数の半導体素子からなる所
望の機能を有する回路が形成されている。
形状に形成された導体上に複数の半導体素子からなる所
望の機能を有する回路が形成されている。
近年、集積化に伴い１枚基板のみならず２枚の基板か
らなる混成集積回路が既に多くの分野で使用されてい
る。
らなる混成集積回路が既に多くの分野で使用されてい
る。
第７図は斬る２枚の混成集積回路基板（21）（22）か
らなる混成集積回路を示す断面図である。夫々の混成集
積回路基板（21）（22）上には所望形状の導体（図示し
ない）が形成され、その夫々の導体上にトランジスタ、
IC等の複数の半導体素子（23）及びチップ抵抗、チップ
コンデンサ等のチップ部品が固着されている。また、夫
々の基板（21）（22）上に形成された導体は基板（21）
（22）の周端部付近で金属のリード線（24）によって半
田接続され、そのリード線（24）は樹脂層（25）によっ
て樹脂封止されている。
らなる混成集積回路を示す断面図である。夫々の混成集
積回路基板（21）（22）上には所望形状の導体（図示し
ない）が形成され、その夫々の導体上にトランジスタ、
IC等の複数の半導体素子（23）及びチップ抵抗、チップ
コンデンサ等のチップ部品が固着されている。また、夫
々の基板（21）（22）上に形成された導体は基板（21）
（22）の周端部付近で金属のリード線（24）によって半
田接続され、そのリード線（24）は樹脂層（25）によっ
て樹脂封止されている。
斯る混成集積回路と同様技術のものは実公昭55−8316
号公報に記載されている。
号公報に記載されている。
（ハ）発明が解決しようとする課題 上述した様に２枚の混成集積回路基板にすることに混
成集積回路自体の集積度は向上できる。しかしながら、
近年増々混成集積回路の高集積化がなされるため、高集
積化に伴って混成集積回路自体の大型化が問題となって
いる。
成集積回路自体の集積度は向上できる。しかしながら、
近年増々混成集積回路の高集積化がなされるため、高集
積化に伴って混成集積回路自体の大型化が問題となって
いる。
（ニ）課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、
第１図に示す如く、表面が露出する様にケース材によっ
て所定間隔離間配置された対向する混成集積回路基板
（１）（３）と、対向配置された混成集積回路基板
（１）（３）間の略中間部に配置された他の混成集積回
路基板（２）とを備えて解決する。
第１図に示す如く、表面が露出する様にケース材によっ
て所定間隔離間配置された対向する混成集積回路基板
（１）（３）と、対向配置された混成集積回路基板
（１）（３）間の略中間部に配置された他の混成集積回
路基板（２）とを備えて解決する。
（ホ）作用 この様に本発明に依れば、ケース材（４）に収納され
た対向する混成集積回路基板（１）（３）間の略中間部
に他の混成集積回路基板（２）を配置することにより、
夫々の混成集積回路基板（１）（２）（３）上に半導体
素子（９）（９）（９）を固着することが可能となり混
成集積回路の高集積化が行える。
た対向する混成集積回路基板（１）（３）間の略中間部
に他の混成集積回路基板（２）を配置することにより、
夫々の混成集積回路基板（１）（２）（３）上に半導体
素子（９）（９）（９）を固着することが可能となり混
成集積回路の高集積化が行える。
（ヘ）実施例 以下に第１図に示した実施例に基づいて本発明の混成
集積回路を詳細に説明する。
集積回路を詳細に説明する。
本発明の混成集積回路は第１図に示す如く、３枚の混
成集積回路基板（１）（２）（３）と、３枚の混成集積
回路基板（１）（２）（３）を夫々離間収納配置するケ
ース材と、３枚の混成集積回路基板（１）（２）（３）
間に設けられた接続体（５）とから構成される。
成集積回路基板（１）（２）（３）と、３枚の混成集積
回路基板（１）（２）（３）を夫々離間収納配置するケ
ース材と、３枚の混成集積回路基板（１）（２）（３）
間に設けられた接続体（５）とから構成される。
３枚の混成集積回路基板（１）（２）（３）（以下基
板という）のケース材（４）の外側に配置される２枚の
基板（１）（３）は放熱性の優れた金属基板が用いられ
る。金属基板としてはアルミニウム基板、鉄基板、ホー
ロー基板等を用いることが可能であるが、ここではアル
ミニウム基板を用いるものとする。そのアルミニウム基
板の表面には周知の陽極酸化技術によって酸化アルミニ
ウム膜が形成されて絶緑される。夫々の基板（１）
（３）上には接着性樹脂によって銅箔が貼着されてお
り、その銅箔がエッチングされて所望形状の導電路
（６）（８）が形成されている。
板という）のケース材（４）の外側に配置される２枚の
基板（１）（３）は放熱性の優れた金属基板が用いられ
る。金属基板としてはアルミニウム基板、鉄基板、ホー
ロー基板等を用いることが可能であるが、ここではアル
ミニウム基板を用いるものとする。そのアルミニウム基
板の表面には周知の陽極酸化技術によって酸化アルミニ
ウム膜が形成されて絶緑される。夫々の基板（１）
（３）上には接着性樹脂によって銅箔が貼着されてお
り、その銅箔がエッチングされて所望形状の導電路
（６）（８）が形成されている。
基板（１）（３）間の略中間部に配置される他の基板
（２）は熱伝導性の低いガラスエポキシ基板であり、そ
の両面には所望形状の導電路（７）（７′）が形成され
ている。その導電路（７）（７′）上には発熱を有さな
い小信号系の半導体素子（９）及びチップ抵抗、チップ
コンデンサ等の電子部品（10）が固着されている。一
方、基板表面が露出する様にケース材（４）に配置され
る基板（１）（３）のいずれか一方の基板（１）上には
パワートランジスタ、LSIチップ等の発熱を有する半導
体素子（９）及び抵抗体が固着、形成され、他方の基板
（３）上には基板（２）と同様に発熱を有さない小信号
系の半導体素子（９）が固着されている。
（２）は熱伝導性の低いガラスエポキシ基板であり、そ
の両面には所望形状の導電路（７）（７′）が形成され
ている。その導電路（７）（７′）上には発熱を有さな
い小信号系の半導体素子（９）及びチップ抵抗、チップ
コンデンサ等の電子部品（10）が固着されている。一
方、基板表面が露出する様にケース材（４）に配置され
る基板（１）（３）のいずれか一方の基板（１）上には
パワートランジスタ、LSIチップ等の発熱を有する半導
体素子（９）及び抵抗体が固着、形成され、他方の基板
（３）上には基板（２）と同様に発熱を有さない小信号
系の半導体素子（９）が固着されている。
夫々の基板（１）（２）（３）の周端辺には外部回路
と接続するための複数本の外部リード端子（10）（10）
（10）が半田付けによって固着されている。
と接続するための複数本の外部リード端子（10）（10）
（10）が半田付けによって固着されている。
夫々の基板（１）（２）（３）上に形成された導電路
の（６）（７）と（７′）（８）とは接続体（５）によ
って夫々互いに接続される。
の（６）（７）と（７′）（８）とは接続体（５）によ
って夫々互いに接続される。
接続体（５）は第２図に示す如く、ゴム又は合成樹脂
から成る絶緑シートの厚さ方向に線状導体（11）が複数
本埋め込められており、接続体（５）の両面からはその
線状導体（11）が突出されており、接続体（５）は挾持
されることにより接続が行える。斬る接続体（５）は特
開昭62−229714号公報及び特開昭59−58709号公報に記
載されている。接続体（５）によって接続される導電路
（６）（７）及び（７′）（８）は第３図に示す如く、
複数本づつ接続されるか、あるいは導電路（６）（７）
及び（７′）（８）の所定部分を１本づつ選択的に接続
することができる。
から成る絶緑シートの厚さ方向に線状導体（11）が複数
本埋め込められており、接続体（５）の両面からはその
線状導体（11）が突出されており、接続体（５）は挾持
されることにより接続が行える。斬る接続体（５）は特
開昭62−229714号公報及び特開昭59−58709号公報に記
載されている。接続体（５）によって接続される導電路
（６）（７）及び（７′）（８）は第３図に示す如く、
複数本づつ接続されるか、あるいは導電路（６）（７）
及び（７′）（８）の所定部分を１本づつ選択的に接続
することができる。
夫々の基板（１）（３）はその表面が露出する様に固
着され、基板（１）（３）間の略中間部に基板（２）が
配置される様にケース材（４）に夫々離間固着されてい
る。夫々の基板（１）（２）及び（２）（３）間には接
続体（５）が配置されており、この接続体（５）は夫々
の基板（１）（２）（３）によって強固に挾持され導電
路（６）（７）及び（７′）（８）が圧接接続される。
一方、この接続体（５）はケース材（４）に設けられた
保持ガイド部（12）内に離脱することがない様に保持さ
れている。ケース材（４）は絶緑樹脂で形成され、上述
した如く、絶緑体（５）を保持するための保持ガイド部
（12）が形成されている。この保持ガイド部（12）は絶
緑体（５）と略同様の形状に形成されているため、保持
ガイド部（12）内に配置された接続体（５）は作業中に
離脱することはない。また、ケース材（４）には３枚の
基板（１）（２）（３）を離間固着するための第１乃至
第３の段差部（13）（14）（15）が形成されており、こ
の段差部（13）（14）（15）に夫々の基板（１）（２）
（３）が配置されて接着シート等の接着剤によって接着
される。このとき、基板（１）（２）間に配置された接
続体（５）は第１の段差部（13）よりも突出され、基板
（２）（３）間に配置された接続体（５）は第３の段差
部（15）よりも突出されているために夫々の基板（１）
（２）（３）によって接続体（５）が挾持され導電路
（６）（７）及び（７′）（８）が接続される。
着され、基板（１）（３）間の略中間部に基板（２）が
配置される様にケース材（４）に夫々離間固着されてい
る。夫々の基板（１）（２）及び（２）（３）間には接
続体（５）が配置されており、この接続体（５）は夫々
の基板（１）（２）（３）によって強固に挾持され導電
路（６）（７）及び（７′）（８）が圧接接続される。
一方、この接続体（５）はケース材（４）に設けられた
保持ガイド部（12）内に離脱することがない様に保持さ
れている。ケース材（４）は絶緑樹脂で形成され、上述
した如く、絶緑体（５）を保持するための保持ガイド部
（12）が形成されている。この保持ガイド部（12）は絶
緑体（５）と略同様の形状に形成されているため、保持
ガイド部（12）内に配置された接続体（５）は作業中に
離脱することはない。また、ケース材（４）には３枚の
基板（１）（２）（３）を離間固着するための第１乃至
第３の段差部（13）（14）（15）が形成されており、こ
の段差部（13）（14）（15）に夫々の基板（１）（２）
（３）が配置されて接着シート等の接着剤によって接着
される。このとき、基板（１）（２）間に配置された接
続体（５）は第１の段差部（13）よりも突出され、基板
（２）（３）間に配置された接続体（５）は第３の段差
部（15）よりも突出されているために夫々の基板（１）
（２）（３）によって接続体（５）が挾持され導電路
（６）（７）及び（７′）（８）が接続される。
斬る本発明の混成集積回路に依れば、表面が露出する
様にケース材に配置された基板（１）（３）間の略中間
部に他の基板（２）を配置することにより、夫々の基板
（１）（２）（３）上に半導体素子を固着することがで
き高集積度を有する混成集積回路を提供することができ
る。
様にケース材に配置された基板（１）（３）間の略中間
部に他の基板（２）を配置することにより、夫々の基板
（１）（２）（３）上に半導体素子を固着することがで
き高集積度を有する混成集積回路を提供することができ
る。
また、表面が露出された一方の基板上に発熱を有する
半導体素子が固着されているため、その基板から発熱さ
れた熱は他方の表面が露出された基板上に固着された発
熱をしない半導体素子へ悪影響を及ぼす恐れがあるが、
本発明では両基板間に熱伝導性の低いガラスエポキシか
らなる基板（２）が配置されているため発熱を有する半
導体素子が固着された基板からの発熱を断熱することが
できる。
半導体素子が固着されているため、その基板から発熱さ
れた熱は他方の表面が露出された基板上に固着された発
熱をしない半導体素子へ悪影響を及ぼす恐れがあるが、
本発明では両基板間に熱伝導性の低いガラスエポキシか
らなる基板（２）が配置されているため発熱を有する半
導体素子が固着された基板からの発熱を断熱することが
できる。
第５図は本発明の他の実施例を示す断面図であり、ケ
ース材（４）内に収納される基板（２）から外部リード
端子（10）が導出されない場合は基板（２）をケース材
（４）内に完全に収納配置した場合を示すものである。
ース材（４）内に収納される基板（２）から外部リード
端子（10）が導出されない場合は基板（２）をケース材
（４）内に完全に収納配置した場合を示すものである。
（ト）発明の効果 以上に詳述した如く、本発明の混成集積回路に依れ
ば、表面が露出する様にケース材に配置された基板
（１）（３）間の略中間部に他の基板（２）を配置する
ことにより、夫々の基板（１）（２）（３）上に半導体
素子を固着することができ高集積度を有する混成集積回
路を提供することができ、混成集積回路の小型化に大き
く寄与することができる。
ば、表面が露出する様にケース材に配置された基板
（１）（３）間の略中間部に他の基板（２）を配置する
ことにより、夫々の基板（１）（２）（３）上に半導体
素子を固着することができ高集積度を有する混成集積回
路を提供することができ、混成集積回路の小型化に大き
く寄与することができる。
また本発明では表面が露出された一方の基板上に発熱
を有する半導体素子が固着されているため、その基板か
ら発熱された熱は他方の表面が露出された基板上に固着
された発熱をしない半導体素子へ悪影響を及ぼす恐れが
あるが、本発明では両基板間に熱伝導性の低いガラスエ
ポキシからなる基板（２）が配置されているため発熱を
有する半導体素子が固着された基板からの発熱を断熱す
ることができ、熱によって発熱性のない素子への悪影響
を防止することができ信頼性の優れた混成集積回路を提
供することができる。
を有する半導体素子が固着されているため、その基板か
ら発熱された熱は他方の表面が露出された基板上に固着
された発熱をしない半導体素子へ悪影響を及ぼす恐れが
あるが、本発明では両基板間に熱伝導性の低いガラスエ
ポキシからなる基板（２）が配置されているため発熱を
有する半導体素子が固着された基板からの発熱を断熱す
ることができ、熱によって発熱性のない素子への悪影響
を防止することができ信頼性の優れた混成集積回路を提
供することができる。
第１図は本発明の混成集積回路を示す断面図、第２図は
本実施例で用いる接続体を示す斜視図、第３図、第４図
は接続体と導電路とを示す斜視図、第５図、第６図は他
の実施例を示す断面図、第７図は従来例を示す断面図で
ある。 （１）（２）（３）……混成集積回路基板、（４）……
ケース材、（５）……接続体。
本実施例で用いる接続体を示す斜視図、第３図、第４図
は接続体と導電路とを示す斜視図、第５図、第６図は他
の実施例を示す断面図、第７図は従来例を示す断面図で
ある。 （１）（２）（３）……混成集積回路基板、（４）……
ケース材、（５）……接続体。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実開 昭60−103852（ＪＰ，Ｕ) 実開 昭62−48673（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 1/14 H05K 3/36 H05K 1/05 H01L 25/00
Claims (1)
- 【請求項１】表面が絶縁処理された金属より成る第１の
混成集積回路基板と、 表面が絶縁処理された金属より成る第２の混成集積回路
基板と、 前記第１の混成集積回路基板および第２の混成集積回路
基板の間に配置される他の混成集積回路基板と、 前記第１の混成集積回路基板と前記他の混成集積回路基
板、前記第２の混成集積回路基板と前記他の混成集積回
路基板を所定間隔離間配置するケース材と、 前記第１の混成集積回路基板と前記他の混成集積回路基
板の対向面に設けられる導電路に実装される回路素子お
よび前記第２の混成集積回路基板と前記他の混成集積回
路基板の対向面に設けられる導電路に実装される回路素
子とを有し、 前記第１の混成集積回路基板の実装面に対して裏側とな
る面、前記第２の混成集積回路基板の実装面に対して裏
側となる面が外部に露出されていることを特徴とした混
成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1030400A JP2771575B2 (ja) | 1989-02-09 | 1989-02-09 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1030400A JP2771575B2 (ja) | 1989-02-09 | 1989-02-09 | 混成集積回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63286045A Division JPH02130992A (ja) | 1988-11-11 | 1988-11-11 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02132877A JPH02132877A (ja) | 1990-05-22 |
| JP2771575B2 true JP2771575B2 (ja) | 1998-07-02 |
Family
ID=12302883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1030400A Expired - Lifetime JP2771575B2 (ja) | 1989-02-09 | 1989-02-09 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2771575B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6065500B2 (ja) * | 2012-09-28 | 2017-01-25 | サンケン電気株式会社 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6248673U (ja) * | 1985-09-13 | 1987-03-25 |
-
1989
- 1989-02-09 JP JP1030400A patent/JP2771575B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02132877A (ja) | 1990-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| JP4037589B2 (ja) | 樹脂封止形電力用半導体装置 | |
| US6002169A (en) | Thermally enhanced tape ball grid array package | |
| US4949225A (en) | Circuit board for mounting electronic components | |
| JP2002076252A (ja) | 半導体装置 | |
| US5099395A (en) | Circuit board for mounting electronic components | |
| JP2771575B2 (ja) | 混成集積回路 | |
| JP2504486B2 (ja) | 混成集積回路構造 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPH04137756A (ja) | 混成集積回路 | |
| JPH03238852A (ja) | モールド型半導体集積回路 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0442937Y2 (ja) | ||
| JPH0445253Y2 (ja) | ||
| JPH104167A (ja) | 半導体装置 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JP2771567B2 (ja) | 混成集積回路 | |
| JP2532400Y2 (ja) | ハイブリットｉｃ | |
| JPH0639483Y2 (ja) | 混成集積回路 | |
| JPH0442938Y2 (ja) | ||
| JPH05335709A (ja) | 印刷配線基板 | |
| JP2603101B2 (ja) | 電子部品搭載用基板 | |
| JPH0714938A (ja) | 混成集積回路装置 | |
| JPS58210686A (ja) | 電子回路装置 | |
| JPH056715Y2 (ja) |