JP2504486B2 - 混成集積回路構造 - Google Patents
混成集積回路構造Info
- Publication number
- JP2504486B2 JP2504486B2 JP62256872A JP25687287A JP2504486B2 JP 2504486 B2 JP2504486 B2 JP 2504486B2 JP 62256872 A JP62256872 A JP 62256872A JP 25687287 A JP25687287 A JP 25687287A JP 2504486 B2 JP2504486 B2 JP 2504486B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- top plate
- plate portion
- elastic connector
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔概要〕 混成集積回路構造に関し、 放熱性及び高周波特性の向上及び電気的接続の改善を
可能とすることを目的とし、 放熱性に優れた基板と、該放熱基板に搭載された半導
体チップと、該半導体チップの上面に搭載された、厚み
方向に導電性を有し面方向には絶縁性を有するチップ状
のエラスチックコネクタと、その底面に、深さ寸法が上
記半導体チップとエラスチックコネクタとを合せた厚さ
寸法より若干小さく、形状が上記半導体チップに対応し
た天板部付の凹部を有し、且つ上記天板部の下面に張り
出した電極導体を有し、更に配線用導体を有する誘電率
の低い材質製のフィルム体と、該フィルム体に搭載され
たチップ部品とよりなり、上記フィルム体が、上記半導
体チップが搭載された放熱基板上に、上記凹部内に上記
半導体チップが嵌合し、且つ上記天板部が上記エラスチ
ックコネクタにより上方に相対的に弾性変形せしめられ
た状態で接着固定されてなり、上記電極導体が上記天板
部自体の弾性力により上記エラスチックコネクタに押圧
され、上記半導体チップ上の電極パッドと上記電極導体
とが上記エラスチックコネクタを介して電気的に接続さ
れるように構成する。
可能とすることを目的とし、 放熱性に優れた基板と、該放熱基板に搭載された半導
体チップと、該半導体チップの上面に搭載された、厚み
方向に導電性を有し面方向には絶縁性を有するチップ状
のエラスチックコネクタと、その底面に、深さ寸法が上
記半導体チップとエラスチックコネクタとを合せた厚さ
寸法より若干小さく、形状が上記半導体チップに対応し
た天板部付の凹部を有し、且つ上記天板部の下面に張り
出した電極導体を有し、更に配線用導体を有する誘電率
の低い材質製のフィルム体と、該フィルム体に搭載され
たチップ部品とよりなり、上記フィルム体が、上記半導
体チップが搭載された放熱基板上に、上記凹部内に上記
半導体チップが嵌合し、且つ上記天板部が上記エラスチ
ックコネクタにより上方に相対的に弾性変形せしめられ
た状態で接着固定されてなり、上記電極導体が上記天板
部自体の弾性力により上記エラスチックコネクタに押圧
され、上記半導体チップ上の電極パッドと上記電極導体
とが上記エラスチックコネクタを介して電気的に接続さ
れるように構成する。
本発明は混成集積回路構造に関する。
混成集積回路構造は大規模集積化の方向にあり、これ
に伴ない、放熱性及び高周波特性の向上、及び接続作業
の改善が必要とされる。
に伴ない、放熱性及び高周波特性の向上、及び接続作業
の改善が必要とされる。
従来の混成集積回路構造を第８図に示す。図中、１は
半導体チップ、2-1,2-2はチップ部品であり、共に共通
のセラミック基板３上に搭載してある。
半導体チップ、2-1,2-2はチップ部品であり、共に共通
のセラミック基板３上に搭載してある。
半導体チップ１の上面の各電極パッド４と、半導体チ
ップ１の周辺のセラミック基板３上の電極パッド５との
間はワイヤ６により接続してある。
ップ１の周辺のセラミック基板３上の電極パッド５との
間はワイヤ６により接続してある。
７は配線用導体であり、セラミック基板３上に形成し
てある。
てある。
上記の混成集積回路構造では、その放熱性及び高周波
特性はセラミック基板３により決定されるものであり、
大規模集積化に伴う上記両者の特性の向上に対応できな
いという問題点があった。
特性はセラミック基板３により決定されるものであり、
大規模集積化に伴う上記両者の特性の向上に対応できな
いという問題点があった。
また大規模集積化に伴い、ワイヤボンディングの接続
作業工数も増加してしまうという問題点があった。
作業工数も増加してしまうという問題点があった。
本発明は放熱性及び高周波特性の向上及び電気的接続
の改善を可能としうる混成集積回路構造を提供すること
を目的とする。
の改善を可能としうる混成集積回路構造を提供すること
を目的とする。
本発明の混成集積回路構造は、放熱性に優れた基板
と、該放熱基板に搭載された半導体チップと、該半導体
チップの上面に搭載された、厚み方向に導電性を有し面
方向には絶縁性を有するチップ状のエラスチックコネク
タと、その底面に、深さ寸法が上記半導体チップとエラ
スチックコネクタとを合せた厚さ寸法より若干小さく、
形状が上記半導体チップに対応した天板部付の凹部を有
し、且つ上記天板部の下面に張り出した電極導体を有
し、更に配線用導体を有する誘電率の低い材質製のフィ
ルム体と、該フィルム体に搭載されたチップ部品とより
なり、上記フィルム体が、上記半導体チップが搭載され
た放熱基板上に、上記凹部内に上記半導体チップが嵌合
し、且つ上記天板部が上記エラスチックコネクタにより
上方に相対的に弾性変形せしめられた状態で接着固定さ
れてなり、上記電極導体が上記天板部自体の弾性力によ
り上記エラスチックコネクタに押圧され、上記半導体チ
ップ上の電極パッドと上記電極導体とが上記エラスチッ
クコネクタを介して電気的に接続されてなる構成であ
る。
と、該放熱基板に搭載された半導体チップと、該半導体
チップの上面に搭載された、厚み方向に導電性を有し面
方向には絶縁性を有するチップ状のエラスチックコネク
タと、その底面に、深さ寸法が上記半導体チップとエラ
スチックコネクタとを合せた厚さ寸法より若干小さく、
形状が上記半導体チップに対応した天板部付の凹部を有
し、且つ上記天板部の下面に張り出した電極導体を有
し、更に配線用導体を有する誘電率の低い材質製のフィ
ルム体と、該フィルム体に搭載されたチップ部品とより
なり、上記フィルム体が、上記半導体チップが搭載され
た放熱基板上に、上記凹部内に上記半導体チップが嵌合
し、且つ上記天板部が上記エラスチックコネクタにより
上方に相対的に弾性変形せしめられた状態で接着固定さ
れてなり、上記電極導体が上記天板部自体の弾性力によ
り上記エラスチックコネクタに押圧され、上記半導体チ
ップ上の電極パッドと上記電極導体とが上記エラスチッ
クコネクタを介して電気的に接続されてなる構成であ
る。
放熱基板は放熱性を向上させ、誘電率の低い材質製の
フィルム体は高周波特性を向上させる。
フィルム体は高周波特性を向上させる。
エラスチックコネクタを使用し、フィルム体の凹部の
深さ寸法を上記のように定めてあることにより、半導体
チップの電極パッドと電極導体との電気的接続が簡単と
なる。
深さ寸法を上記のように定めてあることにより、半導体
チップの電極パッドと電極導体との電気的接続が簡単と
なる。
これらにより、混成集積回路の大規模化に伴う諸問題
を解決することが可能となる。
を解決することが可能となる。
第１図は本発明の一実施例による混成集積回路構造の
一部を示す断面図、第２図はこれを分解して示す図であ
る。
一部を示す断面図、第２図はこれを分解して示す図であ
る。
各図中、10は半導体チップ、11-1,11-2はチップ部品
である。
である。
12は放熱性に優れた基板であり、具体的には金属板で
ある。
ある。
放熱基板12の上面には接着剤層13があり、半導体チッ
プ10はこの接着剤層13に接着されて放熱基板12に搭載し
てある。
プ10はこの接着剤層13に接着されて放熱基板12に搭載し
てある。
14はエラスチックコネクタであり、第３図及び第４図
に併せて示すように、シリコンゴム板15にその厚さ方向
に多数本の金属線片16が貫通して上下面に露出して設け
られた構造であり、厚さ方向に導電性を有し面方向には
絶縁性を有する。
に併せて示すように、シリコンゴム板15にその厚さ方向
に多数本の金属線片16が貫通して上下面に露出して設け
られた構造であり、厚さ方向に導電性を有し面方向には
絶縁性を有する。
エラスチックコネクタ14は、半導体チップ10の平面形
状と同一形状を有し、金属線片16は半導体チップ10の上
面の電極パッド17の配置と同じ配置で配されている。
状と同一形状を有し、金属線片16は半導体チップ10の上
面の電極パッド17の配置と同じ配置で配されている。
このエラスチックコネクタ14は、各金属線片16の下端
をこれと対応する電極パッド17と接触させて、半導体チ
ップ10の上面に搭載してある。
をこれと対応する電極パッド17と接触させて、半導体チ
ップ10の上面に搭載してある。
なお、金属線片16のピッチｐは0.1mm程度にまで狭く
することが出来、電極パッド17のピッチが小となっても
適応できる。
することが出来、電極パッド17のピッチが小となっても
適応できる。
20はポリイミド製フィルム体であり、ポリイミド製の
ベースフィルム21と、この上側のポリイミド製のカバー
フィルム22とよりなる二層構造である。
ベースフィルム21と、この上側のポリイミド製のカバー
フィルム22とよりなる二層構造である。
フィルム体20には天板部付凹部23が形成してある。天
板部24はカバーフィルム22により形成してある。この天
板部24の厚さは薄く、可撓性を有する。
板部24はカバーフィルム22により形成してある。この天
板部24の厚さは薄く、可撓性を有する。
フィルム体20は放熱基板12と同じ形状を有し、凹部23
は放熱基板12上の半導体チップ10の搭載部位に対応して
形成してある。
は放熱基板12上の半導体チップ10の搭載部位に対応して
形成してある。
各凹部23は半導体チップ10の形状に対応した形状を有
する。その深さ寸法ｄは、半導体チップ10の厚さ寸法t1
とエラスチックコネクタ14の厚さ寸法t2とを加算した寸
法ｔより若干小さく定めてある。
する。その深さ寸法ｄは、半導体チップ10の厚さ寸法t1
とエラスチックコネクタ14の厚さ寸法t2とを加算した寸
法ｔより若干小さく定めてある。
25は複数の電極導体であり、第５図に示すように、天
板部24の下面に、凹部23の周囲より凹部23の内部に張り
出して設けてある。第５図は天板部24を除去して電極導
体25の配置を示す。また、第５図では、エラスチックコ
ネクタ14も省略してあり、各電極導体25は、先端部25a
が電極パッド17に対向するように形成してある。エラス
チックコネクタ14についてみると、各電極導体25の先端
は、下端が電極パッド17に接触した金属線片16の上端に
対向する。
板部24の下面に、凹部23の周囲より凹部23の内部に張り
出して設けてある。第５図は天板部24を除去して電極導
体25の配置を示す。また、第５図では、エラスチックコ
ネクタ14も省略してあり、各電極導体25は、先端部25a
が電極パッド17に対向するように形成してある。エラス
チックコネクタ14についてみると、各電極導体25の先端
は、下端が電極パッド17に接触した金属線片16の上端に
対向する。
26は配線用導体であり、フィルム体20の上面又は内部
に形成してある。
に形成してある。
上記構成のフィルム体20上に、チップ部品11-1,11-2
が半田付けされて搭載してある。
が半田付けされて搭載してある。
フィルム体20は、凹部23内に半導体チップ10が嵌合し
た状態で、ベースフィルム21の下面を接着剤層13と接着
固定してある。
た状態で、ベースフィルム21の下面を接着剤層13と接着
固定してある。
各電極導体25の先端部25aは、エラスチックコネクタ1
4の金属線片16の上端に接触している。
4の金属線片16の上端に接触している。
こゝで、ｄ＜ｔであるため、天板部24はエラスチック
コネクタ15により上方に相対的に押し上げられて若干脹
らんだように弾性変形しており、天板部24には矢印27で
示す下向きの力F1が蓄勢された状態となっている。
コネクタ15により上方に相対的に押し上げられて若干脹
らんだように弾性変形しており、天板部24には矢印27で
示す下向きの力F1が蓄勢された状態となっている。
各電極導体25は天板部24自体に蓄勢された力F1により
下方に押し付けられており、先端部25aは対応する金属
線片16の上端に押圧して接触した状態で、金属線片16と
電気的に確実に接続されている。
下方に押し付けられており、先端部25aは対応する金属
線片16の上端に押圧して接触した状態で、金属線片16と
電気的に確実に接続されている。
これにより、半導体チップ10の上面の電極パッド17と
電極導体25とがエラスチックコネクタ14を介して接続さ
れている。
電極導体25とがエラスチックコネクタ14を介して接続さ
れている。
上記の混成集積回路構造によれば、以下に挙げる効果
を有する。
を有する。
放熱性が良い。
混成集積回路構造のうち主な発熱体は半導体チップ10
である。この半導体チップ10は金属板である放熱基板２
に搭載してあり、この放熱基板２の熱伝導率はセラミッ
ク基板に比べて高い。このため半導体チップ10の熱は放
熱基板２を通して良好に逃がされ、放熱性は向上し、大
規模集積化されても十分な放熱性を有する。
である。この半導体チップ10は金属板である放熱基板２
に搭載してあり、この放熱基板２の熱伝導率はセラミッ
ク基板に比べて高い。このため半導体チップ10の熱は放
熱基板２を通して良好に逃がされ、放熱性は向上し、大
規模集積化されても十分な放熱性を有する。
高周波特性がよい。
配線用導体26はポリイミド製フィルム体20上に形成し
てある。ポリイミドの誘電率は約４であり、セラミック
の誘電率（約９）より低い。このため、上記の混成集積
回路構造は従来に比べて優れた高周波特性を有する。
てある。ポリイミドの誘電率は約４であり、セラミック
の誘電率（約９）より低い。このため、上記の混成集積
回路構造は従来に比べて優れた高周波特性を有する。
従って、大規模集積化しても、混成集積回路は高周波
特性に優れ、高速信号に好適となる。
特性に優れ、高速信号に好適となる。
接続が改善される。
半導体チップ10の電極パッド17と電極導体25とがエラ
スチックコネクタ14を介して電気的に接続された構造で
あり、電極導体25とエラスチックコネクタ14との間の電
気的接続は押圧接触である。
スチックコネクタ14を介して電気的に接続された構造で
あり、電極導体25とエラスチックコネクタ14との間の電
気的接続は押圧接触である。
各半導体チップ10についての複数の電気的接続は、後
述するように、フィルム体20を重ねて放熱基板12に接着
することにより、接続個所の数に関係なく一度に行なわ
れる。従って上記の電気的接続は、従来のワイヤボンデ
ィングによる方法に比べて格段に作業性良く行なわれ
る。
述するように、フィルム体20を重ねて放熱基板12に接着
することにより、接続個所の数に関係なく一度に行なわ
れる。従って上記の電気的接続は、従来のワイヤボンデ
ィングによる方法に比べて格段に作業性良く行なわれ
る。
またエラスチックコネクタ14を使用しているため、接
続個所の間隔を狭くした高密度配線も可能となる。
続個所の間隔を狭くした高密度配線も可能となる。
またエラスチックコネクタ14を使用して押圧接触によ
り電気的接続がなされているため、他の接続手段に比べ
て半導体チップ10が故障したときの半導体チップの交換
が容易に可能となる。
り電気的接続がなされているため、他の接続手段に比べ
て半導体チップ10が故障したときの半導体チップの交換
が容易に可能となる。
更に、上記押圧力27は、天板部24自体に蓄勢された弾
性力F1により得ており、特別の押え金具は使用してい
ず、この点でも電気的接続の構造は簡単である。
性力F1により得ており、特別の押え金具は使用してい
ず、この点でも電気的接続の構造は簡単である。
製造作業性がよい。
後述するように、半導体チップ10とチップ部品11-1,1
1-2と夫々別の部材に搭載し、最後に両部材を組み合わ
せる作業である。このため半導体チップ10の搭載作業と
チップ部品11-1,11-2の搭載作業とを併行して行なうこ
とが出来、製造作業性がよく、製造コストを低減でき
る。
1-2と夫々別の部材に搭載し、最後に両部材を組み合わ
せる作業である。このため半導体チップ10の搭載作業と
チップ部品11-1,11-2の搭載作業とを併行して行なうこ
とが出来、製造作業性がよく、製造コストを低減でき
る。
次に上記混成集積回路構造の製造方法について第６図
を参照する。
を参照する。
半導体チップ10については、同図（Ａ）に示すよう
に、放熱基板12の上面に接着剤を塗布し、接着剤層13に
接着して搭載する。次いで同図（Ｂ）に示すように、半
導体チップ10上にエラスチックコネクタ14を搭載する。
に、放熱基板12の上面に接着剤を塗布し、接着剤層13に
接着して搭載する。次いで同図（Ｂ）に示すように、半
導体チップ10上にエラスチックコネクタ14を搭載する。
一方、チップ部品11-1,11-2については、同図（Ｃ）
に示すポリイミドフィルム体20上に、同図（Ｄ）に示す
ように、半田付け等により搭載する。
に示すポリイミドフィルム体20上に、同図（Ｄ）に示す
ように、半田付け等により搭載する。
同図（Ｅ）に示すように、ポリイミドフィルム体20
を、その凹部23を半導体チップ10と嵌合させて、放熱基
板12上に載置する。ｄ＜ｔであるため、天板部24がエラ
スチックコネクタ14に当接し、フィルム体20と放熱基板
12との間には隙間ｇが形成される。
を、その凹部23を半導体チップ10と嵌合させて、放熱基
板12上に載置する。ｄ＜ｔであるため、天板部24がエラ
スチックコネクタ14に当接し、フィルム体20と放熱基板
12との間には隙間ｇが形成される。
この状態で矢印28で示す圧力F2を加え、フィルム体20
を放熱基板12に接着固定する。このとき、天板部24が相
対的に上方に押し上げられて弾性変形し、このとき天板
部24に前記の弾性力F1が蓄勢され、この弾性力F1により
電極導体25がエラスチックコネクタ14へ押付けられる。
従って押え金具は不要である。
を放熱基板12に接着固定する。このとき、天板部24が相
対的に上方に押し上げられて弾性変形し、このとき天板
部24に前記の弾性力F1が蓄勢され、この弾性力F1により
電極導体25がエラスチックコネクタ14へ押付けられる。
従って押え金具は不要である。
また電気的接続は、フィルム体20を載置して接着する
過程で、一括して行なわれる。
過程で、一括して行なわれる。
また、半導体チップ10の搭載、チップ部品11-1,11-2
の搭載、及び半導体チップ10とチップ部品11-1,11-2の
組み合せとを夫々併行して行なうことが出来、製造作業
性の点でも従来のものに比べて良好となる。
の搭載、及び半導体チップ10とチップ部品11-1,11-2の
組み合せとを夫々併行して行なうことが出来、製造作業
性の点でも従来のものに比べて良好となる。
最後にポリイミド製フィルム体20の製造方法について
第７図を参照して説明する。
第７図を参照して説明する。
まず同図（Ａ）に示すように、厚さがt1のベースフィ
ルム21の上面に接着剤層30を形成する。
ルム21の上面に接着剤層30を形成する。
次いで同図（Ｂ）に示すようにベースフィルム21の所
定部位に半導体チップ10の形状に対応した形状の開口31
をパンチで形成する。
定部位に半導体チップ10の形状に対応した形状の開口31
をパンチで形成する。
次いで、同図（Ｃ）に示すように、ベースフィルム21
の上面に銅箔32を貼着する。
の上面に銅箔32を貼着する。
次に、同図（Ｄ）に示すように、銅箔32の上面にレジ
ストを塗布してレジスト層33を形成する。
ストを塗布してレジスト層33を形成する。
次に同図（Ｅ）に示すように、上面のレジスト層をパ
ターニングし、下面をテープ34でマスキングする。
ターニングし、下面をテープ34でマスキングする。
次に同図（Ｆ）に示すように、銅箔32をエッチング
し、同図（Ｇ）に示すように、レジスト及びテープ34を
除去して電極導体25及び配線用導体26付きのベースフィ
ルム21を得る。
し、同図（Ｇ）に示すように、レジスト及びテープ34を
除去して電極導体25及び配線用導体26付きのベースフィ
ルム21を得る。
一方、同図（Ｈ）に示すように、厚さがt2のカバーフ
ィルム22の下面に接着剤層35を形成し、同図（Ｉ）に示
すように所定部位にパンチで穴36を開ける。
ィルム22の下面に接着剤層35を形成し、同図（Ｉ）に示
すように所定部位にパンチで穴36を開ける。
このカバーフィルム22と上記のベースフィルム21とを
同図（Ｊ）に示すように貼り合せ、フィルム体20を得
る。
同図（Ｊ）に示すように貼り合せ、フィルム体20を得
る。
またフィルム体20はポリエステル製でもよい。
以上説明した様に、本発明によれば、発熱体である半
導体チップが放熱性を有する放熱基板に搭載された構造
であるため、放熱性の向上を図ることが出来る。配線導
体は誘電率の低い材質製のフィルム体に形成してあるた
め、高周波特性の改善を図ることが出来る。これによ
り、大規模集積化により顕在化する放熱性及び高周波特
性の両方の問題を解決することが出来、大規模集積化を
実現出来る。
導体チップが放熱性を有する放熱基板に搭載された構造
であるため、放熱性の向上を図ることが出来る。配線導
体は誘電率の低い材質製のフィルム体に形成してあるた
め、高周波特性の改善を図ることが出来る。これによ
り、大規模集積化により顕在化する放熱性及び高周波特
性の両方の問題を解決することが出来、大規模集積化を
実現出来る。
また半導体チップの電極パッドとの電気的接続がエラ
スチックコネクタを介して行なわれるため、ワイヤボン
ディングに比べて、高密度配線が可能となり、接続作業
性も向上する。また半導体チップが故障したときの交換
作業が容易となる。
スチックコネクタを介して行なわれるため、ワイヤボン
ディングに比べて、高密度配線が可能となり、接続作業
性も向上する。また半導体チップが故障したときの交換
作業が容易となる。
また押圧接触力は天板部の弾性変形により天板部自体
に蓄勢された力により得られるため、押圧力を与えるた
めの金具は不要であり、接続構造を簡単に出来る。
に蓄勢された力により得られるため、押圧力を与えるた
めの金具は不要であり、接続構造を簡単に出来る。
また、半導体チップは放熱基板に、チップ部品はフィ
ルム体にと別々の部材に搭載されているため、上記の搭
載作業を併行して行なうことにより、生産性の向上を図
ることも出来る。
ルム体にと別々の部材に搭載されているため、上記の搭
載作業を併行して行なうことにより、生産性の向上を図
ることも出来る。
第１図は本発明の一実施例の一部の断面図、 第２図は第１図に示す一実施例を分解して示す図、 第３図は第１図及び第２図中のエラスチックコネクタの
斜視図、 第４図はその一部の拡大断面図、 第５図は電極導体の配置を半導体チップと対応させて示
す図、 第６図は第１図の混成集積回路構造の製造工程を示す
図、 第７図は第１図，第２図，第６図中のフィルム体の製造
工程を示す図、 第８図は従来例を示す図である。 図中において、 10は半導体チップ、11-1,11-2はチップ部品、12は放熱
基板、13は接着剤層、14はエラスチックコネクタ、15は
シリコンゴム板、16は金属線片、17は電極パッド、20は
ポリイミド製フィルム体、21はベースフィルム、22はカ
バーフィルム、23は天板部付凹部、24は天板部、25は電
極導体、25aは先端部、26は配線用導体、27は力を示す
矢印、28は圧力を示す矢印 を示す。
斜視図、 第４図はその一部の拡大断面図、 第５図は電極導体の配置を半導体チップと対応させて示
す図、 第６図は第１図の混成集積回路構造の製造工程を示す
図、 第７図は第１図，第２図，第６図中のフィルム体の製造
工程を示す図、 第８図は従来例を示す図である。 図中において、 10は半導体チップ、11-1,11-2はチップ部品、12は放熱
基板、13は接着剤層、14はエラスチックコネクタ、15は
シリコンゴム板、16は金属線片、17は電極パッド、20は
ポリイミド製フィルム体、21はベースフィルム、22はカ
バーフィルム、23は天板部付凹部、24は天板部、25は電
極導体、25aは先端部、26は配線用導体、27は力を示す
矢印、28は圧力を示す矢印 を示す。
Claims (1)
- 【請求項１】放熱性に優れた基板（12）と、 該放熱基板（12）に搭載された半導体チップ（10）と、 該半導体チップ（10）の上面に搭載された、厚み方向に
導電性を有し面方向には絶縁性を有するチップ状のエラ
スチックコネクタ（14）と、 その底面に、深さ寸法（ｄ）が上記半導体チップとエラ
スチックコネクタとを合せた厚さ寸法（ｔ）より若干小
さく、形状が上記半導体チップに対応した天板部付の凹
部（23）を有し、且つ上記天板部（24）の下面に張り出
した電極導体（25）を有し、更に配線用導体（26）を有
する誘電率の低い材質製のフィルム体（20）と、 該フィルム体（20）に搭載されたチップ部品（11-1,11
-2）とよりなり、 上記フィルム体（20）が、上記半導体チップ（10）が搭
載された放熱基板（12）上に、上記凹部（23）内に上記
半導体チップ（10）が嵌合し、且つ上記天板部（24）が
上記エラスチックコネクタ（14）により上方に相対的に
弾性変形せしめられた状態で接着固定されてなり、 上記電極導体（25）が上記天板部自体の弾性力（F1,2
7）により上記エラスチックコネクタ（14）に押圧さ
れ、上記半導体チップ（10）上の電極パッド（17）と上
記電極導体（25）とが上記エラスチックコネクタ（14）
を介して電気的に接続されてなる構成を特徴とする混成
集積回路構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62256872A JP2504486B2 (ja) | 1987-10-12 | 1987-10-12 | 混成集積回路構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62256872A JP2504486B2 (ja) | 1987-10-12 | 1987-10-12 | 混成集積回路構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0199227A JPH0199227A (ja) | 1989-04-18 |
| JP2504486B2 true JP2504486B2 (ja) | 1996-06-05 |
Family
ID=17298588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62256872A Expired - Fee Related JP2504486B2 (ja) | 1987-10-12 | 1987-10-12 | 混成集積回路構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504486B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7528460B2 (en) | 2006-01-24 | 2009-05-05 | Fujitsu Microelectronics Limited | Semiconductor device sealed with electrical insulation sealing member |
| KR101046378B1 (ko) * | 2008-01-10 | 2011-07-05 | 주식회사 하이닉스반도체 | 반도체 패키지 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3896285B2 (ja) * | 2002-01-24 | 2007-03-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
| KR100834466B1 (ko) * | 2006-10-18 | 2008-06-05 | (주)선재하이테크 | 피에조 및 노즐을 이용한 바형 이오나이저 |
| JP5671857B2 (ja) * | 2010-07-12 | 2015-02-18 | 大日本印刷株式会社 | 埋め込み部品具有配線板の製造方法 |
| DE102016100585A1 (de) * | 2016-01-14 | 2017-07-20 | Epcos Ag | Bauelementsubstrat mit Schutzfunktion und Verfahren zur Herstellung |
-
1987
- 1987-10-12 JP JP62256872A patent/JP2504486B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7528460B2 (en) | 2006-01-24 | 2009-05-05 | Fujitsu Microelectronics Limited | Semiconductor device sealed with electrical insulation sealing member |
| US8048719B2 (en) | 2006-01-24 | 2011-11-01 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method thereof |
| KR101046378B1 (ko) * | 2008-01-10 | 2011-07-05 | 주식회사 하이닉스반도체 | 반도체 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0199227A (ja) | 1989-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4058642B2 (ja) | 半導体装置 | |
| EP0004148B1 (en) | Electrical connector for use in mounting an electronic device on a substrate | |
| US5576934A (en) | Mounting unit for a multilayer hybrid circuit having power components including a copper coated ceramic center board | |
| JPS6333320B2 (ja) | ||
| KR960040102A (ko) | 금속기재 다층 회로 기판 및 그 제조 방법과 이를 구비하는 반도체 모듈 | |
| JP3174393B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JP2504486B2 (ja) | 混成集積回路構造 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP4173717B2 (ja) | 駆動用集積回路の温度センサ取付構造 | |
| JP2002056907A (ja) | 電気接続部材及びその製造方法 | |
| JPH113955A (ja) | 半導体チップ搭載ボード | |
| JP2782870B2 (ja) | リードフレーム | |
| JP2954559B2 (ja) | 配線基板の電極構造 | |
| JPH104167A (ja) | 半導体装置 | |
| JP2771575B2 (ja) | 混成集積回路 | |
| JPH0636592Y2 (ja) | 混成集積回路装置 | |
| JP2936845B2 (ja) | 集積回路の実装構造 | |
| JPH0653383A (ja) | 半導体素子搭載用基板の製造方法 | |
| JP2626785B2 (ja) | 電子部品搭載用基板 | |
| JPH0519974Y2 (ja) | ||
| JP2532400Y2 (ja) | ハイブリットｉｃ | |
| JP2766361B2 (ja) | 半導体装置 | |
| JPS6341054A (ja) | 混成集積回路の接着方法 | |
| JPH02110990A (ja) | 混成集積回路 | |
| JPS6387794A (ja) | 回路基板のリフロ−半田付用当て具及び半田付方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |