JPH0442937Y2 - - Google Patents
Info
- Publication number
- JPH0442937Y2 JPH0442937Y2 JP19476086U JP19476086U JPH0442937Y2 JP H0442937 Y2 JPH0442937 Y2 JP H0442937Y2 JP 19476086 U JP19476086 U JP 19476086U JP 19476086 U JP19476086 U JP 19476086U JP H0442937 Y2 JPH0442937 Y2 JP H0442937Y2
- Authority
- JP
- Japan
- Prior art keywords
- substrates
- metal substrates
- film
- insulating film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 230000020169 heat generation Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000010396 two-hybrid screening Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は混成集積回路に関し、特に二枚の金属
基板から成り高密度集積化に適合した混成集積回
路のパツケージングの改良に関する。
基板から成り高密度集積化に適合した混成集積回
路のパツケージングの改良に関する。
(ロ) 従来の技術
従来絶縁フイルムを用いた折曲げ基板は第３図
に示す如く、二枚の金属基板１１，１２と、基板
１１，１２を接続する絶縁フイルム１３と、フイ
ルム１３上に設けた導電路１４と、導電路１４上
に固着した半導体集積回路、チツプ抵抗あるいは
チツプコンデンサー等の複数の回路素子１５とを
具備している。
に示す如く、二枚の金属基板１１，１２と、基板
１１，１２を接続する絶縁フイルム１３と、フイ
ルム１３上に設けた導電路１４と、導電路１４上
に固着した半導体集積回路、チツプ抵抗あるいは
チツプコンデンサー等の複数の回路素子１５とを
具備している。
金属基板１１，１２は0.5〜1.0mm厚の良熱伝導
性のアルミニウムで形成され、エポキシ樹脂等の
接着剤により基板１１，１２を夫々の厚みだけ離
間させてポリイミド等の絶縁フイルム１３で接続
する。絶縁フイルム１３の反対主面には導電路１
４となる銅箔を貼着しておき、銅箔を選択的にエ
ツチングして所望形状の導電路１４を形成する。
導電路１４は第４図からも明らかな様に一方の基
板１２の端部に外部リード１６を半田付けするパ
ツド１７を並べ、パツド１７から導電路１４を絶
縁フイルム１３上に延在させる。回路素子１５を
固着する導電路１４の部分は両方の基板１１，１
２上に位置する様に設計し、基板１１，１２の離
間部分には折り曲げのため回路素子１５を設けな
い。
性のアルミニウムで形成され、エポキシ樹脂等の
接着剤により基板１１，１２を夫々の厚みだけ離
間させてポリイミド等の絶縁フイルム１３で接続
する。絶縁フイルム１３の反対主面には導電路１
４となる銅箔を貼着しておき、銅箔を選択的にエ
ツチングして所望形状の導電路１４を形成する。
導電路１４は第４図からも明らかな様に一方の基
板１２の端部に外部リード１６を半田付けするパ
ツド１７を並べ、パツド１７から導電路１４を絶
縁フイルム１３上に延在させる。回路素子１５を
固着する導電路１４の部分は両方の基板１１，１
２上に位置する様に設計し、基板１１，１２の離
間部分には折り曲げのため回路素子１５を設けな
い。
回路素子１５を組込んだ後、基板１１，１２の
離間部分で絶縁フイルム１３を折り曲げて第５図
に示す如く、基板１１，１２の夫々の反対主面を
ちようど当接させて、外部リード１６を残して全
体を樹脂１８でモールドする。
離間部分で絶縁フイルム１３を折り曲げて第５図
に示す如く、基板１１，１２の夫々の反対主面を
ちようど当接させて、外部リード１６を残して全
体を樹脂１８でモールドする。
以上した技術は特公昭60−11809号公報に記載
されている。
されている。
また二枚基板からなる混成集積回路は第６図に
示す如く、回路素子２０が固着された二枚の混成
集積回路基板２１，２１を枠状のケース材２２に
挿入した後、固着される。二枚の混成集積回路基
板２１，２１の導通はリード２３で行われ、基板
２１とケース材２２との間に樹脂２４を充填して
一体化する。
示す如く、回路素子２０が固着された二枚の混成
集積回路基板２１，２１を枠状のケース材２２に
挿入した後、固着される。二枚の混成集積回路基
板２１，２１の導通はリード２３で行われ、基板
２１とケース材２２との間に樹脂２４を充填して
一体化する。
この様な混成集積回路は実公昭55−8316号公報
に記載されている。
に記載されている。
(ハ) 考案が解決しようとする問題点
しかしながら、従来の混成集積回路は種々の問
題点を有している。
題点を有している。
先ず第３図に示した折り曲げ基板は本来小型化
の混成集積回路を目的とするものであり、放熱板
となる金属基板が密接しているため、発熱を伴う
回路素子を実装するのに不向きであり、高出力タ
イプの混成集積回路を提供することができない問
題点があつた。
の混成集積回路を目的とするものであり、放熱板
となる金属基板が密接しているため、発熱を伴う
回路素子を実装するのに不向きであり、高出力タ
イプの混成集積回路を提供することができない問
題点があつた。
第６図に示した混成集積回路は金属基板が表面
に露出する構造であり、上述の問題点は解消する
ことができる。しかしながら、二枚の基板の導通
がリードによつて半田接続されるので作業性及び
信頼性が低下する問題点を有していた。
に露出する構造であり、上述の問題点は解消する
ことができる。しかしながら、二枚の基板の導通
がリードによつて半田接続されるので作業性及び
信頼性が低下する問題点を有していた。
(ニ) 問題点を解決するための手段
本考案は上述した問題点に鑑みて為されたもの
であり、第１図に示す如く、絶縁フイルム２によ
つて離間配置された金属基板１，１上に設けた回
路素子５が対向する様に配置し、二枚の金属基板
１，１を離間固着するコ字状のケース材を金属基
板１，１の周端部に配置して解決する。
であり、第１図に示す如く、絶縁フイルム２によ
つて離間配置された金属基板１，１上に設けた回
路素子５が対向する様に配置し、二枚の金属基板
１，１を離間固着するコ字状のケース材を金属基
板１，１の周端部に配置して解決する。
(ホ) 作用
本考案に依れば二枚の金属基板上に設けた回路
素子が対向する様に折り曲げ金属基板の周端部に
コ字状のケース材を配置固着することにより、金
属基板表面を露出することができ放熱性が向上
し、更にケース材で二枚の金属基板が完全に固定
される。
素子が対向する様に折り曲げ金属基板の周端部に
コ字状のケース材を配置固着することにより、金
属基板表面を露出することができ放熱性が向上
し、更にケース材で二枚の金属基板が完全に固定
される。
(ヘ) 実施例
以下に第１図及び第２図に示した実施例に基づ
いて本考案を詳細に説明する。
いて本考案を詳細に説明する。
本考案の混成集積回路は第１図に示す如く、二
枚の金属基板１，１と、二枚の金属基板１，１を
離間結合する絶縁フイルム２と、二枚の基板１，
１を離間固定するケース材３とから構成される。
枚の金属基板１，１と、二枚の金属基板１，１を
離間結合する絶縁フイルム２と、二枚の基板１，
１を離間固定するケース材３とから構成される。
二枚の金属基板１，１は良熱伝導性のアルミニ
ウムで形成され、その表面は陽極酸化により酸化
アルミニウム膜が形成される。金属基板１，１は
所定間隔離間して配置し、その二枚の金属基板
１，１を結合するためにその面上にポリイミド樹
脂等から成る絶縁フイルム２が貼着される。
ウムで形成され、その表面は陽極酸化により酸化
アルミニウム膜が形成される。金属基板１，１は
所定間隔離間して配置し、その二枚の金属基板
１，１を結合するためにその面上にポリイミド樹
脂等から成る絶縁フイルム２が貼着される。
絶縁フイルム２にはあらかじめ導電路４を形成
するための銅箔が一体化されており、上述の如
く、二枚の金属基板１，１の全面に貼着し、絶縁
フイルム２上の銅箔を選択的にエツチングして第
２図の如く、所望の導電路４が形成される。この
とき導電路４は金属基板１，１にまたがる様に形
成され、その導電路４が延在される基板１，１の
周端部には外部リード６を固着するためのパツド
が形成される。導電路４上にはパワー半導体素
子、チツプ抵抗、あるいはチツプコンデンサ等の
複数の回路素子５が固着され、金属基板１，１の
周端部に形成されたパツド上に外部リード６が固
着される。
するための銅箔が一体化されており、上述の如
く、二枚の金属基板１，１の全面に貼着し、絶縁
フイルム２上の銅箔を選択的にエツチングして第
２図の如く、所望の導電路４が形成される。この
とき導電路４は金属基板１，１にまたがる様に形
成され、その導電路４が延在される基板１，１の
周端部には外部リード６を固着するためのパツド
が形成される。導電路４上にはパワー半導体素
子、チツプ抵抗、あるいはチツプコンデンサ等の
複数の回路素子５が固着され、金属基板１，１の
周端部に形成されたパツド上に外部リード６が固
着される。
ケース材３は絶縁樹脂等で形成され、金属基板
１，１間を結合する絶縁フイルム２部分の周端部
を除く他の周端部に固着する如く、コ字状に形成
される。ケース材３の金属基板１，１に固着する
際には外部リード６を固着するパツドが露出する
様に配置する。
１，１間を結合する絶縁フイルム２部分の周端部
を除く他の周端部に固着する如く、コ字状に形成
される。ケース材３の金属基板１，１に固着する
際には外部リード６を固着するパツドが露出する
様に配置する。
二枚の金属基板１，１間の絶縁フイルム２を折
り曲げ、第２図に示す如く、回路素子５が対向す
る様に配置した後、ケース材３を金属基板１，１
の周端部に配置しＪシート等の接着剤を用いて二
枚の基板１，１を離間固着して一体化する。
り曲げ、第２図に示す如く、回路素子５が対向す
る様に配置した後、ケース材３を金属基板１，１
の周端部に配置しＪシート等の接着剤を用いて二
枚の基板１，１を離間固着して一体化する。
(ト) 考案の効果
以上に詳述した如く、本考案に依れば二枚の金
属基板上に設けた回路素子を対向する如く折り曲
げてケース材で固着一体化することにより、金属
基板表面が露出し放熱作用が向上し発熱を有する
回路素子が固着することができると共に二枚の金
属基板の導通を折り曲げ部分のフイルム上の導電
路で行えるため従来より品質性、信頼性の優れた
混成集積回路を提供することができる。
属基板上に設けた回路素子を対向する如く折り曲
げてケース材で固着一体化することにより、金属
基板表面が露出し放熱作用が向上し発熱を有する
回路素子が固着することができると共に二枚の金
属基板の導通を折り曲げ部分のフイルム上の導電
路で行えるため従来より品質性、信頼性の優れた
混成集積回路を提供することができる。
第１図は本考案の実施例を示す斜視図、第２図
は第１図の−断面図、第３図乃至第６図は従
来例を示す図である。 １……金属基板、２……絶縁フイルム、３……
ケース、６……外部リード。
は第１図の−断面図、第３図乃至第６図は従
来例を示す図である。 １……金属基板、２……絶縁フイルム、３……
ケース、６……外部リード。
Claims (1)
- 二枚の金属基板と、前記金属基板を離間して配
置し、両基板をその同一主面に結合する絶縁フイ
ルムと、前記基板が結合されたフイルムの反主面
に形成された所望形状の導電路と、前記導電路上
に固着される少なくとも発熱を有する複数の回路
素子と、前記金属基板間の絶縁フイルムを折曲し
前記回路素子が対向する様に配置し、前記二枚の
金属基板の終端部の内、前記フイルムの折り曲げ
側の終端部を除く他の終端部に配置して二枚の金
属基板を離間固着するコ字状のケース材とを具備
したことを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19476086U JPH0442937Y2 (ja) | 1986-12-18 | 1986-12-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19476086U JPH0442937Y2 (ja) | 1986-12-18 | 1986-12-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6398647U JPS6398647U (ja) | 1988-06-25 |
| JPH0442937Y2 true JPH0442937Y2 (ja) | 1992-10-12 |
Family
ID=31152030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19476086U Expired JPH0442937Y2 (ja) | 1986-12-18 | 1986-12-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0442937Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5626892B2 (ja) * | 2011-01-17 | 2014-11-19 | 日本電気株式会社 | ３次元実装型半導体装置、および電子機器 |
| JP2016219715A (ja) * | 2015-05-26 | 2016-12-22 | 住友ベークライト株式会社 | 絶縁ゲートバイポーラトランジスタ素子、樹脂組成物およびサージ対策部材 |
-
1986
- 1986-12-18 JP JP19476086U patent/JPH0442937Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6398647U (ja) | 1988-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62113452A (ja) | パワ−半導体装置 | |
| JPS6011809B2 (ja) | 混成集積回路 | |
| JPH0442937Y2 (ja) | ||
| JPH0442938Y2 (ja) | ||
| JPH043500Y2 (ja) | ||
| JPH0445253Y2 (ja) | ||
| JPH056715Y2 (ja) | ||
| JP2771575B2 (ja) | 混成集積回路 | |
| JPH0359591B2 (ja) | ||
| JPH06824Y2 (ja) | 混成集積回路 | |
| JPS6242548Y2 (ja) | ||
| JPH0639483Y2 (ja) | 混成集積回路 | |
| JPH0617317Y2 (ja) | 混成集積回路の接続構造 | |
| JPH0631723Y2 (ja) | 半導体装置 | |
| JPH0423322Y2 (ja) | ||
| JPH0423323Y2 (ja) | ||
| JPH0519974Y2 (ja) | ||
| JPS62149144A (ja) | 混成集積回路 | |
| JPH0534131Y2 (ja) | ||
| JPS61166148A (ja) | 多層混成集積回路装置 | |
| JPH0556878B2 (ja) | ||
| JPH056714Y2 (ja) | ||
| JPS62149147A (ja) | 混成集積回路 | |
| JPH0436123Y2 (ja) | ||
| JPH0423321Y2 (ja) |