JPH02130992A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH02130992A JPH02130992A JP63286045A JP28604588A JPH02130992A JP H02130992 A JPH02130992 A JP H02130992A JP 63286045 A JP63286045 A JP 63286045A JP 28604588 A JP28604588 A JP 28604588A JP H02130992 A JPH02130992 A JP H02130992A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- hybrid
- conductive
- sheets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000005476 soldering Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000010399 three-hybrid screening Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000010396 two-hybrid screening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は混成集積回路に関し、特に複数枚の混成集積回
路基板からなる混成集積回路に関する。
路基板からなる混成集積回路に関する。
（ロ）従来の技術
混成集積回路は通常１枚の混成集積回路基板上に所望形
状に形成された導体上に複数の半導体素子からなる所望
の機能を有する回路が形成されている。
状に形成された導体上に複数の半導体素子からなる所望
の機能を有する回路が形成されている。
近年、集積化に伴い１枚基板のみならず２枚の基板から
なる混成集積回路が既に多くの分野で使用されている。
なる混成集積回路が既に多くの分野で使用されている。
第７図は斯る二枚の混成集積回路基板（２１）（２２）
からなる混成集積回路を示す断面図である。夫々の混成
集積回路基板（２１）（２２）上には所望形状の導体（
図示しない）が形成され、その夫々の導体上にトランジ
スタ、ＩＣ等の複数の半導体素子（２３）及びチップ抵
抗、チップコンデンサ等のチップ部品が固着されている
。また、夫々の基板（２１）（２２）上に形成された導
体は基板（２１）（２２）の周端部付近で金属のリード
線（２４）によって半田接続され、そのリード線（２４
ンは樹脂層（２５）によって樹脂封止されている。
からなる混成集積回路を示す断面図である。夫々の混成
集積回路基板（２１）（２２）上には所望形状の導体（
図示しない）が形成され、その夫々の導体上にトランジ
スタ、ＩＣ等の複数の半導体素子（２３）及びチップ抵
抗、チップコンデンサ等のチップ部品が固着されている
。また、夫々の基板（２１）（２２）上に形成された導
体は基板（２１）（２２）の周端部付近で金属のリード
線（２４）によって半田接続され、そのリード線（２４
ンは樹脂層（２５）によって樹脂封止されている。
斯る混成集積回路と同様技術のものは実公昭５５−８３
１６号公報に記載されている。
１６号公報に記載されている。
（ハ）発明が解決しようとする課題
上述した様に二枚の混成集積回路基板からなる混成集積
回路の夫々の基板上に形成された回路の接続は夫々の基
板の周端部でリード線によって行われるために、そのリ
ード線を樹Ｊｆ１ｍで樹脂封止するための空間が必要と
なり、混成集積回路基板の実装面積が制約される問題が
あった。
回路の夫々の基板上に形成された回路の接続は夫々の基
板の周端部でリード線によって行われるために、そのリ
ード線を樹Ｊｆ１ｍで樹脂封止するための空間が必要と
なり、混成集積回路基板の実装面積が制約される問題が
あった。
また、従来では金属リード線の半田付けで接続されるた
めにリード線の半田付は工程を必要とし、更にその半田
付は部の腐食によって信頼性が低下する危惧がある。
めにリード線の半田付は工程を必要とし、更にその半田
付は部の腐食によって信頼性が低下する危惧がある。
更にリード線を密封するために樹脂層なるものが必要で
あり、樹脂層を形成するための工程あるいは専用の樹脂
が必要となりコスト高となる問題がある。
あり、樹脂層を形成するための工程あるいは専用の樹脂
が必要となりコスト高となる問題がある。
更に外部リード端子の最小ピッチ間が規定によって定め
られているため、基板の幅によって外部リード端子が決
まり、外部リード端子数を多くする場合には基板が大き
くなる問題があった。
られているため、基板の幅によって外部リード端子が決
まり、外部リード端子数を多くする場合には基板が大き
くなる問題があった。
し）課題を解決するための手段
本発明は上述した課題に鑑みて為されたものであり、所
望形状の導電路が形成された複数枚の混成集積回路基板
と、前記複数枚の混成集積回路基板が夫々離間収納配置
されるケース材と、前記複数枚の混成集積回路基板間に
配置された複数個の導電性シートとを備えて解決する。
望形状の導電路が形成された複数枚の混成集積回路基板
と、前記複数枚の混成集積回路基板が夫々離間収納配置
されるケース材と、前記複数枚の混成集積回路基板間に
配置された複数個の導電性シートとを備えて解決する。
（ネ）作用
この様に本発明に依れば、複数枚の混成集積回路基板間
に夫々の導電路を接続するための導電性シートを設はケ
ース材で複数枚の混成集積回路基板を一体化することに
より、半田付はレスで複数枚の混成集積回路基板を接続
することができ、且つ、混成集積回路基板が複数枚ケー
ス材内に配置収納きれているため多機能を有する混成集
積回路を提供することができる。
に夫々の導電路を接続するための導電性シートを設はケ
ース材で複数枚の混成集積回路基板を一体化することに
より、半田付はレスで複数枚の混成集積回路基板を接続
することができ、且つ、混成集積回路基板が複数枚ケー
ス材内に配置収納きれているため多機能を有する混成集
積回路を提供することができる。
（へ）実施例
以下に第１図に示した実施例に基づいて本発明の混成集
積回路を詳細に説明する。
積回路を詳細に説明する。
本発明の混成集積回路は第１図に示す如く、３枚の混成
集積回路基板（１）（２）（３）と、３枚の混成集積回
路基板（１）（２）（３）を夫々離間収納配置するケー
ス材（４）と、３枚の混成集積回路基板（１）（２）（
３）間に設けられた導電性シート（５）とから構成され
る。
集積回路基板（１）（２）（３）と、３枚の混成集積回
路基板（１）（２）（３）を夫々離間収納配置するケー
ス材（４）と、３枚の混成集積回路基板（１）（２）（
３）間に設けられた導電性シート（５）とから構成され
る。
三枚の混成集積回路基板（１）（２）（３） （以下基
板という）はセラミックスあるいは金属基板が用いられ
、本実施例では放熱性の優れた金属基板が用いられる。
板という）はセラミックスあるいは金属基板が用いられ
、本実施例では放熱性の優れた金属基板が用いられる。
金属基板としてはアルミニウム基板、鉄基板、ホーロ基
板等を用いることが可能であるが、ここではアルミニウ
ム基板を用いるものとする。そのアルミニウム基板の表
面には周知の陽極酸化技術によって酸化アルミニウム膜
が形成されて絶縁きれる。
板等を用いることが可能であるが、ここではアルミニウ
ム基板を用いるものとする。そのアルミニウム基板の表
面には周知の陽極酸化技術によって酸化アルミニウム膜
が形成されて絶縁きれる。
夫々の基板（１）（２）（３）上には接着性樹脂によっ
て銅箔が貼着されており、その銅箔がエツチングされて
所望形状の導電路（６）（７バ８）が形成され、ケース
材（４）内に配置されるべき基板（２）は両面に導電路
（７）（７’）が形成されている。
て銅箔が貼着されており、その銅箔がエツチングされて
所望形状の導電路（６）（７バ８）が形成され、ケース
材（４）内に配置されるべき基板（２）は両面に導電路
（７）（７’）が形成されている。
ケース材（４）内に収納配置される基板（２）上には発
熱を有さない４ｚ信号系の半導体素子（９〉及びチップ
抵抗、チップフンデンサ等の電子部品（１０）が固着さ
れている。一方、基板表面が露出する様にケース材（４
）に配置される基板（１）（３）上にパワートランジス
タ、ＬＳＩチップ等の特に発熱を有する半導体素子（９
）及び抵抗体が固着、形成されている。また夫々の基板
（１）（２）（３）の周端辺には外部回路と接続するた
めの複数本の外部リード端子（１０）（１０）（１０）
が半田付けによって固着されている。
熱を有さない４ｚ信号系の半導体素子（９〉及びチップ
抵抗、チップフンデンサ等の電子部品（１０）が固着さ
れている。一方、基板表面が露出する様にケース材（４
）に配置される基板（１）（３）上にパワートランジス
タ、ＬＳＩチップ等の特に発熱を有する半導体素子（９
）及び抵抗体が固着、形成されている。また夫々の基板
（１）（２）（３）の周端辺には外部回路と接続するた
めの複数本の外部リード端子（１０）（１０）（１０）
が半田付けによって固着されている。
本発明の特徴とするところは夫々の基板（１）（２）（
３）上に形成された導電路（６）（７）と（７’）（８
）とを導電性シート（５）によって接続せしめるところ
にある。
３）上に形成された導電路（６）（７）と（７’）（８
）とを導電性シート（５）によって接続せしめるところ
にある。
導電性シート（５）は第２図に示す如く、ゴム又は合成
樹脂から成る絶縁シートの厚さ方向に線状導体（１１）
が複数本埋め込められており、導電性シートの両面から
はその線状導体（１１）が突出されており、導電性シー
ト（５）が挾持されることにより接続が行える。斯る導
電性シート（５）は特開昭６２−２２９７１４号公報及
び特開昭５９−５８７０９号公報に記載されている。
樹脂から成る絶縁シートの厚さ方向に線状導体（１１）
が複数本埋め込められており、導電性シートの両面から
はその線状導体（１１）が突出されており、導電性シー
ト（５）が挾持されることにより接続が行える。斯る導
電性シート（５）は特開昭６２−２２９７１４号公報及
び特開昭５９−５８７０９号公報に記載されている。
導電性シート（５）によって接続される導電路（６）（
７）及び（７’）（８）は第３図に示す如く、複数本づ
つ接続されるか、あるいは導電路（６）（７）及び（７
′）（８）の所定部分を１本づつ選択的に接続すること
ができる。
７）及び（７’）（８）は第３図に示す如く、複数本づ
つ接続されるか、あるいは導電路（６）（７）及び（７
′）（８）の所定部分を１本づつ選択的に接続すること
ができる。
夫々の基板（１）（２）（３）はケース材（４）内に一
枚の基板（２）が収納配置する様に夫々離間固着きれる
。夫々の基板（ｒ）（２）及び（２）（３）間には導電
性シート（５）が配置されており、この導電性シート（
５）は夫々の基板＜１）（２）（３）によって強固に挾
持され導電路（６）（７）及び（７’）（８）が圧接接
続される。
枚の基板（２）が収納配置する様に夫々離間固着きれる
。夫々の基板（ｒ）（２）及び（２）（３）間には導電
性シート（５）が配置されており、この導電性シート（
５）は夫々の基板＜１）（２）（３）によって強固に挾
持され導電路（６）（７）及び（７’）（８）が圧接接
続される。
一方、この導電性シート（５）はケース材（４）に設け
られた保持ガイド部（１２）内に離脱することがない様
に保持されている。
られた保持ガイド部（１２）内に離脱することがない様
に保持されている。
ケース材（４）は絶縁樹脂で形成され、上述した如く、
導電性シート（５〉を保持するための保持ガイド部（１
２）が形成されている。この保持ガイド部（１２）は導
電性シート（５）と略同様の形状に形成されているため
、保持ガイド部（１２）内に配置きれた導電性シート（
５）は作業中に離脱することはない。
導電性シート（５〉を保持するための保持ガイド部（１
２）が形成されている。この保持ガイド部（１２）は導
電性シート（５）と略同様の形状に形成されているため
、保持ガイド部（１２）内に配置きれた導電性シート（
５）は作業中に離脱することはない。
また、ケース材（４）には３枚の基板〈１バ２）（３）
を離間固着するための第１乃至第３の段差部（１３）（
１４）（１５）が形成されており、この段差部（１３）
（１４）（１５）に夫々の基板（１）（２）（３）が配
置きれて接着シート等の接着剤によって接着される。こ
のとき、基板（１）（２）間に配置された導電性シート
（４）は第１の段差部（１３）よりも突出され、基板（
２）（３）間に配置された導電性シート（５）は第３の
段差部（１５）よりも突出されているために夫々の基板
（１バ２）（３）によって導電性シート（５）が挾持さ
れ導電路（６）（７）及び（７’＞（８）が接続される
。
を離間固着するための第１乃至第３の段差部（１３）（
１４）（１５）が形成されており、この段差部（１３）
（１４）（１５）に夫々の基板（１）（２）（３）が配
置きれて接着シート等の接着剤によって接着される。こ
のとき、基板（１）（２）間に配置された導電性シート
（４）は第１の段差部（１３）よりも突出され、基板（
２）（３）間に配置された導電性シート（５）は第３の
段差部（１５）よりも突出されているために夫々の基板
（１バ２）（３）によって導電性シート（５）が挾持さ
れ導電路（６）（７）及び（７’＞（８）が接続される
。
斯る本発明の混成集積回路に依れば、夫々の基板（１）
（２）（３）間に夫々の導電路を接続するための導電性
シートを配置することにより、導電性シート（５）が夫
々の基板（１）（２）（３）によって挾持され、夫々の
導電路が導電性シートによって圧接接続することができ
、半田付はレスで夫々の基板（１）（２）（３）上に形
成された導電路を接続することができる。
（２）（３）間に夫々の導電路を接続するための導電性
シートを配置することにより、導電性シート（５）が夫
々の基板（１）（２）（３）によって挾持され、夫々の
導電路が導電性シートによって圧接接続することができ
、半田付はレスで夫々の基板（１）（２）（３）上に形
成された導電路を接続することができる。
また、３枚の基板から構成されているので、従来と略同
様の大きさで高集積化実装が可能となる。
様の大きさで高集積化実装が可能となる。
尚、本実施例では３枚基板の場合で説明したが、４枚、
５枚の基板を用いて容易に混成集積回路を提供すること
ができる。
５枚の基板を用いて容易に混成集積回路を提供すること
ができる。
第５図は本発明の他の実施例を示す断面図であり、ケー
ス材（４）内に収納される基板（２）から外部リード端
子（１０）が導出きれない場合は基板（２）をケース材
（４）内に完全に収納配置する。
ス材（４）内に収納される基板（２）から外部リード端
子（１０）が導出きれない場合は基板（２）をケース材
（４）内に完全に収納配置する。
更に第６図は本発明の他の実施例を示す断面図であり、
夫々の基板（１）（２）及び（２）（３）間の周端部に
帯状の導電性シート（５）を配置して夫々の導電路（６
）（７）及び（７°）（８）を接続することもできる。
夫々の基板（１）（２）及び（２）（３）間の周端部に
帯状の導電性シート（５）を配置して夫々の導電路（６
）（７）及び（７°）（８）を接続することもできる。
（ト）発明の効果
以上に詳述した如く、本発明に依れば、複数枚の混成集
積回路基板間に夫々の導電路を接続するための導電性シ
ートを配置することにより、導電性シートが混成集積回
路基板間に挾持され、夫々の導電路を導電性シートによ
って圧接接続することができ、従来の如き、半田付けを
することなく半田付レスで夫々の混成集積回路基板を接
続することができる。
積回路基板間に夫々の導電路を接続するための導電性シ
ートを配置することにより、導電性シートが混成集積回
路基板間に挾持され、夫々の導電路を導電性シートによ
って圧接接続することができ、従来の如き、半田付けを
することなく半田付レスで夫々の混成集積回路基板を接
続することができる。
また、本発明の混成集積回路では多数の混成集積回路基
板を春易に接続することができ、マルチ機能を有し、且
つ、高集積化対応の混成集積回路を提供することができ
る。
板を春易に接続することができ、マルチ機能を有し、且
つ、高集積化対応の混成集積回路を提供することができ
る。
更に本発明の混成集積回路では上下回路の接続が従来の
如き、リード線を使用しないために基板実装面積を有効
に使用することができ、１枚当りの実装密度が向上する
ものである。
如き、リード線を使用しないために基板実装面積を有効
に使用することができ、１枚当りの実装密度が向上する
ものである。
第１図は本発明の混成集積回路を示す断面図、第２図は
本実施例で用いる導電性シートを示す斜視図、第３図、
第４図は導電性シートと導電路とを示す斜視図、第５図
、第６図は他の実施例を示す断面図、第７図は従来例を
示す断面図である。 （１）（２）（３）・・・混成集積回路基板、 （４）
・・・ケース材、 （５）・・・導電性シート。
本実施例で用いる導電性シートを示す斜視図、第３図、
第４図は導電性シートと導電路とを示す斜視図、第５図
、第６図は他の実施例を示す断面図、第７図は従来例を
示す断面図である。 （１）（２）（３）・・・混成集積回路基板、 （４）
・・・ケース材、 （５）・・・導電性シート。
Claims (11)
- （１）所望形状の導電路が形成された複数枚の混成集積
回路基板と、 前記複数枚の混成集積回路基板が夫々離間収納配置され
るケース材と、 前記複数枚の混成集積回路基板間に配置された複数個の
導電性シートとを備えたことを特徴とする混成集積回路
。 - （２）前記導電性シートの両面からは多数の線状導体が
突出され、夫々の前記混成集積回路基板上に形成された
導電路と接続されていることを特徴とする請求項１記載
の混成集積回路。 - （３）前記導電性シートは夫々の前記混成集積回路基板
で挾持されていることを特徴とする請求項１記載の混成
集積回路。 - （４）前記導電性シートは前記夫々の混成集積回路基板
上に形成された複数の前記導電路同士を互いに接続する
ことを特徴とする請求項１記載の混成集積回路。 - （５）前記ケース材内に収納配置される前記混成集積回
路基板は両面に前記導電路が形成されていることを特徴
とする請求項１記載の混成集積回路。 - （６）前記ケース材内に収納配置される前記混成集積回
路基板には発熱を有さない小信号系の半導体素子が固着
されたことを特徴とする請求項１記載の混成集積回路。 - （７）前記ケース材に収納配置された外側の前記混成集
積回路基板上には発熱を有する大信号系の半導体素子が
固着されたことを特徴とする請求項１記載の混成集積回
路。 - （８）前記複数枚の混成集積回路基板から外部回路と接
続するための外部リード端子が導出されたことを特徴と
する請求項１記載の混成集積回路。 - （９）前記ケース材には前記導電性シートを保持するた
めの保持ガイド部が設けられていることを特徴とする請
求項１記載の混成集積回路。 - （１０）前記混成集積回路基板は絶縁金属基板であるこ
とを特徴とする請求項１記載の混成集積回路。 - （１１）前記複数枚の混成集積回路基板は３枚以上で構
成されたことを特徴とする請求項１記載の混成集積回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63286045A JPH02130992A (ja) | 1988-11-11 | 1988-11-11 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63286045A JPH02130992A (ja) | 1988-11-11 | 1988-11-11 | 混成集積回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1030400A Division JP2771575B2 (ja) | 1989-02-09 | 1989-02-09 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02130992A true JPH02130992A (ja) | 1990-05-18 |
Family
ID=17699257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63286045A Pending JPH02130992A (ja) | 1988-11-11 | 1988-11-11 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02130992A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0689753A (ja) * | 1992-09-08 | 1994-03-29 | Daini Shinano Polymer Kk | Ｉｃ回路間の接続方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6248673B2 (ja) * | 1982-06-29 | 1987-10-15 | Otsuka Pharma Co Ltd | |
| JPH02110990A (ja) * | 1988-10-19 | 1990-04-24 | Sanyo Electric Co Ltd | 混成集積回路 |
-
1988
- 1988-11-11 JP JP63286045A patent/JPH02130992A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6248673B2 (ja) * | 1982-06-29 | 1987-10-15 | Otsuka Pharma Co Ltd | |
| JPH02110990A (ja) * | 1988-10-19 | 1990-04-24 | Sanyo Electric Co Ltd | 混成集積回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0689753A (ja) * | 1992-09-08 | 1994-03-29 | Daini Shinano Polymer Kk | Ｉｃ回路間の接続方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| EP1143514B1 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| JP3051011B2 (ja) | パワ−モジュ−ル | |
| JPH0669402A (ja) | プリント基板およびその製造方法 | |
| JPH1174433A (ja) | 半導体装置 | |
| US4949220A (en) | Hybrid IC with heat sink | |
| JP2840317B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02130992A (ja) | 混成集積回路 | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| KR19980063740A (ko) | 몰딩된 패키지용 다층 리드프레임 | |
| JP2771575B2 (ja) | 混成集積回路 | |
| JP2001024143A (ja) | 複合半導体装置 | |
| JPH02110990A (ja) | 混成集積回路 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JPH0445253Y2 (ja) | ||
| JPH0519974Y2 (ja) | ||
| JPH06216492A (ja) | 電子装置 | |
| KR970024055A (ko) | 동시에 절단된 반도체 칩을 이용한 고밀도 실장형 패키지 및 그 제조 방법 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JP3211116B2 (ja) | 電子部品及びそのモジュール構造 | |
| JPH05109940A (ja) | 混成集積回路 | |
| JPH02130952A (ja) | 混成集積回路 | |
| JPH01257392A (ja) | 多層混成集積回路装置 | |
| JPS6286847A (ja) | チツプキヤリア |