JP2001024143A - 複合半導体装置 - Google Patents
複合半導体装置Info
- Publication number
- JP2001024143A JP2001024143A JP19721799A JP19721799A JP2001024143A JP 2001024143 A JP2001024143 A JP 2001024143A JP 19721799 A JP19721799 A JP 19721799A JP 19721799 A JP19721799 A JP 19721799A JP 2001024143 A JP2001024143 A JP 2001024143A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- circuit board
- shelf receiving
- insulating resin
- resin case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】作業工数を低減しかつ電子部品に熱ストレスを
加えず高信頼性を維持し得る複合半導体装置を得る。 【解決手段】上方の制御回路基板８を絶縁樹脂ケース２
の棚受部１４に係止させ、該回路基板８の切欠部１７を
介して下方の放熱板３上に形成した導体パターン５とを
ボンディングワイヤ１６にて電気的に接続する。
加えず高信頼性を維持し得る複合半導体装置を得る。 【解決手段】上方の制御回路基板８を絶縁樹脂ケース２
の棚受部１４に係止させ、該回路基板８の切欠部１７を
介して下方の放熱板３上に形成した導体パターン５とを
ボンディングワイヤ１６にて電気的に接続する。
Description
【０００１】
【産業上の利用分野】本発明は、放熱板上の導体パター
ン上に形成された電気回路を制御する制御回路基板が、
絶縁樹脂ケース内に２段重ねで配置された構造の複合半
導体装置において、その製造工程の簡素化の実現と装置
自体の高信頼性を維持し得る複合半導体装置に関するも
のである。
ン上に形成された電気回路を制御する制御回路基板が、
絶縁樹脂ケース内に２段重ねで配置された構造の複合半
導体装置において、その製造工程の簡素化の実現と装置
自体の高信頼性を維持し得る複合半導体装置に関するも
のである。
【０００２】
【従来の技術】この種の複合半導体装置の概略構造を、
図３を参照して説明する。図３において、１は複合半導
体装置全体を示すが、その説明に必要のない部分は図示
を省略してある。複合半導体装置１は、両端開口の絶縁
樹脂ケース２を有し、この絶縁樹脂ケース２の下端開口
部は放熱板３の外周に嵌合させてある。また、該放熱板
３上には絶縁基板４を介して所定の電気回路を構成する
導体パターン５が形成され、該導体パターン５上に半導
体チップ６、抵抗７等の電子部品が搭載・固着されてい
る。
図３を参照して説明する。図３において、１は複合半導
体装置全体を示すが、その説明に必要のない部分は図示
を省略してある。複合半導体装置１は、両端開口の絶縁
樹脂ケース２を有し、この絶縁樹脂ケース２の下端開口
部は放熱板３の外周に嵌合させてある。また、該放熱板
３上には絶縁基板４を介して所定の電気回路を構成する
導体パターン５が形成され、該導体パターン５上に半導
体チップ６、抵抗７等の電子部品が搭載・固着されてい
る。
【０００３】上記放熱板３の上方には前記電気回路を制
御するための制御回路基板８が配置されている。該制御
回路基板８上には導体パターン９が形成され、該導体パ
ターン９上に半導体チップ、抵抗等の電子部品１０が搭
載・固着され、所定の制御回路を構成している。
御するための制御回路基板８が配置されている。該制御
回路基板８上には導体パターン９が形成され、該導体パ
ターン９上に半導体チップ、抵抗等の電子部品１０が搭
載・固着され、所定の制御回路を構成している。
【０００４】上記の制御回路基板８上の制御回路と、下
部の導体パターン５上の電気回路とは電気的に接続され
るが、かかる接続を次の構成によって行っている。すな
わち、前記導体パターン５上に導電性材料で形成した端
子１１の一端を半田付けし、該端子１１の上端を制御回
路基板８の設けた貫通孔１２に挿通し、上面側の突出端
部を、制御回路を構成する導体パターン上に半田付けし
て、両者が電気的に接続されるようにしている。
部の導体パターン５上の電気回路とは電気的に接続され
るが、かかる接続を次の構成によって行っている。すな
わち、前記導体パターン５上に導電性材料で形成した端
子１１の一端を半田付けし、該端子１１の上端を制御回
路基板８の設けた貫通孔１２に挿通し、上面側の突出端
部を、制御回路を構成する導体パターン上に半田付けし
て、両者が電気的に接続されるようにしている。
【０００５】
【発明が解決しようとする課題】従来の複合半導体装置
は上記のように構成されているので、次のような解決す
べき課題があった。 （１）下方の電気回路と上方の制御回路とを電気的に接
続するために、端子１１を用いており、該端子１１の両
端部は半田付けより上下の導体パターン６，９にそれぞ
れ半田付けされが、この作業が煩雑かつ面倒である。 （２）上記の半田付け作業の際に導体パターン上の半導
体チップ等の電子部品に余分な熱ストレスを加えること
となり、装置自体の信頼性を維持する点で問題がある。
は上記のように構成されているので、次のような解決す
べき課題があった。 （１）下方の電気回路と上方の制御回路とを電気的に接
続するために、端子１１を用いており、該端子１１の両
端部は半田付けより上下の導体パターン６，９にそれぞ
れ半田付けされが、この作業が煩雑かつ面倒である。 （２）上記の半田付け作業の際に導体パターン上の半導
体チップ等の電子部品に余分な熱ストレスを加えること
となり、装置自体の信頼性を維持する点で問題がある。
【０００６】
【発明の目的】本発明は上記のような課題を解決するた
めになされたもので、作業工数を低減し、かつ、電子部
品に熱ストレスを加えず高信頼性を維持し得る複合半導
体装置を提供することを目的とするものである。
めになされたもので、作業工数を低減し、かつ、電子部
品に熱ストレスを加えず高信頼性を維持し得る複合半導
体装置を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】第１の発明は、両端開口
の絶縁樹脂ケースの下端開口部を放熱板の外周に嵌合さ
せ、該放熱板上には絶縁基板を介して所定の電気回路を
構成する導体パターンが形成され、該導体パターン上に
半導体チップ、抵抗等の電子部品が搭載・固着されると
共に、上記電気回路と電気的に接続される制御回路を備
えた制御回路基板が、上記絶縁ケース内の放熱板の上方
に配置された複合半導体装置において、前記絶縁樹脂ケ
ースの内側面に棚受部を設け、該棚受部に前記制御回路
基板の一端を係止させるようにしたことを特徴とするも
のである。
の絶縁樹脂ケースの下端開口部を放熱板の外周に嵌合さ
せ、該放熱板上には絶縁基板を介して所定の電気回路を
構成する導体パターンが形成され、該導体パターン上に
半導体チップ、抵抗等の電子部品が搭載・固着されると
共に、上記電気回路と電気的に接続される制御回路を備
えた制御回路基板が、上記絶縁ケース内の放熱板の上方
に配置された複合半導体装置において、前記絶縁樹脂ケ
ースの内側面に棚受部を設け、該棚受部に前記制御回路
基板の一端を係止させるようにしたことを特徴とするも
のである。
【０００８】第２の発明は、前記絶縁樹脂ケースの側壁
内に信号入出力端子をインサートモールドし、該信号入
出力端子の下端部は、前記棚受部に露出させ、この露出
した下端部と前記制御回路基板上の導体パターンとをボ
ンディングワイヤで接続すると共に、前記棚受部上に設
けた中継チップを介して前記制御回路基板の下部に位置
する放熱板上の電気回路とをボンディングワイヤにて接
続したことを特徴とするものである。
内に信号入出力端子をインサートモールドし、該信号入
出力端子の下端部は、前記棚受部に露出させ、この露出
した下端部と前記制御回路基板上の導体パターンとをボ
ンディングワイヤで接続すると共に、前記棚受部上に設
けた中継チップを介して前記制御回路基板の下部に位置
する放熱板上の電気回路とをボンディングワイヤにて接
続したことを特徴とするものである。
【０００９】
【実施例】以下に本発明の実施例を、図１及び図２を参
照して説明する。なお、図２は図１のＡ−Ａ線に沿う断
面図である。これらの図において、複合半導体装置１の
絶縁樹脂ケース２には信号入出力端子１３がインサート
モールドされている。
照して説明する。なお、図２は図１のＡ−Ａ線に沿う断
面図である。これらの図において、複合半導体装置１の
絶縁樹脂ケース２には信号入出力端子１３がインサート
モールドされている。
【００１０】すなわち、絶縁樹脂ケース２の側壁厚肉内
に板状の信号入出力端子１３がインサートモールドさ
れ、その一端１３ａは上端から外部に突出し、その下端
１３ｂは直角に折り曲げられ、前記絶縁樹脂ケース２の
内側面に設けた棚受部１４上に露出させてある。
に板状の信号入出力端子１３がインサートモールドさ
れ、その一端１３ａは上端から外部に突出し、その下端
１３ｂは直角に折り曲げられ、前記絶縁樹脂ケース２の
内側面に設けた棚受部１４上に露出させてある。
【００１１】上記棚受部１４上の信号入出力端子の下端
１３ｂ，１３ｂ間には、導電性材料からなる中継チップ
１５設けられている。この中継チップ１５には後述のボ
ンディングワイヤ１６が接続される。
１３ｂ，１３ｂ間には、導電性材料からなる中継チップ
１５設けられている。この中継チップ１５には後述のボ
ンディングワイヤ１６が接続される。
【００１２】８は制御回路基板であり、この制御回路基
板８上には従来と同様に所定の導体パターン９０が形成
され、この導体パターン９０の端部９０ａと前記信号入
出力端子１３の下端１３ｂとがボンディングワイヤ１６
により接続される。また、他の導体パターン９１、９２
の端部９１ａ、９２ｂと中継チップ１５とがボンディン
グワイヤ１６により接続される。
板８上には従来と同様に所定の導体パターン９０が形成
され、この導体パターン９０の端部９０ａと前記信号入
出力端子１３の下端１３ｂとがボンディングワイヤ１６
により接続される。また、他の導体パターン９１、９２
の端部９１ａ、９２ｂと中継チップ１５とがボンディン
グワイヤ１６により接続される。
【００１３】上記制御回路基板８の端部には切欠部１７
が形成され、該端部を棚受部１４上に係止させた場合
に、該棚受部１４の端部と切欠部１７の端部との間に所
定の隙間１８が形成されるようにしてある。
が形成され、該端部を棚受部１４上に係止させた場合
に、該棚受部１４の端部と切欠部１７の端部との間に所
定の隙間１８が形成されるようにしてある。
【００１４】上記隙間１８を介して中継チップ１５と下
方に配置された放熱板３上の導体パターン５とがボンデ
ィングワイヤ１６にて接続される。上記のようにして上
方に配置した制御回路基板８と下方に配置した電気回路
とが接続される。
方に配置された放熱板３上の導体パターン５とがボンデ
ィングワイヤ１６にて接続される。上記のようにして上
方に配置した制御回路基板８と下方に配置した電気回路
とが接続される。
【００１５】すなわち、例えば図１のプラス（+）信号
入出力端子１３から入力された信号は、その下端１３ｂ
からボンディングワイヤ１６を介して制御回路基板８上
の導体パターンの端部９０ａ→９０→９１→９１ａ→ボ
ンディングワイヤ１６→中継チップ１５→ボンディング
ワイヤ１６→下側導体パターン端部５ａ→下側導体パタ
ーン５→下側導体端部５ｂ→中継チップ１５→上側制御
回路基板８上の導体パターン端部９２ａ→導体パターン
９２→導体パターン９３→導体パターン端部９３ａ→ボ
ンディングワイヤ１６→マイナス（-）信号入出力端子
１３の経路で流れ、全体として閉回路を構成することと
なる。なお、従来の複合半導体装置１と同一部分には同
一符号付してその詳しい説明は省略する。
入出力端子１３から入力された信号は、その下端１３ｂ
からボンディングワイヤ１６を介して制御回路基板８上
の導体パターンの端部９０ａ→９０→９１→９１ａ→ボ
ンディングワイヤ１６→中継チップ１５→ボンディング
ワイヤ１６→下側導体パターン端部５ａ→下側導体パタ
ーン５→下側導体端部５ｂ→中継チップ１５→上側制御
回路基板８上の導体パターン端部９２ａ→導体パターン
９２→導体パターン９３→導体パターン端部９３ａ→ボ
ンディングワイヤ１６→マイナス（-）信号入出力端子
１３の経路で流れ、全体として閉回路を構成することと
なる。なお、従来の複合半導体装置１と同一部分には同
一符号付してその詳しい説明は省略する。
【００１６】
【発明の効果】以上説明したように本発明は、上方の制
御回路基板を絶縁樹脂ケースの棚受部に係止させ、該回
路基板の切欠部を介して下方の電気回路とボンディング
ワイヤにて電気的に接続するようにしたので、従来の支
柱兼用の端子が不要となる。また、上下導体パターンと
の半田付け作業が不要となり、工数の削減と電子部品に
余分な熱ストレスを与えることがなくなり、装置自体の
信頼性を向上させることができる。
御回路基板を絶縁樹脂ケースの棚受部に係止させ、該回
路基板の切欠部を介して下方の電気回路とボンディング
ワイヤにて電気的に接続するようにしたので、従来の支
柱兼用の端子が不要となる。また、上下導体パターンと
の半田付け作業が不要となり、工数の削減と電子部品に
余分な熱ストレスを与えることがなくなり、装置自体の
信頼性を向上させることができる。
【図１】本発明の複合半導体装置の一部を示す平面図で
ある。
ある。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】従来の複合半導体装置の断面図である。
１ 複合半導体装置 ２ 絶縁樹脂ケース ３ 放熱板 ４ 絶縁基板 ５ 導体パターン ６ 半導体チップ ８ 制御回路基板 １３ 信号入出力端子 １４ 棚受部 １５ 中継チップ １６ ボンディングワイヤ １７ 切欠部 １８ 隙間 ９０，９１，９２，９３ 導体パターン ９０ａ，９１ａ，９２ａ，９３ａ 導体パターン端部
Claims (2)
- 【請求項１】両端開口の絶縁樹脂ケースの下端開口部を
放熱板の外周に嵌合させ、該放熱板上には絶縁基板を介
して所定の電気回路を構成する導体パターンが形成さ
れ、該導体パターン上に半導体チップ、抵抗等の電子部
品が搭載・固着されると共に、上記電気回路と電気的に
接続される制御回路を備えた制御回路基板が、上記絶縁
ケース内の放熱板の上方に配置された複合半導体装置に
おいて、 前記絶縁樹脂ケースの内側面に棚受部を設け、該棚受部
に前記制御回路基板の一端を係止させるようにしたこと
を特徴とする複合半導体装置。 - 【請求項２】前記絶縁樹脂ケースの側壁内に信号入出力
端子をインサートモールドし、該信号入出力端子の下端
部は、前記棚受部に露出させ、この露出した下端部と前
記制御回路基板上の導体パターンとをボンディングワイ
ヤで接続すると共に、前記棚受部上に設けた中継チップ
を介して前記制御回路基板の下部に位置する放熱板上の
電気回路とをボンディングワイヤにて接続したことを特
徴とする請求項１に記載の複合半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19721799A JP4114902B2 (ja) | 1999-07-12 | 1999-07-12 | 複合半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19721799A JP4114902B2 (ja) | 1999-07-12 | 1999-07-12 | 複合半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001024143A true JP2001024143A (ja) | 2001-01-26 |
| JP4114902B2 JP4114902B2 (ja) | 2008-07-09 |
Family
ID=16370792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19721799A Expired - Lifetime JP4114902B2 (ja) | 1999-07-12 | 1999-07-12 | 複合半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4114902B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008047615A (ja) * | 2006-08-11 | 2008-02-28 | Nissan Motor Co Ltd | 半導体装置及び電力変換装置 |
| JP2009088000A (ja) * | 2007-09-27 | 2009-04-23 | Sanyo Electric Co Ltd | 回路モジュール |
| WO2016121456A1 (ja) * | 2015-01-30 | 2016-08-04 | 三菱電機株式会社 | 半導体装置 |
| JPWO2014034411A1 (ja) * | 2012-08-27 | 2016-08-08 | 三菱電機株式会社 | 電力用半導体装置 |
| JP2017152472A (ja) * | 2016-02-23 | 2017-08-31 | 三菱電機株式会社 | 半導体装置 |
-
1999
- 1999-07-12 JP JP19721799A patent/JP4114902B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008047615A (ja) * | 2006-08-11 | 2008-02-28 | Nissan Motor Co Ltd | 半導体装置及び電力変換装置 |
| JP2009088000A (ja) * | 2007-09-27 | 2009-04-23 | Sanyo Electric Co Ltd | 回路モジュール |
| JPWO2014034411A1 (ja) * | 2012-08-27 | 2016-08-08 | 三菱電機株式会社 | 電力用半導体装置 |
| WO2016121456A1 (ja) * | 2015-01-30 | 2016-08-04 | 三菱電機株式会社 | 半導体装置 |
| JP6054009B1 (ja) * | 2015-01-30 | 2016-12-27 | 三菱電機株式会社 | 半導体装置 |
| CN107210291A (zh) * | 2015-01-30 | 2017-09-26 | 三菱电机株式会社 | 半导体装置 |
| CN107210291B (zh) * | 2015-01-30 | 2019-07-16 | 三菱电机株式会社 | 半导体装置 |
| JP2017152472A (ja) * | 2016-02-23 | 2017-08-31 | 三菱電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4114902B2 (ja) | 2008-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004319991A (ja) | パワー半導体モジュール | |
| JPH01310598A (ja) | 電子回路用ハウジング | |
| JPH07153907A (ja) | 電力用半導体モジュール | |
| JP2001024143A (ja) | 複合半導体装置 | |
| JP2720008B2 (ja) | 電力用半導体モジュール | |
| JPH09213878A (ja) | 半導体装置 | |
| JPH07221411A (ja) | プリント配線基板及びその製造方法 | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| US20040119155A1 (en) | Metal wiring board and method for manufacturing the same | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JP2771567B2 (ja) | 混成集積回路 | |
| JPH07226454A (ja) | 半導体装置 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JP3354308B2 (ja) | 大電流回路基板およびその製造方法 | |
| JP2953893B2 (ja) | プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板 | |
| JPH10223822A (ja) | 半導体装置 | |
| JPS5923432Y2 (ja) | 半導体装置 | |
| JPH05335709A (ja) | 印刷配線基板 | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JPH1022604A (ja) | プリント基板 | |
| JPH042478Y2 (ja) | ||
| JP2522583Y2 (ja) | 放熱フイン付きジヤンパ線ユニツト | |
| JP2512289B2 (ja) | 樹脂封止型半導体装置 | |
| JPH1154882A (ja) | 電子部品搭載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060620 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080321 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080321 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080414 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080414 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4114902 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |