JP4114902B2

JP4114902B2 - 複合半導体装置

Info

Publication number: JP4114902B2
Application number: JP19721799A
Authority: JP
Inventors: 永吾福田
Original assignee: 日本インター株式会社
Priority date: 1999-07-12
Filing date: 1999-07-12
Publication date: 2008-07-09
Anticipated expiration: 2019-07-12
Also published as: JP2001024143A

Description

【０００１】
【産業上の利用分野】
本発明は、放熱板上の導体パターン上に形成された電気回路を制御する制御回路基板が、絶縁樹脂ケース内に２段重ねで配置された構造の複合半導体装置において、その製造工程の簡素化の実現と装置自体の高信頼性を維持し得る複合半導体装置に関するものである。
【０００２】
【従来の技術】
この種の複合半導体装置の概略構造を、図３を参照して説明する。
図３において、１は複合半導体装置全体を示すが、その説明に必要のない部分は図示を省略してある。
複合半導体装置１は、両端開口の絶縁樹脂ケース２を有し、この絶縁樹脂ケース２の下端開口部は放熱板３の外周に嵌合させてある。また、該放熱板３上には絶縁基板４を介して所定の電気回路を構成する導体パターン５が形成され、該導体パターン５上に半導体チップ６、抵抗７等の電子部品が搭載・固着されている。
【０００３】
上記放熱板３の上方には前記電気回路を制御するための制御回路基板８が配置されている。該制御回路基板８上には導体パターン９が形成され、該導体パターン９上に半導体チップ、抵抗等の電子部品１０が搭載・固着され、所定の制御回路を構成している。
【０００４】
上記の制御回路基板８上の制御回路と、下部の導体パターン５上の電気回路とは電気的に接続されるが、かかる接続を次の構成によって行っている。すなわち、前記導体パターン５上に導電性材料で形成した端子１１の一端を半田付けし、該端子１１の上端を制御回路基板８に設けた貫通孔１２に挿通し、上面側の突出端部を、制御回路を構成する導体パターン上に半田付けして、両者が電気的に接続されるようにしている。
【０００５】
【発明が解決しようとする課題】
従来の複合半導体装置は上記のように構成されているので、次のような解決すべき課題があった。
（１）下方の電気回路と上方の制御回路とを電気的に接続するために、端子１１を用いており、該端子１１の両端部は上下の導体パターン５，９にそれぞれ半田付けされるが、この作業が煩雑かつ面倒である。
（２）上記の半田付け作業の際に導体パターン上の半導体チップ等の電子部品に余分な熱ストレスを加えることとなり、装置自体の信頼性を維持する点で問題がある。
【０００６】
【発明の目的】
本発明は上記のような課題を解決するためになされたもので、作業工数を低減し、かつ、電子部品に熱ストレスを加えず高信頼性を維持し得る複合半導体装置を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明によれば、両端開口の絶縁樹脂ケース（２）の下端開口部を放熱板（３）の外周に嵌合させ、放熱板（３）上には絶縁基板（４）を介して下側導体パターン（５）が形成され、下側導体パターン（５）上に電子部品（６，７）が搭載・固着されると共に、下側導体パターン（５）と電気的に接続される上側導体パターン（９０，９１，９２，９３）を備えた制御回路基板（８）が、絶縁樹脂ケース（２）内の放熱板（３）の上方に配置された複合半導体装置において、
制御回路基板（８）の一端を係止させるための棚受部（１４）を絶縁樹脂ケース（２）の内側面に設け、
制御回路基板（８）の一端に切欠部（１７）を形成し、
制御回路基板（８）の一端が棚受部（１４）上に係止せしめられた時に棚受部（１４）の端部と切欠部（１７）の端部との間に隙間（１８）が形成されるようにし、
絶縁樹脂ケース（２）の側壁内にプラス信号入出力端子（１３）をインサートモールドし、プラス信号入出力端子（１３）の下端（１３ｂ）を、棚受部（１４）上のうち、制御回路基板（８）の切欠部（１７）が形成されている位置に露出させ、
絶縁樹脂ケース（２）の側壁内にマイナス信号入出力端子（１３）をインサートモールドし、マイナス信号入出力端子（１３）の下端（１３ｂ）を、棚受部（１４）上のうち、制御回路基板（８）の切欠部（１７）が形成されている位置に露出させ、
第１中継チップ（１５）を、棚受部（１４）上のうち、制御回路基板（８）の切欠部（１７）が形成されている位置に設け、
第２中継チップ（１５）を、棚受部（１４）上のうち、制御回路基板（８）の切欠部（１７）が形成されている位置に設け、
プラス信号入出力端子（１３）の下端（１３ｂ）と制御回路基板（８）上の導体パターンの一部（９０，９１）とを第１ボンディングワイヤ（１６）によって接続し、
制御回路基板（８）上の導体パターンの一部（９０，９１）と第１中継チップ（１５）とを第２ボンディングワイヤ（１６）によって接続し、
第１中継チップ（１５）と絶縁基板（４）上の導体パターン（５）とを隙間（１８）を介して第３ボンディングワイヤ（１６）によって接続し、
絶縁基板（４）上の導体パターン（５）と第２中継チップ（１５）とを隙間（１８）を介して第４ボンディングワイヤ（１６）によって接続し、
第２中継チップ（１５）と制御回路基板（８）上の導体パターンの他の一部（９２，９３）とを第５ボンディングワイヤ（１６）によって接続し、
制御回路基板（８）上の導体パターンの他の一部（９２，９３）とマイナス信号入出力端子（１３）の下端（１３ｂ）とを第６ボンディングワイヤ（１６）によって接続し、
それにより、信号が、プラス信号入出力端子（１３）から、制御回路基板（８）上の導体パターンの一部（９０，９１）、第１中継チップ（１５）、絶縁基板（４）上の導体パターン（５）、第２中継チップ（１５）および制御回路基板（８）上の導体パターンの他の一部（９２，９３）を介してマイナス信号入出力端子（１３）に流れる閉回路を構成したことを特徴とする複合半導体装置が提供される。
【０００９】
【実施例】
以下に本発明の実施例を、図１及び図２を参照して説明する。
なお、図２は図１のＡ−Ａ線に沿う断面図である。
これらの図において、複合半導体装置１の絶縁樹脂ケース２には信号入出力端子１３がインサートモールドされている。
【００１０】
すなわち、絶縁樹脂ケース２の側壁厚肉内に板状の信号入出力端子１３がインサートモールドされ、その一端１３ａは上端から外部に突出し、その下端１３ｂは直角に折り曲げられ、前記絶縁樹脂ケース２の内側面に設けた棚受部１４上に露出させてある。
【００１１】
上記棚受部１４上の信号入出力端子の下端１３ｂ，１３ｂ間には、導電性材料からなる中継チップ１５設けられている。この中継チップ１５には後述のボンディングワイヤ１６が接続される。
【００１２】
８は制御回路基板であり、この制御回路基板８上には従来と同様に所定の導体パターン９０が形成され、この導体パターン９０の端部９０ａと前記信号入出力端子１３の下端１３ｂとがボンディングワイヤ１６により接続される。また、他の導体パターン９１、９２の端部９１ａ、９２ｂと中継チップ１５とがボンディングワイヤ１６により接続される。
【００１３】
上記制御回路基板８の端部には切欠部１７が形成され、該端部を棚受部１４上に係止させた場合に、該棚受部１４の端部と切欠部１７の端部との間に所定の隙間１８が形成されるようにしてある。
【００１４】
上記隙間１８を介して中継チップ１５と下方に配置された放熱板３上の導体パターン５とがボンディングワイヤ１６にて接続される。
上記のようにして上方に配置した制御回路基板８と下方に配置した電気回路とが接続される。
【００１５】
すなわち、例えば図１のプラス（+）信号入出力端子１３から入力された信号は、その下端１３ｂからボンディングワイヤ１６を介して制御回路基板８上の導体パターン端部９０ａ→導体パターン９０→導体パターン９１→導体パターン端部９１ａ→ボンディングワイヤ１６→中継チップ１５→ボンディングワイヤ１６→下側導体パターン端部５ａ→下側導体パターン５→下側導体パターン端部５ｂ→中継チップ１５→上側制御回路基板８上の導体パターン端部９２ａ→導体パターン９２→導体パターン９３→導体パターン端部９３ａ→ボンディングワイヤ１６→マイナス（−）信号入出力端子１３の経路で流れ、全体として閉回路を構成することとなる。なお、従来の複合半導体装置１と同一部分には同一符号付してその詳しい説明は省略する。
【００１６】
【発明の効果】
以上説明したように本発明は、上方の制御回路基板を絶縁樹脂ケースの棚受部に係止させ、制御回路基板の切欠部を介して下方の電気回路とボンディングワイヤにて電気的に接続するようにしたので、従来の支柱兼用の端子が不要となる。また、上下導体パターンとの半田付け作業が不要となり、工数の削減と電子部品に余分な熱ストレスを与えることがなくなり、装置自体の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の複合半導体装置の一部を示す平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】従来の複合半導体装置の断面図である。
【符号の説明】
１複合半導体装置
２絶縁樹脂ケース
３放熱板
４絶縁基板
５導体パターン
６半導体チップ
８制御回路基板
１３信号入出力端子
１４棚受部
１５中継チップ
１６ボンディングワイヤ
１７切欠部
１８隙間
９０，９１，９２，９３導体パターン
９０ａ，９１ａ，９２ａ，９３ａ導体パターン端部

Claims

両端開口の絶縁樹脂ケース（２）の下端開口部を放熱板（３）の外周に嵌合させ、放熱板（３）上には絶縁基板（４）を介して下側導体パターン（５）が形成され、下側導体パターン（５）上に電子部品（６，７）が搭載・固着されると共に、下側導体パターン（５）と電気的に接続される上側導体パターン（９０，９１，９２，９３）を備えた制御回路基板（８）が、絶縁樹脂ケース（２）内の放熱板（３）の上方に配置された複合半導体装置において、
制御回路基板（８）の一端を係止させるための棚受部（１４）を絶縁樹脂ケース（２）の内側面に設け、
制御回路基板（８）の一端に切欠部（１７）を形成し、
制御回路基板（８）の一端が棚受部（１４）上に係止せしめられた時に棚受部（１４）の端部と切欠部（１７）の端部との間に隙間（１８）が形成されるようにし、
絶縁樹脂ケース（２）の側壁内にプラス信号入出力端子（１３）をインサートモールドし、プラス信号入出力端子（１３）の下端（１３ｂ）を、棚受部（１４）上のうち、制御回路基板（８）の切欠部（１７）が形成されている位置に露出させ、
絶縁樹脂ケース（２）の側壁内にマイナス信号入出力端子（１３）をインサートモールドし、マイナス信号入出力端子（１３）の下端（１３ｂ）を、棚受部（１４）上のうち、制御回路基板（８）の切欠部（１７）が形成されている位置に露出させ、
第１中継チップ（１５）を、棚受部（１４）上のうち、制御回路基板（８）の切欠部（１７）が形成されている位置に設け、
第２中継チップ（１５）を、棚受部（１４）上のうち、制御回路基板（８）の切欠部（１７）が形成されている位置に設け、
プラス信号入出力端子（１３）の下端（１３ｂ）と制御回路基板（８）上の導体パターンの一部（９０，９１）とを第１ボンディングワイヤ（１６）によって接続し、
制御回路基板（８）上の導体パターンの一部（９０，９１）と第１中継チップ（１５）とを第２ボンディングワイヤ（１６）によって接続し、
第１中継チップ（１５）と絶縁基板（４）上の導体パターン（５）とを隙間（１８）を介して第３ボンディングワイヤ（１６）によって接続し、
絶縁基板（４）上の導体パターン（５）と第２中継チップ（１５）とを隙間（１８）を介して第４ボンディングワイヤ（１６）によって接続し、
第２中継チップ（１５）と制御回路基板（８）上の導体パターンの他の一部（９２，９３）とを第５ボンディングワイヤ（１６）によって接続し、
制御回路基板（８）上の導体パターンの他の一部（９２，９３）とマイナス信号入出力端子（１３）の下端（１３ｂ）とを第６ボンディングワイヤ（１６）によって接続し、
それにより、信号が、プラス信号入出力端子（１３）から、制御回路基板（８）上の導体パターンの一部（９０，９１）、第１中継チップ（１５）、絶縁基板（４）上の導体パターン（５）、第２中継チップ（１５）および制御回路基板（８）上の導体パターンの他の一部（９２，９３）を介してマイナス信号入出力端子（１３）に流れる閉回路を構成したことを特徴とする複合半導体装置。