JP6607077B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6607077B2
JP6607077B2 JP2016032008A JP2016032008A JP6607077B2 JP 6607077 B2 JP6607077 B2 JP 6607077B2 JP 2016032008 A JP2016032008 A JP 2016032008A JP 2016032008 A JP2016032008 A JP 2016032008A JP 6607077 B2 JP6607077 B2 JP 6607077B2
Authority
JP
Japan
Prior art keywords
substrate
resin
protruding portion
case
metal pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016032008A
Other languages
English (en)
Other versions
JP2017152472A (ja
Inventor
正剛 原田
聡 近藤
義貴 大坪
浩司 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016032008A priority Critical patent/JP6607077B2/ja
Publication of JP2017152472A publication Critical patent/JP2017152472A/ja
Application granted granted Critical
Publication of JP6607077B2 publication Critical patent/JP6607077B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体素子を樹脂封止した半導体装置に関する。
特許文献1には、基板にケースを固定し、ケースの中に樹脂を形成することで、ケースの中の半導体素子を樹脂封止することが開示されている。
特開2012−204366号公報
ケース構造を採用したパワーモジュールなどの半導体装置において、例えば175℃以上の高Tg化を目指す場合、ダイレクトポッティング樹脂と呼ばれる粘度が高く、流動性が悪い樹脂で半導体素子を封止する。
半導体装置を小型化するために、ケースにひさし状に突出した突出部を設け、その突出部の上に端子をのせ、さらにその突出部の直下に基板の金属パターンを配置することがある。
ケースに上述の突出部を設けた場合、突出部と基板の間の狭い領域にダイレクトポッティング樹脂を充填することが困難である。突出部と基板の間の狭い領域にダイレクトポッティング樹脂を充填しようとすると、突出部の下において気泡を巻き込んでしまう。ダイレクトポッティング樹脂に限らず、樹脂を突出部と基板の間の狭い領域に充填しようとすると気泡を巻き込むおそれがある。気泡がケースの突出部と基板の間にあると、部分放電を起こして半導体装置にダメージを与えてしまう。
本発明は、上述のような課題を解決するためになされたもので、ケースの突出部と基板の間に樹脂を充填できる半導体装置を提供することを目的とする。
本願の発明に係る半導体装置は、上面に金属パターンを有する基板と、該基板の上面にはんだ付けされ、該基板の上の領域を囲むケースと、該ケースに充填された樹脂と、該金属パターンと電気的に接続され、該樹脂に覆われた半導体素子と、を備え、該ケースは、上方向に伸びる壁部分と、該壁部分につながり該基板の中央方向に突出した突出部とを有し、該突出部は、該突出部の先端につながり該突出部の先端から離れるほど該基板との距離が近づく斜面である第1面と、該第1面につながり該基板の上面に対して該第1面よりは垂直に近い第2面とを有し、該第1面の直下に該金属パターンがあり、該樹脂は該第1面と該第2面に接し、突出部には、突出部を貫く貫通孔が設けられており、貫通孔は、樹脂で満たされていることを特徴とする。
また、本願の発明に係る半導体装置は、上面に金属パターンを有する基板と、基板の上面にはんだ付けされ、基板の上の領域を囲むケースと、ケースに充填された樹脂と、金属パターンと電気的に接続され、樹脂に覆われた半導体素子と、を備えたものであり、ケースは、上方向に伸びる壁部分と、壁部分につながり基板の中央方向に突出した突出部とを有し、突出部は、突出部の先端につながり突出部の先端から離れるほど基板との距離が近づく斜面である第1面と、第1面につながり基板の上面に対して第1面よりは垂直に近い第2面とを有し、第1面の直下に金属パターンがあり、樹脂は第1面と第2面に接し、突出部は、第2面につながり、直接又ははんだを介して基板の上面に接する第3面を有することを特徴とする。
本発明によれば、ケースの突出部と基板の間の領域を大きくすることで、気泡の発生を回避してこの領域に樹脂を充填できる。
実施の形態に係る半導体装置の平面図である。 樹脂封止前の半導体装置の平面図である。 ケースと端子の平面図である。 半導体装置の断面図である。 図4の一部拡大図である。 半導体装置の断面図である。 ケースの斜視図である。 比較例に係る半導体装置の断面図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態.
図1は、実施の形態に係る半導体装置の平面図である。この半導体装置は、ケース1とケース1に取り付けられた端子2、3を備えている。端子2は信号端子であり、端子3は大電流が流れる主端子である。ケース1の中には樹脂5が充填されている。樹脂5は、熱膨張率の合わせ込み又は密着性などを高めた特別に調整されたエポキシ樹脂である。このような樹脂はダイレクトポッティング樹脂と呼ばれている。
図2は、樹脂封止前のケース1の内部を示す図である。基板6は金属パターン6a、6b、6c、6d、6eを備えている。金属パターン6dに半導体素子7がはんだ固定され、金属パターン6cに半導体素子8がはんだ固定されている。半導体素子7は例えばIGBT(Insulated Gate Bipolar Transistor)チップであり、半導体素子8は例えば還流ダイオード(Free Wheel diode)チップである。金属パターン6a、6b、6c、6d、6e、半導体素子7、8、端子2、3には、予め定められた回路を構成するためのワイヤが打たれている。ワイヤは例えばAlワイヤである。
図3は、図1のケース1と端子2、3の平面図である。ケース1には半導体装置の中央方向に突出した突出部1aが形成されている。この突出部1aは4箇所ある。突出部1aの上面に端子2がのせられている。なお、端子2、3の横に沿えられた引き出し線のない数字は端子の番号を表す。番号1−5、8、9が添えられた端子2が突出部1aの上に乗せられている。
図4は、図1のIV−IV線における半導体装置の断面図である。IV−IV線はケース1の突出部1aと端子2を通る線である。基板6は、金属で形成されたベース板6Aと、ベース板6Aの上に設けられた絶縁板6Bと、絶縁板6Bの上に設けられた金属パターン6Cを備えている。金属パターン6Cは、金属パターン6a、6b、6c、6d、6eを備えている。金属パターン6Cの材料は例えば銅である。このような基板6は、樹脂絶縁銅ベース板と呼ばれている。金属パターン6cにははんだ10で半導体素子8が固定され、金属パターン6dにははんだ10で半導体素子7が固定されている。半導体素子は、樹脂5に覆われている。
ケース1は、全体としては、基板6の上の領域を囲むものである。ケース1は、上方向に伸びる壁部分1bと、壁部分1bにつながり基板6の中央方向に突出した突出部1aとを有している。突出部1aは庇のような形状を有している。突出部1aの上には端子2がのせられている。この端子2には、半導体素子と端子2を電気的に接続するワイヤ4が固定されている。ワイヤ4は、金属パターン6bに固定されることで例えば半導体素子8と電気的に接続されている。なお、図4では、ワイヤ4以外のワイヤは省略している。
図5は、図4の突出部1a及びその周辺の拡大図である。ケース1の突出部1aは、第1面1A、第2面1B、第3面1Cを有している。第1面1Aは、突出部1aの先端につながり突出部1aの先端から離れるほど基板6との距離が近づく斜面である。第2面1Bは、第1面1Aにつながり基板6の上面に対して第1面1Aよりは垂直に近い面である。実施の形態では、第2面1Bは基板6に対して垂直な面である。第3面1Cは、第2面1Bにつながり、直接又ははんだ9を介して基板6の上面に接する面である。実施の形態では、第3面1Cがはんだ9で基板6の上面に固定されることで、ケース1が基板6に固定されている。なお、第3面1Cとはんだ9の接合幅wはたとえば2.25mmであり、突出部1aの最も突出した部分の厚みhはたとえば1.5mmである。
ケース1に充填された樹脂5は、第1面1Aと第2面1Bに接している。第1面1Aの直下に金属パターン6Cがある。金属パターン6Cの一部が第1面1Aの下にまで入り込むことで、第1面の下に金属パターンがない場合と比べて半導体装置を小型化できる。端子2は、突出部1aの上にのせられている。端子2とワイヤ4の接続点P1は、第3面1Cの直上にある。
図6は、図1のVI−VI線における断面図である。VI−VI線は突出部1aを通る線である。ケース1の突出部1aには突出部1aを貫く貫通孔12が設けられている。図7は、突出部1aの斜視図である。突出部1aに貫通孔12が形成されている。貫通孔の直径は例えば1mmである。貫通孔12には樹脂5が満たされている。
ここで、本発明の実施の形態に係る半導体装置の特徴の理解を容易にするために、比較例について説明する。図8は、比較例の半導体装置の一部断面図である。ケース20は突出部20aと壁部分20bを備えている。突出部20aの先端につながる部分は、基板6の上面に対して平行な面20Aである。この面20Aに斜面20Bがつながっている。斜面20Bには基板6の上面に平行な面20Cが設けられている。この面20Cははんだ9を介して基板6に固定されている。
比較例の構成では、突出部20aに基板6の上面に平行な面20Aがあるので、突出部20aと基板6の間の領域が狭い。この領域を樹脂5で充填するのは困難である。特に粘度が高く流動性の低い樹脂を用いた場合には、突出部20aと基板6の間の領域に気泡が発生する可能性が高い。突出部20aの直下に金属パターン6Cがある場合には、この領域がさらに狭くなるので、気泡の発生確率が高まる。また、ワイヤ4と突出部20aの接続点の直下に突出部20aと基板6の接続がないので、ワイヤボンド時にケース20がたわみ、ワイヤボンド不良を起こしやすい。
本発明の実施の形態に係る半導体装置によれば、突出部1aの先端につながる斜面である第1面1Aを設けたので、突出部1aと基板6の間の領域が比較例の場合より広い。したがって、突出部1aと基板6の間の領域に気泡を巻き込む事なく、この領域に樹脂5を充填することができる。仮に第2面1Bがなく、第1面1Aと第3面1Cがつながる場合、斜面の奥の方に樹脂を充填するのがやや困難になる。しかし、基板6の上面に対して第1面1Aよりは垂直に近い第2面1Bを設けることで、樹脂を充填しやすい構造とすることができる。
ワイヤ4を端子2にワイヤボンド接合する際、ケース1の剛性が不十分であると、ワイヤボンディングの荷重によりケース1が端子2ごとたわむおそれがある。この現象は、ワイヤボンド接合不良の原因となる。本発明の実施の形態では、基板6の上面に対して第1面1Aよりは垂直に近い第2面1Bを設けることで、基板6に直接または間接的に接する第3面1Cの面積を大きくすることができる。そのため、ワイヤ4と端子2の接続点P1を第3面1Cの直上に位置させ、ワイヤボンディングの荷重を直接基板6で受けることができる。
仮に、突出部1aと基板6の間の領域に樹脂が入り込んだ際に気泡の巻き込みが起こった場合、当該気泡は、突出部1aに設けた貫通孔12から抜けるため、突出部1aと基板6の間の領域に隙間なく樹脂5を充填させることが出来る。
本発明の実施の形態に係る半導体装置は、その特徴を失わない範囲で様々な変形が可能である。たとえば、基板6は樹脂絶縁銅ベース板に限定されない。突出部1aの直下に金属パターンを設けるタイプの基板を用いることで、本発明の効果を得ることができる。また、突出部の形状により気泡の巻き込みを完全に抑制できる場合は、貫通孔12は省略してもよい。樹脂としては、流動性の悪いダイレクトポッティング樹脂に限定されず、さまざまなタイプの樹脂を用いることができる。半導体素子7、8は、IGBTとダイオードに限定されず任意の素子を採用することができる。
1 ケース、 1a 突出部、 1b 壁部分、 1A 第1面、 1B 第2面、 1C 第3面、 2,3 端子、 4 ワイヤ、 5 樹脂、 6 基板、 12 貫通孔

Claims (6)

  1. 上面に金属パターンを有する基板と、
    前記基板の上面にはんだ付けされ、前記基板の上の領域を囲むケースと、
    前記ケースに充填された樹脂と、
    前記金属パターンと電気的に接続され、前記樹脂に覆われた半導体素子と、を備え、
    前記ケースは、上方向に伸びる壁部分と、前記壁部分につながり前記基板の中央方向に突出した突出部とを有し、
    前記突出部は、前記突出部の先端につながり前記突出部の先端から離れるほど前記基板との距離が近づく斜面である第1面と、前記第1面につながり前記基板の上面に対して前記第1面よりは垂直に近い第2面とを有し、
    前記第1面の直下に前記金属パターンがあり、
    前記樹脂は前記第1面と前記第2面に接し、
    前記突出部には、前記突出部を貫く貫通孔が設けられており、前記貫通孔は、前記樹脂で満たされていることを特徴とする半導体装置。
  2. 前記第2面は前記基板に対して垂直な面であることを特徴とする請求項1に記載の半導体装置。
  3. 前記基板は、金属で形成されたベース板と、前記ベース板の上に設けられた絶縁板と、前記絶縁板の上に形成された前記金属パターンを有することを特徴とする請求項1又は請求項2に記載の半導体装置。
  4. 前記樹脂はエポキシ樹脂であることを特徴とする請求項1〜のいずれか1項に記載の半導体装置。
  5. 上面に金属パターンを有する基板と、
    前記基板の上面にはんだ付けされ、前記基板の上の領域を囲むケースと、
    前記ケースに充填された樹脂と、
    前記金属パターンと電気的に接続され、前記樹脂に覆われた半導体素子と、を備え、
    前記ケースは、上方向に伸びる壁部分と、前記壁部分につながり前記基板の中央方向に突出した突出部とを有し、
    前記突出部は、前記突出部の先端につながり前記突出部の先端から離れるほど前記基板との距離が近づく斜面である第1面と、前記第1面につながり前記基板の上面に対して前記第1面よりは垂直に近い第2面とを有し、
    前記第1面の直下に前記金属パターンがあり、
    前記樹脂は前記第1面と前記第2面に接し、
    前記突出部は、前記第2面につながり、直接又ははんだを介して前記基板の上面に接する第3面を有することを特徴とする半導体装置。
  6. 前記突出部の上面にのせられた端子と、
    前記半導体素子と前記端子を電気的に接続するワイヤを備え、
    前記端子と前記ワイヤの接続点は、前記第3面の直上にあることを特徴とする請求項5に記載の半導体装置。
JP2016032008A 2016-02-23 2016-02-23 半導体装置 Active JP6607077B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016032008A JP6607077B2 (ja) 2016-02-23 2016-02-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016032008A JP6607077B2 (ja) 2016-02-23 2016-02-23 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019193170A Division JP6866913B2 (ja) 2019-10-24 2019-10-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2017152472A JP2017152472A (ja) 2017-08-31
JP6607077B2 true JP6607077B2 (ja) 2019-11-20

Family

ID=59739796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016032008A Active JP6607077B2 (ja) 2016-02-23 2016-02-23 半導体装置

Country Status (1)

Country Link
JP (1) JP6607077B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7135293B2 (ja) 2017-10-25 2022-09-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7183551B2 (ja) * 2018-03-15 2022-12-06 富士電機株式会社 半導体装置
JP7257978B2 (ja) * 2020-01-20 2023-04-14 三菱電機株式会社 半導体装置
JP7540248B2 (ja) 2020-08-27 2024-08-27 富士電機株式会社 半導体モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60216571A (ja) * 1984-04-11 1985-10-30 Mitsubishi Electric Corp 半導体装置
DE19522172C1 (de) * 1995-06-19 1996-11-21 Siemens Ag Leistungs-Halbleitermodul mit Anschlußstiften
JP4114902B2 (ja) * 1999-07-12 2008-07-09 日本インター株式会社 複合半導体装置
JP5939041B2 (ja) * 2012-06-01 2016-06-22 住友電気工業株式会社 半導体モジュール及び半導体モジュールの製造方法
JP2014011236A (ja) * 2012-06-28 2014-01-20 Honda Motor Co Ltd 半導体装置、並びに、半導体装置の製造装置及び製造方法
JP2014203978A (ja) * 2013-04-05 2014-10-27 三菱電機株式会社 パワーモジュール
JP6208980B2 (ja) * 2013-05-20 2017-10-04 カルソニックカンセイ株式会社 半導体モジュール及びその製造方法
JP6135552B2 (ja) * 2014-02-28 2017-05-31 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2017152472A (ja) 2017-08-31

Similar Documents

Publication Publication Date Title
JP5340583B2 (ja) 半導体発光装置
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
JP6607077B2 (ja) 半導体装置
JP6586036B2 (ja) 半導体装置の製造方法
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
JP6308300B2 (ja) 半導体装置
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP6226068B2 (ja) 半導体装置
JP2015056638A (ja) 半導体装置およびその製造方法
US12100631B2 (en) Semiconductor device
JP2013171870A (ja) 半導体モジュールとその製造方法
KR101343199B1 (ko) 반도체 패키지
US8896114B2 (en) Semiconductor device
JP2017123360A (ja) 半導体モジュール
JP5233853B2 (ja) 半導体装置
JP6364556B1 (ja) 電子装置
JP6909630B2 (ja) 半導体装置
JP2013239658A (ja) 半導体デバイス
KR101766082B1 (ko) 파워모듈
JP6866913B2 (ja) 半導体装置
JP7183964B2 (ja) 半導体装置
KR101561920B1 (ko) 반도체 패키지
JP2017069351A (ja) 半導体装置
JP2013239659A (ja) 半導体デバイス
CN113497116B (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191007

R150 Certificate of patent or registration of utility model

Ref document number: 6607077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250