JP7257978B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7257978B2
JP7257978B2 JP2020006976A JP2020006976A JP7257978B2 JP 7257978 B2 JP7257978 B2 JP 7257978B2 JP 2020006976 A JP2020006976 A JP 2020006976A JP 2020006976 A JP2020006976 A JP 2020006976A JP 7257978 B2 JP7257978 B2 JP 7257978B2
Authority
JP
Japan
Prior art keywords
hole
semiconductor device
eaves
substrate
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020006976A
Other languages
English (en)
Other versions
JP2021114558A (ja
Inventor
正剛 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020006976A priority Critical patent/JP7257978B2/ja
Priority to US16/911,288 priority patent/US12062587B2/en
Priority to DE102020131301.2A priority patent/DE102020131301B4/de
Priority to CN202110052800.8A priority patent/CN113140518B/zh
Publication of JP2021114558A publication Critical patent/JP2021114558A/ja
Application granted granted Critical
Publication of JP7257978B2 publication Critical patent/JP7257978B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本開示は、半導体装置に関する。
特許文献１には、基板と、基板の上の領域を囲むケースと、ケースに充填された樹脂と、樹脂に覆われた半導体素子を備える半導体装置が開示されている。ケースは、上方向に伸びる壁部分と、壁部分につながり基板の中央方向に突出した突出部とを有する。ケースの突出部には突出部を貫く貫通孔が設けられている。突出部と基板の間の領域に樹脂が入り込んだ際に気泡の巻き込みが起こった場合、気泡は貫通孔から抜ける。このため、突出部と基板の間の領域に隙間なく樹脂を充填させることができる。
特開２０１７－１５２４７２号公報
特許文献１の半導体装置では、貫通孔の入り口を形成する突出部の縁に、鋭角の部分が形成される。この鋭角の部分に気泡が引っ掛かるおそれがある。従って、気泡を貫通孔に誘い込んで、突出部の上面側に抜くことが困難となる可能性がある。この場合、Ｘ線検査による気泡のスクリーニングが必要となり、製造上の手間が増えるおそれがある。
本開示は、上述の課題を解決するためになされたもので、樹脂の気泡を抜き易い半導体装置を得ることを目的とする。
第１の開示に係る半導体装置は、基板と、該基板の上に設けられた半導体チップと、該基板の上に設けられ該半導体チップを囲む壁部分と、該壁部分から該壁部分に囲まれた領域の内側に向かって突出した庇部と、を有するケースと、該壁部分に囲まれた領域を充填する樹脂と、を備え、該庇部は、上面と、該上面の下方に設けられ該庇部の先端から離れるほど該基板との距離が近づく斜面と、を有し、該斜面から該上面に貫通する貫通孔が形成され、該貫通孔は該斜面から垂直に延びる。
第１の開示に係る半導体装置では、貫通孔は庇部の斜面から垂直に延びる。このため、貫通孔の入り口に鋭角の部分が形成されず、気泡が貫通孔の入り口に引っ掛かることを抑制できる。従って、樹脂の気泡を抜き易くできる。
第２の開示に係る半導体装置では、貫通孔は、庇部の下面から延び下面から離れるほど幅が狭まる第１部分を有する。従って、樹脂の気泡を抜き易くできる。
第３の開示に係る半導体装置では、貫通孔の入り口を形成する庇部の縁は丸みを帯びている。このため、気泡が庇部の縁に引っ掛かることを抑制できる。従って、樹脂の気泡を抜き易くできる。
実施の形態１に係る半導体装置の平面図である。 実施の形態１に係るケースの内部の状態を示す平面図である。 実施の形態１に係るケースと端子の平面図である。 実施の形態１に係る半導体装置をＡ－Ａ直線に沿って切断することで得られる断面図である。 実施の形態１に係る半導体装置をＢ－Ｂ直線に沿って切断することで得られる断面の拡大図である。 実施の形態１の比較例に係る半導体装置の断面図である。 実施の形態１の変形例に係る半導体装置の断面の拡大図である。 実施の形態２に係る半導体装置の断面の拡大図である。 実施の形態２の比較例に係る半導体装置の断面図である。 実施の形態３に係るケースの断面の拡大図である。
各実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置１００の平面図である。半導体装置１００は例えば電力変換装置である。半導体装置１００はケース１０を備える。ケース１０は例えばインサートケースである。ケース１０には端子３０、３２が取り付けられている。端子３０は例えば信号端子である。端子３０はケース１０の長辺に設けられる。端子３２は例えば大電流が流れる主端子である。端子３２はケース１０の短辺に設けられる。ケース１０の形状、端子３０、３２の種類、形状、配置、数は図１に示されるものに限らない。
ケース１０の内部には、樹脂４０が充填されている。樹脂４０は、例えばエポキシ樹脂である。樹脂４０は例えば熱膨張率の合わせ込みにより特別に調整されたものである。樹脂４０はケース１０またはケース１０内の部品との密着性が向上するように調整されていても良い。樹脂４０はダイレクトポッティング樹脂とも呼ばれる。
図２は、実施の形態１に係るケース１０の内部の状態を示す平面図である。図２には、半導体装置１００から樹脂４０を除去した状態が示されている。半導体装置１００は基板５０を備える。基板５０は、金属パターン５１ａ、５１ｂ、５１ｃ、５１ｄ、５１ｅを有する。金属パターン５１ｄには半導体チップ５２が固定される。金属パターン５１ｃには、半導体チップ５３が固定されている。
半導体チップ５２は、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。半導体チップ５３は、例えば還流ダイオード（Ｆｒｅｅ Ｗｈｅｅｌ ｄｉｏｄｅ）である。半導体装置１００は、半導体チップ５２、５３をそれぞれ複数備える。これに限らず、半導体装置１００は半導体チップを１つ以上備えれば良い。
金属パターン５１ａ、５１ｂ、５１ｃ、５１ｄ、５１ｅ、半導体チップ５２、５３、端子３０、３２は、ワイヤが接続されて予め定められた回路を構成する。ワイヤは例えばＡｌワイヤである。
図３は、実施の形態１に係るケース１０と端子３０、３２の平面図である。ケース１０には半導体装置１００の中央部に向かって突出した庇部１２が形成されている。ケース１０は、４つの庇部１２を有する。庇部１２の上面には端子３０が搭載されている。なお、ケース１０のうち端子３０、３２の横の部分に記された数字は、端子３０、３２の番号を表す。
図４は、実施の形態１に係る半導体装置１００をＡ－Ａ直線に沿って切断することで得られる断面図である。Ａ－Ａ直線は庇部１２と端子３０を通る線である。基板５０は、ベース板５６と、ベース板５６の上に設けられた絶縁板５５と、絶縁板５５の上に設けられた金属パターン５１を備えている。ベース板５６は金属から形成される。金属パターン５１は、金属パターン５１ａ、５１ｂ、５１ｃ、５１ｄ、５１ｅを含む。金属パターン５１は例えば銅から形成される。基板５０は、樹脂絶縁銅ベース板とも呼ばれる。
基板５０の上には半導体チップ５２、５３が設けられる。半導体チップ５２は金属パターン５１ｄにはんだ５７で接合される。半導体チップ５３は金属パターン５１ｃにはんだ５７で接合される。
ケース１０は、基板５０上の電子部品の実装領域を囲む。ケース１０は、壁部分１１と庇部１２とを有する。壁部分１１は、基板５０の上に設けられ上方に延びる。壁部分１１は半導体チップ５２、５３を囲む。庇部１２は壁部分１１から壁部分１１に囲まれた領域の内側に向かって突出する。庇部１２は基板５０の中央に向かって突出する。
壁部分１１に囲まれた領域は樹脂４０に充填される。半導体チップ５２、５３は、樹脂４０に覆われている。庇部１２の上面には端子３０が設けられる。端子３０にはワイヤ５４が固定されている。端子３０は、ワイヤ５４および金属パターン５１ｂを介して半導体チップ５３と電気的に接続される。なお、図４ではワイヤ５４以外のワイヤは省略されている。
庇部１２を設けることで、庇部１２の上に端子３０を搭載できる。また、庇部１２の下に金属パターン５１を配置できる。図４では、庇部１２の直下に金属パターン５１ａが設けられる。金属パターン５１の一部が、庇部１２の下に入り込むことで、庇部１２の下に金属パターン５１がない場合と比べて、金属パターン５１の実装面積を拡大できる。従って、半導体装置１００を小型化できる。
図５は、実施の形態１に係る半導体装置１００をＢ－Ｂ直線に沿って切断することで得られる断面の拡大図である。Ｂ－Ｂ直線は庇部１２を通る。庇部１２は、上面１２ａと、上面１２ａの下方に設けられた斜面１２ｃを有する。上面１２ａは基板５０またはベース板５６の上面と平行である。上面１２ａと斜面１２ｃは側面１２ｂで繋がれている。側面１２ｂは庇部１２の先端に設けられる。斜面１２ｃは庇部１２の先端から離れるほど基板５０との距離が近づく。
庇部１２には、斜面１２ｃから上面１２ａに貫通する貫通孔１４が形成される。貫通孔１４は斜面１２ｃから垂直に延びる。貫通孔１４は樹脂４０で満たされている。貫通孔１４は平面視で例えば円形である。
庇部１２は、貫通孔１４の入り口を形成する部分に、垂直面１２ｄを有する。垂直面１２ｄは斜面１２ｃに繋がる。垂直面１２ｄは、基板５０の上面に垂直である。斜面１２ｃのうち、貫通孔１４に対して庇部１２の先端側の部分と壁部分１１側の部分は平行である。
下面１２ｅは斜面１２ｃのうち側面１２ｂと反対側に繋がる。下面１２ｅは基板５０の上面と平行である。下面１２ｅは接着剤５８を介して、基板５０の上面に固定される。これにより、ケース１０は基板５０に固定される。
貫通孔１４は、斜面１２ｃから垂直に延びる第１部分１５と、第１部分１５に対して庇部１２の先端側に傾き、庇部１２の上面１２ａまで延びる第２部分１６とから形成される。貫通孔１４は途中で方向を変える。第２部分１６は庇部１２の上面１２ａと垂直である。第１部分１５と第２部分１６のなす角θ１は鈍角である。θ１は例えば１２０°～１３５°である。
貫通孔１４の径は、入り口から出口まで一定である。つまり、第１部分１５の径Ｗ１は、第２部分１６の径Ｗ２と等しい。貫通孔１４の径は例えば１．０ｍｍである。
貫通孔１４は、庇部１２と基板５０との間の樹脂４０に気泡が巻き込まれた場合に、貫通孔１４から気泡を抜くために形成される。気泡は斜面１２ｃ側から貫通孔１４に入り、上面１２ａから庇部１２の上方に抜ける。
図６は、実施の形態１の比較例に係る半導体装置の断面図である。比較例に係る半導体装置はケース８１０を備える。ケース８１０は壁部分８１１と庇部８１２を有する。庇部８１２には貫通孔８１４が形成される。貫通孔８１４は基板５０の上面と垂直である。このため、庇部８１２の下面側のうち貫通孔８１４の入り口を形成する箇所に、鋭角の部分が形成される。このとき、気泡がケース８１０の鋭角の部分に突き刺さり、気泡が抜けにくくなる可能性がある。
これに対し本実施の形態では、庇部１２の斜面１２ｃに対して、貫通孔１４を直角方向に形成する。このため、貫通孔１４への気泡の入り口を形成する庇部１２の縁に、鋭角の部分が形成されない。従って、封止材を注入した際に気泡を巻き込んだとしても、貫通孔１４から気泡を抜き易くできる。これにより、庇部１２と基板５０との間の領域を隙間なく樹脂４０で充填できる。従って、半導体装置１００の絶縁性を向上することができる。また、Ｘ線検査等による気泡のスクリーニングを省略でき、製造工程を簡略化できる。
また、貫通孔１４を屈曲させない場合、貫通孔１４を上面１２ａまで貫通させるためには、庇部１２が長くなる可能性がある。また、貫通孔１４が長くなる可能性がある。これに対し本実施の形態では、貫通孔１４は第１部分１５と第２部分１６の境界で屈曲する。このため、庇部１２が必要以上に長くなることを防止できる。また、貫通孔１４を短縮できる。
また、第１部分１５と第２部分１６のなす角θ１は鈍角である。このため、貫通孔１４の内部に気泡が引っ掛かることを抑制できる。また、第２部分１６は庇部１２の上面１２ａと垂直に延びる。このため、気泡を上面１２ａ側に誘導し易い。
本実施の形態では、貫通孔１４は直線状の第１部分１５と第２部分１６から形成された。これに限らず、貫通孔１４は湾曲していても良い。また、第１部分１５と第２部分１６のなす角θ１は直角または鋭角であっても良い。また、貫通孔１４の径は一定ではなくても良い。また、第２部分１６は庇部１２の上面１２ａと垂直ではなくても良い。
図７は、実施の形態１の変形例に係る半導体装置２００の断面の拡大図である。半導体装置２００はケース２１０を備える。ケース２１０は壁部分２１１と庇部２１２を有する。庇部２１２は、上面２１２ａと、上面２１２ａの下方に設けられた斜面２１２ｃを有する。上面２１２ａと斜面２１２ｃは側面２１２ｂで繋がれている。側面２１２ｂは庇部２１２の先端に設けられる。
庇部２１２には、斜面２１２ｃから上面２１２ａに貫通する貫通孔２１４が形成される。貫通孔２１４は斜面２１２ｃから垂直に延びる。貫通孔２１４は直線状である。このように貫通孔２１４は屈曲していなくても良い。
また、貫通孔２１４が斜面２１２ｃから垂直に延びることで、貫通孔２１４が基板５０の上面と垂直な場合と比較して、樹脂４０の流れる方向８１と気泡の抜ける方向８２の角度が近づく。従って、樹脂４０に押し出された気泡をさらに抜き易くすることができる。
本実施の形態では庇部１２の端部は、平面である側面１２ｂから形成された。これに限らず、庇部１２の端部は曲面から形成されても良い。また、庇部１２の端部は尖っていても良い。
また、半導体チップ５２、５３はワイドバンドギャップ半導体から形成されても良い。ワイドバンドギャップ半導体は、例えば炭化珪素、窒化ガリウム系材料またはダイヤモンドである。これにより、半導体装置１００をさらに小型化できる。
これらの変形は、以下の実施の形態に係る半導体装置について適宜応用することができる。なお、以下の実施の形態に係る半導体装置については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
図８は、実施の形態２に係る半導体装置３００の断面の拡大図である。半導体装置３００はケース３１０を備える。ケース３１０は壁部分３１１と庇部３１２を有する。庇部３１２には貫通孔３１４が形成される。本実施の形態では、貫通孔３１４の形状が実施の形態１と異なる。他の構成は実施の形態１と同様である。
庇部３１２は、上面３１２ａと、上面３１２ａの下方に設けられた下面３１２ｃとを有する。上面３１２ａと下面３１２ｃの間には、側面３１２ｂが設けられる。側面３１２ｂは、庇部３１２の先端に設けられる。下面３１２ｃは庇部３１２の先端から離れるほど基板５０との距離が近づく斜面である。下面３１２ｅは下面３１２ｃのうち側面３１２ｂと反対側に繋がる。下面３１２ｅは基板５０の上面と平行である。下面３１２ｅは接着剤５８を介して、基板５０の上面に固定される。
庇部３１２には、下面３１２ｃから上面３１２ａに貫通する貫通孔３１４が形成される。貫通孔３１４は樹脂４０で満たされている。貫通孔３１４は、第１部分３１５と第２部分３１６から形成される。第１部分３１５は下面３１２ｃから延び、下面３１２ｃから離れるほど幅が狭まる。第１部分３１５は例えば円錐形である。第２部分３１６は第１部分３１５よりも上面３１２ａ側に形成され、幅が均一である。また、第２部分３１６は庇部３１２の上面３１２ａと垂直に延びる。貫通孔３１４を形成する庇部３１２の側面３１２ｄは、基板５０の上面と垂直である。上面３１２ａと下面３１２ｃは側面３１２ｄで繋がる。
貫通孔３１４のうち第１部分３１５はテーパー状である。これに対し第１部分３１５と上面３１２ａを繋ぐ第２部分３１６は径が一定である。貫通孔３１４の下面３１２ｃでの径は、例えば３．０ｍｍである。貫通孔３１４の上面３１２ａでの径は、例えば１．０ｍｍである。
また、第１部分３１５のテーパー角θ２は９０度未満の鋭角である。ここで、テーパー角θ２は、第１部分３１５を形成する庇部３１２の側面のうち、側面３１２ｄと、断面視で側面３１２ｄと対向する部分とのなす角度である。
図９は、実施の形態２の比較例に係る半導体装置の断面図である。比較例に係る半導体装置は、ケース９１０を備える。ケース９１０は、壁部分９１１と庇部９１２を有する。庇部９１２には円錐形の貫通孔９１４が形成される。貫通孔９１４のテーパー角は、貫通孔９１４の入り口から出口まで一定である。
このような構成では、庇部９１２の下面における貫通孔９１４の径が大きくなるおそれがある。このため、貫通孔９１４を形成するために、庇部９１２のうち多くの部分を削ることとなる可能性がある。この場合、ケース９１０の剛性を維持できないおそれがある。特に、ワイヤボンド接合時にケース９１０に揺れが生じ易くなり、接合不良が発生するおそれがある。
また、庇部９１２の下面における貫通孔９１４の径を小さくすると、庇部９１２の上面における貫通孔９１４の径がさらに小さくなる。このため、気泡を抜くことが困難となるおそれがある。また、貫通孔９１４のテーパー角を小さくすると、気泡を貫通孔９１４に誘導する効果が小さくなることが考えられる。
これに対し本実施の形態では、貫通孔３１４はテーパー状の第１部分３１５と直線状の第２部分３１６から形成される。つまり、貫通孔３１４は途中でテーパー角が小さくなる。これにより、気泡の入り口側ではテーパー状の第１部分３１５により気泡を誘導して、樹脂４０の気泡を抜き易くできる。また、気泡の入り口を大きくすることで、気泡が大きい場合にも、気泡を貫通孔３１４に入り易くできる。また、第２部分３１６を設けることで、庇部３１２のうち貫通孔３１４を形成するために削られる部分を低減できる。従って、ケース３１０の剛性を維持できる。これにより、ワイヤボンド接合時のケース３１０の揺れを抑制し、接合不良を抑制できる。
本実施の形態の変形例として、第２部分３１６の径は一定ではなくても良い。つまり、第２部分３１６はテーパー状であっても良い。このとき、第２部分３１６を形成する庇部３１２の側面は、第１部分３１５を形成する庇部３１２の側面に対して傾いていれば良い。例えば、第２部分３１６は、上面３１２ａに向かって狭まり、第１部分３１５よりもテーパー角が小さくても良い。この場合も、テーパー角が小さい第２部分３１６により、庇部３１２のうち貫通孔３１４を形成するために削られる部分を低減できる。また、第２部分３１６は、上面３１２ａに近づくほど幅が広がっても良い。これにより、気泡を上面３１２ａ側に抜き易くできる。
また、貫通孔３１４は、第１部分３１５と第２部分３１６と、第２部分３１６のさらに上面３１２ａ側に形成された第３部分から形成されても良い。つまり、第２部分３１６は、第１部分３１５よりも上面３１２ａ側に形成されればよく、上面３１２ａに到達しなくても良い。
また、下面３１２ｃは斜面に限らず、基板５０の上面または庇部３１２の上面３１２ａと平行な面であっても良い。
実施の形態３．
図１０は実施の形態３に係るケース４１０の断面の拡大図である。ケース４１０は壁部分４１１と庇部４１２を有する。庇部４１２には貫通孔４１４が形成される。本実施の形態では、貫通孔４１４の形状が実施の形態１と異なる。他の構成は実施の形態１と同様である。
庇部４１２は、上面４１２ａと、上面４１２ａの下方に設けられた下面４１２ｃとを有する。上面４１２ａと下面４１２ｃの間には、側面４１２ｂが設けられる。側面４１２ｂは、庇部４１２の先端に設けられる。下面４１２ｃは庇部４１２の先端から離れるほど基板５０との距離が近づく斜面である。
庇部４１２には、下面４１２ｃから上面４１２ａに貫通する貫通孔４１４が形成される。貫通孔４１４は、庇部４１２の上面４１２ａと垂直である。貫通孔４１４の下面４１２ｃ側で、貫通孔４１４の入り口を形成する庇部４１２の縁４１２ｆは、丸みを帯びている。これにより、気泡を貫通孔４１４に入り易くすることができる。また、貫通孔４１４の入り口に気泡が引っ掛かることを抑制できる。
本実施の形態の貫通孔４１４の形状は、図１０に示されるものに限らない。例えば、実施の形態１、２の貫通孔１４、２１４、３１４の気泡の入り口側において、貫通孔の入り口を形成する庇部の縁は丸みを帯びていても良い。
なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。
１０ ケース、１１ 壁部分、１２ 庇部、１２ａ 上面、１２ｂ 側面、１２ｃ 斜面、１２ｄ 垂直面、１２ｅ 下面、１４ 貫通孔、１５ 第１部分、１６ 第２部分、３０、３２ 端子、４０ 樹脂、５０ 基板、５１、５１ａ、５１ｂ、５１ｃ、５１ｄ 金属パターン、５２、５３ 半導体チップ、５４ ワイヤ、５５ 絶縁板、５６ ベース板、５８ 接着剤、１００、２００ 半導体装置、２１０ ケース、２１１ 壁部分、２１２ 庇部、２１２ａ 上面、２１２ｂ 側面、２１２ｃ 斜面、２１４ 貫通孔、３００ 半導体装置、３１０ ケース、３１１ 壁部分、３１２ 庇部、３１２ａ 上面、３１２ｂ 側面、３１２ｃ 下面、３１２ｄ 側面、３１２ｅ 下面、３１４ 貫通孔、３１５ 第１部分、３１６ 第２部分、４１０ ケース、４１１ 壁部分、４１２ 庇部、４１２ａ 上面、４１２ｂ 側面、４１２ｃ 下面、４１２ｆ 縁、４１４ 貫通孔、８１０ ケース、８１１ 壁部分、８１２ 庇部、８１４ 貫通孔、９１０ ケース、９１１ 壁部分、９１２ 庇部、９１４ 貫通孔

Claims (7)

  1. 基板と、
    前記基板の上に設けられた半導体チップと、
    前記基板の上に設けられ前記半導体チップを囲む壁部分と、前記壁部分から前記壁部分に囲まれた領域の内側に向かって突出した庇部と、を有するケースと、
    前記壁部分に囲まれた領域を充填する樹脂と、
    を備え、
    前記庇部は、上面と、前記上面の下方に設けられ前記庇部の先端から離れるほど前記基板との距離が近づく斜面と、を有し、前記斜面から前記上面に貫通する貫通孔が形成され、
    前記貫通孔は前記斜面から垂直に延びることを特徴とする半導体装置。
  2. 前記貫通孔は、前記斜面から垂直に延びる第１部分と、前記第１部分に対して前記庇部の先端側に傾き、前記上面まで延びる第２部分と、から形成されることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２部分は前記上面と垂直であることを特徴とする請求項２に記載の半導体装置。
  4. 前記第１部分と前記第２部分のなす角は鈍角であることを特徴とする請求項２または３に記載の半導体装置。
  5. 前記貫通孔の前記斜面側で、前記貫通孔の入り口を形成する前記庇部の縁は、丸みを帯びていることを特徴とする請求項１から４の何れか１項に記載の半導体装置。
  6. 前記半導体チップはワイドバンドギャップ半導体から形成されていることを特徴とする請求項１から５の何れか１項に記載の半導体装置。
  7. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項６に記載の半導体装置。
JP2020006976A 2020-01-20 2020-01-20 半導体装置 Active JP7257978B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020006976A JP7257978B2 (ja) 2020-01-20 2020-01-20 半導体装置
US16/911,288 US12062587B2 (en) 2020-01-20 2020-06-24 Semiconductor device
DE102020131301.2A DE102020131301B4 (de) 2020-01-20 2020-11-26 Halbleitervorrichtung
CN202110052800.8A CN113140518B (zh) 2020-01-20 2021-01-15 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020006976A JP7257978B2 (ja) 2020-01-20 2020-01-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2021114558A JP2021114558A (ja) 2021-08-05
JP7257978B2 true JP7257978B2 (ja) 2023-04-14

Family

ID=76650421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020006976A Active JP7257978B2 (ja) 2020-01-20 2020-01-20 半導体装置

Country Status (4)

Country Link
US (1) US12062587B2 (ja)
JP (1) JP7257978B2 (ja)
CN (1) CN113140518B (ja)
DE (1) DE102020131301B4 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024190399A1 (ja) * 2023-03-15 2024-09-19 住友電気工業株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014229649A (ja) 2013-05-20 2014-12-08 カルソニックカンセイ株式会社 半導体モジュール及びその製造方法
JP2017152472A (ja) 2016-02-23 2017-08-31 三菱電機株式会社 半導体装置
WO2019008828A1 (ja) 2017-07-03 2019-01-10 三菱電機株式会社 半導体装置
WO2019234984A1 (ja) 2018-06-06 2019-12-12 三菱電機株式会社 半導体装置及び電力変換装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677355A (ja) * 1992-08-27 1994-03-18 Nec Kansai Ltd 樹脂モールド型半導体装置および樹脂モールド装置
JP3201187B2 (ja) * 1994-12-08 2001-08-20 富士電機株式会社 半導体装置
DE19522172C1 (de) * 1995-06-19 1996-11-21 Siemens Ag Leistungs-Halbleitermodul mit Anschlußstiften
JP3747699B2 (ja) * 1999-08-06 2006-02-22 富士電機デバイステクノロジー株式会社 半導体装置
JP3874062B2 (ja) * 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
DE10232566B4 (de) * 2001-07-23 2015-11-12 Fuji Electric Co., Ltd. Halbleiterbauteil
JP5054440B2 (ja) * 2007-06-15 2012-10-24 新光電気工業株式会社 電子部品内蔵基板の製造方法及び電子部品内蔵基板
JP6349903B2 (ja) * 2014-01-30 2018-07-04 日立化成株式会社 半導体装置
JP6135552B2 (ja) * 2014-02-28 2017-05-31 三菱電機株式会社 半導体装置
KR20230169471A (ko) * 2015-03-31 2023-12-15 하마마츠 포토닉스 가부시키가이샤 반도체 장치
DE112017006294T5 (de) * 2017-01-17 2019-08-22 Hitachi Automotive Systems, Ltd. Leistungsumsetzer
JP6946138B2 (ja) * 2017-10-03 2021-10-06 オイレス工業株式会社 スラスト滑り軸受
JP7109285B2 (ja) 2018-07-04 2022-07-29 株式会社クラウン・パッケージ 包装容器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014229649A (ja) 2013-05-20 2014-12-08 カルソニックカンセイ株式会社 半導体モジュール及びその製造方法
JP2017152472A (ja) 2016-02-23 2017-08-31 三菱電機株式会社 半導体装置
WO2019008828A1 (ja) 2017-07-03 2019-01-10 三菱電機株式会社 半導体装置
WO2019234984A1 (ja) 2018-06-06 2019-12-12 三菱電機株式会社 半導体装置及び電力変換装置

Also Published As

Publication number Publication date
DE102020131301B4 (de) 2023-01-26
CN113140518A (zh) 2021-07-20
US20210225718A1 (en) 2021-07-22
CN113140518B (zh) 2024-04-26
JP2021114558A (ja) 2021-08-05
DE102020131301A1 (de) 2021-07-22
US12062587B2 (en) 2024-08-13

Similar Documents

Publication Publication Date Title
JP2016006806A (ja) 半導体装置
US20150270240A1 (en) Power semiconductor device
JP7257978B2 (ja) 半導体装置
TW202008543A (zh) 封裝結構及封裝結構的製造方法
JP6607077B2 (ja) 半導体装置
US20140306327A1 (en) Semiconductor device and method of manufacturing thereof
JP7192789B2 (ja) 半導体装置
US9754862B2 (en) Compound semiconductor device including a multilevel carrier
GB2323474A (en) A leadframe for a semiconductor device
US9881906B2 (en) Semiconductor module
KR101569769B1 (ko) 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법
JP2013214596A (ja) 半導体デバイス
JP2010186959A (ja) 半導体パッケージおよびその作製方法
US9123710B2 (en) Semiconductor device having a semiconductor chip and wiring
JP2022143657A (ja) 半導体装置及びその製造方法
JP7392308B2 (ja) 半導体装置
JP6866913B2 (ja) 半導体装置
CN109564918B (zh) 半导体装置
JP7542512B2 (ja) 半導体装置
KR102499825B1 (ko) 패키지형 전력 반도체 장치
WO2014132897A1 (ja) 半導体装置
JPS62154769A (ja) 半導体装置
JP2018182195A (ja) 半導体装置
JP2007173738A (ja) 配線基板及びフリップチップ実装構造
JP2005223005A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220128

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230404

R150 Certificate of patent or registration of utility model

Ref document number: 7257978

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150