JP2008047615A - 半導体装置及び電力変換装置 - Google Patents

半導体装置及び電力変換装置 Download PDF

Info

Publication number
JP2008047615A
JP2008047615A JP2006219732A JP2006219732A JP2008047615A JP 2008047615 A JP2008047615 A JP 2008047615A JP 2006219732 A JP2006219732 A JP 2006219732A JP 2006219732 A JP2006219732 A JP 2006219732A JP 2008047615 A JP2008047615 A JP 2008047615A
Authority
JP
Japan
Prior art keywords
semiconductor element
electrode
substrate
semiconductor
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006219732A
Other languages
English (en)
Other versions
JP5028907B2 (ja
Inventor
Yutaka Tajima
豊 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2006219732A priority Critical patent/JP5028907B2/ja
Publication of JP2008047615A publication Critical patent/JP2008047615A/ja
Application granted granted Critical
Publication of JP5028907B2 publication Critical patent/JP5028907B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】装置全体が厚くならないようにして装置が大型化するのを防止した、複数の半導体素子が積層された半導体装置及び電力変換装置を提供する。
【解決手段】第１半導体素子１１と、第１電力基板１２を介して第１半導体素子１１を積層した第１放熱器１６と、第１半導体素子１１の主面電極と第１配線電極１８を接続する第１ボンディングワイヤ１４と、第１ボンディングワイヤ１４に隣接配置される第２ボンディングワイヤ１５が接続された金属板１３と、金属板１３が積層された第２放熱器１７と、第１ボンディングワイヤ１４及び第２ボンディングワイヤ１５を埋設状態にして、第１半導体素子１１と、主面を第１半導体素子１１の主面電極に対向配置した金属板１３とを接合する高熱伝導性材料１９とを有する。
【選択図】図１

Description

この発明は、半導体装置及び電力変換装置に関し、特に、複数の半導体素子が積層された半導体装置及び電力変換装置に関する。
従来、複数の半導体素子が積層された「半導体装置」（特許文献１参照）が知られている。
図１２は、従来の半導体装置の構成を示す断面説明図である。図１２に示すように、半導体装置１は、下側半導体素子２と上側半導体素子３を積層して形成する。下側半導体素子２を、両側に金属パターンを有する絶縁基板４を介して冷却器５ａに実装する。この下側半導体素子２は、はんだ６ａによって絶縁基板４に実装される。また、上側半導体素子３も、両側に金属パターンを有する絶縁基板７を介して冷却器５ｂに実装する。この上側半導体素子３は、はんだ６ｂによって絶縁基板７に実装される。
そして、下側半導体素子２の主面電極上に電極２ａを実装し、更に、電極２ａ上に絶縁材８ａを介して冷却器５ｂを載せ、更に、上側半導体素子３の主面電極上に電極３ａを実装し、更に、電極３ａ上に絶縁材８ｂを介して冷却器５ｃを載せる。
この従来の半導体装置１は、下側半導体素子２と上側半導体素子３共に表裏面に冷却器５ａ，５ｂを有するため、冷却性能が高くなり、それにより温度上昇を抑えるとしている。また、両半導体素子２，３を積層しているので、半導体素子の実装密度を向上させて設置面積を縮小することができるとしている。
特開２００１−２４４４０７号公報
しかしながら、従来の半導体装置１は、複数の半導体素子と複数の冷却器とを電気的な絶縁性を確保しながら積層する構造であるため、積層する部材の数が増えて装置全体が厚くなってしまい、装置が大型化してしまうことが避けられない。
この発明の目的は、装置全体が厚くならないようにして装置が大型化するのを防止した、複数の半導体素子が積層された半導体装置及び電力変換装置を提供することである。
上記目的を達成するため、この発明に係る半導体装置は、第１半導体素子と、第１基板を介して前記第１半導体素子を積層した第１放熱器と、前記第１半導体素子の主面電極と第１配線電極を接続する第１ボンディングワイヤと、前記第１ボンディングワイヤに隣接配置される第２ボンディングワイヤが接続された金属板と、前記金属板が積層された第２放熱器と、前記第１ボンディングワイヤ及び前記第２ボンディングワイヤを埋設状態にして、前記第１半導体素子と、主面を前記第１半導体素子の主面電極に対向配置した前記金属板とを接合する高熱伝導性材料とを有している。
また、この発明に係る電力変換装置は、この発明に係る半導体装置の前記第１半導体素子を絶縁ゲート型バイポーラトランジスタとし、前記第２半導体素子をダイオードとして、前記第１半導体素子と前記第２半導体素子の主面電極同士を電気的に接続すると共に、前記第１半導体素子と前記第２半導体素子の裏面電極同士を電気的に接続することによりスイッチ回路を形成し、前記スイッチ回路を複数個用いてインバータ回路を形成している。
この発明によれば、第１半導体素子は、第１基板を介して第１放熱器に積層されており、第１半導体素子の主面電極と第１配線電極を接続する第１ボンディングワイヤと、第１ボンディングワイヤに隣接配置される第２ボンディングワイヤが接続された金属板が、第２放熱器に積層されており、第１ボンディングワイヤ及び第２ボンディングワイヤを埋設状態にして、第１半導体素子と、主面を第１半導体素子の主面電極に対向配置した金属板とを、高熱伝導性材料により接合している。このため、複数の半導体素子が積層された半導体装置において、装置全体が厚くならないようにして装置が大型化するのを防止することができる。また、この発明に係る電力変換装置は、上記半導体装置により実現することができる。
以下、この発明を実施するための最良の形態について図面を参照して説明する。
（第１実施の形態）
図１は、この発明の第１実施の形態に係る電力変換装置の断面構造を示す説明図である。図２は、図１のＡ−Ａ線に沿う断面図である。
図１及び図２に示すように、電力変換装置（半導体装置）１０は、第１半導体素子１１、第１電力基板（基板）１２、金属板１３、第１ボンディングワイヤ１４、第２ボンディングワイヤ１５、及び第１放熱器１６と第２放熱器１７を有している。
第１ボンディングワイヤ１４は、第１半導体素子１１と、第１電力基板（基板）１２の側方に離間配置された第１配線電極１８を接続しており、第２ボンディングワイヤ１５は、金属板１３の主面（表面）上方に位置している（図１参照）。第１ボンディングワイヤ１４と第２ボンディングワイヤ１５は、それぞれ１本ずつ或いは複数本ずつ配置されており、全てのボンディングワイヤ１４，１５は、第１半導体素子１１と金属板１３を接合する高熱伝導性材料１９の中に埋め込まれる（図１，２参照）。
この電力変換装置１０は、以下の工程を経て形成される。
先ず、第１電力基板１２を、第１放熱器１５の主面上に、直接、又は第１絶縁領域２０或いはベースプレート（図示しない）を介して配置する。この第１電力基板１２の主面に、第１半導体素子１１の裏面を接合することにより、第１電力基板１２の上に第１半導体素子１１を実装すると共に、ワイヤボンディングにより、第１半導体素子１１の主面側電極と第１配線電極１８を第１ボンディングワイヤ１４で接続する。
次に、第２放熱器１７の主面上に、直接、又は第２絶縁領域２１或いはベースプレート（図示しない）を介して金属板１３を配置し、この金属板１３の主面上に、ワイヤボンディングにより、第２ボンディングワイヤ１５の両端を接続し、第２ボンディングワイヤ１５が金属板１３の主面（表面）上方に位置するようにする。
そして、第１半導体素子１１の主面側電極と金属板１３の主面を対向させて、対向間隙に、複数の第１ボンディングワイヤ１４と第２ボンディングワイヤ１５を、例えば、交互に略一列に並べ、第１半導体素子１１と金属板１３を配置する。
その後、第１ボンディングワイヤ１４と第２ボンディングワイヤ１５を互いに接近させた状態で、第１半導体素子１１と金属板１３を高熱伝導性材料１９により結合する。これにより、第１半導体素子１１と金属板１３を結合する高熱伝導性材料１９の内部には、互いに接近して略一列に並んだ、それぞれ１本ずつ或いは複数本ずつの第１ボンディングワイヤ１４と第２ボンディングワイヤ１５が、埋設状態に位置することになる（図２参照）。高熱伝導性材料１９としては、例えば、銀ペーストや、金属粒子又はセラミック粒子を含有しているエポキシ系或いはシリコン系接着剤等の導電性接着剤が用いられる。
ここで、第１半導体素子１１と第１電力基板１２の接合は、例えば、はんだ２２を用いたはんだ付けで行なう。
この電力変換装置１０は、第１半導体素子１１を絶縁ゲート型バイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）とし、第２半導体素子１２を高速整流ダイオード（Ｆａｓｔ Ｒｅｃｏｖｅｒｙ Ｄｉｏｄｅｓ：ＦＲＤ）とすることにより、スイッチ回路を形成する。
図３は、図１の電力変換装置により形成したスイッチ回路を用いた３相インバータ回路の回路図である。図４は、大電力用の３相インバータ回路に用いられるスイッチ回路の回路図である。
図３に示すように、３相インバータ回路２３は、直流電源２４の直流電力を交流電力に変換して電動機２５を駆動する。直流電源２４には、平滑コンデンサ２６が並列接続されている。
この３相インバータ回路２３は、多くの場合、並列接続したＩＧＢＴ２７とＦＲＤ２８、及びＩＧＢＴ２７のゲート抵抗２９からなるスイッチ回路３０を、電気的に直列接続して、電気的に１相分の電力変換回路を構成し、更に、それを電気的に３相（Ｕ相、Ｖ相、Ｗ相）並列接続することにより形成する。
図４に示すように、大電力を扱う３相インバータ回路の場合、ＩＧＢＴ２７とＦＲＤ２８は１個ずつでなく、例えば、それぞれ２個ずつ（ＩＧＢＴ２７ａ，２７ｂ、ＦＲＤ２８ａ，２８ｂ）を並列接続して、スイッチ回路３１を形成する。なお、ＩＧＢＴ２７とＦＲＤ２８をそれぞれ３個以上並列接続して、スイッチ回路を形成する場合もある。
この実施の形態の電力変換装置１０における第１半導体素子１１は、ＩＧＢＴ或いはＦＲＤの何れかが用いられる。
上記構成を有する電力変換装置１０は、以下の効果を得ることができる。
第１に、電力変換を行なう第１半導体素子１１（ＩＧＢＴ）の放熱を、第１半導体素子１１の裏面側だけでなく、第１半導体素子１１の主面側からも併せて行うことができる。しかも、第１半導体素子１１の主面側電極に対する電気的接続は、第１ボンディングワイヤ１４により容易、且つ、確実に行なうことができるので、第１半導体素子１１の表面からも低い熱抵抗で放熱することができる。
つまり、一般に大電力変換を行なう第１半導体素子１１へのワイヤボンディングによる第１ボンディングワイヤ１４は、径が３５０〜５００μｍ程度のアルミニウム線を用られており、加えて、これら複数のアルミニウム線は、ある程度規則的な間隔を空けて同方向に引き出され、第１配線電極１８へと接続されている。
また、第１半導体素子１１の主面側に、第２放熱器１７或いは第２放熱器１７の主面上の第２絶縁領域２１或いはベースプレートを介して金属板１３を配置し、更に、第２放熱器１７或いは金属板１３に、ワイヤボンディングにより第２ボンディングワイヤ１５を設ける。そして、第２ボンディングワイヤ１５を、第１ボンディングワイヤ１４と同様に、径が３５０〜５００μｍ程度のアルミ線を用いて形成すると共に、第１ボンディングワイヤ１４と略平行に配置する。
これにより、第１半導体素子１１の主面側電極と、第２放熱器１７及び金属板１３が接近した状態になり、この間に、第１ボンディングワイヤ１４と第２ボンディングワイヤ１５、即ち、複数のアルミニウム線が接近して並列配置されることになる。加えて、接近する複数のアルミニウム線の間に高熱伝導性材料１９を充填し、高熱伝導性材料１９により複数のアルミニウム線を結合すれば、第１半導体素子１１の主面電極と第２放熱器１７を低い熱抵抗により結合することができる。
このとき、第１半導体素子１１の主面電極と、第２放熱器１７或いは金属板１３の空間は、大部分がアルミニウム線（第１ボンディングワイヤ１４、第２ボンディングワイヤ１５）により占められるが、アルミニウム線が円形断面を有することで生じる隙間は高熱伝導性材料１９により容易に埋めることができる。
よって、第１半導体素子１１の主面側から流れる熱流は大部分がアルミニウム線を横切ることになり、更に、隣接するアルミニウム線の隙間を埋める熱伝達に寄与する高熱伝導性材料１９を通る。つまり、熱流路の大部分である、第１半導体素子１１の主面電極から金属板１３への経路の殆どは、アルミニウム線で占められている。
このため、第１半導体素子１１の主面側電極と第２放熱器１７の間を、大部分が金属による低熱抵抗状態で熱結合することができるので、第１半導体素子１１の放熱が裏面側からだけでなく主面側からも可能になって放熱効率が良くなり、容易に電力変換装置の大幅な小型化を図ることができる。
第２に、第１半導体素子１１の直上に、金属性部材である金属板１３及び第２放熱器１７を載置することになるので、この金属性部材が第１半導体素子１１から生じるノイズに対するシールド体として機能する。特に、第１半導体素子１１に極めて接近して配置することができるので、高いシールド効果を得ることができる。
第３に、第１半導体素子１１の主面側電極と第２放熱器１７の間の熱結合を、常時、確実に行うことができる。
一般に、電力変換装置は、複数の第１半導体素子１１から構成されることから、第１半導体素子１１の主面側に配置する第２放熱器１７は、電力変換装置全体として１つである方が、部品点数の削減や製造工程の簡略化を図る上で望ましい。ところで、第１半導体素子１１の厚さは必ずしも均一ではなく、また、第１電力基板１２に対する第２放熱器１７や金属板１３の平行度が常に合うとは限らない。
本構成では、第２放熱器１７や金属板１３を押圧したときの高熱伝導性材料１９の潰れにより、厚さ（高さ）ばらつきや平行度違いによる当接面の隙間不均一があっても、第１半導体素子１１の主面側電極と第２放熱器１７や金属板１３の間を確実に埋めることができる。
第４に、発生する熱応力による信頼性上の懸念を低減することができる。
一般に、第２放熱器１７や金属板１３には、材料コストの面から銅やアルミニウム等の金属材料が用いられるが、これらの金属材料は、第１半導体素子１１とは熱膨張率が大きく異なる。本構成では、高熱伝導性材料１９や第１ボンディングワイヤ１４及び第２ボンディングワイヤ１５の変形により、熱膨張率が大きく異なる材料を接合していても、発生する熱応力を緩和することができる。
更に、以下の効果を得ることができる。
第１ボンディングワイヤ１４と第２ボンディングワイヤ１５は共に、ある程度の間隔を開けて、且つ、同方向に配線されている。また、第２ボンディングワイヤ１５は、第２絶縁領域２１によって電気的にフローティング状態にすることが容易にできる。よって、両ボンディングワイヤ１４，１５が交互に配置されて互いに接近する程に密着させることが可能になるため、第１半導体素子１１から第２放熱器１７や金属板１３迄の間隔を、更に短くすることができ、その結果、その空隙内部の両ボンディングワイヤ１４，１５の充填率を高くすることができる。
これにより、第１半導体素子１１から第２放熱器１７や金属板１３迄の熱抵抗を、更に低減することが容易にできるため、第１半導体素子１１を、更に効率良く冷却することができると共に、更に小型化を図ることができる。
また、製造工程の簡略化が可能になる。即ち、高熱伝導性材料１９である導電性接着剤は、塗布後に熱硬化処理を行なえばよいので、本構成のような、第１半導体素子１１の上に第２放熱器１７や金属板１３を載置する積層構造体であっても、常温で導電性接着剤１９を塗布し、その後、熱硬化させれば、容易に形成することができる。
また、第１半導体素子１１や金属板１３等の各構成材料の寸法公差ばらつきに容易に対応することができる。即ち、本構成のような、複数の材料を積層する構造、且つ、各構成部分の厚さが必ずしも均一とは限らない構造を有する場合、各構成材料の寸法公差による精度ばらつきが発生してしまうが、本構成では、導電性接着剤１９の熱硬化処理前は容易に変形できる性質を利用して、導電性接着剤１９の潰れにより寸法公差ばらつきを吸収することができる。
（第２実施の形態）
図５は、この発明の第２実施の形態に係る電力変換装置の断面構造を示す説明図である。図６は、図５のＢ−Ｂ線に沿う断面図である。
図５及び図６に示すように、電力変換装置３５は、第２放熱器１７の主面上に、第２絶縁領域２１を介して設けられた金属板１３（図１参照）を第２電力基板３６として、第２電力基板３６の上に第２半導体素子３７を配置している。そして、第１半導体素子１１と第１配線電極３８を第１ボンディングワイヤ１４により、第２半導体素子３７と第２配線電極３９を第２ボンディングワイヤ４０により、それぞれ接続し（図５参照）、それぞれ１本ずつ或いは複数本ずつ並置された両ボンディングワイヤ１４，４０（図６参照）を、第２半導体素子３７の主面と第１半導体素子１１の主面を接合する高熱伝導性材料１９の中に埋め込んでいる（図５，６参照）。
更に、第１半導体素子１１の主面電極と第２半導体素子３７の主面電極が同電位であると共に、第１半導体素子１１と第２半導体素子３７は同一の電気的動作をしない状態を有する構成とする。その他の構成及び作用は、第１実施の形態の電力変換装置１０と同様である。
第１配線電極３８は、第１電力基板１２の側方に、第２配線電極３９は、第２電力基板３６の側方に、それぞれ並設されており、第２配線電極３９は、第２ボンディングワイヤ４０を接続する位置が第２電力基板３６の主面より低くなるように、その厚さを第２電力基板３６の厚さより薄く形成している。第１配線電極３８は、略Ｌ字状に形成されて、一端を第１電力基板１２から離間させ他端を第２配線電極３９に当接させ、第２配線電極３９は、一端を第２電力基板３６から離間させている。第１配線電極３８の他端が第２配線電極３９に接触していることにより、第１配線電極３８と第２配線電極３９は電気的に接続される。
なお、第１配線電極３８の厚さを、第１ボンディングワイヤ１４を接続する位置が第１電力基板１２より低くなるように、第１電力基板１２の厚さより薄く形成し、第２配線電極３９を略Ｌ字状に形成して、一端を第１電力基板１２から離間させ他端を第１配線電極３８に当接させてもよい。
ここで、第２半導体素子３７は、ハンダ２２を用いたはんだ付けによって第２電力基板３６に実装する。また、第２半導体素子３７は、ＩＧＢＴ２７或いはＦＲＤ２８（図３,４参照）の何れかが用いられる。
上記構成を有する電力変換装置３５は、第１実施の形態の電力変換装置１０の効果に加え、以下の効果を得ることができる。
第１に、半導体素子（１１，３７）の温度上昇を、顕著に抑制することができる。即ち、第１半導体素子１１が通電により発熱している場合、その熱は、第１半導体素子１１の裏面から第１電力基板１２を介して第１放熱器１６に伝わる。加えて、第１半導体素子１１の主面側から第２半導体素子３７、更に、第２電力基板３６を介して第２放熱器１７へも伝わる。これにより、第１半導体素子１１の温度上昇を顕著に抑制することができ、同様に、第２半導体素子３７の温度上昇を顕著に抑制することができる。
ここで、本構成では、第１半導体素子１１の主面電極と第２半導体素子３７の主面電極が電気的に同電位であることから、両半導体素子１１，３７を十分に接近させることができる。つまり、電気的な絶縁を得るために、両半導体素子１１，３７を離間させて配置する必要が無く、また、両半導体素子１１，３７の主面電極を結合する高熱伝導性材料１９も絶縁体である必要が無い。一般に、電気伝導性を有する接合材料は、絶縁性を有する接合材料よりも熱伝導性が良いので、薄くして熱抵抗を更に下げることができる。
この結果、両半導体素子１１，３７で生じた熱を、一方の半導体素子の主面側に対向して位置する他方の半導体素子に低い熱抵抗で伝熱することができる。そして、他方の半導体素子も裏面側が低い熱抵抗で放熱器に熱結合していることにより、温度上昇を抑えることができる。よって、両半導体素子１１，３７の発熱を、上下面の両方に低い熱抵抗で伝熱できるので、温度上昇を顕著に抑制することができる。
第２に、両半導体素子１１，３７の主面側に、放熱経路を簡便、且つ、確実に設けることができる。
つまり、第１半導体素子１１の主面側に、対向して第２半導体素子３７を載せる形態になるが、その際、第１半導体素子１１に対し第２半導体素子３７を固定する部分の形状精度により、両半導体素子１１，３７の主面電極間隔がばらつくことが懸念される。この場合でも、本構成では、高熱伝導性材料１９の潰れによって寸法ばらつきを吸収した後に、硬化させて接合することが可能である。更に、第１の効果でも述べたように、両半導体素子１１，３７の主面電極が同電位であるので、両素子間に絶縁材料を介在させる必要が無い。このため、絶縁材料の厚さばらつきによる接合不十分や、絶縁材料の表裏面と両半導体素子主面電極の接合を共に行なうことによる製造工程の煩雑さも、生じない。
第３に、第１半導体素子１１の主面上に第２半導体素子３７を載置する構成を有しているので、両半導体素子１１，３７を実装する投影面積を大幅に減らすことができる。更に、第２の効果でも述べたように、両半導体素子１１，３７の主面電極の間に新たに絶縁材料を介在させることはなく、且つ、主面電極が同電位であることから、両半導体素子１１，３７を十分に接近させることができる。よって、電力変換装置における厚みの増加を抑えると共に、半導体素子の実装部分の投影面積を大幅に減らすことができるので、装置全体の小型化を図る上でより効果的である。
第４に、第３の効果により電力変換装置の投影面積が減れば、両半導体素子１１，３７のそれぞれから、平滑コンデンサ２６（図３参照）までのバスバ（図示しない）を大幅に短くすることができる。よって、このバスバの寄生インダクタンスが小さくなり、電力変換装置３５の大電流動作に対する安定度を著しく高めることができる。
また、第１半導体素子１１と第２半導体素子３７は、互いに同一の電気的動作をしない構成とすることにより、以下の効果を得ることができる。
電力変換器として、例えば、３相インバータ回路２３を例に挙げると、電力変換を行なうスイッチ回路３０は、ＩＧＢＴ２７にＦＲＤ２８が並列接続されている構成が一般的である。
並列接続されているＩＧＢＴ２７とＦＲＤ２８は、スイッチング動作での極短時間の遷移状態を除けば、ＩＧＢＴ２７とＦＲＤ２８の両方に電流が流れることは無い。更に、３相インバータ回路２３が電動機２５を力行状態にしているときは、主に、ＩＧＢＴ２７に電流が流れ、３相インバータ回路２３が電動機２５を回生状態にしているときは、主に、ＦＲＤ２８に電流が流れる。よって、例えば、第１半導体素子１１をＩＧＢＴ２７とし、第２半導体素子１２をＦＲＤ２８とすると、両半導体素子１１，３７の裏面電極は同電位になり、主面電極も同電位になる。このため、第１半導体素子１１と第２半導体素子３７に同時に大電流が流れて、大きな発熱が生じることは無い。
即ち、第１半導体素子１１と第２半導体素子３７の主面電極を高熱伝導性材料１９で接合しているので、電動機２５を力行駆動している間は、主にＩＧＢＴ２７である第１半導体素子１１が発熱し、第１半導体素子１１の裏面側と主面側の両方から放熱される。このとき、第２半導体素子３７の発熱は小さく、第１半導体素子１１の温度抑制に悪影響を与えることはない。また、電動機２５を回生駆動している間は、主にＦＲＤ２８である第２半導体素子３７が発熱し、第２半導体素子３７の裏面側と主面側の両方から放熱される。このとき、第１半導体素子１１の発熱は小さく、第２半導体素子３７の温度抑制に悪影響を与えることはない。
よって、第１に、第１半導体素子１１と第２半導体素子３７が上下に積層された状態であるが、大きな発熱を生じる素子（第１半導体素子１１と第２半導体素子３７）は１個であり、発生した熱は素子の上下に流れることができる。加えて、両半導体素子１１，３７同士の熱が合体して過剰に発熱してしまう懸念は無い。
第２に、第１半導体素子１１と第２半導体素子３７の主面電極が同電位であることにより、両素子間に熱抵抗を介在させる必要が無い。よって、両半導体素子１１，３７の間は低い熱抵抗で熱結合することができる。
第３に、半導体素子（第１半導体素子１１と第２半導体素子３７）と放熱器（第１放熱器１６と第２放熱器１７）の間の熱結合は、従来通り、半導体素子の裏面側を絶縁領域（２０，２１）を介して実装する構成であることから、この部分の熱結合を十分、且つ、確実に行なうことは困難では無い。
これらにより、両半導体素子１１，３７から発生した熱を素子の上下に流して、更に効率良く冷却することができる。
また、第１電力基板１２の主面より低い、第１配線電極３８の第１ボンディングワイヤ１４を接続する一端部の主面に、第２配線電極３９の他端を当接させ、或いは第２電力基板３６の主面より低い、第２配線電極３９の第２ボンディングワイヤ４０を接続する一端部の主面に、第１配線電極３８の他端を当接させて、第１配線電極３８と第２配線電極３９を電気的に接続することにより、第１半導体素子１１と第２半導体素子３７のそれぞれの主面電極と裏面電極を接続することができる。
例えば、第１半導体素子１１をＩＧＢＴ２７、第２半導体素子３７をＦＲＤ２８とすると、ＩＧＢＴ２７とＦＲＤ２８を並列接続することができるため、３相インバータ回路２３において電力変換を行なうスイッチ回路３０を構成することができる。
このとき、本構成では、第１半導体素子１１と第２半導体素子３７を十分接近させた状態で、両ボンディングワイヤ１４，４０と両配線電極３８，３９の接続を確実に行なうことができる。
即ち、一般に、半導体素子の厚さは百乃至数百μｍ程度であり、また、半導体素子の主面側電極の間隔も数百μｍ程度となることから、両ボンディングワイヤ１４，４０と両配線電極３８，３９を接続する部分が、両半導体素子１１，３７と同一平面に位置すると、第１ボンディングワイヤ１４と第２ボンディングワイヤ４０とが干渉してしまい、接続に支障を来たしかねない。これに対し、本構成では、ボンディングワイヤと配線電極を接続する部分に隙間が空くので、支障なく接続することができる。
（第３実施の形態）
図７は、この発明の第３実施の形態に係る電力変換装置の断面構造を示す説明図である。図８は、図７のＣ−Ｃ線に沿う断面図であり、図９は、図８のＤ−Ｄ線に沿う断面図であり、図１０は、図８のＥ−Ｅ線に沿う断面図である。なお、図７は、図８のＦ−Ｆ線に沿う断面図である。
図７から図１０に示すように、電力変換装置４５は、第１電力基板１２に、第１半導体素子１１が有する制御端子（図示しない）を接続する回路基板４６を備えると共に、第２電力基板３６及び第２配線電極３９と第２放熱器１７の間に介在させた直流バスバ電極４７に、基板４８を設けている。その他の構成及び作用は、第２実施の形態の電力変換装置３５と同様である。
第１電力基板１２の、第１配線電極３８が配置された側とは反対側の端部の主面に、第１半導体素子１１に隣接して回路基板４６が載置されており、回路基板４６と第１半導体素子１１の制御端子（図示しない）が、ボンディングワイヤ４９により接続されている（図７，８参照）。更に、この制御端子は、信号線５０により、第１半導体素子１１を駆動する制御回路（図示しない）に電気的に接続されており、信号線５０は、回路基板４６の主面に対向して第２電力基板３６に開けた開口部３６ａを通して、第２電力基板３６裏面側、即ち、直流バスバ電極４７側に引き出されている（図９参照）。
ここで、第１半導体素子１１は、必ずしも単一の素子である必要はなく、ＩＧＢＴ２７ａとＩＧＢＴ２７ｂの並列接続（図４参照）であっても良い。この場合、両ＩＧＢＴ２７ａ，２７ｂの制御端子、即ち、ゲート端子は、ボンディングワイヤ４９により回路基板４６上の配線領域４６ａに接続される（図８参照）。また、配線領域４６ａ上に、ＩＧＢＴのゲート抵抗２９である抵抗体５１を実装接続する（図８，９参照）が、抵抗体５１は、配線領域４６ａ上に立てて実装しても良い。
また、第１電力基板１２上の回路基板４６の長手方向両側方に、一端を第１電力基板１２の主面に他端を第２電力基板３６の裏面にそれぞれ実装接続した支柱５２を設置する（図８，１０参照）。
直流バスバ電極４７は、主面を、第２絶縁領域２１を介して第２電力基板３６の裏面に、裏面を、第３絶縁領域５３を介して第２放熱器１７に、それぞれ接合する。そして、信号線５０を、信号線５０に対応して直流バスバ電極４７に開けた開口部４７ａを通して、直流バスバ電極４７の裏面側に引き出すと共に、直流バスバ電極４７の裏面に形成した、開口部４７ａに連通する溝状凹部４７ｂに配置した基板４８に接続する。
上記構成を有する電力変換装置４５は、第２実施の形態の電力変換装置３５の効果に加え、以下の効果を得ることができる。
先ず、第１半導体素子１１の制御端子を制御回路（図示しない）に接続する信号線を設けるために、電力変換装置のサイズが大きくなってしまうのを防止することができる。即ち、従来は、半導体素子が実装されている面と同一平面に回路基板４６を配置して、回路基板４６上に信号線を引き伸ばしていたが、本構成では、第１半導体素子１１の直上に第２半導体素子３７が対向して位置する構成を有しているので、第２半導体素子３７が実装されている第２電力基板３６の裏面を、信号線５０を配置する領域とすることは容易である。
つまり、第１半導体素子１１と第２半導体素子３７の間隔は、数百μｍ程度であると共に第２電力基板３６の厚さも１乃至２ｍｍ程度であるため、第２電力基板３６の一部を開口して、第２電力基板３６裏面に制御回路に接続する信号線５０を容易に配置することができる。
この結果、以下の２つの効果が生じる。
第１に、第１電力基板１２の主面側には、信号線を配置する領域が殆ど必要無いので、第１半導体素子１１の間隔が開いてしまうことがなく、小型化を図ることができる。
第２に、信号線５０を短くすることができる。即ち、制御回路と接続する際に、第１半導体素子１１を避ける必要が無いため、信号線５０を短くすることができるので、寄生インダクタンスの低下により、大電力動作時の安定度が増す。
また、第１電力基板１２上に回路基板４６を配置する面積が狭いので、支柱５２を実装しても電力変換装置のサイズが大きくなってしまうことはない。よって、第１半導体素子１１であるＩＧＢＴと第２半導体素子３７であるＦＲＤを、装置サイズの拡大を伴わずに容易に並列接続することができ、３相インバータ回路２３を構成することができる。
加えて、第１に、特に、第１半導体素子１１の温度上昇を更に抑制することができる。従来は、半導体素子を実装した電力基板を、ベースプレートという支持基板上に実装保持している場合が多いが、このような構成では、ベースプレートと電力基板の間の絶縁領域やベースプレート自体の熱抵抗が大きく、半導体素子の温度上昇に与える影響も大きい。
これに対し、本構成では、第２電力基板３６側から保持するので、特に、第１電力基板１２の裏面から第１放熱器１６迄の熱抵抗を著しく低減することができる。ここで、例えば、第１半導体素子１１をＩＧＢＴ、第２半導体素子３７をＦＲＤとすると、３相インバータ回路２３では、一般にＩＧＢＴの方が大きな発熱を生じる。よって、第１半導体素子１１の裏面から第１放熱器１６迄の熱抵抗を顕著に下げることにより、第１半導体素子１１、即ち、ＩＧＢＴの温度上昇を大幅に抑えることができる。
第２に、直流バスバ電極４７等の配線領域の寄生インダクタンスを顕著に低減することができる。一般に、バスバ電極の寄生インダクタンスは、バスバ電極を、幅広く短く直線形状で形成すれば小さくすることができるが、従来の電力変換装置では、半導体素子への干渉を防ぐために、直流バスバ電極を細長い曲げ形状で形成せざるを得ない場合が多い。
これに対し、本構成では、半導体素子等のバスバ電極を配置する際の干渉物が無い第２電力基板３６の裏面に、平板状の第２電力基板３６と同等の広さを有する直流バスバ電極４７を設けることは容易である。しかも、干渉物が無いので、この直流バスバ電極４７は直線状で短く形成することができる。よって、直流バスバ電極４７の寄生インダクタンスを顕著に低減することができ、電力変換装置の大電力動作に対する安定性を著しく向上させることができる。
第３に、信号線５０に対するシールド効果を向上せることができる。信号線５０は、主に直流バスバ電極４７の裏面側に配置される。即ち、半導体素子のスイッチング動作により大きな電位変動を生じる第１電力基板１２及び第２電力基板１３に対し、直流バスバ電極４７がシールド板として機能するため、信号線５０に両半導体素子１１，３７のスイッチング動作によるノイズが重畳して、両半導体素子１１，３７が誤動作する事態を防止することができる。更に、両半導体素子１１，３７と信号線５０の間に、シールド板という新たな金属板を挿入する必要が無い。よって、部品代及び製造コストの低減が可能になると共に電力変換装置の小型化を更に図ることができる。
ここで、信号線５０を、直流バスバ電極４７の裏面側に設けた溝状凹部４７ｂ内に位置させる構成にすれば、直流バスバ電極４７と第２放熱器１７を結合する際に、信号線５０が干渉してしまう事態も防止することができる。
（第４実施の形態）
図１１は、この発明の第４実施の形態に係る電力変換装置の断面構造を示す説明図である。図１１に示すように、電力変換装置５５は、第３実施の形態に係る電力変換装置４５（図７参照）から第１放熱器１６、第２放熱器１７及び直流バスバ電極４７を除いた、第１電力基板１２と第２電力基板３６、第１半導体素子１１と第２半導体素子３７、及び第１ボンディングワイヤ１４と第２ボンディングワイヤ４０を埋設した高熱伝導性材料１９の積層構造体５６（図７、破線参照）を、複数個（ここでは、２個の例を図示）、電力変換装置４５と同様に、第１放熱器１６と直流バスバ電極４７の間に並列配置して電気的に接続し形成されている。その他の構成及び作用は、第３実施の形態の電力変換装置４５と同様である。
上記構成を有する電力変換装置５５は、第３実施の形態の電力変換装置４５の効果に加え、以下の効果を得ることができる。
第１に、半導体素子の放熱性能を良くした状態で、電力変換装置を更に容易に製造することができる。一般に、３相インバータ回路等の電力変換器では、電位が異なる複数の電力基板に実装された半導体素子が用いられる。
これら複数の電力基板は、従来、ベースプレートという共通の支持基板上に実装保持されているが、ベースプレートと電力基板の間の絶縁領域やベースプレート自体の熱抵抗が大きく、半導体素子の温度上昇に与える影響も大きい。これに対し、本構成では、第１電力基板１２とは電位の異なる第２電力基板３６を、第２絶縁領域２１を介して、直流バスバ電極４７という電力変換器全体にわたる支持体に固定することは容易である。
よって、３相インバータ回路２３のように電位が異なる複数の電力基板を用いる電力変換器においても、独立したベースプレートを排して、ベースプレートと電力基板の間の絶縁領域やベースプレート自体の熱抵抗を無くすことができる。従って、３相インバータ回路２３を構成するスイッチ回路（３０，３１）の各半導体素子１１，３７の何れもが、上述した半導体素子両面からの冷却を行うことができるので、各半導体素子の温度上昇を抑制することができる。この結果、電力変換装置のサイズの顕著な小型化が可能になる。
第２に、直流バスバ電極４７の寄生インダクタンスを顕著に低減することができる。電位が異なる電力基板を複数有する電力変換回路、例えば、３相インバータ回路２３においては、直流バスバ電極が他電位の基板等配線部分に接触しないように、細長く曲げ形状で形成せざるを得ない場合が多い。これにたい、本構成では、複数の第２電力基板の裏面に、幅広い形状の直流バスバ電極、例えば、平板状で第２電力基板全体と同等の広さを有する直流バスバ電極を設けることは容易である。よって、直流バスバ電極の寄生インダクタンスを顕著に低減することができ、電力変換装置の大電力動作に対する安定性を著しく向上させることができる。
上述した各実施の形態では、第１半導体素子１１が絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であり、第２半導体素子３７が高速整流ダイオード（ＦＲＤ）である。そして、第１半導体素子１１の主面電極と第２半導体素子３７の主面電極、及び第１半導体素子１１の裏面電極と第２半導体素子３７の裏面電極を、それぞれ電気的に接続する。これらの接続により、スイッチ回路（３０，３１）を形成する。加えて、このスイッチ回路（３０，３１）を複数個、直列乃至並列に接続することにより、３相インバータ回路２３を形成する。
この結果、３相インバータ回路２３を構成するＩＧＢＴとＦＲＤからなるスイッチ回路の投影面積を大幅に減らすことができるので、３相インバータ回路２３のサイズを大幅に小型化することができる。合わせて、ＩＧＢＴとＦＲＤの何れもが、同時に、強く発熱することは無く、その上、両素子共に裏面と主面の双方から放熱することができる。これにより、３相インバータ回路２３を、更に小型化することができる。
上記効果は、その他の半導体素子、例えば、絶縁ゲート型電界効果トランジスタ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＩＳＦＥＴ）やショットキーダイオード等の電力変換を行う素子を用いた場合にも、等しく生じる。
また、上述した各実施の形態は、３相インバータ回路に限らず、Ｈブリッジ回路、電源回路、或いはその他の３相インバータ回路とは異なる回路構成からなる電力変換を行なう電力変換装置においても、等しく適用することができ、同様の効果を得ることができる。
この発明の第１実施の形態に係る電力変換装置の断面構造を示す説明図である。 図１のＡ−Ａ線に沿う断面図である。 図１の電力変換装置により形成したスイッチ回路を用いた３相インバータ回路の回路図である。 大電力用の３相インバータ回路に用いられるスイッチ回路の回路図である。 この発明の第２実施の形態に係る電力変換装置の断面構造を示す説明図である。 図５のＢ−Ｂ線に沿う断面図である。 この発明の第３実施の形態に係る電力変換装置の断面構造を示す説明図である。 図７のＣ−Ｃ線に沿う断面図である。 図８のＤ−Ｄ線に沿う断面図である。 図８のＥ−Ｅ線に沿う断面図である。 この発明の第４実施の形態に係る電力変換装置の断面構造を示す説明図である。 従来の半導体装置の構成を示す断面説明図である。
符号の説明
１０，３５，４５，５５ 電力変換装置
１１ 第１半導体素子
１２ 第１電力基板
１３ 金属板
１４ 第１ボンディングワイヤ
１５，４０ 第２ボンディングワイヤ
１６ 第１放熱器
１７ 第２放熱器
１８，３８ 第１配線電極
１９ 高熱伝導性材料
２０ 第１絶縁領域
２１ 第２絶縁領域
２２ はんだ
２３ ３相インバータ回路
２４ 直流電源
２５ 電動機
２６ 平滑コンデンサ
２７，２７ａ，２７ｂ ＩＧＢＴ
２８，２８ａ，２８ｂ ＦＲＤ
２９ ゲート抵抗
３０，３１ スイッチ回路
３６ 第２電力基板
３６ａ，４７ａ 開口部
３７ 第２半導体素子
３９ 第２配線電極
４６ 回路基板
４６ａ 配線領域
４７ 直流バスバ電極
４７ｂ 溝状凹部
４８ 基板
４９ ボンディングワイヤ
５０ 信号線
５１ 抵抗体
５２ 支柱
５３ 第３絶縁領域
５６ 積層構造体

Claims (11)

  1. 第１半導体素子と、
    第１基板を介して前記第１半導体素子を積層した第１放熱器と、
    前記第１半導体素子の主面電極と第１配線電極を接続する第１ボンディングワイヤと、
    前記第１ボンディングワイヤに隣接配置される第２ボンディングワイヤが接続された金属板と、
    前記金属板が積層された第２放熱器と、
    前記第１ボンディングワイヤ及び前記第２ボンディングワイヤを埋設状態にして、前記第１半導体素子と、主面を前記第１半導体素子の主面電極に対向配置した前記金属板とを接合する高熱伝導性材料と
    を有する半導体装置。
  2. 前記第１ボンディングワイヤと前記第２ボンディングワイヤは、それぞれ１本ずつ或いは複数本ずつが互いに接近して略一列に並置されている請求項１に記載の半導体装置。
  3. 前記高熱伝導性材料が導電性接着剤である請求項１または２に記載の半導体装置。
  4. 前記金属板を第２基板として、前記第２基板を介して前記第２放熱器に積層された第２半導体素子と、
    前記第２半導体素子の主面電極と前記第２ボンディングワイヤで接続した第２配線電極とを有し、
    前記第１半導体素子及び前記第２半導体素子の主面電極同士が電気的に同電位である請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記第１半導体素子と前記第２半導体素子は、同一の電気的動作をしない請求項４に記載の半導体装置。
  6. 前記第１基板は前記第１放熱器の上に、前記第２基板は前記第２放熱器の上に、それぞれ直接又は絶縁領域或いはベースプレートを介して接合されている請求項４または５に記載の半導体装置。
  7. 前記第１配線電極と前記第２配線電極の少なくとも一方は、前記第１基板より薄く形成された前記第１配線電極、前記第２基板より薄く形成された前記第２配線電極の関係にあって、前記各ボンディングワイヤの接続部分に間隙を有し、前記第１配線電極と前記第２配線電極を電気的に接続した請求項４から６のいずれか一項に記載の半導体装置。
  8. 前記第１半導体素子に隣接して、前記第１半導体素子の制御端子を接続する回路基板を配置し、
    前記制御端子を前記第１半導体素子を駆動する制御回路に電気的に接続する信号線を、前記回路基板に対向して前記第２基板に開けた開口部を通して、前記第２基板の裏面側に引き出した請求項４から７のいずれか一項に記載の半導体装置。
  9. 前記第２基板の裏面に接合した直流バスバ電極の裏面を前記第２放熱器に接合し、前記直流バスバ電極に開けた開口部を通して前記直流バスバ電極の裏面側に引き出した前記信号線を、前記直流バスバ電極の裏面に設けた溝状凹部に配置した請求項８に記載の半導体装置。
  10. 請求項４から９のいずれか一項に記載の半導体装置を構成する、前記第１基板、前記第２基板、前記第１半導体素子、前記第２半導体素子、前記第１ボンディングワイヤ、前記第２ボンディングワイヤ、及び前記高熱伝導性材料の積層構造体を、複数個、前記第１放熱器と前記直流バスバ電極の間に並列配置して電気的に接続し形成した半導体装置。
  11. 請求項４から１０のいずれか一項に記載の半導体装置の前記第１半導体素子を絶縁ゲート型バイポーラトランジスタとし、前記第２半導体素子をダイオードとして、
    前記第１半導体素子と前記第２半導体素子の主面電極同士を電気的に接続すると共に、前記第１半導体素子と前記第２半導体素子の裏面電極同士を電気的に接続することによりスイッチ回路を形成し、
    前記スイッチ回路を複数個用いてインバータ回路を形成した電力変換装置。
JP2006219732A 2006-08-11 2006-08-11 半導体装置及び電力変換装置 Active JP5028907B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006219732A JP5028907B2 (ja) 2006-08-11 2006-08-11 半導体装置及び電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006219732A JP5028907B2 (ja) 2006-08-11 2006-08-11 半導体装置及び電力変換装置

Publications (2)

Publication Number Publication Date
JP2008047615A true JP2008047615A (ja) 2008-02-28
JP5028907B2 JP5028907B2 (ja) 2012-09-19

Family

ID=39181087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006219732A Active JP5028907B2 (ja) 2006-08-11 2006-08-11 半導体装置及び電力変換装置

Country Status (1)

Country Link
JP (1) JP5028907B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186288A (ja) * 2011-03-04 2012-09-27 Mitsubishi Electric Corp 電力用半導体装置と電力用半導体装置の製造方法
DE102016115221A1 (de) 2016-08-17 2018-02-22 Karlsruher Institut für Technologie Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls
JP7438071B2 (ja) 2020-09-15 2024-02-26 株式会社東芝 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032218A (ja) * 1996-07-16 1998-02-03 Mitsubishi Electric Corp 半導体装置
JP2001024143A (ja) * 1999-07-12 2001-01-26 Nippon Inter Electronics Corp 複合半導体装置
JP2004022601A (ja) * 2002-06-12 2004-01-22 Mitsubishi Electric Corp 半導体装置
JP2004119939A (ja) * 2002-09-30 2004-04-15 Mitsubishi Electric Corp 冷却装置
JP2005150209A (ja) * 2003-11-12 2005-06-09 Denso Corp 電子装置およびその製造方法
JP2005340639A (ja) * 2004-05-28 2005-12-08 Toyota Industries Corp 半導体装置及び三相インバータ装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032218A (ja) * 1996-07-16 1998-02-03 Mitsubishi Electric Corp 半導体装置
JP2001024143A (ja) * 1999-07-12 2001-01-26 Nippon Inter Electronics Corp 複合半導体装置
JP2004022601A (ja) * 2002-06-12 2004-01-22 Mitsubishi Electric Corp 半導体装置
JP2004119939A (ja) * 2002-09-30 2004-04-15 Mitsubishi Electric Corp 冷却装置
JP2005150209A (ja) * 2003-11-12 2005-06-09 Denso Corp 電子装置およびその製造方法
JP2005340639A (ja) * 2004-05-28 2005-12-08 Toyota Industries Corp 半導体装置及び三相インバータ装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186288A (ja) * 2011-03-04 2012-09-27 Mitsubishi Electric Corp 電力用半導体装置と電力用半導体装置の製造方法
DE102016115221A1 (de) 2016-08-17 2018-02-22 Karlsruher Institut für Technologie Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls
JP7438071B2 (ja) 2020-09-15 2024-02-26 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP5028907B2 (ja) 2012-09-19

Similar Documents

Publication Publication Date Title
JP4973059B2 (ja) 半導体装置及び電力変換装置
JP5841500B2 (ja) スタック型ハーフブリッジ電力モジュール
JP5259016B2 (ja) パワー半導体モジュール
JP5434914B2 (ja) パワーモジュールおよびその制御方法
EP3107120B1 (en) Power semiconductor module
JP6147256B2 (ja) 電力用半導体モジュール
JP5217884B2 (ja) 半導体装置
JP5893369B2 (ja) 半導体装置
JP6725004B2 (ja) 半導体装置、インバータユニット及び自動車
WO2013018343A1 (ja) 半導体モジュール及びそれを搭載したインバータ
CN110506330B (zh) 功率电子模块以及包含该模块的电功率变换器
JP6610568B2 (ja) 半導体装置
JP7040032B2 (ja) 半導体装置
JP4805636B2 (ja) 電力用半導体素子及び半導体電力変換装置
JP6371001B2 (ja) 電力変換装置
JP5481104B2 (ja) 半導体装置
JP4575034B2 (ja) インバータ装置
WO2020184053A1 (ja) 半導体装置
JP2020009834A (ja) 半導体装置
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
JP5028907B2 (ja) 半導体装置及び電力変換装置
JP2011115020A (ja) パワーユニット
JP2010177710A (ja) 半導体装置
WO2013105456A1 (ja) 回路基板および電子デバイス
JP5621812B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091027

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

R150 Certificate of patent or registration of utility model

Ref document number: 5028907

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130213