JP6610568B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6610568B2
JP6610568B2 JP2017005384A JP2017005384A JP6610568B2 JP 6610568 B2 JP6610568 B2 JP 6610568B2 JP 2017005384 A JP2017005384 A JP 2017005384A JP 2017005384 A JP2017005384 A JP 2017005384A JP 6610568 B2 JP6610568 B2 JP 6610568B2
Authority
JP
Japan
Prior art keywords
terminal
heat sink
relay member
main
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017005384A
Other languages
English (en)
Other versions
JP2018117419A (ja
Inventor
真二 平光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017005384A priority Critical patent/JP6610568B2/ja
Priority to PCT/JP2017/040517 priority patent/WO2018131276A1/ja
Priority to CN201780083380.1A priority patent/CN110178304B/zh
Publication of JP2018117419A publication Critical patent/JP2018117419A/ja
Priority to US16/505,812 priority patent/US10720383B2/en
Application granted granted Critical
Publication of JP6610568B2 publication Critical patent/JP6610568B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4835—Converters with outputs that each can have more than two voltages levels comprising two or more cells, each including a switchable capacitor, the capacitors having a nominal charge voltage which corresponds to a given fraction of the input voltage, and the capacitors being selectively connected in series to determine the instantaneous output voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この明細書における開示は、上下アームを構成する半導体装置に関する。
特許文献１には、上下アームを構成する半導体装置が開示されている。上下アームは、平滑用コンデンサと電気的に接続される。
この半導体装置は、上アームを構成するスイッチング素子が形成された第１半導体チップ（ＩＧＢＴ素子）と、下アームを構成するスイッチング素子が形成された第２半導体チップ（ＩＧＢＴ素子）を備えている。第１半導体チップ及び第２半導体チップは、板厚方向である第１方向と直交する第２方向に並んで配置されている。第１半導体チップは一対の第１ヒートシンクにより挟まれており、第２半導体チップは一対の第２ヒートシンクにより挟まれている。各半導体チップ及び各ヒートシンクは、樹脂成形体（樹脂部）によって一体的に封止されている。
半導体装置は、主端子として、高電位側の第１ヒートシンクと電気的に接続される正極端子（高電位電源端子）と、低電位側の第２ヒートシンクに接続される負極端子（低電位電源端子）と、低電位側の第１ヒートシンク及び高電位側の第２ヒートシンクのいずれかに接続される出力端子を備えている。これら主端子は、樹脂成形体の同一側面から突出している。複数の主端子は、第２方向に並んで配置されている。
特開２０１５−１１５４６４号公報
従来の構成では、複数の主端子の少なくとも一部が、対応するヒートシンクに連なって一体的に設けられている。このため、主端子の配置の自由度が低い。また、設計変更、たとえば平滑用コンデンサの容量変更にともなって主端子の配置を変更する場合、樹脂成形体を形成するための成形型にて主端子を挟む位置などが変更となるため、成形型も変更しなればならない。
本開示はこのような課題に鑑みてなされたものであり、主端子の配置自由度を向上でき、且つ、主端子の配置を変更する場合にも成形型を流用できる半導体装置を提供することを目的とする。
本開示は、上記目的を達成するために以下の技術的手段を採用する。なお、括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、技術的範囲を限定するものではない。
本開示のひとつである半導体装置は、上アーム（９）と下アーム（１０）とが直列接続されてなり、平滑用コンデンサ（４）と電気的に接続される上下アーム（８）を構成する半導体装置であって、
上アームを構成するスイッチング素子が形成され、板厚方向である第１方向の両面に第１主電極（２２０ａ，２２０ｂ）を有する第１半導体チップ（２２０）と、第１方向と直交する第２方向に第１半導体チップと並んで配置され、下アームを構成するスイッチング素子が形成されて、第１方向の両面に第２主電極（２２１ａ，２２１ｂ）を有する第２半導体チップ（２２１）と、を含む複数の半導体チップ（２２）と、
板厚方向において第１半導体チップを挟むように配置され、対応する第１主電極と電気的に接続された一対の第１ヒートシンク（２３０，２３１）と、板厚方向において第２半導体チップを挟むように配置され、対応する第２主電極と電気的に接続された一対の第２ヒートシンク（２３２，２３３）と、を含む複数のヒートシンク（２３）と、
複数の半導体チップ及び複数のヒートシンクを一体的に封止する樹脂成形体（２１）と、
高電位側の第１ヒートシンクに接続される正極端子（２７０）と、低電位側の第２ヒートシンクに接続される負極端子（２７１）と、低電位側の第１ヒートシンク及び高電位側の第２ヒートシンクのいずれかに接続される出力端子（２７２）と、少なくとも１つの補助端子（２７３）と、を含み、樹脂成形体の同一側面から突出するとともに、第２方向に並んで配置された複数の主端子（２７）と、
樹脂成形体内に配置され、主端子と対応するヒートシンクとを電気的に中継する複数の第１中継部材（２８，２８０〜２８５）と、
樹脂成形体内に配置され、正極端子、負極端子、及び出力端子のいずれかと補助端子とを電気的に中継する第２中継部材（２９，２９０〜２９２）と、
を備え、
低電位側の第１ヒートシンクと高電位側の第２ヒートシンクとが電気的に接続されており、
正極端子、負極端子、及び出力端子のうち、一部の主端子が、第１中継部材、補助端子、及び第２中継部材を介して対応するヒートシンクに接続され、残りの主端子が、補助端子を介することなく第１中継部材を介して対応するヒートシンクに接続されている。
この半導体装置によれば、補助端子、第１中継部材、及び第２中継部材により、第２方向に並んで配置された複数の主端子において、正極端子、負極端子、出力端子の配置を自由に設定することができる。すなわち、主端子の配置自由度を向上することができる。
また、第１中継部材及び第２中継部材の接続対象を変えるだけで、複数の主端子の並びを変えることなく、正極端子、負極端子、出力端子の配置を変更することができる。このように補助端子を含む複数の主端子の並びは変えないため、たとえば平滑用コンデンサの容量が変更となり、これにより正極端子、負極端子、出力端子の配置を変更する場合にも、変更前と同じ成形型を流用することができる。
第１実施形態の半導体装置が適用される電力変換装置を示す等価回路図である。 半導体装置の概略構成を示す平面図である。 図２のIII-III線に沿う断面図である。 図２のIV-IV線に沿う断面図である。 電力変換装置を構成する要素の配置を示す図である。 半導体装置から冷却器への放熱構造を示す図である。 半導体装置において、電流経路を示す図である。 第１変形例を示す図であり、図５に対応している。 図８に示す半導体装置の概略構成を示す平面図である。 第２変形例を示す図であり、図５に対応している。 図１０に示す半導体装置の概略構成を示す平面図である。 第３変形例を示す図であり、図５に対応している。 図１２に示す半導体装置の概略構成を示す平面図である。 第２実施形態に係る半導体装置の概略構成を示す平面図である。 図１４のXV-XV線に沿う断面図である。 第４変形例を示す平面図である。 第５変形例を示す平面図である。
図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び／又は構造的に対応する部分には同一の参照符号を付与する。以下において、半導体チップの板厚方向をＺ方向、Ｚ方向に直交し、２つの半導体チップの並び方向をＸ方向と示す。また、Ｚ方向及びＸ方向の両方向に直交する方向をＹ方向と示す。特に断わりのない限り、上記したＸ方向及びＹ方向により規定されるＸＹ面に沿う形状を平面形状とする。Ｚ方向が第１方向に相当し、Ｘ方向が第２方向に相当する。
（第１実施形態）
先ず、図１に基づき、半導体装置が適用される電力変換装置について説明する。
図１に示す電力変換装置１は、たとえば電気自動車やハイブリッド自動車に搭載される。電力変換装置１は、車両に搭載された直流電源であるバッテリ２から供給される直流電圧を、三相交流に変換して、三相交流方式のモータ３に出力するように構成されている。モータ３は、車両の走行駆動源として機能する。電力変換装置１は、モータ３により発電された電力を、直流に変換してバッテリ２に充電することもできる。このように、電力変換装置１は、双方向の電力変換が可能となっている。
電力変換装置１は、平滑用コンデンサ４及びインバータ５を有している。平滑用コンデンサ４の正極側端子は、バッテリ２の高電位側の電極である正極に接続され、負極側端子は、バッテリ２の低電位側の電極である負極に接続されている。インバータ５は、入力される直流電力を所定周波数の三相交流に変換し、モータ３に出力する。また、モータ３により発電された交流電力を、直流電力に変換する。
インバータ５は、高電位電源ライン６と低電位電源ライン７との間に設けられた上下アーム８を三相分、有している。上下アーム８は、上アーム９と下アーム１０の直列回路である。高電位電源ライン６は平滑用コンデンサ４の正極側端子に接続されており、低電位電源ライン７は平滑用コンデンサ４の負極側端子に接続されている。本実施形態では、上下アーム８を構成するスイッチング素子として、絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと示す）を採用している。
上アーム９は、ＩＧＢＴ９０、及び、ＩＧＢＴ９０に逆並列に接続された還流用のダイオード９１を有している。本実施形態では、ＩＧＢＴ９０としてｎチャネル型を採用しており、ＩＧＢＴ９０のコレクタ電極及びダイオード９１のカソード電極が、高電位電源ライン６と電気的に接続されている。
下アーム１０は、ＩＧＢＴ１００、及び、ＩＧＢＴ１００に逆並列に接続された還流用のダイオード１０１を有している。本実施形態では、ＩＧＢＴ１００としてｎチャネル型を採用しており、ＩＧＢＴ１００のエミッタ電極及びダイオード１０１のアノード電極が、低電位電源ライン７と電気的に接続されている。
ＩＧＢＴ１００のコレクタ電極及びダイオード１０１のカソード電極は、ＩＧＢＴ９０のエミッタ電極及びダイオード９１のアノード電極と電気的に接続されている。ＩＧＢＴ９０のエミッタ電極とＩＧＢＴ１００のコレクタ電極の接続点、すなわち上アーム９と下アーム１０との接続点は、モータ３への出力ライン１１と電気的に接続されている。
電力変換装置１は、上記したインバータ５に加えて、インバータ５の動作を制御する駆動回路を有している。このような電力変換装置１は、ＰＣＵ（Power Control Unit）とも称される。さらに電力変換装置１は、モータ３とは別のモータに対応するインバータ、バッテリ２から供給される直流電圧を昇圧する昇圧コンバータなどを有してもよい。
次に、図２〜図４に基づき、上記した上下アーム８を構成する半導体装置について説明する。
図２〜図４に示すように、半導体装置２０は、樹脂成形体２１、複数の半導体チップ２２、複数のヒートシンク２３、複数のターミナル２４、少なくとも１つの継手部２５、複数の信号端子２６、複数の主端子２７、複数の第１中継部材２８、及び少なくとも１つの第２中継部材２９を備えている。上記したインバータ５は、３つの半導体装置２０により構成される。
樹脂成形体２１は、たとえばエポキシ系樹脂からなる。樹脂成形体２１は、たとえばトランスファモールド法により形成されている。樹脂成形体２１は、Ｚ方向に直交する一面２１ａと、一面２１ａと反対の裏面２１ｂと、一面２１ａと裏面２１ｂとをつなぐ側面と、を有している。一面２１ａ及び裏面２１ｂは、たとえば平坦面となっている。
半導体チップ２２は、シリコンやシリコンカーバイドなどの半導体基板に、上下アーム８を構成するＩＧＢＴが形成されてなる。半導体チップ２２は、樹脂成形体２１により封止されている。本実施形態では、半導体装置２０が、複数の半導体チップ２２として、ＩＧＢＴ９０とダイオード９１が形成された上アーム９側の半導体チップ２２０、及び、ＩＧＢＴ１００とダイオード１０１が形成された下アーム１０側の半導体チップ２２１を備えている。半導体チップ２２０が第１半導体チップに相当し、半導体チップ２２１が第２半導体チップに相当する。このように、半導体チップ２２０，２２１には、ＲＣ（Reverse Conducting）−ＩＧＢＴが形成されている。
半導体チップ２２０，２２１は、平面略矩形状をなしている。半導体チップ２２０，２２１は、互いにほぼ同じ平面形状、具体的には平面略矩形状をなすとともに、互いにほぼ同じ大きさとほぼ同じ厚みを有している。半導体チップ２２０，２２１は、互いに同じ構成となっている。
上アーム９側の半導体チップ２２０は、該半導体チップ２２０の板厚方向、すなわちＺ方向において、一面２１ａ側にＩＧＢＴ９０のコレクタ電極２２０ａを有し、裏面２１ｂ側にＩＧＢＴ９０のエミッタ電極２２０ｂを有している。コレクタ電極２２０ａはダイオード９１のカソード電極も兼ねており、エミッタ電極２２０ｂはダイオード９１のアノード電極も兼ねている。コレクタ電極２２０ａ及びエミッタ電極２２０ｂが、第１主電極に相当する。
下アーム１０側の半導体チップ２２１は、該半導体チップ２２１の板厚方向における一方の面にＩＧＢＴ１００のコレクタ電極２２１ａを有し、他方の面にＩＧＢＴ１００のエミッタ電極２２１ｂを有している。コレクタ電極２２１ａはダイオード１０１のカソード電極も兼ねており、エミッタ電極２２１ｂはダイオード１０１のアノード電極も兼ねている。コレクタ電極２２１ａ及びエミッタ電極２２１ｂが、第２主電極に相当する。半導体チップ２２０，２２１は、Ｚ方向において、コレクタ電極２２０ａ，２２１ａが互いに同じ側となり、エミッタ電極２２０ｂ，２２１ｂが互いに同じ側となるように配置されている。半導体チップ２２０，２２１は、Ｚ方向においてほぼ同じ高さに位置するとともに、Ｘ方向に沿って横並びで配置されている。
半導体チップ２２０，２２１のエミッタ電極形成面には、信号用の電極である図示しないパッドがそれぞれ形成されている。パッドは、エミッタ電極２２０ｂ，２２１ｂとは別の位置に形成されている。パッドは、エミッタ電極２２０ｂ，２２１ｂと電気的に分離されている。パッドは、Ｙ方向において、エミッタ電極２２０ｂ，２２１ｂの形成領域とは反対側の端部に形成されている。本実施形態では、半導体チップ２２０，２２１が、５つのパッドをそれぞれ有している。５つのパッドは、平面略矩形状の半導体チップ２２０，２２１において、Ｙ方向の一端側にまとめて形成されるとともに、Ｘ方向に並んで形成されている。２つの半導体チップ２２０，２２１において、パッドはＹ方向における同じ側に形成されている。
ヒートシンク２３は、対応する半導体チップ２２の熱を半導体装置２０の外部に放熱する機能を果たすとともに、配線としての機能も果たす。このため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。ヒートシンク２３は、対応する半導体チップ２２をＺ方向において挟むように、対をなして設けられている。本実施形態では、半導体装置２０が、複数のヒートシンク２３として、半導体チップ２２０を挟むように配置された上アーム９側のヒートシンク２３０，２３１、及び、半導体チップ２２１を挟むように配置された下アーム１０側のヒートシンク２３２，２３３を備えている。ヒートシンク２３０，２３１が一対の第１ヒートシンクに相当し、ヒートシンク２３２，２３３が一対の第２ヒートシンクに相当する。各ヒートシンク２３は、Ｚ方向からの投影視において、対応する半導体チップ２２を内包するように設けられている。
ヒートシンク２３０，２３２は、Ｚ方向において、対応する半導体チップ２２に対し、樹脂成形体２１の一面２１ａ側に配置されている。ヒートシンク２３０，２３２は、はんだ３０を介して、対応する半導体チップ２２に電気的に接続されている。詳しくは、ヒートシンク２３０は、はんだ３０を介して、半導体チップ２２０のコレクタ電極２２０ａに接続されている。ヒートシンク２３２は、はんだ３０を介して、半導体チップ２２１のコレクタ電極２２１ａに接続されている。ヒートシンク２３０，２３２は、Ｘ方向に並んで配置されるとともに、Ｚ方向においてほぼ同じ位置に配置されている。
ヒートシンク２３０，２３２の大部分は、樹脂成形体２１によって覆われている。ヒートシンク２３０，２３２の表面のうち、対応する半導体チップ２２とは反対の放熱面２３０ａ，２３２ａが、樹脂成形体２１から露出されている。放熱面２３０ａ，２３２ａは、一面２１ａと略面一となっている。ヒートシンク２３０，２３２の表面のうち、はんだ３０との接続部及び放熱面２３０ａ，２３２ａを除く部分は、樹脂成形体２１によって覆われている。放熱面２３０ａ，２３２ａは、一面２１ａから露出されるとともに、Ｘ方向に並んでいる。
ヒートシンク２３１，２３３は、Ｚ方向において、対応する半導体チップ２２に対し、樹脂成形体２１の裏面２１ｂ側に配置されている。ヒートシンク２３１，２３３と対応する半導体チップ２２との間には、ターミナル２４が介在している。ターミナル２４は、半導体チップ２２ごとに設けられている。ターミナル２４は、樹脂成形体２１により封止されている。本実施形態では、半導体装置２０が、複数のターミナル２４として、半導体チップ２２０とヒートシンク２３１との間に介在する上アーム９側のターミナル２４０、及び、半導体チップ２２１とヒートシンク２３３との間に介在する下アーム１０側のターミナル２４１を備えている。
ターミナル２４０，２４１は、半導体チップ２２０，２２１とヒートシンク２３１，２３３との熱伝導、電気伝導経路の途中に位置するため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。ターミナル２４０は、エミッタ電極２２０ｂに対向配置され、はんだ３１を介してエミッタ電極２２０ｂに接続されている。ターミナル２４１は、エミッタ電極２２１ｂに対向配置され、はんだ３１を介してエミッタ電極２２１ｂに接続されている。
ヒートシンク２３１，２３３は、はんだ３２を介して、対応するターミナル２４における半導体チップ２２とは反対の面に接続されている。すなわち、ヒートシンク２３１は、はんだ３１，３２及びターミナル２４０を介して、半導体チップ２２０のエミッタ電極２２０ｂに接続されている。同様に、ヒートシンク２３３は、はんだ３１，３２及びターミナル２４１を介して、半導体チップ２２１のエミッタ電極２２１ｂに接続されている。ヒートシンク２３１，２３３は、Ｘ方向に並んで配置されるとともに、Ｚ方向においてほぼ同じ位置に配置されている。
ヒートシンク２３１，２３３の大部分は、樹脂成形体２１によって覆われている。ヒートシンク２３１，２３３の表面のうち、対応する半導体チップ２２とは反対の放熱面２３１ａ，２３３ａが、樹脂成形体２１から露出されている。放熱面２３１ａ，２３３ａは、裏面２１ｂと略面一となっている。ヒートシンク２３１，２３３の表面のうち、はんだ３２との接続部及び放熱面２３１ａ，２３３ａを除く部分は、樹脂成形体２１によって覆われている。放熱面２３１ａ，２３３ａは、裏面２１ｂから露出されるとともに、Ｘ方向に並んでいる。
継手部２５は、半導体チップ２２０のエミッタ電極２２０ｂ側に配置されたヒートシンク２３１と、半導体チップ２２１のコレクタ電極２２１ａ側に配置されたヒートシンク２３２と、を電気的に接続する。継手部２５の一端は、ヒートシンク２３１におけるＸ方向の一端であって、ヒートシンク２３３に近い側の端部付近に連なっている。継手部２５の他端は、ヒートシンク２３２におけるＸ方向の一端であって、ヒートシンク２３０に近い側の端部付近に連なっている。継手部２５は、Ｚ方向からの平面視において、Ｘ方向に延設されている。継手部２５は、樹脂成形体２１により封止されている。
本実施形態では、半導体装置２０が、継手部２５として、ヒートシンク２３１に連なる上アーム９側の継手部２５０、及び、ヒートシンク２３２に連なる下アーム１０側の継手部２５１を備えている。継手部２５０，２５１は、同一の金属板を加工することで、対応するヒートシンク２３と一体的に設けられている。継手部２５０，２５１は、樹脂成形体２１に被覆されるように、対応するヒートシンク２３よりも薄く設けられている。継手部２５０，２５１は、対応するヒートシンク２３における半導体チップ２２側の面と略面一となるように、ヒートシンク２３に連なっている。
継手部２５０は、薄板状をなしており、ヒートシンク２３１におけるヒートシンク２３３との対向面からＸ方向に延びている。継手部２５１は、ヒートシンク２３２におけるヒートシンク２３０との対向面から、ヒートシンク２３１に向けて延設されている。継手部２５１は、Ｚ方向からの平面視において、Ｘ方向に延設されている。本実施形態では、図３に示すように、継手部２５１が屈曲部を２箇所有している。継手部２５１の先端部分は、Ｚ方向からの投影視において、継手部２５０と重なっている。継手部２５０，２５１は、はんだ３３を介して接続されている。
信号端子２６は、対応する半導体チップ２２のパッドに、ボンディングワイヤ３４を介して電気的に接続されている。信号端子２６は、Ｙ方向に延設されており、樹脂成形体２１の側面２１ｃから外部に突出している。本実施形態では、半導体装置２０が、複数の信号端子２６として、上アーム９側の信号端子２６０、及び、下アーム１０側の信号端子２６１を備えている。信号端子２６０は半導体チップ２２０のパッドと接続され、信号端子２６１は半導体チップ２２１のパッドと接続されている。
主端子２７は、対応するヒートシンク２３を介して半導体チップ２２と電気的に接続されている。主端子２７は金属材料を用いて形成されており、リード端子とも称される。半導体装置２０は、複数の主端子２７を備えており、すべての主端子２７が、樹脂成形体２１における同じ側面２１ｄから外部に突出している。
本実施形態では、主端子２７が、ヒートシンク２３０，２３２、継手部２５１、及び信号端子２６とともに、同一の金属板（リードフレーム）から構成されている。また、半導体装置２０が、複数の主端子２７として、正極端子２７０、負極端子２７１、出力端子２７２、及び補助端子２７３を備えている。各主端子２７は、板厚方向が半導体チップ２２の板厚方向であるＺ方向と同じとなるように配置されている。各主端子２７は、信号端子２６との間に半導体チップ２２が位置するように、信号端子２６とは反対側に配置されている。各主端子２７はＹ方向に延設されており、側面２１ｃとは反対の側面２１ｄから外部に突出している。４本の主端子２７における樹脂成形体２１からの突出部分は、Ｚ方向において互いにほぼ同じ位置に配置されている。４本の主端子２７は、Ｘ方向に並んで配置されている。本実施形態では、４本の主端子が所定ピッチを有して並んで配置されている。４本の主端子２７における樹脂成形体２１内に配置された端部は、Ｙ方向において互いにほぼ同じ位置となっている。４本の主端子２７は、互いにほぼ同じ板厚とほぼ同じ幅を有している。
正極端子２７０は、半導体装置２０を高電位電源ライン６に接続するための外部接続端子である。正極端子２７０は、高電位電源端子、Ｐ端子とも称される。正極端子２７０は、上アーム９側の半導体チップ２２０に接続されるヒートシンク２３０，２３１のうち、高電位側のヒートシンク２３０と電気的に接続されている。
負極端子２７１は、半導体装置２０を低電位電源ライン７に接続するための外部接続端子である。負極端子２７１は、低電位電源端子、Ｎ端子とも称される。負極端子２７１は、下アーム１０側の半導体チップ２２１に接続されるヒートシンク２３２，２３３のうち、低電位側のヒートシンク２３３と電気的に接続されている。
出力端子２７２は、半導体装置２０に構成される上下アーム８の接続点と電気的に接続される外部接続端子である。出力端子２７２は、半導体チップ２２０に接続される低電位側のヒートシンク２３１及び半導体チップ２２１に接続される高電位側のヒートシンク２３２のいずれかと電気的に接続されている。出力端子２７２は、Ｏ端子とも称される。出力端子２７２は、モータ３への出力ライン１１と電気的に接続される。
補助端子２７３は、該補助端子２７３を除くその他の主端子２７、すなわち正極端子２７０、負極端子２７１、及び出力端子２７２の配置に応じて、その他の主端子２７と対応するヒートシンク２３との電気的な接続を補助する機能を果たす。
本実施形態では、図２に示すように、４本の主端子２７が、半導体チップ２２０側から半導体チップ２２１側に向けて、正極端子２７０、負極端子２７１、補助端子２７３、出力端子２７２の順に配置されている。すなわち、正極端子２７０の隣りに負極端子２７１が配置されている。そして、この配置を実現するために、負極端子２７１は、補助端子２７３を経由して、対応するヒートシンク２３３と電気的に接続されている。
第１中継部材２８は、主端子２７と対応するヒートシンク２３とを電気的に中継する。第１中継部材２８は、樹脂成形体２１により封止されている。本実施形態では、半導体装置２０が、複数の第１中継部材２８として、第１中継部材２８０〜２８２を備えている。第１中継部材２８０〜２８２は、板厚方向をＺ方向とし、Ｙ方向に延設されている。また、各第１中継部材２８の一端は、対応するヒートシンク２３における半導体チップ２２側の面に接続され、他端は対応する主端子２７の裏面２１ｂ側の面に接続されている。
第１中継部材２８０は、正極端子２７０とヒートシンク２３０とを電気的に中継している。第１中継部材２８０の一端は、図示しないはんだを介して正極端子２７０に接続され、他端は図示しないはんだを介してヒートシンク２３０に接続されている。第１中継部材２８１は、出力端子２７２とヒートシンク２３２とを電気的に中継している。第１中継部材２８１の一端は、図示しないはんだを介して出力端子２７２に接続され、他端は図示しないはんだを介してヒートシンク２３２に接続されている。第１中継部材２８２は、補助端子２７３とヒートシンク２３３とを電気的に中継している。第１中継部材２８２の一端は、図４に示すように、はんだ３５を介して補助端子２７３に接続され、他端は、はんだ３６を介してヒートシンク２３３に接続されている。
第２中継部材２９は、補助端子２７３を除くその他の主端子２７、すなわち正極端子２７０、負極端子２７１、及び出力端子２７２の配置に応じて、補助端子２７３と、補助端子２７３を除くその他の主端子２７とを電気的に中継する。第２中継部材２９も樹脂成形体２１により封止されている。第２中継部材２９は、板厚方向をＺ方向とし、Ｘ方向に延設されている。
本実施形態では、上記した正極端子２７０、負極端子２７１、補助端子２７３、出力端子２７２の配置を実現するために、第２中継部材２９は、補助端子２７３と負極端子２７１とを電気的に中継している。第２中継部材２９の一端は、はんだ３７を介して補助端子２７３に接続され、他端は図示しないはんだを介して負極端子２７１に接続されている。第２中継部材２９は、Ｘ方向において互いに隣り合う主端子２７（２７１，２７３）を電気的に接続している。負極端子２７１は、第２中継部材２９、補助端子２７３、及び第１中継部材２８２を介して、対応するヒートシンク２３３に接続されている。このため、第１中継部材２８２は、負極端子２７１とヒートシンク２３３とを電気的に中継しているとも言える。
第２中継部材２９は、負極端子２７１及び補助端子２７３に対し、一面２１ａ側の面に接続されている。図４に示すように、補助端子２７３に対して、一面２１ａ側に第２中継部材２９が接続され、裏面２１ｂ側に第１中継部材２８２が接続されている。そして、Ｚ方向からの平面視において、第１中継部材２８２及び第２中継部材２９の一部同士が重なるように配置されている。
以上のように構成される半導体装置２０では、樹脂成形体２１により、半導体チップ２２（２２０，２２１）、複数のヒートシンク２３のそれぞれの一部、ターミナル２４（２４０，２４１）、継手部２５（２５０，２５１）、複数の信号端子２６のそれぞれの一部、複数の主端子２７のそれぞれの一部、第１中継部材２８（２８０〜２８２）、及び第２中継部材２９が、一体的に封止されている。半導体装置２０では、樹脂成形体２１によって、一相分の上下アーム８を構成する２つの半導体チップ２２０，２２１が封止されている。このため、半導体装置２０は、２ｉｎ１パッケージとも称される。
また、上記したように、ヒートシンク２３０，３２２の放熱面２３０ａ，２３２ａは、同一面内に位置するとともに、樹脂成形体２１の一面２１ａと略面一となっている。同じく、ヒートシンク２３１，２３３の放熱面２３１ａ，２３３ａが、同一面内に位置するとともに、樹脂成形体２１の裏面２１ｂと略面一となっている。このように、半導体装置２０は、放熱面２３０ａ，２３１ａ，２３２ａ，２３３ａが樹脂成形体２１から露出された両面放熱構造をなしている。
また、補助端子２７３は、樹脂成形体２１の形成後、タイバーなどのリードフレームの不要部分を除去する際に、突出部分の根元付近で切断されてなる。これにより、成形時までは、すべての主端子２７の長さがほぼ等しく、成形後において、補助端子２７３の突出部分が、他の主端子２７よりも短くなっている。
次に、上記した半導体装置２０の製造方法の一例について説明する。
先ず、半導体チップ２２（２２０，２２１）と、ヒートシンク２３０，２３２、信号端子２６、及び主端子２７を含むリードフレームと、ヒートシンク２３１，２３３と、ターミナル２４（２４０，２４１）と、第１中継部材２８（２８０〜２８２）と、第２中継部材２９と、をそれぞれ準備する。本実施形態では、継手部２５０を一体的に備えたヒートシンク２３１及び継手部２５１を一体的に備えたヒートシンク２３２を準備する。
次いで、はんだの１ｓｔリフローを実施する。これにより、半導体チップ２２０がヒートシンク２３０に接続されるとともに、半導体チップ２２０にターミナル２４０が接続される。また、半導体チップ２２１がヒートシンク２３２に接続されるとともに、半導体チップ２２１にターミナル２４１が接続される。また、ヒートシンク２３０及び正極端子２７０が第１中継部材２８０を介して接続され、ヒートシンク２３２及び出力端子２７２が第１中継部材２８１を介して接続される。また、第１中継部材２８２が補助端子２７３に接続される。
次いで、各半導体チップ２２（２２０，２２１）のパッドと対応する信号端子２６（２６０，２６１）とを、ボンディングワイヤ３４により接続する。
次いで、はんだの２ｎｄリフローを実施する。これにより、ターミナル２４（２４０，２４１）に対応するヒートシンク２３（２３１，２３３）が接続される。また、継手部２５０，２５１同士が接続される。また、第１中継部材２８２がヒートシンク２３３に接続される。また、負極端子２７１及び補助端子２７３が第２中継部材２９を介して接続される。
次いで、これまでの工程を経て形成された接続体を、成形型（金型）内に配置する。そして、成形型のキャビティに溶融状態の樹脂を注入して、樹脂成形体２１を形成する。本実施形態では、エポキシ樹脂を用いたトランスファモールド法により、樹脂成形体２１を形成する。このとき、各ヒートシンク２３（２３０〜２３３）の放熱面２３０ａ，２３１ａ，２３２ａ，２３３ａが被覆されるように、樹脂成形体２１を形成する。
次いで、樹脂成形体２１の一面２１ａ側及び裏面２１ｂ側をそれぞれ切削する。その際、ヒートシンク２３とともに切削する。この切削により、放熱面２３０ａ，２３１ａ，２３２ａ，２３３ａが樹脂成形体２１から露出される。また、放熱面２３０ａ，２３２ａが一面２１ａと略面一となり、放熱面２３１ａ，２３３ａが裏面２１ｂと略面一となる。
なお、成形型の壁面に放熱面２３０ａ，２３１ａ，２３２ａ，２３３ａを接触させた状態で、樹脂成形体２１を形成してもよい。この場合、樹脂成形体２１を形成した時点で、放熱面２３０ａ，２３１ａ，２３２ａ，２３３ａが樹脂成形体２１から露出される。したがって、切削工程を不要にすることもできる。
成形後、タイバーなど、リードフレームの不要部分を切除する。また、本実施形態では、補助端子２７３も突出部分の根元付近で切断する。以上により、半導体装置２０を得ることができる。上記した製造方法は一例に過ぎない。たとえば、１ｓｔリフローや２ｎｄリフローにより、複数の要素を同時に接続する例を示したが、これに限定されない。
次に、図５及び図６に基づき、電力変換装置１を構成する半導体装置２０、平滑用コンデンサ４などの配置について説明する。図５では、便宜上、平滑用コンデンサ４と半導体装置２０との接続構造を簡素化して図示している。図６では、電力変換装置１を構成する複数の半導体装置２０のうち、１つの半導体装置２０とその両面側に位置する冷却器のみを図示している。
電力変換装置１は、上記した半導体装置２０を複数備えて構成されている。図５及び図６に示すように、電力変換装置１は、半導体装置２０に加えて、平滑用コンデンサ４、冷却器５０、及び回路基板５１などを備えている。
冷却器５０は、内部に冷媒が流通され、各半導体装置２０の両面側にそれぞれ配置されて、半導体装置２０を両面側から冷却する。冷却器５０は、冷媒が流れる通路を内部に有するように、管状（チューブ状）に形成されている。また、Ｚ方向において、半導体装置２０と冷却器５０とが交互に積層されるように、隣り合う冷却器５０の間に所定間隔を有して配置されている。
半導体装置２０と冷却器５０との間には、たとえば電気絶縁性を有する絶縁板５２及び図示しない放熱用のグリスが介在している。したがって、半導体チップ２２の熱は、主として、ヒートシンク２３からグリス及び絶縁板５２を介して両側の冷却器５０にそれぞれ伝達される。また、半導体チップ２２の熱の一部は、ヒートシンク２３から第１中継部材２８を介して主端子２７にも伝達される。Ｚ方向において、主端子２７に第１中継部材２８が積層配置されており、主端子のみの構成に較べて、冷却器５０へ放熱しや少なっている。さらに、負極端子２７１及び補助端子２７３には、第２中継部材２９が接続されている。これによっても、主端子のみの構成に較べて、冷却器５０へ放熱しやすくなっている。特に補助端子２７３については、第１中継部材２８２、補助端子２７３、及び第２中継部材２９の３層の積層構造となっているため、両側の冷却器５０へ効率よく放熱することができる。
図５に示すように、冷却器５０が積層された状態で、半導体装置２０の信号端子２６は冷却器５０からＹ方向における一方側に突出し、主端子２７は、信号端子２６とは反対側に突出している。
回路基板５１には、インバータ５の駆動を制御する制御回路などが形成されている。回路基板５１には、半導体装置２０の信号端子２６が電気的に接続されている。図５に示す例では、信号端子２６が回路基板５１に挿入実装されている。
平滑用コンデンサ４は、コンデンサが形成された本体部４０、バッテリ２の正極に接続される正極側端子４１、及び、負極に接続される負極側端子４２を有している。正極側端子４１には、図示しないバスバーを介して、正極端子２７０が電気的に接続されている。負極側端子４２には、図示しないバスバーを介して、負極端子２７１が電気的に接続されている。平滑用コンデンサ４の本体部４０は、上記バスバーのインダクタンスの低減、車両への搭載スペース、平滑用コンデンサ４の容量（すなわち体格）などを考慮し、Ｙ方向において主端子２７側であって、正極端子２７０に対して負極端子２７１と反対側に設けられている。なお、図５に示す一点鎖線は、電力変換装置１の外形（体格）を示している。
次に、上記した半導体装置２０の効果について説明する。
本実施形態の半導体装置２０では、主端子２７が、ヒートシンク２３とは別部材として設けられている。半導体装置２０は、複数の主端子２７として、正極端子２７０、負極端子２７１、及び出力端子２７２に加えて、補助端子２７３を有している。これら主端子２７は、Ｘ方向に並んで配置されている。主端子２７は、第１中継部材２８を介して接続されるヒートシンク２３と同電位となる。また、補助端子２７３及び第２中継部材２９を介することで、ヒートシンク２３から離れた位置の主端子２７が、該ヒートシンク２３と同電位となる。このように、補助端子２７３、第１中継部材２８、及び第２中継部材２９により、Ｘ方向に並んで配置された複数の主端子２７において、正極端子２７０、負極端子２７１、出力端子２７２の配置を自由に設定することができる。すなわち、主端子２７の配置自由度を向上することができる。
また、第２中継部材２９による接続有無、第１中継部材２８及び第２中継部材２９の接続対象を変えるだけで、複数の主端子２７の並びを変えることなく、正極端子２７０、負極端子２７１、出力端子２７２の配置を変更することができる。このように補助端子２７３を含む複数の主端子２７の並びは変えないため、たとえば平滑用コンデンサ４の容量が変更となり、これにより正極端子２７０、負極端子２７１、出力端子２７２の配置を変更する場合にも、変更前と同じ成形型を流用することができる。
このように、本実施形態の半導体装置２０によれば、主端子２７の配置自由度を向上でき、且つ、主端子２７の配置を変更する場合にも成形型を流用することができる。この点については、後述する。
特に本実施形態では、出力端子２７２が第１中継部材２８１を介して、対応するヒートシンク２３２に接続され、負極端子２７１が、第１中継部材２８２、補助端子２７３、及び第２中継部材２９を介して、対応するヒートシンク２３３に接続されている。これにより、正極端子２７０の隣りに負極端子２７１が配置されている。したがって、インダクタンスを低減することもできる。
また、補助端子２７３に対し、一面２１ａ側に第２中継部材２９が接続され、裏面２１ｂ側に第１中継部材２８２が接続されている。そして、Ｚ方向からの平面視において、第１中継部材２８２及び第２中継部材２９の一部同士が重なるように配置されている。したがって、Ｙ方向において半導体装置２０の体格を小型化することができる。
また、補助端子２７３の突出長さが、他の主端子２７（２７０〜２７２）の突出長さよりも短くなっている。これにより、バスバーを主端子２７（たとえば負極端子２７１）に溶接する際に補助端子２７３が邪魔にならず、生産性を向上することができる。また、樹脂成形体２１外において、補助端子２７３が他の主端子２７と短絡するのを抑制することができる。
また、第１中継部材２８及び第２中継部材２９が、樹脂成形体２１内に配置されている。具体的には、樹脂成形体２１内で、負極端子２７１が第２中継部材２９を介して補助端子２７３に接続され、補助端子２７３が第１中継部材２８２を介してヒートシンク２３３に接続されている。これにより、図７に示すように、正極端子２７０から負極端子２７１への上下アーム８の電流ループを、樹脂成形体の外で中継部材を接続する構成に較べて小さくすることができる。すなわち、インダクタンスを低減することができる。なお、図７中に示す実線矢印が本実施形態の電流ループを示し、一点鎖線の矢印が樹脂成形体の外で中継部材を接続する参考例の電流ループを示している。
次に、複数の変形例を示して、主端子２７の配置自由度を向上しつつ成形型を流用できる点を説明する。図８及び図９は、第１変形例を示している。図１０及び図１１は、第２変形例を示している。図１２及び図１３は、第３変形例を示している。図８、図１０、及び図１２は図５に対応しており、図９、図１１、及び図１３は図２に対応している。図８、図１０、及び図１２中の一点鎖線は電力変換装置１の体格を示している。各変形例における電力変換装置１の体格は、図５に示す電力変換装置１の体格と同じである。
図５に示したように、本実施形態では、平滑用コンデンサ４の容量が比較的小さいため、Ｘ方向に並んで配置された４本の主端子２７のうち、平滑用コンデンサ４側の端部の主端子２７が正極端子２７０とされ、正極端子２７０の外側に本体部４０が配置されていた。また、インダクタンス低減のため、正極端子２７０の隣りの主端子２７が、第１中継部材２８２、補助端子２７３、及び第２中継部材２９を介することで、負極端子２７１となっていた。
これに対し、第１変形例では、図８に示すように、平滑用コンデンサ４の容量が図５よりも大きくなっている。このため、４本の主端子２７が、半導体チップ２２０側から半導体チップ２２１側に向けて、補助端子２７３、正極端子２７０、負極端子２７１、出力端子２７２の順となっている。そして、本体部４０が、補助端子２７３の上方まで延設されることで、電力変換装置１の体格が図５と同じになっている。
このような主端子２７の配置を実現するため、図９に示す半導体装置２０では、Ｘ方向に並んだ４本の主端子２７のうち、半導体チップ２２１側の端部から３つ分の主端子２７を第１中継部材２８を介して対応するヒートシンク２３に接続し、第２中継部材２９を用いない構成とした。具体的には、半導体チップ２２１側の端部の主端子２７を、第１中継部材２８１を介してヒートシンク２３２に接続し、出力端子２７２とした。また、出力端子２７２の隣りの主端子２７を、第１中継部材２８３を介してヒートシンク２３３に接続し、負極端子２７１とした。また、負極端子２７１の隣りの主端子２７を、第１中継部材２８０を介してヒートシンク２３０に接続し、正極端子２７０とした。そして、半導体チップ２２０側の端部の主端子２７を補助端子２７３とした。図９では、補助端子２７３に第１中継部材２８が接続されていないが、第１中継部材２８を介してヒートシンク２３０，２３１のいずれかに接続してもよい。
第１変形例では、Ｚ方向からの平面視において、正極端子２７０と対応するヒートシンク２３０との距離（最短距離）が、ヒートシンク２３０と補助端子２７３との距離（最短距離）とほぼ等しくなっている。また、負極端子２７１と対応するヒートシンク２３３との距離（最短距離）が、ヒートシンク２３３と補助端子２７３との距離（最短距離）よりも短くとなっている。このため、正極端子２７０及び負極端子２７１が、補助端子２７３を介することなく、対応するヒートシンク２３（２３０，２３３）に接続されている。
第２変形例では、車両の搭載スペースの都合上、平滑用コンデンサ４の本体部４０が、Ｘ方向において半導体チップ２２１側に配置されている。平滑用コンデンサ４の容量は、図５と同じ程度となっている。このため、図１０に示すように、４本の主端子２７が、半導体チップ２２０側から半導体チップ２２１側に向けて、出力端子２７２、補助端子２７３、正極端子２７０、負極端子２７１の順となっている。そして、負極端子２７１の外側に本体部４０が配置された状態で、電力変換装置１の体格が図５と同じになっている。
このような主端子２７の配置を実現するため、図１１に示す半導体装置２０では、Ｘ方向に並んだ４本の主端子２７のうち、半導体チップ２２１側の端部の主端子２７を第１中継部材２８３を介して対応するヒートシンク２３３に接続し、負極端子２７１とした。また負極端子２７１の隣りの主端子２７を正極端子２７０とし、正極端子２７０の隣りの主端子２７を補助端子２７３とした。そして、正極端子２７０を、第１中継部材２８４、補助端子２７３、及び第２中継部材２９０を介して、対応するヒートシンク２３０に接続した。また、半導体チップ２２０側の端部の主端子２７を、第１中継部材２８５を介してヒートシンク２３１に接続し、出力端子２７２とした。
第２変形例では、Ｚ方向からの平面視において、正極端子２７０が、対応するヒートシンク２３０に対して補助端子２７３よりも遠い位置にある。このため、正極端子２７０が、第１中継部材２８４、補助端子２７３、及び第２中継部材２９０を介して、対応するヒートシンク２３０に接続されている。
第３変形例でも、車両の搭載スペースの都合上、平滑用コンデンサ４の本体部４０が、Ｘ方向において半導体チップ２２１側に配置されている。そして、図１２に示すように、平滑用コンデンサ４の容量が図８同様に大きくなっている。このため、４本の主端子２７が、半導体チップ２２０側から半導体チップ２２１側に向けて、出力端子２７２、正極端子２７０、負極端子２７１、補助端子２７３の順となっている。そして、本体部４０が、補助端子２７３の上方まで延設されることで、電力変換装置１の体格が図５と同じになっている。
このような主端子２７の配置を実現するため、図１３に示す半導体装置２０では、Ｘ方向に並んだ４本の主端子２７のうち、半導体チップ２２０側の端部から３つ分の主端子２７を第１中継部材２８を介して対応するヒートシンク２３に接続し、第２中継部材２９を用いない構成とした。具体的には、半導体チップ２２０側の端部の主端子２７を、第１中継部材２８５を介してヒートシンク２３１に接続し、出力端子２７２とした。また、出力端子２７２の隣りの主端子２７を、第１中継部材２８０を介してヒートシンク２３０に接続し、正極端子２７０とした。また、正極端子２７０の隣りの主端子２７を、第１中継部材２８３を介してヒートシンク２３３に接続し、負極端子２７１とした。そして、半導体チップ２２１側の端部の主端子２７を補助端子２７３とした。図１３では、補助端子２７３に第１中継部材２８が接続されていないが、第１中継部材２８を介してヒートシンク２３２，２３３のいずれかに接続してもよい。
第３変形例では、Ｚ方向からの平面視において、正極端子２７０と対応するヒートシンク２３０との距離（最短距離）が、ヒートシンク２３０と補助端子２７３との距離（最短距離）よりも短くなっている。また、負極端子２７１と対応するヒートシンク２３３との距離（最短距離）が、ヒートシンク２３３と補助端子２７３との距離（最短距離）とほぼ等しくなっている。このため、正極端子２７０及び負極端子２７１が、補助端子２７３を介することなく、対応するヒートシンク２３（２３０，２３３）に接続されている。
図２、図９、図１１、及び図１３に示す構成は、第２中継部材２９による接続有無、第１中継部材２８及び第２中継部材２９の接続対象を変えるだけで、複数の主端子２７の並びを変えることなく、正極端子２７０、負極端子２７１、出力端子２７２の配置を変更することができる。したがって、主端子２７の配置自由度を向上することができる。また、補助端子２７３を含む複数の主端子２７の並び（位置）は変えないため、正極端子２７０、負極端子２７１、出力端子２７２の配置を変更する場合にも、変更前と同じ成形型を流用することができる。
また、主端子２７が、ヒートシンク２３とは別部材として設けられており、正極端子２７０、負極端子２７１、出力端子２７２、及び補助端子２７３が、Ｘ方向に並んで配置されている。したがって、正極端子２７０の隣りに負極端子２７１を配置する構成において、Ｚ方向からの平面視において、正極端子２７０及び負極端子２７１の少なくとも一方が、対応するヒートシンク２３に対して補助端子２７３よりも遠い位置にある場合、補助端子２７３よりも遠い位置にある端子（たとえば正極端子２７０）が、第１中継部材２８及び補助端子２７３を介して対応するヒートシンク２３に接続される。一方、正極端子２７０及び負極端子２７１と対応するヒートシンク２３との距離が、対応するヒートシンク２３と補助端子２７３との距離以下の場合、正極端子２７０及び負極端子２７１が、補助端子２７３を介することなく、第１中継部材２８を介して対応するヒートシンク２３に接続される。
（第２実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した電力変換装置１及び半導体装置２０と共通する部分についての説明は省略する。
図１４及び図１５に示すように、本実施形態では、第２中継部材２９１が、電気的に中継する複数の主端子２７と一体的に設けられている。第２中継部材２９１は、補助端子２７３と、補助端子２７３を除く他の主端子２７とを電気的に中継するため、補助端子２７３及び他の主端子２７と一体的に設けられている。図１４では、第２中継部材２９１が、負極端子２７１及び補助端子２７３と一体的に設けられている。負極端子２７１、補助端子２７３、及び第２中継部材２９１は、異形条の金属板を打ち抜いて形成されている。
これによれば、第１実施形態と同等の効果を奏することができる。また、第２中継部材２９１と主端子２７との接続工程を省略することができる。
この明細書の開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものと解されるべきである。
ＩＧＢＴ９０，１００とダイオード９１，１０１とが同じ半導体チップ２２（２２０，２２１）に形成される例を示したが、互いに別チップに形成される構成にも適用できる。
スイッチング素子は、ＩＧＢＴに限定されない。たとえばＭＯＳＦＥＴを採用することもできる。
半導体装置２０がターミナル２４（２４０，２４１）を有する例を示したが、ターミナル２４を有さない構成としてもよい。
放熱面２３０ａ，２３１ａ，２３２ａ，２３３ａが、樹脂成形体２１から露出される例を示した。しかしながら、放熱面２３０ａ，２３１ａ，２３２ａ，２３３ａが露出されない構成にも適用できる。
補助端子２７３が突出部分の根元で切除される例を示したが、これに限定されない。図１６に示す第４変形例のように、補助端子２７３が切除されず、補助端子２７３の突出長さが、他の主端子２７（２７０〜２７２）の突出長さとほぼ等しい構成を採用することもできる。
図１６に示す例では、補助端子２７３が負極端子２７１と同電位となるため、負極端子２７１とともに補助端子２７３を平滑用コンデンサ４の負極側端子４２に接続してもよい。なお、補助端子２７３が負極端子２７１と電気的に接続される例に限定されず、補助端子２７３が正極端子２７０や出力端子２７２と電気的に接続される場合も同様である。
主端子２７の本数は４本に限定されない。正極端子２７０、負極端子２７１、出力端子２７２、及び少なくとも１つの補助端子２７３を含めばよいので、４本以上であればよい。図１７に示す第５変形例では、５本の主端子２７がＸ方向に並んで配置されている。そして、半導体チップ２２０側から半導体チップ２２１側に向けて、正極端子２７０、負極端子２７１、補助端子２７３、補助端子２７３、出力端子２７２の順となっている。そして、出力端子２７２の隣りの補助端子２７３に第１中継部材２８２が接続され、負極端子２７１及び２本の補助端子２７３が、第２中継部材２９２により接続されている。
なお、５本の主端子２７の場合の配置は、図１７に限定されない。また、第２中継端子も１つに限定されない。
第２中継部材の接続対象は負極端子２７１に限定されない。正極端子２７０や出力端子２７２と補助端子２７３とを電気的に中継することもできる。好ましくは、正極端子２７０及び負極端子２７１の少なくとも一方に第２中継部材が接続される構成とするとよい。これによれば、正極端子２７０及び負極端子２７１の配置自由度を向上し、インダクタンスを低減することができる。
正極端子２７０の隣りに負極端子２７１が配置される例を示したが、これに限定されない。しかしながら、正極端子２７０の隣りに負極端子２７１が配置される構成とした方が、インダクタンスができるため好ましい。
一面２１ａ側において補助端子２７３に第２中継部材が配置され、裏面２１ｂ側において補助端子２７３に第１中継部材が配置される例を示したが、これに限定されない。補助端子２７３の同じ面側に、第１中継部材及び第２中継部材が配置されてもよい。しかしながら、補助端子２７３に対し、一面２１ａ側に第２中継部材が配置され、裏面２１ｂ側に第１中継部材が配置され、さらにＺ方向からの平面視において、第１中継部材及び第２中継部材の一部同士が重なるように配置されると、Ｙ方向において半導体装置２０の体格を小型化できるので好ましい。
１…電力変換装置、２…バッテリ、３…モータ、４…平滑用コンデンサ、５…インバータ、６…高電位電源ライン、７…低電位電源ライン、８…上下アーム、９…上アーム、９０…ＩＧＢＴ、９１…ダイオード、１０…下アーム、１００…ＩＧＢＴ、１０１…ダイオード、１１…出力ライン、２０…半導体装置、２１…樹脂成形体、２１ａ…一面、２１ｂ…裏面、２１ｃ，２１ｄ…側面、２２，２２０，２２１…半導体チップ、２２０ａ，２２１ａ…コレクタ電極、２２０ｂ、２２１ｂ…エミッタ電極、２３，２３０，２３１，２３２，２３３…ヒートシンク、２３０ａ，２３１ａ，２３２ａ，２３３ａ…放熱面、２４，２４０，２４１…ターミナル、２５，２５０，２５１…継手部、２６，２６０，２６１…信号端子、２７…主端子、２７０…正極端子、２７１…負極端子、２７２…出力端子、２７３…補助端子、２８，２８０〜２８５…第１中継部材、２９，２９０〜２９２…第２中継部材、３０〜３３，３５〜３７…はんだ、３４…ボンディングワイヤ、４０…本体部、４１…正極側端子、４２…負極側端子、５０…冷却器、５１…回路基板、５２…絶縁板

Claims (7)

  1. 上アーム（９）と下アーム（１０）とが直列接続されてなり、平滑用コンデンサ（４）と電気的に接続される上下アーム（８）を構成する半導体装置であって、
    前記上アームを構成するスイッチング素子が形成され、板厚方向である第１方向の両面に第１主電極（２２０ａ，２２０ｂ）を有する第１半導体チップ（２２０）と、前記第１方向と直交する第２方向に前記第１半導体チップと並んで配置され、前記下アームを構成するスイッチング素子が形成されて、前記第１方向の両面に第２主電極（２２１ａ，２２１ｂ）を有する第２半導体チップ（２２１）と、を含む複数の半導体チップ（２２）と、
    前記板厚方向において前記第１半導体チップを挟むように配置され、対応する前記第１主電極と電気的に接続された一対の第１ヒートシンク（２３０，２３１）と、前記板厚方向において前記第２半導体チップを挟むように配置され、対応する前記第２主電極と電気的に接続された一対の第２ヒートシンク（２３２，２３３）と、を含む複数のヒートシンク（２３）と、
    複数の前記半導体チップ及び複数の前記ヒートシンクを一体的に封止する樹脂成形体（２１）と、
    高電位側の前記第１ヒートシンクに接続される正極端子（２７０）と、低電位側の前記第２ヒートシンクに接続される負極端子（２７１）と、低電位側の前記第１ヒートシンク及び高電位側の前記第２ヒートシンクのいずれかに接続される出力端子（２７２）と、少なくとも１つの補助端子（２７３）と、を含み、前記樹脂成形体の同一側面から突出するとともに、前記第２方向に並んで配置された複数の主端子（２７）と、
    前記樹脂成形体内に配置され、前記主端子と対応する前記ヒートシンクとを電気的に中継する複数の第１中継部材（２８，２８０〜２８５）と、
    前記樹脂成形体内に配置され、前記正極端子、前記負極端子、及び前記出力端子のいずれかと前記補助端子とを電気的に中継する第２中継部材（２９，２９０〜２９２）と、
    を備え、
    低電位側の前記第１ヒートシンクと高電位側の前記第２ヒートシンクとが電気的に接続されており、
    前記正極端子、前記負極端子、及び前記出力端子のうち、一部の前記主端子が、前記第１中継部材、前記補助端子、及び前記第２中継部材を介して対応する前記ヒートシンクに接続され、残りの前記主端子が、前記補助端子を介することなく前記第１中継部材を介して対応する前記ヒートシンクに接続されている半導体装置。
  2. 前記出力端子は、前記第１中継部材を介して、対応する前記ヒートシンクに接続され、
    正極端子及び負極端子の少なくとも一方が、前記第１中継部材、前記補助端子、及び前記第２中継部材を介して、対応する前記ヒートシンクに接続されている請求項１に記載の半導体装置。
  3. 前記第２方向において、前記正極端子の隣りに前記負極端子が配置されている請求項１又は請求項２に記載の半導体装置。
  4. 前記第１方向において、前記第１中継部材は前記主端子の一面に接続され、前記第２中継部材は前記一面と反対の裏面に接続されており、
    前記第１方向からの平面視において、前記第１中継部材及び前記第２中継部材の一部同士が重なるように配置されている請求項１〜３いずれか１項に記載の半導体装置。
  5. 前記補助端子は、他の前記主端子よりも前記樹脂成形体からの突出長さが短い請求項１〜４いずれか１項に記載の半導体装置。
  6. 前記第２中継部材は、電気的に中継する複数の前記主端子と一体的に設けられている請求項１〜５いずれか１項に記載の半導体装置。
  7. 上アーム（９）と下アーム（１０）とが直列接続されてなり、平滑用コンデンサ（４）と電気的に接続される上下アーム（８）を構成する半導体装置であって、
    前記上アームを構成するスイッチング素子が形成され、板厚方向である第１方向の両面に第１主電極（２２０ａ，２２０ｂ）を有する第１半導体チップ（２２０）と、前記第１方向と直交する第２方向に前記第１半導体チップと並んで配置され、前記下アームを構成するスイッチング素子が形成されて、前記第１方向の両面に第２主電極（２２１ａ，２２１ｂ）を有する第２半導体チップ（２２１）と、を含む複数の半導体チップ（２２）と、
    前記板厚方向において前記第１半導体チップを挟むように配置され、対応する前記第１主電極と電気的に接続された一対の第１ヒートシンク（２３０，２３１）と、前記板厚方向において前記第２半導体チップを挟むように配置され、対応する前記第２主電極と電気的に接続された一対の第２ヒートシンク（２３２，２３３）と、を含む複数のヒートシンク（２３）と、
    複数の前記半導体チップ及び複数の前記ヒートシンクを一体的に封止する樹脂成形体（２１）と、
    高電位側の前記第１ヒートシンクに接続される正極端子（２７０）と、低電位側の前記第２ヒートシンクに接続される負極端子（２７１）と、低電位側の前記第１ヒートシンク及び高電位側の前記第２ヒートシンクのいずれかに接続される出力端子（２７２）と、少なくとも１つの補助端子（２７３）と、を含み、前記樹脂成形体の同一側面から突出するとともに、前記第２方向に並んで配置された複数の主端子（２７）と、
    前記樹脂成形体内に配置され、前記主端子と対応する前記ヒートシンクとを電気的に中継する複数の第１中継部材（２８）と、
    を備え、
    低電位側の前記第１ヒートシンクと高電位側の前記第２ヒートシンクとが電気的に接続され、
    前記第２方向において、前記正極端子の隣りに前記負極端子が配置されており、
    前記出力端子は、前記第１中継部材を介して、対応する前記ヒートシンクに接続され、
    前記第１方向からの平面視において、前記正極端子及び前記負極端子の少なくとも一方が、対応する前記ヒートシンクに対して前記補助端子よりも遠い位置にある場合には、前記補助端子よりも遠い位置にある端子が、前記第１中継部材及び前記補助端子を介して対応する前記ヒートシンクに接続され、前記正極端子及び前記負極端子と対応する前記ヒートシンクとの距離が、対応する前記ヒートシンクと前記補助端子との距離以下の場合、前記正極端子及び前記負極端子が、前記補助端子を介することなく、前記第１中継部材を介して対応する前記ヒートシンクに接続される半導体装置。
JP2017005384A 2017-01-16 2017-01-16 半導体装置 Active JP6610568B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017005384A JP6610568B2 (ja) 2017-01-16 2017-01-16 半導体装置
PCT/JP2017/040517 WO2018131276A1 (ja) 2017-01-16 2017-11-10 半導体装置
CN201780083380.1A CN110178304B (zh) 2017-01-16 2017-11-10 半导体装置
US16/505,812 US10720383B2 (en) 2017-01-16 2019-07-09 Semiconductor device configuring upper and lower arms including auxiliary terminals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017005384A JP6610568B2 (ja) 2017-01-16 2017-01-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2018117419A JP2018117419A (ja) 2018-07-26
JP6610568B2 true JP6610568B2 (ja) 2019-11-27

Family

ID=62840307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017005384A Active JP6610568B2 (ja) 2017-01-16 2017-01-16 半導体装置

Country Status (4)

Country Link
US (1) US10720383B2 (ja)
JP (1) JP6610568B2 (ja)
CN (1) CN110178304B (ja)
WO (1) WO2018131276A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017003455B4 (de) * 2016-07-08 2024-06-06 Mitsubishi Electric Corporation Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
JP6390807B1 (ja) * 2018-03-02 2018-09-19 富士電機株式会社 電力変換装置
JP7059970B2 (ja) * 2019-03-11 2022-04-26 株式会社デンソー 半導体装置
JP7145798B2 (ja) * 2019-03-19 2022-10-03 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP7099422B2 (ja) * 2019-09-10 2022-07-12 株式会社デンソー 電力変換装置
JP7268563B2 (ja) * 2019-09-30 2023-05-08 株式会社デンソー 半導体装置
CN111681997B (zh) * 2020-08-12 2020-12-11 中芯集成电路制造(绍兴)有限公司 功率封装模块及电子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8497572B2 (en) * 2010-07-05 2013-07-30 Denso Corporation Semiconductor module and method of manufacturing the same
JP5966979B2 (ja) * 2013-03-14 2016-08-10 株式会社デンソー 半導体装置及びその製造方法
JP6221542B2 (ja) * 2013-09-16 2017-11-01 株式会社デンソー 半導体装置
JP6125984B2 (ja) * 2013-12-11 2017-05-10 トヨタ自動車株式会社 半導体装置
JP6256145B2 (ja) * 2014-03-26 2018-01-10 株式会社デンソー 半導体装置及びその製造方法
JP6344215B2 (ja) 2014-11-21 2018-06-20 株式会社デンソー 半導体装置及びパワーモジュール
JP6202020B2 (ja) * 2015-02-25 2017-09-27 トヨタ自動車株式会社 半導体モジュール、半導体装置、及び、半導体装置の製造方法
JP6394489B2 (ja) * 2015-05-11 2018-09-26 株式会社デンソー 半導体装置
JP6256419B2 (ja) * 2015-06-24 2018-01-10 株式会社デンソー 半導体チップおよびそれを用いた半導体モジュール

Also Published As

Publication number Publication date
CN110178304B (zh) 2021-02-02
US20190333843A1 (en) 2019-10-31
JP2018117419A (ja) 2018-07-26
CN110178304A (zh) 2019-08-27
US10720383B2 (en) 2020-07-21
WO2018131276A1 (ja) 2018-07-19

Similar Documents

Publication Publication Date Title
JP6610568B2 (ja) 半導体装置
JP6394489B2 (ja) 半導体装置
JP4973059B2 (ja) 半導体装置及び電力変換装置
JP6717270B2 (ja) 半導体モジュール
JP6263311B2 (ja) 電力変換装置
JP6708066B2 (ja) 半導体装置
WO2015104914A1 (ja) 半導体装置並びにそれを用いた電力変換装置
JP6319137B2 (ja) 半導体装置及びその製造方法
JP7010167B2 (ja) 半導体装置
JP2018117048A (ja) 半導体装置
EP2099120B1 (en) Power converter
US10027094B2 (en) Power module, power converter and drive arrangement with a power module
JP6439750B2 (ja) 半導体装置
JP5793995B2 (ja) リードフレーム、及び、パワーモジュール
CN113557603B (zh) 半导体装置
WO2020184051A1 (ja) 半導体装置
JP2011036016A (ja) 電力変換装置
WO2019003718A1 (ja) パワー半導体装置及びそれを用いた電力変換装置
JP6123722B2 (ja) 半導体装置
JP2011258594A (ja) 半導体モジュールの製造方法
JP2014096412A (ja) 半導体モジュール
JP2018073923A (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP2014192976A (ja) 半導体装置
JP2014192512A (ja) 半導体素子基板の配置構造、半導体装置
WO2022107439A1 (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191014

R151 Written notification of patent or utility model registration

Ref document number: 6610568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250