JP6256145B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6256145B2
JP6256145B2 JP2014064193A JP2014064193A JP6256145B2 JP 6256145 B2 JP6256145 B2 JP 6256145B2 JP 2014064193 A JP2014064193 A JP 2014064193A JP 2014064193 A JP2014064193 A JP 2014064193A JP 6256145 B2 JP6256145 B2 JP 6256145B2
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor chip
passive component
island
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014064193A
Other languages
English (en)
Other versions
JP2015185832A (ja
JP2015185832A5 (ja
Inventor
翔一朗 大前
翔一朗 大前
岩渕　明
明 岩渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014064193A priority Critical patent/JP6256145B2/ja
Priority to PCT/JP2015/001622 priority patent/WO2015146130A1/ja
Priority to DE112015001398.9T priority patent/DE112015001398B4/de
Priority to CN201580015859.2A priority patent/CN106133906B/zh
Priority to US15/128,126 priority patent/US9935074B2/en
Publication of JP2015185832A publication Critical patent/JP2015185832A/ja
Publication of JP2015185832A5 publication Critical patent/JP2015185832A5/ja
Application granted granted Critical
Publication of JP6256145B2 publication Critical patent/JP6256145B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1207—Resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14253—Digital-to-analog converter [DAC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、スイッチング素子が形成された半導体チップ、半導体チップを封止する樹脂成形体、半導体チップの両面側にそれぞれ配置され、はんだを介して主電極に接続されたヒートシンクを備える半導体装置及びその製造方法に関する。
従来、特許文献１に記載のように、スイッチング素子が形成された半導体チップ（以下、第１半導体チップと示す）、第１半導体チップを封止する樹脂成形体、第１半導体チップの両面側にそれぞれ配置され、はんだを介して主電極に接続されたヒートシンクを備える半導体装置が知られている。
特開２００８−１３５６１３号公報
上記した半導体装置の高機能化、耐ノイズ性の向上などを目的とし、上記構成要素に加え、スイッチング素子の駆動を制御する回路が形成された第２半導体チップと、チップ抵抗やチップコンデンサなどの受動部品をさらに備える半導体装置が考えられる。
その際、位置決め容易性などの観点から、第１ヒートシンクは、第２半導体チップが配置されるアイランド及び制御端子とともに、共通のリードフレームで構成される。そして、第２半導体チップが、ボンディングワイヤを介して第１半導体チップに接続されることとなる。しかしながら、ボンディングワイヤには、接続角度などの形状の制約があるため、第１半導体チップと第２半導体チップとの配置によっては、第１半導体チップ及びヒートシンクの積層方向に直交する方向において、半導体装置の体格が増大してしまう。また、ボンディングワイヤ接続時や樹脂成形時にボンディングワイヤの接続不良が生じやすくなる。
また、受動部品は、接合部材の塗布面積が小さく、フラックスレスのはんだを用いると、はんだが受動部品の電極を濡れ広がりにくい。このため、受動部品に対する接合部材として、フラックス含有のはんだやＡｇペーストなどを用いなければならない。しかしながら、このような接合部材を用いると、フラックス、アウトガス、ヒュームなどの飛散が生じる。このため、リードフレームにおいて、第２半導体チップと同じ面側に受動部品を実装すると、ボンディングワイヤの接続箇所がフラックスなどの飛散によって汚染され、ボンディングワイヤの接続不良が生じる虞がある。
そこで、本発明は上記問題点に鑑み、体格の増大を抑制しつつ、ボンディングワイヤの接続不良を抑制することのできる半導体装置及びその製造方法を提供することを目的とする。
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
開示された発明のひとつは、一面（３４ａ）及び該一面と反対の裏面（３４ｂ）を有し、第１ヒートシンク（３６Ｕ，３６Ｌ）と、該第１ヒートシンクと分離されたアイランド（３８Ｕ，３８Ｌ）及び制御端子（４２Ｕ，４２Ｌ）とが形成されたリードフレーム（３４）と、裏面との対向面に第１主電極（１６Ｕ，１６Ｌ）を有し、対向面と反対の面に制御電極（３０Ｕ，３０Ｌ）及び第１主電極と対をなす第２主電極（１８Ｕ，１８Ｌ）を有し、第１主電極が第１ヒートシンクと接続された第１半導体チップ（１０Ｕ，１０Ｌ）と、第１半導体チップの制御電極形成面に対向配置され、第２主電極と接続された第２ヒートシンク（４８Ｕ，４８Ｌ）と、第１半導体チップの駆動を制御するために裏面におけるアイランドに固定され、第１ボンディングワイヤ（６２）を介して制御電極と接続されるとともに、第２ボンディングワイヤ（６４）を介して制御端子と接続された第２半導体チップ（６０Ｕ，６０Ｌ）と、接合部材（６６）を介して制御端子に実装された受動部品（６８）と、各ヒートシンクと第１半導体チップとの積層方向において、第１ヒートシンク側の表面（３２ａ）と第２ヒートシンク側の表面（３２ｂ）を有し、各半導体チップ、受動部品、各ヒートシンクの少なくとも一部、各ボンディングワイヤ、アイランド、及び受動部品実装部分を含む制御端子の一部を一体的に封止する樹脂成形体（３２）と、を備える。
そして、リードフレームの一部分が他の部分に対して曲げ加工されて、裏面（３４ｂ）において、アイランドの第２半導体チップを搭載する面が、第１ヒートシンクの第１半導体チップを搭載する面及び制御端子の受動部品実装部分よりも、樹脂成形体の第１ヒートシンク側の表面（３２ａ）に近い位置とされており、受動部品が、一面（３４ａ）における制御端子の受動部品実装部分に実装されていることを特徴とする。
本発明では、リードフレームの裏面において、アイランドの第２半導体チップを搭載する面が、第１ヒートシンクの第１半導体チップを搭載する面及び制御端子の受動部品実装部分よりも、樹脂成形体の第１ヒートシンク側表面に近い位置となるように曲げ加工されたリードフレームを用いる。これにより、積層方向において、第１ボンディングワイヤの接続面を、第１半導体チップと第２半導体チップで近づけることができる。
ボンディングワイヤには、接続角度（たとえば、４０°〜５０°程度）などの形状の制約がある。積層方向において、第１ボンディングワイヤの接続面が離れていると、たとえば所定の接続角度を満たすには、積層方向に直交する方向において、第１ボンディングワイヤの接続面を離さなければならない。しかしながら、本発明では、上記した配置によって、積層方向に直交する方向においても、第１半導体チップと第２半導体チップを近づけることができる。したがって、積層方向に直交する方向において、半導体装置の体格の増大を抑制することができる。また、積層方向において、第１ボンディングワイヤの接続面を近づけるため、第１ボンディングワイヤの接続時における不良も抑制することができる。さらに、第１ボンディングワイヤの接続長を短くできるため、樹脂成形時にボンディングワイヤが樹脂圧に押されて生じる接続不良を抑制することができる。
また、リードフレームの裏面に第２半導体チップが実装され、一面に受動部品が実装される。したがって、受動部品の接合部材として、フラックス含有のはんだやＡｇペーストなどを用いても、フラックスなどの飛散によってボンディングワイヤの接続不良が生じるのを抑制することができる。
ところで、アイランド及び制御端子全体を押し下げるように曲げ加工したリードフレームを用いる場合、積層方向において、リードフレームの一面と、樹脂成形体の第１ヒートシンク側表面との間隔が狭くなる。したがって、受動部品を制御端子の一面に実装すると、受動部品が樹脂成形体から露出したり、受動部品を覆う樹脂厚が薄くなるという問題が生じる。受動部品が露出する場合、樹脂成形体の成形時に型に受動部品が接触し、受動部品が損傷する虞がある。また、外部から水分などが浸入し、樹脂成形体の剥離や電気的な接続信頼性の低下が生じる虞がある。樹脂厚が薄い場合、巻き込みボイドなどが生じやすくなる。
これに対し、本発明では、上記したリードフレームを用いるため、樹脂成形体の第１ヒートシンク側表面に対して、制御端子の受動部品実装部分のほうがアイランドよりも遠い位置となる。したがって、制御端子の受動部品実装部分において、受動部品を、第２半導体チップが実装された裏面とは反対の一面に実装することができる。
開示された他の発明のひとつは、一面（３４ａ）及び該一面と反対の裏面（３４ｂ）を有し、第１ヒートシンク（３６Ｕ，３６Ｌ）と、該第１ヒートシンクと分離されたアイランド（３８Ｕ，３８Ｌ）及び制御端子（４２Ｕ，４２Ｌ）とが形成されたリードフレーム（３４）と、裏面との対向面に第１主電極（１６Ｕ，１６Ｌ）を有し、対向面と反対の面に制御電極（３０Ｕ，３０Ｌ）及び第１主電極と対をなす第２主電極（１８Ｕ，１８Ｌ）を有し、第１主電極が、はんだ（４４）を介して第１ヒートシンクと接続された第１半導体チップ（１０Ｕ，１０Ｌ）と、第１半導体チップの制御電極形成面に対向配置され、はんだ（５２）を介して第２主電極と接続された第２ヒートシンク（４８Ｕ，４８Ｌ）と、第１半導体チップの駆動を制御するために裏面におけるアイランドに固定され、第１ボンディングワイヤ（６２）を介して制御電極と接続されるとともに、第２ボンディングワイヤ（６４）を介して制御端子と接続された第２半導体チップ（６０Ｕ，６０Ｌ）と、接合部材（６６）を介して制御端子に実装された受動部品（６８）と、各ヒートシンクと第１半導体チップとの積層方向において、第１ヒートシンク側の表面（３２ａ）と第２ヒートシンク側の表面（３２ｂ）を有し、各半導体チップ、受動部品、各ヒートシンクの少なくとも一部、各ボンディングワイヤ、アイランド、及び受動部品実装部分を含む制御端子の一部を一体的に封止する樹脂成形体（３２）と、を備える半導体装置の製造方法に関する。
そして、裏面（３４ｂ）において、アイランドの第２半導体チップを搭載する面が、第１ヒートシンクの第１半導体チップを搭載する面及び制御端子の受動部品実装部分よりも、樹脂成形体の第１ヒートシンク側表面（３２ａ）に近い位置となるように曲げ加工されたリードフレームを用い、第１ヒートシンクと第１半導体チップとの間のはんだ（４４）をリフローして、リードフレーム及び半導体チップが一体化されてなる接続体（７６）を形成するとともに、アイランド上に第２半導体チップを固定する第１リフロー工程と、第１リフロー工程後、制御電極と第２半導体チップを第１ボンディングワイヤを介して接続するとともに、第２半導体チップと各制御端子とを第２ボンディングワイヤを介して接続するワイヤボンディング工程と、ワイヤボンディング工程後、第１リフロー工程の状態から接続体を反転させて第２ヒートシンク上に接続体を配置し、第２ヒートシンクと接続体との間のはんだ（５２）をリフローするとともに、一面（３４ａ）における制御端子の受動部品実装部分に、接合部材を介して受動部品を実装する第２リフロー工程と、第２リフロー工程後、樹脂成形体を成形する成形工程と、を備えることを特徴とする。
本発明によれば、上記した他の発明と同等の効果を奏することができる。加えて、本発明では、第２リフロー工程において、接続体の反転により、リードフレームの一面が裏面よりも上方となる。したがって、反転した接続体において、制御端子の受動部品実装部分の一面に、接合部材を介して受動部品を配置することができる。そして、第２リフロー工程の加熱により、受動部品を実装することができる。このように、製造工程を追加せずに、第２リフロー工程において受動部品を実装することができる。なお、ワイヤボンディング工程の後に受動部品を実装するため、フラックスなどの飛散によってボンディングワイヤの接続不良が生じるのを、より確実に抑制することもできる。
本実施形態に係る半導体装置が適用される電力変換装置の概略構成を示す側面図である。 本実施形態に係る半導体装置の概略構成を示す平面図である。 図２のIII-III線に沿う断面図である。 図２のIV-IV線に沿う断面図である。 図２に示す半導体装置において、樹脂成形体を省略し、第２ヒートシンクを二点鎖線で示した平面図である。 図２に示す半導体装置において、樹脂成形体及びボンディングワイヤを省略し、リードフレーム側から見た平面図である。 図５に一点鎖線で示す領域VIIを拡大した斜視図である。 図６に一点鎖線で示す領域VIIIを拡大した斜視図である。 半導体装置の製造方法を示す平面図であり、第１リフロー工程が終了した状態を示している。 第１リフロー工程が終了した状態を示す断面図であり、図４に対応している。 半導体装置の製造方法を示す平面図であり、ワイヤボンディング工程が終了した状態を示している。 ワイヤボンディング工程が終了した状態を示す断面図であり、図４に対応している。 半導体装置の製造方法を示す平面図であり、第２リフロー工程が終了した状態を示している。 第２リフロー工程が終了した状態を示す断面図であり、図４に対応している。
以下、本発明の実施形態を、図面を参照して説明する。なお、以下の各図相互において互いに同一もしくは均等である部分に、同一符号を付与する。
以下においては、各ヒートシンクと第１半導体チップとの積層方向、換言すれば第１半導体チップの厚み方向をＺ方向と示す。また、Ｚ方向に直交し、主端子及び制御端子の延設方向をＹ方向と示す。また、Ｙ方向及びＺ方向の両方向に直交する方向をＸ方向と示す。また、平面形状とは、特に断わりのない限り、Ｘ方向及びＹ方向により規定される面に沿う形状を示す。
先ず、図１に基づき、本実施形態の半導体装置が適用される電力変換装置の一例について説明する。
図１に示す電力変換装置１００は、車両走行用のモータ２００を駆動するためのインバータ１０２と、該インバータ１０２を駆動するためのドライバ１０４と、ドライバ１０４を介してインバータ１０２に駆動信号を出力するマイコン１０６と、を備えている。このような電力変換装置１００は、例えば電気自動車やハイブリッド車に搭載される。
半導体装置１０は、直流電源１０８の正極（高電位側）と負極（低電位側）との間において、互いに直列に接続される上アーム部１０Ｕ及び下アーム部１０Ｌを有している。上アーム部１０Ｕは、直流電源１０８の高電位側に、下アーム部１０Ｌは、直流電源１０８の低電位側に配置される。
インバータ１０２は、上アーム部１０Ｕ及び下アーム部１０Ｌからなる上下アームを三相分有している。そして、直流電力を三相交流に変換し、モータ２００に出力することができるように構成されている。なお、図１に示す符号１１０は、平滑用のコンデンサである。
ドライバ１０４は、各アーム部１０Ｕ，１０Ｌに対応するチップを有しており、各チップには、各アーム部１０Ｕ，１０Ｌの素子の駆動を制御するための回路が形成されている。本実施形態において、半導体装置１０は、上下アームを一相分有するとともに、上下アームに対応するドライバ１０４のチップを有している。すなわち、３つの半導体装置１０により、インバータ１０２及びドライバ１０４が構成されるようになっている。
上アーム部１０Ｕは、ｎチャネル型のＩＧＢＴ素子１２Ｕと、該ＩＧＢＴ素子１２Ｕに逆並列に接続された還流用のＦＷＤ素子１４Ｕと、を備えている。本実施形態では、同一の半導体チップに、ＩＧＢＴ素子１２ＵとＦＷＤ素子１４Ｕが構成されている。しかしながら、ＩＧＢＴ素子１２ＵとＦＷＤ素子１４Ｕが別チップに構成されても良い。
ＩＧＢＴ素子１２Ｕは、主電極であるコレクタ電極１６Ｕ及びエミッタ電極１８Ｕと、制御電極であるゲート電極２０Ｕと、を有している。一方、ＦＷＤ素子１４Ｕは、コレクタ電極１６Ｕと兼用とされたカソード電極と、エミッタ電極１８Ｕと兼用とされたアノード電極と、を有している。
下アーム部１０Ｌも、上アーム部１０Ｕ同様の構成を有している。下アーム部１０Ｌは、ｎチャネル型のＩＧＢＴ素子１２Ｌと、該ＩＧＢＴ素子１２Ｌに逆並列に接続された還流用のＦＷＤ素子１４Ｌと、を備えている。これらＩＧＢＴ素子１２Ｌ及びＦＷＤ素子１４Ｌも、同一の半導体チップに構成されている。しかしながら、ＩＧＢＴ素子１２ＬとＦＷＤ素子１４Ｌが別チップに構成されても良い。
ＩＧＢＴ素子１２Ｌは、主電極であるコレクタ電極１６Ｌ及びエミッタ電極１８Ｌと、制御電極であるゲート電極２０Ｌと、を有している。一方、ＦＷＤ素子１４Ｌは、コレクタ電極１６Ｌと兼用とされたカソード電極と、エミッタ電極１８Ｌと兼用とされたアノード電極と、を有している。
インバータ１０２において、ＩＧＢＴ素子１２Ｕのコレクタ電極１６Ｕは、直流電源１０８の正極に接続された高電位電源ライン２２と電気的に接続されている。ＩＧＢＴ素子１２Ｌのエミッタ電極１８Ｌは、直流電源１０８の負極に接続された低電位電源ライン２４（グランドラインとも言う）と電気的に接続されている。また、ＩＧＢＴ素子１２Ｕのエミッタ電極１８Ｕ及びＩＧＢＴ素子１２Ｌのコレクタ電極１６Ｌは、インバータ１０２からモータ２００へ出力するための出力ライン２６に接続されている。
なお、図１中には、高電位電源ライン２２に正極を示す「Ｐ」、低電位電源ライン２４に負極を示す「Ｎ」、出力ライン２６に出力を示す「０」を付記している。また、各ゲート電極２０Ｕ，２０Ｌには、ゲート端子２８Ｕ，２８Ｌが接続されている。
マイコン１０６は、ドライバ１０４を介してゲート端子２８Ｕ，２８Ｌと電気的に接続されており、駆動信号（ＰＷＭ信号）を出力してＩＧＢＴ素子１２Ｕ，１２Ｌの駆動を制御する。このマイコン１０６は、実行すべき各種の制御処理を記述したプログラムを記憶するＲＯＭ、各種の演算処理を実行するＣＰＵ、演算処理結果や各種のデータを一時的に保存するＲＡＭ、などを有している。
マイコン１０６には、図示しない電流センサや回転センサなどから検出信号が入力され、外部から与えられるトルク指令値と上記した各センサの検出信号とに基づき、マイコン１０６は、モータ２００を駆動するための駆動信号を生成する。この駆動信号に応じて、インバータ１０２の６つのＩＧＢＴ素子１２Ｕ，１２Ｌが駆動され、直流電源１０８からインバータ１０２を介してモータ２００に駆動電流が通電される。その結果、モータ２００は、所望の駆動トルクを発生するように駆動される。もしくは、モータ２００によって発電された電力による電流がインバータ１０２により整流され、直流電源１０８の充電が行われる。
次に、図２〜図６に基づき、半導体装置１０の全体構成について説明する。なお、図５中に示すIV-IV線は、図２に示すIV-IV線に対応している。図５では、樹脂成形体を省略するとともに、第２ヒートシンクを二点鎖線で図示している。また、図６では、樹脂成形体及びボンディングワイヤを省略して図示している。
上記したように、半導体装置１０は、上アーム部１０Ｕを構成する半導体チップと、下アーム部１０Ｌを構成する半導体チップの、２つの半導体チップを有している。すなわち、半導体装置１０は、２つのＩＧＢＴ素子１２Ｕ，１２Ｌを備えた所謂２ｉｎ１パッケージとなっている。以下においては、上アーム部１０Ｕを上アームチップとも示し、下アーム部１０Ｌを下アームチップとも示す。これらアームチップ１０Ｕ，１０Ｌが、特許請求の範囲に記載の第１半導体チップに相当する。
上アームチップ１０Ｕは、Ｚ方向における一方の面に、第１主電極であるコレクタ電極１６Ｕを有している。また、コレクタ電極形成面と反対の面に、上記第１主電極と対をなす第２主電極であるエミッタ電極１８Ｕと、ゲート電極２０Ｕを含む制御電極３０Ｕと、を有している。同じく、下アームチップ１０Ｌは、Ｚ方向における一方の面に、高電位側の主電極であるコレクタ電極１６Ｌを有している。また、コレクタ電極形成面と反対の面に、低電位側の電極であるエミッタ電極１８Ｌと、ゲート電極２０Ｌを含む制御電極３０Ｌと、を有している。本実施形態では、各制御電極３０Ｕ，３０Ｌとして、ゲート電極２０Ｕ，２０Ｌに加えて、温度センス用、電流センス用、ケルビンエミッタ用の電極（パッド）を有している。アームチップ１０Ｕ，１０Ｌは平面形状が互いにほぼ等しい略矩形状をなし、Ｚ方向にほぼ同じ厚みを有している。また、Ｘ方向に並んで配置されるとともに、Ｚ方向において、コレクタ電極形成面を同じ側としつつ、ほぼ同じ位置に配置、すなわち並列に配置されている。
図２〜図６に示すように、半導体装置１０は、上記したアームチップ１０Ｕ，１０Ｌに加え、樹脂成形体３２と、リードフレーム３４と、ターミナル４６Ｕ，４６Ｌと、第２ヒートシンク４８Ｕ，４８Ｌと、ドライバＩＣ６０Ｕ，６０Ｌと、受動部品６８と、を備えている。
樹脂成形体３２は、電気絶縁性の樹脂材料からなる。本実施形態では、樹脂成形体３２が、エポキシ樹脂を用いて、トランスファモールド法により成形されている。樹脂成形体３２は略直方体状をなしており、Ｚ方向において一面３２ａ及び該一面３２ａと反対の裏面３２ｂを有している。一面３２ａ及び裏面３２ｂは、それぞれＸ方向及びＹ方向により規定される面とほぼ平行な平坦面となっている。アームチップ１０Ｕ，１０Ｌは、この樹脂成形体３２によって封止されている。
リードフレーム３４は、金属板を部分的に曲げ加工してなるものであり、Ｚ方向において一面３４ａ及び該一面３４ａと反対の裏面３４ｂを有している。なお、Ｚ方向において、一面３２ａ，３４ａ同士、裏面３２ｂ，３４ｂ同士が同じ側となっている。上記した金属板としては、単板でも良いし、複数の金属板を圧着等したものでも良い。
リードフレーム３４は、少なくとも金属材料を用いて形成されている。例えば、銅、銅合金、アルミ合金などの熱伝導性及び電気伝導性に優れた金属材料を採用することができる。このリードフレーム３４は、第１ヒートシンク３６Ｕ，３６Ｌと、アイランド３８Ｕ，３８Ｌと、主端子４０と、制御端子４２Ｕ，４２Ｌと、を有している。
第１ヒートシンク３６Ｕ，３６Ｌは、アームチップ１０Ｕ，１０Ｌの生じた熱を放熱するための機能と、電気的な接続機能を果たす。これら第１ヒートシンク３６Ｕ，３６Ｌが、特許請求の範囲に記載の第１ヒートシンクに相当する。リードフレーム３４の裏面３４ｂにおいて、第１ヒートシンク３６Ｕの部分には、コレクタ電極形成面が対向するように上アームチップ１０Ｕが配置され、第１ヒートシンク３６Ｕは、はんだ４４を介して、コレクタ電極１６Ｕと接続されている。同じく、第１ヒートシンク３６Ｌ上には、コレクタ電極形成面が対向するように下アームチップ１０Ｌが配置され、第１ヒートシンク３６Ｌは、はんだ４４を介して、コレクタ電極１６Ｌと電気的、機械的、且つ熱的に接続されている。
第１ヒートシンク３６Ｕ，３６Ｌは平面略矩形状をなし、互いにほぼ同じ厚みを有している。また、各第１ヒートシンク３６Ｕ，３６Ｌは、対応するアームチップ１０Ｕ，１０Ｌを内包するように、Ｘ方向及びＹ方向により規定される面に沿う大きさがアームチップ１０Ｕ，１０Ｌよりも大きくなっている。
第１ヒートシンク３６Ｕにおいて、上アームチップ１０Ｕと対向する裏面３４ｂ及び側面は、樹脂成形体３２によって被覆されている。一方、一面３４ａは、樹脂成形体３２の一面３２ａから露出されている。詳しくは、一面３４ａが、一面３２ａと略面一となっている。同じく、第１ヒートシンク３６Ｌにおいて、下アームチップ１０Ｌと対向する裏面３４ｂ及び側面は、樹脂成形体３２によって被覆されている。一方、一面３４ａは、樹脂成形体３２の一面３２ａから露出されている。詳しくは、一面３４ａが、一面３２ａと略面一となっている。このように、リードフレーム３４の一面３４ａのうち、第１ヒートシンク３６Ｕ，３６Ｌの部分は、樹脂成形体３２の一面３２ａから露出された露出部３６Ｕａ，３６Ｌａとなっている。すなわち、露出部３６Ｕａ，３６Ｌａは放熱面である。なお、はんだ４４も樹脂成形体３２により封止されている。
Ｚ方向において、アームチップ１０Ｕ，１０Ｌにおける第１ヒートシンク３６Ｕ，３６Ｌと反対側には、ターミナル４６Ｕ，４６Ｌを介して、第２ヒートシンク４８Ｕ，４８Ｌが配置されている。
ターミナル４６Ｕ，４６Ｌは、制御電極３０Ｕ，３０Ｌにボンディングワイヤ６２を接続するために、アームチップ１０Ｕ，１０Ｌと第２ヒートシンク４８Ｕ，４８Ｌとの間に所定の間隔を確保するためのものである。ターミナル４６Ｕ，４６Ｌは、アームチップ１０Ｕ，１０Ｌと第２ヒートシンク４８Ｕ，４８Ｌとを熱的及び電気的に中継するため、その構成材料として、少なくとも熱伝導性及び電気伝導性に優れた金属材料を用いると良い。
各ターミナル４６Ｕ，４６Ｌは、エミッタ電極１８Ｕ，１８Ｌに対応する形状及び大きさを有しており、本実施形態では直方体状をなしている。上アーム側のターミナル４６Ｕは、上アームチップ１０Ｕのエミッタ電極１８Ｕに対向配置され、はんだ５０を介して、エミッタ電極１８Ｕと接続されている。同じく、下アーム側のターミナル４６Ｌは、下アームチップ１０Ｌのエミッタ電極１８Ｌに対向配置され、はんだ５０を介して、エミッタ電極１８Ｌと接続されている。なお、ターミナル４６Ｕ，４６Ｌ及びはんだ５０も、樹脂成形体３２により封止されている。
上アーム側のターミナル４６Ｕにおける上アームチップ１０Ｕと反対の面には、はんだ５２を介して、上アーム側の第２ヒートシンク４８Ｕが接続されている。同じく、下アーム側のターミナル４６Ｌにおける下アームチップ１０Ｌと反対の面には、はんだ５２を介して、下アーム側の第２ヒートシンク４８Ｌが接続されている。これら第２ヒートシンク４８Ｕ，４８Ｌが、特許請求の範囲に記載の第２ヒートシンクに相当する。
第２ヒートシンク４８Ｕ，４８Ｌも、第１ヒートシンク３６Ｕ，３６Ｌ同様、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。例えば、銅、銅合金、アルミ合金などの熱伝導性及び電気伝導性に優れた金属材料を採用することができる。また、第２ヒートシンク４８Ｕ，４８Ｌは、互いにほぼ同じ厚みを有している。各第２ヒートシンク４８Ｕ，４８Ｌは、第１ヒートシンク３６Ｕ，３６Ｌとほぼ同じ形状及び大きさを有している。すなわち、Ｘ方向及びＹ方向により規定される面内において、第１ヒートシンク３６Ｕ，３６Ｌと第２ヒートシンク４８Ｕ，４８Ｌの対向領域内に、アームチップ１０Ｕ，１０Ｌ全体が配置されるようになっている。
上アーム側の第２ヒートシンク４８Ｕのうち、上アームチップ１０Ｕ（ターミナル４６Ｕ）との対向面及び側面は、樹脂成形体３２によって被覆されている。一方、上記対向面と反対の面は、樹脂成形体３２の裏面３２ｂから露出されている。同じく、第２ヒートシンク４８Ｌのうち、下アームチップ１０Ｌ（ターミナル４６Ｌ）との対向面及び側面は、樹脂成形体３２によって被覆されている。一方、上記対向面と反対の面は、樹脂成形体３２の裏面３２ｂから露出されている。このように、第２ヒートシンク４８Ｕ，４８Ｌのうち、アームチップ１０Ｕ，１０Ｌと反対の面は、樹脂成形体３２から露出された露出部４８Ｕａ，４８Ｌａとなっている。すなわち、露出部４８Ｕａ，４８Ｌａは放熱面である。また、この露出部４８Ｕａ，４８Ｌａは、裏面３２ｂと略面一となっている。
第２ヒートシンク４８Ｕ，４８Ｌは、図５及び図６に示すように、平面略矩形状をなしており、矩形のうちの２辺がＸ方向、残りの２辺がＹ方向に略平行となっている。そして、上アーム側の第２ヒートシンク４８ＵにおけるＸ方向に略平行な辺のひとつから、Ｙ方向に突出部４８Ｕｂが突出している。同じく、下アーム側の第２ヒートシンク４８Ｌから、突出部４８Ｕｂと同一側に突出部４８Ｌｂが突出している。これら突出部４８Ｕｂ，４８Ｌｂは、複数の主端子４０の一部と電気的に接続される部分である。突出部４８Ｕｂ，４８Ｌｂは、第２ヒートシンク４８Ｕ，４８Ｌよりも厚みが薄くされ、樹脂成形体３２により封止されている。
また、下アーム側の第１ヒートシンク３６Ｌと、上アーム側の第２ヒートシンク４８Ｕは、中継部５４によって電気的に接続されている。本実施形態では、第１ヒートシンク３６ＬのＸ方向における上アーム側の端部から、上アーム側に突出部５４ａが突出している。一方、第２ヒートシンク４８ＵのＸ方向における下アーム側の端部から、下アーム側に突出部５４ｂが突出している。そして、これら突出部５４ａ，５４ｂが、はんだ５４ｃを介して接続され、中継部５４が構成されている。そして、中継部５４により、ＩＧＢＴ素子１２Ｕのエミッタ電極１８ＵとＩＧＢＴ素子１２Ｌのコレクタ電極１６Ｌとが電気的に接続され、上下アームが図３に示すように略Ｎ字状をなしている。
なお、中継部５４は、樹脂成形体３２によって封止されている。本実施形態では、一例として、第２ヒートシンク４８Ｕ側の突出部５４ｂが、Ｘ方向に沿って延びている。一方、第１ヒートシンク３６Ｌ側の突出部５４ａが、Ｘ方向に延びるとともに、途中で折曲されてＺ方向にも延びている。
リードフレーム３４の主端子４０は、平面略矩形状をなす樹脂成形体３２の一側面３２ｃから、樹脂成形体３２の外部に延出されている。すなわち、その一部が樹脂成形体３２によって封止されている。また、各主端子４０は、それぞれがＹ方向に延設されるとともに、Ｘ方向に並んで配置されている。さらに、Ｚ方向において、一面３２ａ及び裏面３２ｂの間の位置から延出されるように、長手方向の途中で曲げ加工されている。
主端子４０は、電源端子４０ｐと、グランド端子４０ｎと、出力端子４０ｏ１，４０ｏ２を有している。電源端子４０ｐは、上アームチップ１０Ｕのコレクタ電極１６Ｕを、高電位電源ライン２２に接続するための端子（所謂Ｐ端子）である。この電源端子４０ｐは、図５及び図６に示すように、上アーム側の第１ヒートシンク３６Ｕに連結されており、平面略矩形状をなす第１ヒートシンク３６Ｕの一辺からＹ方向に延設されている。
グランド端子４０ｎは、下アームチップ１０Ｌのエミッタ電極１８Ｌを、低電位電源ライン２４に接続するための端子（所謂Ｎ端子）である。このグランド端子４０ｎは、電源端子４０ｐの隣に配置されている。グランド端子４０ｎは、図示しないはんだを介して、下アーム側の第２ヒートシンク４８Ｌの突出部４８Ｌｂと電気的に接続されている。
出力端子４０ｏ１は、上アームチップ１０Ｕのエミッタ電極１８Ｕを、出力ライン２６に接続するための端子（所謂Ｏ端子）である。この出力端子４０ｏ１は、グランド端子４０ｎとの間に、電源端子４０ｐを挟むように、電源端子４０ｐの隣に配置されている。出力端子４０ｏ１は、図示しないはんだを介して、上アーム側の第２ヒートシンク４８Ｕの突出部４８Ｕｂと電気的に接続されている。
出力端子４０ｏ２は、下アームチップ１０Ｌのコレクタ電極１６Ｌを、出力ライン２６に接続するための端子（所謂Ｏ端子）である。この出力端子４０ｏ２は、下アーム側の第１ヒートシンク３６Ｌに連結されており、平面略矩形状をなす第１ヒートシンク３６Ｌの一辺からＹ方向に延設されている。
制御端子４２Ｕ，４２Ｌは、樹脂成形体３２の側面３２ｃと反対の側面３２ｄから、樹脂成形体３２の外部に延出されている。すなわち、その一部が樹脂成形体３２によって封止されている。また、各制御端子４２Ｕ，４２Ｌは、それぞれがＹ方向に延設されるとともに、Ｘ方向に並んで配置されている。さらに、Ｚ方向において、一面３２ａ及び裏面３２ｂの間の位置から延出されるように、長手方向の途中で曲げ加工されている。
上アーム側の制御端子４２Ｕは、上アーム側のゲート端子２８Ｕに加えて、温度センス用、電流センス用、ケルビンエミッタ用、電源用、テストモード設定用、ドライバＩＣ６０Ｕでゲート電極２０Ｕの駆動信号を生成するための入力用、及びエラーチェック用の端子を有している。また、複数の制御端子４２Ｕのうちの一部が、上アーム側のアイランド３８Ｕに連結されている。本実施形態では、計１０本の制御端子４２Ｕを有しており、そのうちの２本がアイランド３８Ｕに連結されている。詳しくは、Ｘ方向において２本目と９本目の制御端子４２Ｕが、Ｘ方向両端においてアイランド３８Ｕを間に挟むように連結されている。
下アーム側の制御端子４２Ｌも、上下アーム側のゲート端子２８Ｌに加えて、温度センス用、電流センス用、ケルビンエミッタ用、電源用、テストモード設定用、ドライバＩＣ６０Ｌでゲート電極２０Ｌの駆動信号を生成するための入力用、及びエラーチェック用の端子を有している。また、複数の制御端子４２Ｌのうちの一部が、下アーム側のアイランド３８Ｌに連結されている。本実施形態では、計１０本の制御端子４２Ｌを有しており、そのうちの２本がアイランド３８Ｌに連結されている。詳しくは、Ｘ方向において２本目と９本目の制御端子４２Ｌが、Ｘ方向においてアイランド３８Ｌを間に挟むように連結されている。以下においては、アイランド３８Ｕ，３８Ｌに連結された制御端子４２Ｕ，４２Ｌを連結端子４２ａと示す。
なお、アイランド３８Ｕ，３８Ｌ及び制御端子４２Ｕ，４２Ｌは、ほぼ同じ厚みを有している。また、図２，図５，及び図６に示す符号５６は、吊りリードである。吊りリード５６は、第１ヒートシンク３６Ｕ，３６Ｌをリードフレーム３４の外周フレームに連結する部分である。
また、樹脂成形体３２の側面３２ｃ，３２ｄには、複数の凹部３２ｅが設けられている。側面３２ｃにおいて、凹部３２ｅは、隣り合う主端子４０の間の部分に設けられている。また、側面３２ｄにおいて、凹部３２ｅは、制御端子４２Ｕと制御端子４２Ｌの間の部分と、各制御端子４２Ｕ，４２Ｌと、吊りリード５６と間の部分に設けられている。この凹部３２ｅにより、例えば沿面距離を稼ぐことができる。
上アーム側のアイランド３８Ｕには、例えばはんだ５８を介して、ドライバＩＣ６０Ｕが実装されている。同じく、下アーム側のアイランド３８Ｌには、図示しないはんだ５８を介して、ドライバＩＣ６０Ｌが実装されている。これらドライバＩＣ６０Ｕ，６０Ｌは、ドライバ１０４を構成するものであり、対応するアームチップ１０Ｕ，１０Ｌに形成された素子の駆動を制御するために、半導体チップにＭＯＳＦＥＴなどの片面電極素子が形成されてなる。ドライバＩＣ６０Ｕ，６０Ｌの厚みは、アームチップ１０Ｕ，１０Ｌよりも厚くなっている。これらドライバＩＣ６０Ｕ，６０Ｌが、特許請求の範囲に記載の第２半導体チップに相当する。
ドライバＩＣ６０Ｕ，６０Ｌにおけるアイランド３８Ｕ，３８Ｌと反対の面には電極（パッド）が形成されており、この電極にボンディングワイヤ６２が接続されている。ボンディングワイヤ６２によって、アームチップ１０Ｕ，１０Ｌの制御電極３０Ｕ，３０Ｌと、対応するドライバＩＣ６０Ｕ，６０Ｌとがそれぞれ接続されている。このボンディングワイヤ６２が、特許請求の範囲に記載の第１ボンディングワイヤに相当する。また、ドライバＩＣ６０Ｕ，６０Ｌは、ボンディングワイヤ６４を介して、対応する制御端子４２Ｕ，４２Ｌと接続されている。このボンディングワイヤ６４が、特許請求の範囲に記載の第２ボンディングワイヤに相当する。
図４及び図６に示すように、制御端子４２Ｕ，４２Ｌには、接合部材６６を介して、チップ抵抗やチップコンデンサなどの受動部品６８が実装されている。受動部品６８は、各アームにおいて、複数の制御端子４２Ｕ，４２Ｌを電気的に接続するように実装されている。本実施形態では、受動部品６８が２端子のチップ部品であり、図６に示すように、隣り合う２本の制御端子４２Ｕ，４２Ｌを架橋するように実装されている。詳しくは、連結端子４２ａと、該連結端子４２ａの隣に位置する制御端子４２Ｕ，４２Ｌを架橋するように実装されている。
この受動部品６８は、例えば、制御端子４２Ｕ，４２ＬからドライバＩＣ６０Ｕ，６０Ｌに伝わるノイズを抑制するために実装されている。したがって、制御端子４２Ｕ，４２Ｌのうち、ドライバＩＣ６０Ｕ，６０Ｌの近傍に実装されることが好ましい。
受動部品６８は、接合部材６６の塗布面積が小さく、フラックスレスのはんだを用いると、はんだが受動部品６８の電極を濡れ広がりにくい。このため、接合部材６６としては、第２リフロー工程の加熱で接合が可能な材料、例えば、フラックス含有のはんだやＡｇペーストを用いることができる。このような接合部材６６は、加熱によって、フラックス、アウトガス、ヒュームなどの飛散が少なからず生じる。本実施形態では、接合部材６６として、フラックス含有のはんだを用いる。一方、半導体装置１０において、ワイヤボンディングの前に接合されるはんだ４４，５０，５２，５８としては、フレックスレスのはんだを用いる。
このように構成される半導体装置１０は、冷媒が流れる通路を内部に有する冷却器によって、冷却される。詳しくは、半導体装置１０のＺ方向両側に冷却器が配置され、両面３２ａ，３２ｂ側から半導体装置１０が冷却される。なお、樹脂成形体３２の一面３２ａ及び裏面３２ｂには、各露出部３６Ｕａ，３６Ｌａ，４８Ｕａ，４８Ｌａを覆うように、絶縁シートが貼り付けられ、半導体装置１０は、この絶縁シートを介して冷却器に挟まれる。
次に、図４，図７，及び図８に基づき、アイランド３８Ｕ，３８Ｌ周辺の構造について説明する。
リードフレーム３４は、金属板を所定形状に打ち抜くとともに、部分的に曲げ加工を施して形成されている。詳しくは、アームチップ１０Ｕ，１０Ｌの制御電極形成面と、ドライバＩＣ６０Ｕ，６０Ｌの電極形成面との、Ｚ方向における段差をできるだけ小さくするために、アイランド３８Ｕ，３８Ｌがディプレスされている。
このディプレスでは、Ｚ方向において裏面３４ｂの位置を較べると、アイランド３８Ｕ，３８Ｌの部分が、第１ヒートシンク３６Ｕ，３６Ｌの部分及び制御端子４２Ｕ，４２Ｌにおける受動部品実装部分よりも、樹脂成形体３２の一面３２ａに近い位置となるようにされている。すなわち、裏面３４ｂにおいて、アイランド３８Ｕ，３８Ｌの部分が、第１ヒートシンク３６Ｕ，３６Ｌの部分及び制御端子４２Ｕ，４２Ｌの受動部品実装部分に対して、樹脂成形体３２の一面３２ａ側に凹むようにされている。
特に本実施形態では、上記した曲げ加工により、図４に上アーム側を例示するように、各アームチップ１０Ｕ，１０Ｌの制御電極形成面と、ドライバＩＣ６０Ｕ，６０Ｌの電極形成面とが、Ｚ方向においてほぼ面一となっている。また、図７及び図８に示すように、連結端子４２ａが、アイランド３８Ｕ，３８Ｌとの連結端と受動部品実装部分との間に、アイランド３８Ｕ，３８Ｌを一面３２ａ側に凹ませるための曲げ加工部７０を有している。
そして、受動部品６８は、リードフレーム３４の一面３４ａにおいて、制御端子４２Ｕ，４２Ｌに実装されている。リードフレーム３４の一面３４ａと樹脂成形体３２の一面３２ａとのＺ方向の距離は、制御端子４２Ｕ，４２Ｌの受動部品実装部分における距離Ｌ１のほうが、アイランド３８Ｕ，３８Ｌにおける距離Ｌ２よりも長くなっている。このため、一面３４ａに受動部品６８が実装される構造を採用しながらも、受動部品６８と樹脂成形体３２の一面３２ａとの間に十分なクリアランスが確保されている。
次に、図９〜図１４に基づき、上記した半導体装置１０の製造方法について説明する。なお、図１３では、ボンディングワイヤ６２，６４の図示を省略している。また製造方法自体は、本出願人の先の出願と同じであるため、詳細な説明は割愛する。
先ず、半導体装置１０を構成する各要素を準備する。具体的には、各アームチップ１０Ｕ，１０Ｌ、リードフレーム３４、ターミナル４６Ｕ，４６Ｌ、第２ヒートシンク４８Ｕ，４８Ｌ、ドライバＩＣ６０Ｕ，６０Ｌ、及び受動部品６８を準備する。
その際、図９及び図１０に示すように、リードフレーム３４として、第１ヒートシンク３６Ｕ，３６Ｌ、アイランド３８Ｕ，３８Ｌ、主端子４０、及び制御端子４２Ｕ，４２Ｌを一体的に有するものを準備する。また、裏面３４ｂにおいて、アイランド３８Ｕ，３８Ｌの部分が、第１ヒートシンク３６Ｕ，３６Ｌの部分及び制御端子４２Ｕ，４２Ｌにおける受動部品実装部分よりも、樹脂成形体３２の一面３２ａに近い位置となるように曲げ加工されたリードフレーム３４を準備する。すなわち、アームチップ１０Ｕ，１０Ｌの制御電極形成面と、ドライバＩＣ６０Ｕ，６０Ｌの電極形成面との、Ｚ方向における段差をできるだけ小さくするように曲げ加工されたリードフレーム３４を準備する。特に本実施形態では、上記段差がほとんど生じないように曲げ加工されたリードフレーム３４を準備する。
このようなリードフレーム３４は、例えば、裏面３４ｂからアイランド３８Ｕ，３８Ｌを、第１ヒートシンク３６Ｕ，３６Ｌ及び制御端子４２Ｕ，４２Ｌの受動部品実装部分に対して押し下げるような曲げ加工をすることで得ることができる。本実施形態では、連結端子４２ａにおける、アイランド３８Ｕ，３８Ｌとの連結端と受動部品実装部分との間を曲げることで、上記したリードフレーム３４を得ることができる。連結端子４２ａの曲げ加工された部分は、上記した曲げ加工部７０となる。なお、図９に示す符号７２はリードフレーム３４の外周フレーム、符号７４はタイバーである。
次に、第１リフロー工程を実施する。第１リフロー工程では、各アームチップ１０Ｕ，１０Ｌと対応する第１ヒートシンク３６Ｕ，３６Ｌとの間に介在されるはんだ４４、及び、各アームチップ１０Ｕ，１０Ｌと対応するターミナル４６Ｕ，４６Ｌとの間に介在されるはんだ５０をリフローする。合わせて、各ドライバＩＣ６０Ｕ，６０Ｌと対応するアイランド３８Ｕ，３８Ｌとの間に介在されるはんだ５８についてもリフローする。そして、図９に示すように、リードフレーム３４、アームチップ１０Ｕ，１０Ｌ、ターミナル４６Ｕ，４６Ｌ、及び各ドライバＩＣ６０Ｕ，６０Ｌが一体化された接続体７６を形成する。
本実施形態では、上記した準備工程において、各ターミナル４６Ｕ，４６Ｌの両面に予めはんだ５０，５２をはんだ付け（迎えはんだ）しておく。はんだ５２は、半導体装置１０における高さの公差ばらつきを吸収するために、余裕をもって多めに配置される。
次いで、リードフレーム３４の裏面３４ｂ上であって第１ヒートシンク３６Ｕ，３６Ｌの部分に、例えば箔状のはんだ４４をそれぞれ配置し、はんだ４４上に、コレクタ電極１６Ｕ，１６Ｌを対向させてアームチップ１０Ｕ，１０Ｌを配置する。また、アームチップ１０Ｕ，１０Ｌのエミッタ電極１８Ｕ，１８Ｌとそれぞれ対向するように、ターミナル４６Ｕ，４６Ｌを配置する。一方、リードフレーム３４の裏面３４ｂ上であってアイランド３８Ｕ，３８Ｌの部分には、例えば箔状のはんだ５８をそれぞれ配置し、はんだ５８上に、ドライバＩＣ６０Ｕ，６０Ｌをそれぞれ配置する。そして、この積層状態で、各はんだ４４，５０，５２，５８をリフローする。なお、はんだ５２については、接続対象である第２ヒートシンク４８Ｕ，４８Ｌがまだ無いので、表面張力により、ターミナル４６Ｕ，４６Ｌの中心を頂点として盛り上がった形状となる。
ここで、各はんだ４４，５０，５２，５８として、フラックスレスのはんだを用いる。このため、第１リフロー工程において、フラックス、アウトガス、ヒュームなどの飛散が生じることはない。なお、はんだ５８としては、後述する第２リフロー工程で溶融しないはんだを用いると良い。これによれば、接続体７６を反転した際に、ドライバＩＣ６０Ｕ，６０Ｌが落下するのを、より確実に抑制することができる。しかしながら、はんだ４４，５０，５２同様、第２リフロー工程で溶融するはんだを用いても良い。溶融してもはんだの粘度が高く、また、ボンディングワイヤ６２によって支持されているため、ドライバＩＣ６０Ｕ，６０Ｌの落下を抑制することができる。
次に、ワイヤボンディング工程を実施する。図１１及び図１２に示すように、アームチップ１０Ｕ，１０Ｌの制御電極３０Ｕ，３０Ｌと、ドライバＩＣ６０Ｕ，６０Ｌの対応する電極とを、ボンディングワイヤ６２によってそれぞれ接続する。また、ドライバＩＣ６０Ｕ，６０Ｌの電極と対応する制御端子４２Ｕ，４２Ｌとを、ボンディングワイヤ６４によってそれぞれ接続する。
上記したリードフレーム３４を用いることにより、アームチップ１０Ｕ，１０Ｌの制御電極形成面とドライバＩＣ６０Ｕ，６０Ｌの電極形成面との、Ｚ方向の段差が小さくなっている。特に本実施形態では、アームチップ１０Ｕ，１０Ｌの制御電極形成面とドライバＩＣ６０Ｕ，６０Ｌの電極形成面とが、Ｚ方向においてほぼ面一となる。このため、段差によるボンディングワイヤ６２の接続不良を抑制することができる。また、Ｚ方向において段差がほとんどないため、ワイヤ６２の接続角度を、理想的な４０°〜５０°程度としても、アームチップ１０Ｕ，１０ＬとドライバＩＣ６０Ｕ，６０Ｌとを、Ｙ方向において近づけることができる。したがって、Ｙ方向における半導体装置１０の体格の増大を抑制することができる。
また、第１リフロー工程において、フラックス、アウトガス、ヒュームなどの飛散が生じないため、これによっても、ボンディングワイヤ６２，６４の接続不良を抑制することができる。
次に、第２リフロー工程を実施する。第２リフロー工程では、図１３及び図１４に示すように、ターミナル４６Ｕ，４６Ｌがはんだ５２を介して対応する第２ヒートシンク４８Ｕ，４８Ｌに対向するように、第２ヒートシンク４８Ｕ，４８Ｌ上に接続体７６を配置する。すなわち、第１リフロー工程（及びワイヤボンディング工程）の状態から接続体７６を反転させて、第２ヒートシンク４８Ｕ，４８Ｌ上に配置する。その際、中継部５４を構成する突出部５４ａ上にはんだ５４ｃを配置し、はんだ５４ｃ上に突出部５４ｂを重ねる。また、制御端子４２Ｕ，４２Ｌの所定値に、接合部材６６として例えばフラックス含有のはんだを配置し、接合部材６６上に受動部品６８を配置する。
そして、はんだ４４，５０，５２，５４ｃをリフローする。この際、図示しない治具を用いることで、第１ヒートシンク３６Ｕ，３６Ｌと第２ヒートシンク４８Ｕ，４８Ｌの露出部間の距離を所定距離としつつ、接続体７６と第２ヒートシンク４８Ｕ，４８Ｌとを接続することができる。また、本実施形態では、接合部材６６もリフローし、受動部品６８が、リードフレーム３４の一面３４ａにおける制御端子４２Ｕ，４２Ｌの部分に実装される。なお、第１ヒートシンク３６Ｕ，３６Ｌ側から加圧しつつリフローを行っても良い。
次に、樹脂成形体３２を成形する成形工程を実施する。図示を省略するが、第２リフロー工程で得られた接続構造体を、図示しない金型に配置し、金型のキャビティ内に樹脂を注入して、樹脂成形体３２を成形する。本実施形態では、エポキシ樹脂を用いたトランスファモールド法により、樹脂成形体３２を成形する。
成形工程後、必要に応じて切削工程を実施し、リードフレーム３４の外周フレーム７２及びタイバー７４を除去することで、半導体装置１０を得ることができる。なお、不要部分の除去は、切削工程の前に実施することもできる。切削工程では、樹脂成形体３２の一面３２ａ及び裏面３２ｂ側を平坦にする切削や、樹脂成形体３２とともに各ヒートシンク３６Ｕ，３６Ｌ，４８Ｕ，４８Ｌも切削し、露出部３６Ｕａ，３６Ｌａ，４８Ｕａ，４８Ｌａごと一面３２ａ及び裏面３２ｂを平坦としても良い。
本実施形態では、成形工程後に切削工程を実施する。その際、樹脂成形体３２とともに各ヒートシンク３６Ｕ，３６Ｌ，４８Ｕ，４８Ｌも切削し、露出部３６Ｕａ，３６Ｌａ，４８Ｕａ，４８Ｌａごと一面３２ａ及び裏面３２ｂを平坦とする。したがって、露出部３６Ｕａ，３６Ｌａと一面３２ａはほぼ面一となり、露出部４８Ｕａ，４８Ｌａと裏面３２ｂをもほぼ面一となる。
次に、本実施形態に係る半導体装置１０及びその製造方法の効果について説明する。
ボンディングワイヤ６２には形状の制約があり、たとえば接続角度を４０〜５０°程度とすると、接続不良を低減することができる。アームチップ１０Ｕ，１０Ｌの制御電極形成面と、ドライバＩＣ６０Ｕ，６０Ｌの電極形成面とのＺ方向の段差が大きいと、所定の接続角度で接続するには、Ｙ方向において制御電極形成面と電極形成面とを遠ざけなければならない。したがって、Ｙ方向において半導体装置１０の体格が増大してしまう。
これに対し、本実施形態では、リードフレーム３４の裏面３４ｂにおいて、アイランド３８Ｕ，３８Ｌの部分が、第１ヒートシンク３６Ｕ，３６Ｌの部分よりも、樹脂成形体３２の一面３２ａに近い位置となるように曲げ加工されたリードフレーム３４を用いる。これにより、Ｚ方向において、ボンディングワイヤ６２の接続面を、アームチップ１０Ｕ，１０Ｌと、ドライバＩＣ６０Ｕ，６０Ｌとで近づけることができる。すなわち、アームチップ１０Ｕ，１０Ｌの制御電極形成面と、ドライバＩＣ６０Ｕ，６０Ｌの電極形成面との段差を小さくすることができる。したがって、Ｙ方向において、半導体装置１０の体格の増大を抑制することができる。
また、Ｚ方向において、アームチップ１０Ｕ，１０Ｌの制御電極形成面と、ドライバＩＣ６０Ｕ，６０Ｌの電極形成面を近づけるため、ボンディングワイヤ６２の接続時における不良も抑制することができる。さらに、Ｚ方向及びＹ方向において、アームチップ１０Ｕ，１０Ｌの制御電極形成面と、ドライバＩＣ６０Ｕ，６０Ｌの電極形成面を近づけるため、ボンディングワイヤ６２の接続長を短くすることができる。これにより、成形工程においてボンディングワイヤ６２が樹脂に押されて生じる不良を低減することもできる。
また、リードフレーム３４の裏面３４ｂにドライバＩＣ６０Ｕ，６０Ｌが実装され、一面３４ａに受動部品６８が実装される。したがって、受動部品６８の接合部材６６として、フラックス含有のはんだやＡｇペーストなどを用いても、フラックスなどの飛散によってボンディングワイヤ６２，６４の接続不良が生じるのを抑制することができる。
また、リードフレーム３４の裏面３４ｂにおいて、アイランド３８Ｕ，３８Ｌの部分が、制御端子４２Ｕ，４２Ｌにおける受動部品実装部分よりも、樹脂成形体３２の一面３２ａに近い位置となるように曲げ加工されたリードフレーム３４を用いる。このため、リードフレーム３４の一面３４ａと樹脂成形体３２の一面３２ａとのＺ方向の距離は、制御端子４２Ｕ，４２Ｌの受動部品実装部分における距離Ｌ１のほうが、アイランド３８Ｕ，３８Ｌにおける距離Ｌ２よりも長くなる。これにより、一面３２ａと受動部品６８との間に所定のクリアランスを確保でき、受動部品６８が樹脂成形体３２から露出したり、受動部品６８を覆う樹脂厚が薄くなって巻き込みボイドなどが生じるのを抑制することができる。したがって、リードフレーム３４の一面３４ａ側に受動部品６８を実装することができる。
特に本実施形態では、第２リフロー工程において、接続体７６の反転により、リードフレーム３４の一面３４ａが、裏面３４ｂに対して上方となる。したがって、反転した接続体７６において、制御端子４２Ｕ，４２Ｌの一面３４ａ上に、接合部材６６を介して受動部品６８を配置することができる。そして、第２リフロー工程の加熱により、受動部品６８を実装することができる。このように、製造工程を追加せずに、第２リフロー工程において受動部品６８を実装することができる。また、ワイヤボンディング工程の後に受動部品６８を実装するため、フラックスなどの飛散によってボンディングワイヤ６２，６４の接続不良が生じるのを、より確実に抑制することもできる。
また、アームチップ１０Ｕ，１０Ｌの制御電極形成面と、ドライバＩＣ６０Ｕ，６０Ｌの電極形成面とが、Ｚ方向においてほぼ面一となる。このように、ボンディングワイヤ６２の接続面同士にほとんど段差がないため、体格の増大をより効果的に抑制することができる。また、段差によるボンディングワイヤ６２の接続不良を、より効果的に抑制することができる。さらには、成形工程においてボンディングワイヤ６２が樹脂に押されて生じる不良についても、より効果的に抑制することができる。
ところで、ドライバＩＣ６０Ｕ，６０Ｌの電極形成面が、アームチップ１０Ｕ，１０Ｌの制御電極形成面よりも、第２ヒートシンク４８Ｕ，４８Ｌに近くなる構成において段差が大きいと、第２ヒートシンク４８Ｕ，４８Ｌにボンディングワイヤ６２が接触し、接続不良が生じる虞がある。これを避けるには、第２ヒートシンク４８Ｕ，４８Ｌとアームチップ１０Ｕ，１０Ｌとの間隔を広くしなければならず、Ｚ方向の小型化が困難となる。これに対し、本実施形態では、各アームチップ１０Ｕ，１０Ｌの制御電極形成面と、ドライバＩＣ６０Ｕ，６０Ｌの電極形成面とが、Ｚ方向においてほぼ面一となるため、第２ヒートシンク４８Ｕ，４８Ｌへのボンディングワイヤ６２の接触を抑制しつつ、Ｚ方向において体格を小型することもできる。
また、本実施形態では、第１ヒートシンク３６Ｕ，３６Ｌの露出部３６Ｕａ，３６Ｌａを樹脂成形体３２の一面３２ａから露出させる。したがって、アームチップ１０Ｕ，１０Ｌの生じた熱を、半導体装置１０の外部に効率よく放熱することができる。特に本実施形態では、露出部３６Ｕａ，３６Ｌａと一面３２ａがほぼ面一とされ、露出部４８Ｕａ，４８Ｌａと裏面３２ｂもほぼ面一とされる。また、露出部３６Ｕａ，３６Ｌａと露出部４８Ｕａ，４８Ｌａが略平行とされる。したがって、半導体装置１０の両面側に配置される冷却器に対して、効率よく放熱することができる。
また、本実施形態では、複数の制御端子４２Ｕ，４２Ｌのうち、一部の連結端子４２ａのみがアイランド３８Ｕ，３８Ｌと連結されている。そして、連結端子４２ａは、アイランド３８Ｕ，３８Ｌとの連結端と受動部品６８の実装部分との間に、アイランド３８Ｕ，３８Ｌを凹ませるための曲げ加工部７０を有している。例えば、リードフレーム３４における制御端子４２Ｕ，４２Ｌとは別の部分、例えば吊りリードに曲げ加工部に設ける場合、この吊りリードを避けて制御端子４２Ｕ，４２Ｌや第１ヒートシンク３６Ｕ，３６Ｌを配置しなければならない。したがって、上記によれば、半導体装置１０の体格を小型化することができる。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
上記実施形態では、半導体装置１０がターミナル４６Ｕ，４６Ｌを有する例を示した。しかしながら、ターミナル４６Ｕ，４６Ｌを有さない構成とすることもできる。例えば、第２ヒートシンク４８Ｕ，４８Ｌに、ターミナルに相当する突起を設けても良い。
上記実施形態では、主端子４０が、２本の出力端子４０ｏ１，４０ｏ２を有する例を示した。しかしながら、出力端子４０ｏ１，４０ｏ２の一方のみを有する構成、すなわち１本の出力端子のみを有する構成を採用することでもきる。
上記実施形態では、三相インバータを構成する６つのアームチップ１０Ｕ，１０Ｌのうち、２つのアームチップ１０Ｕ，１０Ｌが樹脂成形体３２によって封止された２ｉｎ１パッケージの例を示した。しかしながら、１つのアームチップ１０Ｕ，１０Ｌが樹脂成形体３２によって封止された１ｉｎ１パッケージや、６つのアームチップ１０Ｕ，１０Ｌが樹脂成形体３２によって封止された６ｉｎ１パッケージにも適用することができる。
上記実施形態では、各ヒートシンク３６Ｕ，３６Ｌ，４８Ｕ，４８Ｌが露出部３６Ｕａ，３６Ｌａ，４８Ｕａ，４８Ｌａを有する例を示した。しかしながら、各ヒートシンク３６Ｕ，３６Ｌ，４８Ｕ，４８Ｌが樹脂成形体３０によって完全に封止される構成、すなわち、露出部３６Ｕａ，３６Ｌａ，４８Ｕａ，４８Ｌａが樹脂成形体３２によって覆われる構成としても良い。
１０・・・半導体装置、１０Ｕ・・・上アーム部（上アームチップ）、１０Ｕａ・・・一面、１０Ｕｂ・・・裏面、１０Ｌ・・・下アーム部（下アームチップ）、１０Ｌａ・・・一面、１０Ｌｂ・・・裏面、１２Ｕ，１２Ｌ・・・ＩＧＢＴ素子、１４Ｕ，１４Ｌ・・・ＦＷＤ素子、１６Ｕ，１６Ｌ・・・コレクタ電極、１８Ｕ，１８Ｌ・・・エミッタ電極、２０Ｕ，２０Ｌ・・・ゲート電極、２２・・・高電位電源ライン、２４・・・低電位電源ライン、２６・・・出力ライン、２８Ｕ，２８Ｌ・・・ゲート端子、３０Ｕ，３０Ｌ・・・制御電極、３２・・・樹脂成形体、３２ａ・・・一面、３２ｂ・・・裏面、３２ｃ，３２ｄ・・・側面、３２ｅ・・・凹部、３４・・・リードフレーム、３４ａ・・・一面、３４ｂ・・・裏面、３６Ｕ，３６Ｌ・・・第１ヒートシンク、３６Ｕａ，３６Ｌａ・・・露出部、３８Ｕ，３８Ｌ・・・アイランド、４０・・・主端子、４０ｎ・・・グランド端子、４０ｏ１，４０ｏ２・・・出力端子、４０ｐ・・・電源端子、４２ａ・・・連結端子、４２Ｕ，４２Ｌ・・・制御端子、４４・・・はんだ、４６Ｕ，４６Ｌ・・・ターミナル、４８Ｕ，４８Ｌ・・・第２ヒートシンク、４８Ｕａ，４８Ｌａ・・・露出部、４８Ｕｂ，４８Ｌｂ・・・突出部、５０，５２・・・はんだ、５４・・・中継部、５４ａ，５４ｂ・・・突出部、５４ｃ・・・はんだ、５６・・・吊りリード、５８・・・はんだ、６０Ｕ，６０Ｌ・・・ドライバＩＣ、６２，６４・・・ボンディングワイヤ、６６・・・接合部材、６８・・・受動部品、７０・・・曲げ加工部、７２・・・外周フレーム、７４・・・タイバー、７６・・・接続体、１００・・・電力変換装置、１０２・・・インバータ、１０４・・・ドライバ、１０６・・・マイコン、１０８・・・直流電源、１１０・・・コンデンサ

Claims (7)

  1. 一面（３４ａ）及び該一面と反対の裏面（３４ｂ）を有し、第１ヒートシンク（３６Ｕ，３６Ｌ）と、該第１ヒートシンクと分離されたアイランド（３８Ｕ，３８Ｌ）及び制御端子（４２Ｕ，４２Ｌ）とが形成されたリードフレーム（３４）と、
    前記裏面との対向面に第１主電極（１６Ｕ，１６Ｌ）を有し、前記対向面と反対の面に制御電極（３０Ｕ，３０Ｌ）及び前記第１主電極と対をなす第２主電極（１８Ｕ，１８Ｌ）を有し、前記第１主電極が前記第１ヒートシンクと接続された第１半導体チップ（１０Ｕ，１０Ｌ）と、
    前記第１半導体チップの制御電極形成面に対向配置され、前記第２主電極と接続された第２ヒートシンク（４８Ｕ，４８Ｌ）と、
    前記第１半導体チップの駆動を制御するために前記裏面における前記アイランドに固定され、第１ボンディングワイヤ（６２）を介して前記制御電極と接続されるとともに、第２ボンディングワイヤ（６４）を介して前記制御端子と接続された第２半導体チップ（６０Ｕ，６０Ｌ）と、
    接合部材（６６）を介して前記制御端子に実装された受動部品（６８）と、
    各ヒートシンクと前記第１半導体チップとの積層方向において、前記第１ヒートシンク側の表面（３２ａ）と前記第２ヒートシンク側の表面（３２ｂ）を有し、各半導体チップ、前記受動部品、各ヒートシンクの少なくとも一部、各ボンディングワイヤ、前記アイランド、及び受動部品実装部分を含む前記制御端子の一部を一体的に封止する樹脂成形体（３２）と、を備え
    前記リードフレームの一部分が他の部分に対して曲げ加工されて、前記裏面（３４ｂ）において、前記アイランドの前記第２半導体チップを搭載する面が、前記第１ヒートシンクの前記第１半導体チップを搭載する面及び前記制御端子の受動部品実装部分よりも、前記樹脂成形体の第１ヒートシンク側表面（３２ａ）に近い位置とされており、
    前記受動部品が、前記一面（３４ａ）における前記制御端子の受動部品実装部分に実装されていることを特徴とする半導体装置。
  2. 複数の制御端子の一部が前記アイランドと連結されており、
    前記アイランドと連結された前記制御端子は、前記アイランドとの連結端と前記受動部品実装部分との間に、曲げ加工部（７０）を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記第１ボンディングワイヤとの接続面が、前記第１半導体チップと前記第２半導体チップとで面一となっていることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記一面（３４ａ）における前記第１ヒートシンクの部分（３６ｕａ，３６Ｌａ）が、前記樹脂成形体から露出されていることを特徴とする請求項１〜３いずれか１項に記載の半導体装置。
  5. 一面（３４ａ）及び該一面と反対の裏面（３４ｂ）を有し、第１ヒートシンク（３６Ｕ，３６Ｌ）と、該第１ヒートシンクと分離されたアイランド（３８Ｕ，３８Ｌ）及び制御端子（４２Ｕ，４２Ｌ）とが形成されたリードフレーム（３４）と、
    前記裏面との対向面に第１主電極（１６Ｕ，１６Ｌ）を有し、前記対向面と反対の面に制御電極（３０Ｕ，３０Ｌ）及び前記第１主電極と対をなす第２主電極（１８Ｕ，１８Ｌ）を有し、前記第１主電極が、はんだ（４４）を介して前記第１ヒートシンクと接続された第１半導体チップ（１０Ｕ，１０Ｌ）と、
    前記第１半導体チップの制御電極形成面に対向配置され、はんだ（５２）を介して前記第２主電極と接続された第２ヒートシンク（４８Ｕ，４８Ｌ）と、
    前記第１半導体チップの駆動を制御するために前記裏面における前記アイランドに固定され、第１ボンディングワイヤ（６２）を介して前記制御電極と接続されるとともに、第２ボンディングワイヤ（６４）を介して前記制御端子と接続された第２半導体チップ（６０Ｕ，６０Ｌ）と、
    接合部材（６６）を介して前記制御端子に実装された受動部品（６８）と、
    各ヒートシンクと前記第１半導体チップとの積層方向において、前記第１ヒートシンク側の表面（３２ａ）と前記第２ヒートシンク側の表面（３２ｂ）を有し、各半導体チップ、前記受動部品、各ヒートシンクの少なくとも一部、各ボンディングワイヤ、前記アイランド、及び受動部品実装部分を含む前記制御端子の一部を一体的に封止する樹脂成形体（３２）と、を備える半導体装置の製造方法であって、
    前記裏面（３４ｂ）において、前記アイランドの前記第２半導体チップの搭載面が、前記第１ヒートシンクの前記第１半導体チップの搭載面及び前記制御端子の受動部品実装部分よりも、前記樹脂成形体の第１ヒートシンク側表面（３２ａ）に近い位置となるように曲げ加工された前記リードフレームを用い、
    前記第１ヒートシンクと前記第１半導体チップとの間のはんだ（４４）をリフローして、前記リードフレーム及び前記半導体チップが一体化されてなる接続体（７６）を形成するとともに、前記アイランド上に前記第２半導体チップを固定する第１リフロー工程と、
    前記第１リフロー工程後、前記制御電極と前記第２半導体チップを前記第１ボンディングワイヤを介して接続するとともに、前記第２半導体チップと各制御端子とを前記第２ボンディングワイヤを介して接続するワイヤボンディング工程と、
    前記ワイヤボンディング工程後、前記第１リフロー工程の状態から前記接続体を反転させて前記第２ヒートシンク上に前記接続体を配置し、前記第２ヒートシンクと前記接続体との間のはんだ（５２）をリフローするとともに、前記一面（３４ａ）における前記制御端子の受動部品実装部分に、前記接合部材を介して前記受動部品を実装する第２リフロー工程と、
    前記第２リフロー工程後、前記樹脂成形体を成形する成形工程と、を備えることを特徴とする半導体装置の製造方法。
  6. 前記第１ボンディングワイヤとの接続面が、前記第１半導体チップと前記第２半導体チップとで面一となるように曲げ加工された前記リードフレームを用いることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記一面（３４ａ）における前記第１ヒートシンクの部分（３６ｕａ，３６Ｌａ）を、前記樹脂成形体から露出させることを特徴とする請求項５又は請求項６に記載の半導体装置の製造方法。
JP2014064193A 2014-03-26 2014-03-26 半導体装置及びその製造方法 Active JP6256145B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014064193A JP6256145B2 (ja) 2014-03-26 2014-03-26 半導体装置及びその製造方法
PCT/JP2015/001622 WO2015146130A1 (ja) 2014-03-26 2015-03-23 半導体装置及びその製造方法
DE112015001398.9T DE112015001398B4 (de) 2014-03-26 2015-03-23 Halbleitervorrichtung und Verfahren zum Herstellen derselben
CN201580015859.2A CN106133906B (zh) 2014-03-26 2015-03-23 半导体装置及其制造方法
US15/128,126 US9935074B2 (en) 2014-03-26 2015-03-23 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014064193A JP6256145B2 (ja) 2014-03-26 2014-03-26 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2015185832A JP2015185832A (ja) 2015-10-22
JP2015185832A5 JP2015185832A5 (ja) 2016-03-03
JP6256145B2 true JP6256145B2 (ja) 2018-01-10

Family

ID=54194680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014064193A Active JP6256145B2 (ja) 2014-03-26 2014-03-26 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US9935074B2 (ja)
JP (1) JP6256145B2 (ja)
CN (1) CN106133906B (ja)
DE (1) DE112015001398B4 (ja)
WO (1) WO2015146130A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6595325B2 (ja) * 2015-12-04 2019-10-23 トヨタ自動車株式会社 半導体装置
JP6358296B2 (ja) * 2016-08-05 2018-07-18 トヨタ自動車株式会社 半導体モジュールの製造方法
JP6610568B2 (ja) * 2017-01-16 2019-11-27 株式会社デンソー 半導体装置
JP6512231B2 (ja) * 2017-01-27 2019-05-15 トヨタ自動車株式会社 半導体装置
JP6874467B2 (ja) * 2017-03-29 2021-05-19 株式会社デンソー 半導体装置とその製造方法
US10607857B2 (en) * 2017-12-06 2020-03-31 Indium Corporation Semiconductor device assembly including a thermal interface bond between a semiconductor die and a passive heat exchanger
JP7147187B2 (ja) * 2018-03-06 2022-10-05 株式会社デンソー 半導体装置
US10991670B2 (en) * 2018-09-28 2021-04-27 Semiconductor Components Industries, Llc Semiconductor device assemblies including spacer with embedded semiconductor die
JP7109347B2 (ja) * 2018-12-03 2022-07-29 三菱電機株式会社 半導体装置および電力変換装置
JP7095632B2 (ja) * 2019-03-11 2022-07-05 株式会社デンソー 半導体装置
JP2022143168A (ja) * 2021-03-17 2022-10-03 ローム株式会社 半導体装置
JP2023006531A (ja) * 2021-06-30 2023-01-18 住友電気工業株式会社 半導体装置およびパッケージ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4037589B2 (ja) 2000-03-07 2008-01-23 三菱電機株式会社 樹脂封止形電力用半導体装置
US6744121B2 (en) * 2001-04-19 2004-06-01 Walton Advanced Electronics Ltd Multi-chip package
TWI245399B (en) * 2004-03-11 2005-12-11 Advanced Semiconductor Eng Leadframe with die pad
JP4728606B2 (ja) * 2004-07-13 2011-07-20 株式会社デンソー 電子装置
JP2006308543A (ja) * 2005-03-31 2006-11-09 Fujitsu Media Device Kk 角速度センサ
JP4767115B2 (ja) * 2006-07-19 2011-09-07 パナソニック株式会社 半導体装置及びその製造方法
JP4888085B2 (ja) 2006-11-29 2012-02-29 株式会社デンソー 半導体装置の製造方法
JP2008218688A (ja) * 2007-03-05 2008-09-18 Denso Corp 半導体装置
JP5163069B2 (ja) 2007-11-20 2013-03-13 株式会社デンソー 半導体装置
US20100193920A1 (en) * 2009-01-30 2010-08-05 Infineon Technologies Ag Semiconductor device, leadframe and method of encapsulating
JP5380376B2 (ja) * 2010-06-21 2014-01-08 日立オートモティブシステムズ株式会社 パワー半導体装置
US8497572B2 (en) 2010-07-05 2013-07-30 Denso Corporation Semiconductor module and method of manufacturing the same
JP2012069640A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体装置及び電力用半導体装置
JP5582040B2 (ja) 2011-01-12 2014-09-03 富士電機株式会社 半導体装置の製造方法、半導体装置およびイグナイタ装置
CN102157500A (zh) * 2011-03-04 2011-08-17 南通富士通微电子股份有限公司 半导体封装
EP2690658B1 (en) * 2011-03-24 2019-11-13 Mitsubishi Electric Corporation Power semiconductor module and power unit device
JP5985877B2 (ja) * 2012-04-27 2016-09-06 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
US20140210062A1 (en) * 2013-01-28 2014-07-31 Texas Instruments Incorporated Leadframe-Based Semiconductor Package Having Terminals on Top and Bottom Surfaces

Also Published As

Publication number Publication date
CN106133906A (zh) 2016-11-16
JP2015185832A (ja) 2015-10-22
CN106133906B (zh) 2018-11-09
US9935074B2 (en) 2018-04-03
DE112015001398T5 (de) 2016-12-22
DE112015001398B4 (de) 2022-11-10
US20170103962A1 (en) 2017-04-13
WO2015146130A1 (ja) 2015-10-01

Similar Documents

Publication Publication Date Title
JP6256145B2 (ja) 半導体装置及びその製造方法
JP4581885B2 (ja) 半導体装置
JP6979864B2 (ja) パワー半導体装置及びその製造方法
JP5279632B2 (ja) 半導体モジュール
JP5936679B2 (ja) 半導体装置
US8537551B2 (en) Semiconductor device including semiconductor packages stacked on one another
JP6295768B2 (ja) 半導体装置の製造方法
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
CN110178219B (zh) 半导体装置以及电力变换装置
JP7100569B2 (ja) 半導体モジュール、電力変換装置および半導体モジュールの製造方法
JP6685470B2 (ja) 半導体装置およびその製造方法、ならびに電力変換装置
WO2018131276A1 (ja) 半導体装置
JP4403665B2 (ja) 半導体装置
JP6667737B1 (ja) 半導体モジュールおよび電力変換装置
WO2019003718A1 (ja) パワー半導体装置及びそれを用いた電力変換装置
JP2013094824A (ja) 半導体装置
JP6787118B2 (ja) 半導体装置、電力変換装置、リードフレーム、および半導体装置の製造方法
CN114586151A (zh) 半导体装置、功率转换装置以及半导体装置的制造方法
JP6276721B2 (ja) パワーモジュール
JP4339660B2 (ja) 半導体装置
JP4978445B2 (ja) リードフレームおよび半導体装置の製造方法
JP6493751B2 (ja) 電力変換装置
JP4864990B2 (ja) 半導体装置
JP2022067902A (ja) 電子装置および電子装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171120

R151 Written notification of patent or utility model registration

Ref document number: 6256145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250