JP4978445B2 - リードフレームおよび半導体装置の製造方法 - Google Patents

リードフレームおよび半導体装置の製造方法 Download PDF

Info

Publication number
JP4978445B2
JP4978445B2 JP2007314628A JP2007314628A JP4978445B2 JP 4978445 B2 JP4978445 B2 JP 4978445B2 JP 2007314628 A JP2007314628 A JP 2007314628A JP 2007314628 A JP2007314628 A JP 2007314628A JP 4978445 B2 JP4978445 B2 JP 4978445B2
Authority
JP
Japan
Prior art keywords
island
wire
dummy
lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007314628A
Other languages
English (en)
Other versions
JP2009141053A (ja
Inventor
健 坂本
真光　　邦明
知巳 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007314628A priority Critical patent/JP4978445B2/ja
Publication of JP2009141053A publication Critical patent/JP2009141053A/ja
Application granted granted Critical
Publication of JP4978445B2 publication Critical patent/JP4978445B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体素子を搭載してワイヤ接続を行うリードフレームおよび、そのようなリードフレームを用いた半導体装置の製造方法に関する。
従来より、この種のリードフレームとしては、半導体素子を搭載するアイランド部と、半導体素子とボンディングワイヤを介して電気的・機械的に接続されるリード部と、アイランド部およびリード部を一体に連結する連結部とを備えるものが一般的に知られている（たとえば、特許文献１〜３等参照）。
そして、このようなリードフレームを用いて、アイランド部に半導体素子を搭載し、これとリード部とをワイヤボンディングし、さらに、このものをモールド樹脂で封止することにより、樹脂封止型の半導体装置が製造される（上記特許文献１〜３等参照）。
特開２００５−２０５４１８号公報 特開２００５−１３６０１８号公報 特開２００５−１１６９６３号公報
しかしながら、上記した従来のリードフレームや、当該リードフレームを用いた半導体装置の製造方法においては、リードフレームに対し、わずかな外力が加わった場合でも、半導体素子とリード部とを接続するワイヤの変形・断線が生じたり、外観検査実施後の当該ワイヤ変形の見落としにより、不良品が後工程へ流動するという不具合が生じる可能性があった。
本発明は、上記したような問題に鑑みてなされたものであり、リードフレームに外力が加わったときにボンディングワイヤの変形などの異常検出を容易にしたリードフレーム、および、そのようなリードフレームを用いた半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、アイランド部（３）と当該リードフレームのうちアイランド部（３）以外の部位（１１）とは、ボンディングワイヤ（９）よりも機械的強度の低いダミーワイヤ（１０）を介して機械的に接続されていることを特徴とするリードフレームが提供される。
それによれば、リードフレーム（２００）に外力が加わったときに、当該外力によってボンディングワイヤ（９）よりも先にダミーワイヤ（１０）が変形しやすくなるので、ボンディングワイヤ（９）の変形などの異常検出が容易になる。
また、請求項１に記載の発明では、アイランド部（３）は矩形板状をなすものであり、ダミーワイヤ（１０）は、アイランド部（３）の四隅部のそれぞれに接続されている複数本のものよりなることを特徴とする。それによれば、あらゆる方向からリードフレーム（２００）に加わる応力について、ダミーワイヤ（１０）の変形による異常検出が行いやすい。
ここで、請求項２に記載の発明のように、四隅部に接続された複数本のダミーワイヤ（１０）は、アイランド部（３）の中心から放射状に延びるように形成されていることが好ましい。
また、請求項４に記載の発明では、アイランド部（３）とリードフレーム（２００）のうちアイランド部（３）以外の部位（１１）とを、ボンディングワイヤ（９）よりも機械的強度の低いダミーワイヤ（１０）を介して機械的に接続する工程を備えていることを特徴とする半導体装置の製造方法が提供される。
それによれば、リードフレーム（２００）に外力が加わったときに、当該外力によってボンディングワイヤ（９）よりも先にダミーワイヤ（１０）が変形しやすくなるので、ボンディングワイヤ（９）の変形などの異常検出が容易になる。
また、請求項４に記載の発明では、アイランド部（３）は矩形板状をなすものであり、ダミーワイヤ（１０）を、アイランド部（３）の四隅部のそれぞれに接続することを特徴とする。このようにすれば、この場合も、あらゆる方向からリードフレーム（２００）に加わる応力について、ダミーワイヤ（１０）の変形による異常検出が行いやすい。
また、この場合も、四隅部に接続するダミーワイヤ（１０）を、アイランド部（３）の中心から放射状に延びるように形成することが好ましい。
また、上記製造方法においては、半導体素子（１、２）の搭載工程、ボンディングワイヤ（９）の接続工程、およびダミーワイヤ（１０）の接続工程の後、半導体素子（１、２）、アイランド部（３）、リード部（８）およびボンディングワイヤ（９）をモールド樹脂（７）で封止するとともに、連結部（１１）をモールド樹脂（７）から露出させる工程と、その後、アイランド部（３）およびリード部（８）から前記連結部（１１）を分断する工程とを備えるものにできる。
この場合、請求項７に記載の発明のように、ダミーワイヤ（１０）は、アイランド部（３）と連結部（１１）とを接続するようにし、連結部（１１）の分断時には、ダミーワイヤ（１０）のうちモールド樹脂（７）から露出する部位を切断するものにできる。
また、この場合、請求項８に記載の発明のように、連結部（１１）には、連結部（１１）からモールド樹脂（７）の封止領域まで延びる突出部（１２）を設けておき、ダミーワイヤ（１０）は、前記アイランド部（３）と前記突出部（１２）とを接続するようにし、連結部（１１）の分断時には、モールド樹脂（７）で封止されている突出部（１２）とモールド樹脂（７）から露出する連結部（１１）との間を切断するようにしてもよい。それによれば、モールド工程の後にダミーワイヤ（１０）を切断しないで済む。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置１００の概略構成を示す図であり、（ａ）は概略平面図、（ｂ）は同半導体装置１００の概略断面図である。なお、図１（ａ）では、モールド樹脂７は、その外形線を示すにとどめ、モールド樹脂７の内部の各部要素は、モールド樹脂７を透過した状態にて示してある。
この半導体装置１００は、たとえば自動車などの車両に搭載され、車両用電子装置を駆動するための装置として適用されるものである。図１に示されるように、本半導体装置１００は、平面的に配置された２個の半導体素子１、２を備える。
本例では、第１の半導体素子１はＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）１であり、第２の半導体素子２は、ＦＷＤ（フライホイールダイオード）２である。なお、図１（ｂ）においては、第１の半導体素子１に沿った断面が示されているが、第２の半導体素子２に沿った本半導体装置１００の断面形状も実質的に同様である。
そして、これら両半導体素子１、２の両面は、当該半導体素子１、２の電極および放熱部材として機能する一対の金属板としてのアイランド部３、４にて挟まれている。これらアイランド部３、４は、銅合金もしくはアルミ合金等の熱伝導性および電気伝導性に優れた金属によって構成されており、実質的に矩形板状をなす。
ここで、一対のアイランド部３、４は、半導体素子１、２を挟むように対向して配置されているが、図１（ｂ）において、一対のアイランド部３、４のうち下側に位置するアイランド部３を、第１のアイランド部３とし、上側に位置するアイランド部４を、第２のアイランド部４とする。
そして、両半導体素子１、２の下面と第１のアイランド部３の内面との間は、はんだ５によって電気的・熱的に接続されている。また、両半導体素子１、２の上面と第２のアイランド部４の内面との間には、両アイランド部３、４と同様の材質からなるヒートシンクブロック６が介在している。なお、本実施形態において、半導体素子１、２の上面、下面とは、図１（ｂ）における上下関係に基づいたものとする。
そして、各半導体素子１、２の上面とヒートシンクブロック６との間、および、ヒートシンクブロック６と第２のアイランド部４の内面との間は、はんだ５によって電気的・熱的に接続されている。
ここで、はんだ５としては、特に限定されるものではないが、鉛フリーはんだなどが用いられる。たとえば、鉛フリーはんだとしては、Ｓｎ−Ａｇ−Ｃｕ系はんだやＳｎ−Ｎｉ−Ｃｕ系はんだ等を採用することができる。
そして、図１、図２に示されるように、本実施形態の半導体装置１００においては、半導体素子１、２を挟み込んだ一対のアイランド部３、４が、モールド樹脂７にて封止されている。このモールド樹脂７はエポキシ系樹脂などからなり、型成形によって形成されたものである。こうして、はんだ５を介した半導体素子１、２とヒートシンクブロック６との接合部、および、両半導体素子１、２は、モールド樹脂７により封止されている。
また、図１に示されるように、一対のアイランド部３、４のそれぞれにおいて、半導体素子１、２と対向する内面とは反対側の外面３ａ、４ａが、モールド樹脂７から露出している。これにより、本半導体装置１００は、第１および第２の半導体素子１、２の両面のそれぞれにて、第１のアイランド部３、第２のアイランド部４を介した放熱が行われる両面放熱型の構成となっている。
図示しないが、このモールド樹脂７から露出する放熱面３ａ、４ａには、それぞれ冷却部材を密着して放熱を促進できるようになっている。このような冷却部材としては、通常、内部に冷却水が流通可能なアルミや銅などの部材が使用される。
また、一対のアイランド部３、４は、はんだ５やヒートシンクブロック６を介して、両半導体素子１、２の各面における電極に電気的に接続されている。たとえば、一対のアイランド部３、４は、それぞれ第１の半導体素子１であるＩＧＢＴのコレクタ側の電極および第２の半導体素子２であるＦＷＤのカソード側の電極、ＩＧＢＴのエミッタ側の電極およびＦＷＤのアノード側の電極となる。
ここで、半導体装置１００においては、一対のアイランド部３、４のそれぞれの一部が、矩形の辺部からモールド樹脂７の外部まで突出した端子３ｂ、４ｂとして構成されており、この端子３ｂ、４ｂは外部と電気的に接続されるようになっている。
また、図１に示されるように、半導体装置１００においては、第１のアイランド部３の周囲に、複数本のリード部８が設けられている。これらリード部８は、第１の半導体素子であるＩＧＢＴの制御用の端子として機能するものであり、一部がモールド樹脂７に封止され、残部が外部と接続されるためにモールド樹脂７から露出している。
後述するが、第１のアイランド部３とこれらリード部８とは、共通のリードフレーム２００（後述の図２参照）にて構成されたものであり、モールド樹脂７による封止後の分断によって、それぞれ分離したものである。
そして、第１の半導体素子１は、ヒートシンクブロック６側の面にてボンディングワイヤ９を介して、リード部８と電気的・機械的に接続されている。このボンディングワイヤ９は、Ａｕ（金）やＡｌ（アルミ）などよりなる一般的なワイヤボンディングにより形成されたものである。
なお、ヒートシンクブロック６は、この第１の半導体素子１とリード部８との間のボンディングワイヤ９の高さを維持するために、第１の半導体素子１のワイヤボンディング面と第２のアイランド部４との間の高さを確保する機能を有する。
さらに、本半導体装置１００においては、図１に示されるように、モールド樹脂７の内部にて、当該モールド樹脂７に封止されたダミーワイヤ１０が設けられている。このダミーワイヤ１０は、第１のアイランド部３を起点としてモールド樹脂７の端面に向かって延びており、その終点はモールド樹脂７の端面に位置する。このダミーワイヤ１０の詳細は後述する。
次に、本半導体装置１００の製造方法について、図２を参照して述べる。図２は、本製造方法におけるワイヤボンディング工程後のワークの状態を示す図であり、（ａ）は同ワークの概略平面図、（ｂ）は同ワークの概略断面図である。
なお、図２（ａ）においては、後のモールド工程で形成されるモールド樹脂７の外形を破線で示し、また、リードフレーム２００のうち当該モールド工程後に切断される部位である連結部１１の表面に、便宜上、斜線ハッチングを施してある。
本製造方法では、まず、第１のアイランド部３とリード部８とが連結部１１に一体に連結されてなるリードフレーム２００を用意する。このリードフレーム２００においては、上述したように、第１のアイランド部３は、半導体素子１、２をはんだ５を介して搭載するアイランド部として構成されており、リード部８は、半導体素子３とボンディングワイヤ９を介して電気的・機械的に接続される部位である。
また、連結部１１は、これら第１のアイランド部３とリード部８とを取り囲むように、これらの外側に設けられており、これら第１のアイランド部３およびリード部８は、連結部１１に接続されて、一体に連結されている。
そして、リードフレーム２００のうちの第１のアイランド部３に、上記はんだ５を介して半導体素子１、２を搭載する（半導体素子搭載工程）。その後、半導体素子１、２の上に、はんだ５を介してヒートシンクブロック６を搭載し、その上に、さらにはんだ５を搭載する。
次に、第１の半導体素子１とリード部８との間で、ワイヤボンディングを行うことによって、これら両者の間をボンディングワイヤ９で電気的および機械的に接続する（ワイヤボンディング工程）。
ここで、本実施形態の製造方法では、このワイヤボンディング工程の後に、第１のアイランド部３と連結部１１とを、ボンディングワイヤ９よりも機械的強度の低いワイヤであるダミーワイヤ１０を介して機械的に接続する（ダミーワイヤ接続工程）。
ここでは、ダミーワイヤ１０は、ボンディングワイヤ９の両側に設けられている。このダミーワイヤ１０は、ボンディングワイヤ９よりも機械的強度を低いものとするために、たとえば、ボンディングワイヤ９よりもループ高さを低くしたり、ワイヤ径を細くしたり、機械的強度の低い材質を使用したりする。
こうして図２に示されるワークを形成した後、本製造方法では、第２のアイランド部４をヒートシンクブロック６の上にはんだ接続し、続いて、このものを金型に投入し、モールド樹脂７による封止を行う（モールド工程）。
このモールド工程より、半導体素子１、２、アイランド部３、４、リード部８およびボンディングワイヤ９がモールド樹脂７で封止されるとともに、連結部１１はモールド樹脂７から露出する。
その後、リードフレーム２００のうち図２に示される連結部１１を切断することにより、第１のアイランド部３およびリード部８から連結部１１を分断する（連結部分断工程）。このとき、ダミーワイヤ１０も切断する。
本実施形態では、ダミーワイヤ１０は、第１のアイランド部３と連結部１１とを接続するため、連結部１１の分断時には、ダミーワイヤ１０のうちモールド樹脂７から露出する部位を切断する。以上が本実施形態の製造方法であり、こうして、上記図１に示される本実施形態の半導体装置１００ができあがる。
ところで、本実施形態によれば、アイランド部３と連結部１１とを、ボンディングワイヤ９よりも機械的強度の低いダミーワイヤ１０を介して機械的に接続するようにしている。そのことから、半導体装置１００の製造中に、リードフレーム２００に何らかの外力が加わったときに、当該外力によってボンディングワイヤ９よりも先にダミーワイヤ１０が変形しやすくなる。
そのため、モールド工程前においては、ダミーワイヤ１０の外観を検査して、ダミーワイヤ１０の変形を確認することにより、ボンディングワイヤ９の変形や断線などの異常検出が容易になる。たとえば、ダミーワイヤ１０が変形していれば、何らかの外力がリードフレーム２００に加わった履歴が確認され、ボンディングワイヤ９の特性検査における指標となる。
また、本実施形態では、アイランド部３とリード部８とが連結部１１にて一体に連結されてなり、アイランド部３と連結部１１とが上記ダミーワイヤ１０を介して機械的に接続されているリードフレーム２００が提供される。つまり、このリードフレーム２００は、アイランド部３、リード部８、連結部１１、およびダミーワイヤ１０を備えて構成されたものである。
このリードフレーム２００を用いれば、アイランド部３に半導体素子１、２を搭載し、ワイヤボンディングを行った後に、当該リードフレーム２００に外力が加わったときに、ボンディングワイヤ９よりも先にダミーワイヤ１０が変形しやすくなるので、ボンディングワイヤ９の変形などの異常検出が容易になる。
なお、上記例では、ダミーワイヤ接続工程は、ワイヤボンディング工程とモールド工程との間に行ったが、モールド工程の前であれば、たとえばダミーワイヤ接続工程を、半導体素子搭載工程の前に行ったり、半導体素子工程とワイヤボンディング工程との間に行ったりしてもよい。
（第２実施形態）
図３は、本発明の第２実施形態に係る半導体装置の製造方法の要部を示す図であり、ワイヤボンディング工程後のワークの概略平面図である。上記第１実施形態との相違点を中心に述べる。
上記第１実施形態では、ダミーワイヤ１０は、リードフレーム２００における矩形板状の第１のアイランド部３の２個の隅部に設けられていたが、本実施形態では、ダミーワイヤ１０は、平面矩形状のアイランド部３の四隅部のそれぞれに接続されており、合計４本のものである。
ここでは、連結部１１は第１のアイランド部３を取り囲むように当該アイランド部３の外側に設けられており、ダミーワイヤ１０は、当該四隅部と連結部１１のうち四隅部に対向する部位とを接続している。
このように、本実施形態のリードフレーム２００および製造方法によれば、あらゆる方向からリードフレーム２００に加わる応力について、ダミーワイヤ１０の変形による異常検出が行いやすい。
また、図３では、第１のアイランド部３の四隅部に接続された複数本のダミーワイヤ１０は、第１のアイランド部３の中心から放射状に延びるように形成されている。そのため、あらゆる方向の外力に対するダミーワイヤ１０の感度をより向上できる。
なお、図３に示される例では、ダミーワイヤ１０は、第１のアイランド部３の各隅部に１本ずつ合計４本であるが、各隅部に２本ずつ合計８本でもよいし、各隅部で本数が異なっていてもよい。
（第３実施形態）
図４は、本発明の第３実施形態に係る半導体装置の製造方法の要部を示す図であり、ワイヤボンディング工程後のワークの概略平面図である。上記第１実施形態との相違点を中心に述べる。
上記第１実施形態の製造方法では、半導体素子搭載工程、ワイヤボンディング工程、ダミーワイヤ接続工程、モールド工程を行った後、連結部分断工程を行い、この連結部分断工程において、ダミーワイヤ１０のうちモールド樹脂７から露出する部位を切断するようにしていた。
それに対して、図４に示されるように、本実施形態の製造方法では、用意されるリードフレーム２００において、連結部１１に、当該連結部１１からモールド樹脂７の封止領域まで延びる突出部１２を設けておく。そして、ダミーワイヤ接続工程では、ダミーワイヤ１０は、第１のアイランド部３と突出部１２とを接続するようにする。
そして、連結部分断工程では、モールド樹脂７で封止されている突出部１２とモールド樹脂７から露出する連結部１１との間を切断する。このように、本製造方法によれば、モールド工程後に、ダミーワイヤ１０の切断が不要となる。なお、この場合、できあがった半導体装置においては、モールド樹脂７の内部にダミーワイヤ１０の全体が位置すると共に、モールド樹脂７の端面に突出部１２の切断面が位置することとなる。
また、本実施形態は、上記第２実施形態と組み合わせて適用してもよい。つまり、突出部１２を第１のアイランド部３の四隅部に対向して設け、その突出部と第１のアイランド部３とをダミーワイヤ１０により接続するようにしてもよい。
（他の実施形態）
なお、上記各実施形態では、アイランド部３と連結部１１とがダミーワイヤ１０を介して機械的に接続されていたが、ダミーワイヤ１０は、アイランド部３とリードフレーム２００のうちのアイランド部３以外の部位とを接続するものであればよい。たとえば、アイランド部３とリード部８とがダミーワイヤ１０にて接続されていてもよい。
また、上記各実施形態では、一対のアイランド部により半導体素子１、２を挟むようにした両面放熱型の半導体装置の例を示したが、半導体素子を搭載するアイランド部と、半導体素子とボンディングワイヤを介して電気的・機械的に接続されるリード部と、アイランド部とリード部とを一体に連結する連結部とを備えるリードフレームを用いたものであれば、アイランド部が１個だけの半導体装置でもよい。
そして、アイランド部３に搭載される半導体素子としては、上記したＩＧＢＴ１やＦＷＤ２でなくてもよい。また、半導体素子は１個でもよいし、３個以上でもよい。
また、上述したように、ヒートシンクブロック６は、第１の半導体素子１と第２のアイランド部４との間に介在し、これら両部材１、４との間の高さを確保する役割を有するものであるが、可能であるならば、ヒートシンクブロック６は存在しないものであってもよい。
本発明の第１実施形態に係る半導体装置を示す図であり、（ａ）は概略平面図、（ｂ）は概略断面図である。 第１実施形態の製造方法におけるワイヤボンディング工程後のワークの状態を示す図であり、（ａ）は概略平面図、（ｂ）は概略断面図である。 本発明の第２実施形態に係る半導体装置の製造方法におけるワイヤボンディング工程後のワークの概略平面図である。 本発明の第３実施形態に係る半導体装置の製造方法におけるワイヤボンディング工程後のワークの概略平面図である。
符号の説明
１ 第１の半導体素子
２ 第２の半導体素子
３ 第１のアイランド部
７ モールド樹脂
８ リード部
９ ボンディングワイヤ
１０ ダミーワイヤ
１１ 連結部
１２ 突出部
２００ リードフレーム

Claims (8)

  1. 半導体素子（１、２）を搭載するアイランド部（３）と、前記半導体素子（１）とボンディングワイヤ（９）を介して電気的・機械的に接続されるリード部（８）と、前記アイランド部（３）と前記リード部（８）とを一体に連結する連結部（１１）とを備え、
    前記アイランド部（３）と当該リードフレームのうち前記アイランド部（３）以外の部位（１１）とは、前記ボンディングワイヤ（９）よりも機械的強度の低いダミーワイヤ（１０）を介して機械的に接続されているリードフレームであって、
    前記アイランド部（３）は矩形板状をなすものであり、前記ダミーワイヤ（１０）は、前記アイランド部（３）の四隅部のそれぞれに接続されている複数本のものよりなることを特徴とするリードフレーム。
  2. 前記四隅部に接続された複数本のダミーワイヤ（１０）は、前記アイランド部（３）の中心から放射状に延びるように形成されていることを特徴とする請求項１に記載のリードフレーム。
  3. 前記ダミーワイヤ（１０）のループ高さが前記ボンディングワイヤ（９）のループ高さよりも低くなっていることを特徴とする請求項１または２に記載のリードフレーム。
  4. アイランド部（３）とリード部（８）とが連結部（１１）により一体に連結されてなるリードフレーム（２００）を用意し、
    前記アイランド部（３）に半導体素子（１、２）を搭載する工程と、
    前記半導体素子（１）と前記リード部（８）とをボンディングワイヤ（９）により電気的・機械的に接続する工程とを備える半導体装置の製造方法において、
    前記アイランド部（３）と前記リードフレーム（２００）のうち前記アイランド部（３）以外の部位（１１）とを、前記ボンディングワイヤ（９）よりも機械的強度の低いダミーワイヤ（１０）を介して機械的に接続するダミーワイヤ接続工程を備え、
    前記アイランド部（３）は矩形板状をなすものであり、前記ダミーワイヤ接続工程では、前記ダミーワイヤ（１０）を、前記アイランド部（３）の四隅部のそれぞれに接続することを特徴とする半導体装置の製造方法。
  5. 前記ダミーワイヤ接続工程では、前記四隅部に接続するダミーワイヤ（１０）を、前記アイランド部（３）の中心から放射状に延びるように形成することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記ダミーワイヤ接続工程では、前記ダミーワイヤ（１０）のループ高さが前記ボンディングワイヤ（９）のループ高さよりも低くなるように前記ダミーワイヤ（１０）の接続を行うことを特徴とする請求項４または５に記載の半導体装置の製造方法。
  7. 前記半導体素子（１、２）の搭載工程、前記ボンディングワイヤ（９）の接続工程、および前記ダミーワイヤ（１０）の接続工程の後、
    前記半導体素子（１、２）、前記アイランド部（３）、前記リード部（８）および前記ボンディングワイヤ（９）をモールド樹脂（７）で封止するとともに、前記連結部（１１）は前記モールド樹脂（７）から露出させる工程と、
    その後、前記アイランド部（３）および前記リード部（８）から前記連結部（１１）を分断する工程とを備え、
    前記ダミーワイヤ（１０）は、前記アイランド部（３）と前記連結部（１１）とを接続するようにし、前記連結部（１１）の分断時には、前記ダミーワイヤ（１０）のうち前記モールド樹脂（７）から露出する部位を切断することを特徴とする請求項４ないし６のいずれか１つに記載の半導体装置の製造方法。
  8. 前記半導体素子（１、２）の搭載工程、前記ボンディングワイヤ（９）の接続工程、および前記ダミーワイヤ（１０）の接続工程の後、
    前記半導体素子（１、２）、前記アイランド部（３）、前記リード部（８）および前記ボンディングワイヤ（９）をモールド樹脂（７）で封止するとともに、前記連結部（１１）は前記モールド樹脂（７）から露出させる工程と、
    その後、前記アイランド部（３）および前記リード部（８）から前記連結部（１１）を分断する工程とを備え、
    前記連結部（１１）には、前記連結部（１１）から前記モールド樹脂（７）の封止領域まで延びる突出部（１２）を設けておき、前記ダミーワイヤ（１０）は、前記アイランド部（３）と前記突出部（１２）とを接続するようにし、
    前記連結部（１１）の分断時には、前記モールド樹脂（７）で封止されている前記突出部（１２）と前記モールド樹脂（７）から露出する前記連結部（１１）との間を切断することを特徴とする請求項４ないし６のいずれか１つに記載の半導体装置の製造方法。
JP2007314628A 2007-12-05 2007-12-05 リードフレームおよび半導体装置の製造方法 Expired - Fee Related JP4978445B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007314628A JP4978445B2 (ja) 2007-12-05 2007-12-05 リードフレームおよび半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007314628A JP4978445B2 (ja) 2007-12-05 2007-12-05 リードフレームおよび半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009141053A JP2009141053A (ja) 2009-06-25
JP4978445B2 true JP4978445B2 (ja) 2012-07-18

Family

ID=40871411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007314628A Expired - Fee Related JP4978445B2 (ja) 2007-12-05 2007-12-05 リードフレームおよび半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4978445B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5846123B2 (ja) 2010-11-29 2016-01-20 トヨタ自動車株式会社 パワーモジュール
JP7017093B2 (ja) * 2018-02-27 2022-02-08 株式会社デンソー 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS634651A (ja) * 1986-06-25 1988-01-09 Hitachi Ltd 半導体装置
JP3219109B2 (ja) * 1992-12-16 2001-10-15 株式会社デンソー リードフレーム
JP2003060175A (ja) * 2001-08-08 2003-02-28 Nikon Corp 固体撮像装置
JP4091562B2 (ja) * 2004-03-29 2008-05-28 ファナック株式会社 モータ駆動装置
JP4409348B2 (ja) * 2004-04-26 2010-02-03 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2009141053A (ja) 2009-06-25

Similar Documents

Publication Publication Date Title
JP5634033B2 (ja) 樹脂封止型半導体装置とその製造方法
TWI404177B (zh) 功率半導體電路裝置及其製造方法
JP5966979B2 (ja) 半導体装置及びその製造方法
JP2005191240A (ja) 半導体装置及びその製造方法
JP2008227131A (ja) 半導体装置及びその製造方法
JP4935765B2 (ja) 半導体装置の製造方法
JP5414644B2 (ja) 半導体装置
JP2008182175A (ja) モールドパッケージの製造方法
WO2015146130A1 (ja) 半導体装置及びその製造方法
JP2009224560A (ja) 半導体装置およびその製造方法
JP5935374B2 (ja) 半導体モジュールの製造方法
JP2005167075A (ja) 半導体装置
JP2014157927A (ja) 半導体装置及びその製造方法
JP2012182250A (ja) 半導体装置
JP6580015B2 (ja) モールド樹脂封止型パワー半導体装置
JP2018098282A (ja) 半導体装置
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP4978445B2 (ja) リードフレームおよび半導体装置の製造方法
JP5708044B2 (ja) 半導体装置、金属ブロック体及びその製造方法
JP4356494B2 (ja) 半導体装置
JP4339660B2 (ja) 半導体装置
JP6567957B2 (ja) パワー半導体モジュールの製造方法
JP2013143519A (ja) 接続子および樹脂封止型半導体装置
JP2017028131A (ja) パッケージ実装体
JP2010147162A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4978445

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees