JP4409348B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4409348B2
JP4409348B2 JP2004129251A JP2004129251A JP4409348B2 JP 4409348 B2 JP4409348 B2 JP 4409348B2 JP 2004129251 A JP2004129251 A JP 2004129251A JP 2004129251 A JP2004129251 A JP 2004129251A JP 4409348 B2 JP4409348 B2 JP 4409348B2
Authority
JP
Japan
Prior art keywords
electrode
metal wire
chip
wire
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004129251A
Other languages
English (en)
Other versions
JP2005311213A (ja
Inventor
順治 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004129251A priority Critical patent/JP4409348B2/ja
Priority to US10/985,997 priority patent/US7148504B2/en
Publication of JP2005311213A publication Critical patent/JP2005311213A/ja
Application granted granted Critical
Publication of JP4409348B2 publication Critical patent/JP4409348B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

本発明は、モータやヒータなどの大電流を用いる電子機器を制御するための電力用半導体装置に関し、とりわけ金属ワイヤが断線する蓋然性の高くなる時期を予測する機能を有する半導体装置に関する。
大電流を制御する電力用半導体装置（パワーモジュール）は、一般に、モータやヒータなどの電子機器に電源を供給するために用いられる。したがって、半導体装置が故障して、所定の制御された電流が供給できなくなると、これを搭載する電子機器は、しばしば、所定の機能を達成できず、致命的な不具合を生じ得る。すなわち、こうしたパワーモジュールは、極めて高いレベルの信頼性が要求される。
そこで、パワーモジュールが故障したとき、これを用いた電子機器に異常な電流を供給し続けて、容易に回復し難い損傷を電子機器本体に与えることがないように、自らの電源供給機能を安全に停止する自己保護回路を有するインテリジェントパワーモジュールがすでに商品化されている。
従来技術によるパワーモジュールにおいて、例えば、特開平８−１９５４１１号公報は、過電流がＩＧＢＴチップなどのパワースイッチング素子に流れた場合であっても、発煙、爆発を防止できるように、過電流が流れたときに溶断する板ヒューズが、パワースイッチング素子と主電流端子との間に設けられること、および板ヒューズを格納する部屋には消弧剤が充填されることを開示している。
特開平８−１９５４１１号公報
しかしながら、こうした従来技術のパワーモジュールは、ＩＧＢＴチップなどのパワースイッチング素子が過電流などにより故障した場合に、パワーモジュール、およびこれを搭載する電子機器に対する致命的な不具合を回避するためのものであって、たとえ電子機器の機能が安全に停止されたとしても、故障パワーモジュールを交換しなければ、電子機器に正常な電流を供給することはできない。すなわち、パワーモジュールは、故障したときにこれを交換することが不可欠であるが、常に交換用パワーモジュールが確保されていることを期待できず、交換作業が完了するまでは電子機器を使用できないという不都合が生じる。
一方、パワーモジュールは、如何に優れた製造技術をもってしても、自ら生じるジュール熱に起因する熱ストレスや、搭載された電子機器から伝わる振動による機械的ストレスなどのさまざまな要因により、時間が経過するにつれて故障する可能性を払拭することはできない。換言すると、永久に故障しないパワーモジュールを製造することは、実際のところ極めて困難である。
これに対処すべく、電子機器の定期的なメンテナンスにおいて、電子機器を常に良好な状態に維持・保守するために、致命的な不具合をもたらし得る構成部品は、定期的に交換・点検される。すなわち、パワーモジュールが搭載される電子機器に重大な故障を起因しうる構成部品は、しばしば、故障する蓋然性が高くなる前に交換される。
ところが、故障する蓋然性が高くなる時期は、実際に使用される際の動作条件などに大きく依存し、実際にメンテナンスが行われる時期と、故障する蓋然性が高くなる時期とは必ずしも一致しないことが多い。つまり、パワーモジュールは、定期的なメンテナンスを行う前に故障するか、まだ十分に使用できるにもかかわらず、メンテナンス時に、一律に交換される。その結果、定期的メンテナンスを行わない場合と同様の不都合が生じ、あるいはパワーモジュールの不必要な交換が強いられ、保守コストが嵩むという問題があった。
そこで本発明は、故障に至る前であって、費用対効果の高い適当な時期に保守・交換することを可能にするパワーモジュールを提供することを目的とする。
本発明の１つの態様による半導体装置は、絶縁基板と、絶縁基板上に実装されたチップ電極を含む半導体チップと、第１の金属ワイヤを介して、チップ電極と電気的に接続された第１の電極と、第２の金属ワイヤを介して、チップ電極と電気的に接続された第２の電極と、を備える。第２の金属ワイヤは、第１の金属ワイヤよりも断線しやすい。
すなわち、第２の金属ワイヤが第１の金属ワイヤよりも長くなるように構成してもよいし、あるいは第１の金属ワイヤおよび第２の金属ワイヤを、それぞれ異なる材料で構成してもよい。さらに択一的には、第２の金属ワイヤと第２の電極との間の接合面、および童２の金属ワイヤとチップ電極との間の接合界面の少なくとも一方に接合強度を低減するための皮膜を形成してもよい。
さらに、前記第２の金属ワイヤと前記第２の電極との接合面積および前記第２の金属ワイヤと前記チップ電極との間の接合面積の少なくとも一方を、接合強度を低減するため、前記第１の金属ワイヤと前記第１の電極との接合面積および前記第１の金属ワイヤと前記チップ電極との問の接合面積より小さく形成してもよい。
さらに、前記第２の金属ワイヤと前記第２の電極との接合界面および前記第２の金属ワイヤと前記チップ電極との間の接合界面の少なくとも一方が、接合強度を低減するため一部にくびれを有する形状であってもよい。
また、本発明の別の態様による半導体装置の製造方法は、絶縁基板上にチップ電極を含む半導体チップを実装するステップと、第１の金属ワイヤを、第１の温度まで加熱して、第１のワイヤボンディング荷重で、チップ電極および第１の電極にワイヤボンディングするステップと、第２の金属ワイヤを、第２の温度まで加熱して、第２のワイヤボンディング荷重で、チップ電極および第２の電極にワイヤボンディングするステップと、を有する。このとき、第２のワイヤボンディング荷重を第１のワイヤボンディング荷重よりも小さくするか、第２の温度を第１の温度より低くしてワイヤボンディングする。
本発明によれば、半導体チップと主電極とを電気的に接続する第１の金属ワイヤよりも断線しやすい第２の金属ワイヤの電圧値をモニタし、第２の金属ワイヤの断線を検出することにより、第１の金属ワイヤが断線する蓋然性が高くなる時期を知ることができる。これにより、半導体装置が故障して、搭載された電子機器に致命的なダメージを与える前であって、費用対効果の高い時期に半導体装置を交換することができる。
実施の形態１．
図１ないし図５を参照しながら、本発明に係るパワーモジュール（電力用半導体装置）の実施の形態１について以下に説明する。図１に示すパワーモジュール１は、概略、良好な熱伝導性を有する銅などの金属板からなる金属ベース板５と、金属ベース板５上に固定された樹脂などの絶縁材料からなるケース６と、金属ベース板５上に半田などの導電性接着剤７を介して固着された両主面に金属パターン（図示せず）を有する絶縁基板８と、を備える。また、パワーモジュール１は、ケース６の上面から内部に延びる一対の主電極１０，１１と、絶縁基板８の上に半田などの導電性接着剤９を介して固着された絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などの半導体チップ２０と、を有する。また、半導体チップ２０は、チップ電極２２を有する（図２参照）。
また図２に示すように、このパワーモジュール１は、一方の主電極１０とＩＧＢＴ２０のチップ電極２２とを電気的に接続する少なくとも１本（好適には複数の）アルミワイヤなどの金属ワイヤ１２と、他方の主電極１１と絶縁基板８の金属パターンを電気的に接続するための金属ワイヤ１３と、を有する。さらに、この実施の形態によるパワーモジュール１は、一方の主電極１０と並行して配置されたダミー電極３０と、ダミー電極３０とＩＧＢＴ２０のチップ電極２２とを電気的に接続するダミー金属ワイヤ３２と、を有する。なお、ダミー電極３０は、主電極１０と同様に、パワーモジュール１が搭載される電子機器の電源入力端子６４（図５参照）に接続され、パワーモジュール１の通電中、電流が通常の金属ワイヤ１２およびダミー金属ワイヤ３２を介してモータなどの電子機器に供給される。
なお、パワーモジュール１は、一般に、半導体チップ２０および絶縁基板８の上方に、半導体チップ２０および金属ワイヤ１２，１３，３２を保護するために、シリコンゲルが充填され、エポキシ樹脂および蓋を用いてその上方が封止されるが、図１および図２において、説明を分かりやすくするために、これらの構成部品を省略した。
ところで、パワーモジュール１に通常用いられるアルミワイヤなどの金属ワイヤ１２は、例えば、プログラマブル高周波数型超音波発振ユニットを有するワイヤボンダ（図示せず）を用いてワイヤボンディングされる。このとき、金属ワイヤ１２と主電極１０、および金属ワイヤ１２とチップ電極２２の間の接合界面に置ける接合強度（ワイヤボンディング強度）は、図３に示すように、例えば、ワイヤボンダのヘッド４０が金属ワイヤを下方に押し付ける際の荷重Ｗ、および金属ワイヤ１２を溶融するために用いられる超音波の出力値Ｐに大きく影響されることが知られており、金属ワイヤ１２の材質や径、および接合される主電極１０およびチップ電極２２の材質や表面モフォロジなどのその他のファクタを考慮して、荷重Ｗおよび超音波出力値Ｐなどの最適条件が見出される。例えば、最適なワイヤボンディング条件として、ワイヤボンディング荷重Ｗ０（Ｎ）、および超音波発振出力Ｐ０（Ｗ）が見出される。
このように、本発明の金属ワイヤ１２がワイヤボンディング最適化条件でワイヤボンディングされるとき、その接合界面が図４（ａ）に示すような理想的なほぼ楕円形状を有し、接合強度は最も高くなり、ひいては最も高い信頼性を期待することができる。
これに対し、本発明のダミー金属ワイヤ３２をワイヤボンディングする場合は、ワイヤボンダのヘッド４０の荷重Ｗが最適化されたワイヤボンディング荷重Ｗ０より小さくなるように、ワイヤボンダをプログラムする（Ｗ＜Ｗ０）。択一的には、ワイヤボンダの超音波発振出力Ｐが最適化された超音波発振出力Ｐ０よりも小さくなるように設定することにより、ワイヤボンディング時のダミー金属ワイヤ３２の温度（第２温度）が通常の金属ワイヤ１２の場合（第１温度）よりも低くなるように、ワイヤボンダを設定して（Ｐ＜Ｐ０）、ダミー金属ワイヤ３２をワイヤボンディングする。すると、ダミー金属ワイヤ３２の接合界面は、図４（ｂ）に示すように、通常の金属ワイヤ１２（図４（ａ））よりも小さい面積を有し、ダミー金属ワイヤ３２の接合強度は、通常の金属ワイヤ１２よりも小さくなる。したがって、ダミー金属ワイヤ３２の接合界面は、パワーモジュール１から生じるジュール熱による熱ストレスや、搭載される電子機器から伝わる振動による機械的ストレスなどに起因して、時間が経過するにつれて、通常の金属ワイヤ１２の接合界面よりも断線しやすく形成される。
また、ワイヤボンダの設定プログラムなどを適当に変更することにより、図４（ｃ）に示すように、接合界面の一部（中央部）がくびれた瓢箪形状を有するダミー金属ワイヤ３２を形成することができる。瓢箪形状のダミー金属ワイヤ３２は、同様に、通常の金属ワイヤ１２に比して、ワイヤボンド強度が劣る。このように、ワイヤボンダのプログラムを適宜変更することにより、ダミー金属ワイヤ３２は、通常の金属ワイヤ１２よりも小さいワイヤボンディング強度を有するように加工することができる。
このように構成されたパワーモジュール１は、高速スイッチング駆動してモータなどの電子機器に電源供給するとき、自ら生じるジュール熱による熱ストレス、および電子機器から伝わる振動による機械的ストレスに曝される。このとき、時間が経過するにつれて、通常の金属ワイヤ１２およびダミー金属ワイヤ３２の接合界面において、剥離または微小クラックが周辺部から内側に向かって進行する。そして、ワイヤボンディング強度のより小さいダミー金属ワイヤ３２が通常の金属ワイヤ１２よりも早い段階で破断する。
すなわち、ダミー金属ワイヤ３２のパワーサイクルＬＤ（所定通電条件下での動作寿命）は、通常の金属ワイヤ１２のパワーサイクルＬＮよりも短く、パワーサイクルＬＮの約８０％以上となるように、好適には、パワーサイクルＬＤは、パワーサイクルＬＮの約８５％〜約９５％となるように、ダミー金属ワイヤ３２は加工される。ここでは、通常の金属ワイヤ１２およびダミー金属ワイヤ３２のワイヤボンディング強度を評価するために、パワーサイクル試験を行ったが、当業者ならば理解されるように、プッシュテストおよびプルテストなどの任意の評価試験を行うことにより、ダミー金属ワイヤ３２の適当なワイヤボンディング条件を見出してもよい。
本発明のパワーモジュール１によれば、金属ワイヤ１２が主電極１０に接続され、ダミー金属ワイヤ３２がダミー電極３０に接続されているので、ダミー電極３０の電圧値をモニタすることにより、ダミー金属ワイヤ３２が断線したかどうか、例えば、図５に示すような外部制御回路部５０を用いて容易に検出することができる。
図５において、チップ電極２２に接続される金属ワイヤ１２およびダミー金属ワイヤ３２の配線抵抗がそれぞれＲ１およびＲ２で図示されている。すなわち、配線抵抗Ｒ１およびＲ２は、並列に接続されている。図５の点線で囲まれた外部制御回路部５０は、概略、センス抵抗５２（ｒ）と、コンパレータ５４とを有する。コンパレータ５４の一方の入力端には、電圧Ｖｒｅｆを抵抗５６，５８で分圧して得られた基準電圧が供給され、他方の入力端には、抵抗６０およびコンデンサ６２からなるローパスフィルタによりノイズ除去されたセンス抵抗５２の電圧降下が入力される。
ダミー金属ワイヤ３２が断線すると（配線抵抗Ｒ２が無限大となり）、センス抵抗５２に電流が流れなくなり（その両端の電圧降下がゼロとなり）、コンパレータ５４がこれを検知して、出力信号ＶｏｕｔをＬｏｗレベルに切り換える。こうして、外部制御回路部５０は、ダミー金属ワイヤ３２が断線したと判断し、適当なインジケータを介して使用者にアラームを出すか、あるいはＬｏｗレベルの出力信号Ｖｏｕｔを駆動回路部（ともに図示せず）に供給して、半導体チップ２０の動作を安全に停止してもよい。
このように、本発明によれば、センス抵抗５２の両端の電圧値をモニタすることにより、通常の金属ワイヤ１２よりも経時的に破断しやすいダミー金属ワイヤ３２の断線を検出し、通常の金属ワイヤ１２が断線する蓋然性が高くなる時期を使用者に知らせ、故障に至る前の費用対効果の高い時期にパワーモジュール１を交換することができる。したがって、本発明によれば、パワーモジュール１の故障に起因して、致命的な不具合を電子機器に与えることなく、より安価なコストで電子機器をメンテナンスすることができる。
実施の形態２．
図６を参照しながら、本発明に係るパワーモジュールの実施の形態２について以下に説明する。実施の形態２のパワーモジュール２は、実施の形態１では外部に設けられた制御回路部を内蔵した点を除き、実施の形態１のパワーモジュール１と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
実施の形態２のパワーモジュール２は、図６に示すように、ケース６内に制御回路部７０を内蔵する。実施の形態２の制御回路部７０は、実施の形態１と同様の回路構成を有する。図６に示す制御回路部７０は、制御回路基板７２上に形成されたパターン電極７４と、チップ電極２２およびパターン電極７４を電気的に接続するダミー金属ワイヤ７６と、パターン電極７４および第２の電極３０を電気的に接続する金属ワイヤ７８と、を有する。制御回路部７０は、同様に、パターン電極７４に接続されたセンス抵抗８０を有する。上述のように、実施の形態２の内蔵制御回路部７０は、図６では詳細図示しないが、実施の形態１の外部制御回路部５０と同様の図５に示すような回路構成を有する。
なお、センス抵抗８０は、制御回路基板７２上に実装されたチップ抵抗器として構成されるが、他の任意の抵抗器であってもよく、例えば、制御回路基板７２上に形成されたプリント配線による配線インダクタンスを用いてもよい。
こうして、実施の形態１と同様、実施の形態２の制御回路部７０によれば、通常の金属ワイヤ１２よりも信頼性の低いダミー金属ワイヤ７６が断線したことを検出することにより、通常の金属ワイヤ１２の断線を予測し、その断線にかかわる事故（半導体装置の焼損などを含む）を未然に防止することができる。
なお、ＩＧＢＴチップなどの半導体チップ２０は、主電流用セルと電流センス用セル（図示せず）がモノリシックに集積されたものであってもよい。また、主電流用セルおよび電流センス用セルは、例えば、図７に示すように、それぞれエミッタ主電極（チップ主電極）２２ａおよびエミッタセンス電極（センス電流電極）２２ｂを有する。すなわち、チップ電極２２は、実施の形態１および２においては、図２および図６では単一の電極として図示されたが、図７に示すように、主電流を流す金属ワイヤ１２に接続されるエミッタ電極２２ａと、主電流が流れることのない、微小センス電流が流れるセンス電流電極２２ｂと、を有する。このように、図７に示す半導体チップ２０は、エミッタ電極２２ａおよび電流センス電極２２ｂを有し、通常の金属ワイヤ１２は、エミッタ電極２２ａに電気的に接続され、ダミー金属ワイヤ７６は、電流センス電極２２ｂにワイヤボンディングされる。
次に、実施の形態１および２に係る変形例１ないし４について説明するが、理解を容易にするために、実施の形態１に関する図１ないし図４を用いて説明する。
変形例１．
変形例１のパワーモジュール１は、図８に示すように、通常の金属ワイヤ１２よりも小さい径を有する（より細い）ダミー金属ワイヤ３２を用いる点を除いて、実施の形態１のパワーモジュール１と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
通常の金属ワイヤ１２よりも実質的に小さい径を有するダミー金属ワイヤ３２は、最適化されたワイヤボンディング条件下でワイヤボンディングされた場合であっても、その接合面積およびワイヤボンディング強度が通常の金属ワイヤ１２を超えることはない。すなわち、通常の金属ワイヤ１２より断線しやすいダミー金属ワイヤ３２を容易に加工することができる。こうして、ダミー金属ワイヤ３２の断線を検出することにより、通常の金属ワイヤ１２が断線して、パワーモジュール１が故障する蓋然性が高くなる時期を知り、故障に至る前の費用対効果の高い時期にパワーモジュール１をメンテナンスすることができるとともに、パワーモジュール１が搭載される電子機器に重大な不具合をもたらすことを防止することができる。
変形例２．
変形例２のパワーモジュール１は、図９に示すように、通常の金属ワイヤ１２よりも長いダミー金属ワイヤ３２を用いる点を除いて、実施の形態１のパワーモジュール１と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
一般に、ワイヤボンディング長が長くなればなるほど、通電時に金属ワイヤから生じるジュール熱は大きくなる。すなわち、ダミー金属ワイヤ３２は、パワーモジュール通電時、通常の金属ワイヤ１２より高温となる。したがって、ダミー金属ワイヤ３２の接合界面における熱ストレスは、通常の金属ワイヤ１２の接合界面における熱ストレスより大きくなり、ダミー金属ワイヤ３２は、これらの接合界面において、通常の金属ワイヤ１２より断線しやすくなる。そして同様に、ダミー金属ワイヤ３２の断線を検出することにより、パワーモジュール１が故障する蓋然性が高くなる時期を知り、故障に至る前の費用対効果の高い時期にパワーモジュール１を交換することができる。
変形例３．
変形例３のパワーモジュール１は、通常の金属ワイヤ１２とダミー金属ワイヤ３２が互いに異なる材料組成を用いて形成される点を除いて、実施の形態１のパワーモジュール１と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
通常の金属ワイヤ１２は、例えば、Ａｌ−約９５重量％およびＮｉ−約５重量％を含むアルミニウム合金から構成される一方、ダミー金属ワイヤ３２は、例えば、Ａｌ−約９０重量％，Ｎｉ−約１０重量％を含む、組成比の異なるアルミニウム合金を用いて構成される。その結果、ダミー金属ワイヤ３２の接合界面におけるボンディング強度が、通常の金属ワイヤ１２よりも小さくなり、ダミー金属ワイヤ３２が通常の金属ワイヤ１２よりも断線しやすくなる。こうして構成されたパワーモジュール１において、ユーザは、ダミー金属ワイヤ３２が断線したことを知ると、パワーモジュール１が故障する前であって、経済的に効率的な時期にパワーモジュール１を交換することができる。
変形例４．
変形例４のパワーモジュール１は、図１０のハッチングで示すように、ダミー金属ワイヤ３２が接合されるダミー電極３０またはチップ電極２２の一部の領域の上に、接合強度を低減するような皮膜３４a，３４ｂを形成する点を除いて、実施の形態１のパワーモジュール１と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
金属ワイヤ１２と電極の接合は、分子間力により接合されることが知られており、ダミー金属ワイヤ３２をワイヤボンディングする前に、この分子間力接合を阻害する任意の成分からなる皮膜３４ａまたは３４ｂを、それぞれダミー金属ワイヤ３２の接合領域となるダミー電極３０、またはダミー金属ワイヤ３２が接合されるチップ電極２２の一部の領域の上に形成する。また、ダミー金属ワイヤ３２の接合領域の表面を削摩して、表面粗さ（凹凸）を通常の金属ワイヤ１２の場合より大きく仕上げてもよい。こうして、ダミー金属ワイヤ３２が通常の金属ワイヤ１２よりも断線しやすくなるように、ダミー金属ワイヤ３２を加工することができる。したがって、ユーザは、同様に、ダミー金属ワイヤ３２が断線したことを知ると、パワーモジュール１が故障する前であって、経済的に効率的な時期にパワーモジュール１を交換することができる。
本発明の実施の形態１による半導体装置の部分的断面図である。 図１に示す半導体装置の平面図である。 図１に示す半導体チップの拡大図であって、ワイヤボンダのヘッド部と金属ワイヤを示す。 通常の金属ワイヤとダミー金属ワイヤの接合界面を示す。 図１に示す半導体装置に用いられる外部制御回路部の回路図である。 本発明の実施の形態２による半導体装置の平面図である。 実施の形態２による別の半導体装置の平面図である。 変形例１による半導体装置の部分拡大平面図である。 変形例２による半導体装置の部分拡大平面図である。 変形例４による半導体装置の部分拡大平面図である。
符号の説明
１ パワーモジュール（半導体装置）、５ 金属ベース板、６ ケース、７，９ 導電性接着剤（半田）、８ 絶縁基板、１０，１１ 主電極、１２，１３ 通常の金属ワイヤ、２０ 半導体チップ（ＩＧＢＴ）、２２ チップ電極、２２ａ エミッタ主電極（チップ主電極）、２２ｂ エミッタセンス電極（センス電流電極）、３０ ダミー電極、３２ ダミー金属ワイヤ、３４ 皮膜、４０ ワイヤボンダヘッド、５０ 外部制御回路部、５２ センス抵抗、５４ コンパレータ、５６，５８，６０ 抵抗、６２ コンデンサ、６４ 電子機器の電源入力端子、７０ 内蔵制御回路部、７２ 制御回路基板、７４ パターン電極、７６ ダミー金属ワイヤ、７８ 金属ワイヤ、８０ センス抵抗。

Claims (9)

  1. 半導体装置であって、
    絶縁基板と、
    前記絶縁基板上に実装されたチップ電極を含む半導体チップと、
    主電流を流す第１の金属ワイヤを介して、前記チップ電極と電気的に接続された第１の電極と、
    前記第１の金属ワイヤより断線しやすい第２の金属ワイヤを介して、前記チップ電極と電気的に接続された第２の電極と、を備え、
    前記第２の金属ワイヤと前記第２の電極との接合面積および前記第２の金属ワイヤと前記チップ電極との間の接合面積の少なくとも一方が、前記第１の金属ワイヤと前記第１の電極との接合面積および前記第１の金属ワイヤと前記チップ電極との間の接合面積より小さく形成され、
    前記第２の金属ワイヤの断線を示す電気信号を前記第２の電極が出力することを特徴とする半導体装置。
  2. 半導体装置であって、
    絶縁基板と、
    前記絶縁基板上に実装されたチップ電極を含む半導体チップと、
    主電流を流す第１の金属ワイヤを介して、前記チップ電極と電気的に接続された第１の電極と、
    前記第１の金属ワイヤより断線しやすい第２の金属ワイヤを介して、前記チップ電極と電気的に接続された第２の電極と、を備え、
    前記第２の金属ワイヤと前記第２の電極との接合界面および前記第２の金属ワイヤと前記チップ電極との間の接合界面の少なくとも一方が、一部にくびれを有する形状であり、
    前記第２の金属ワイヤの断線を示す電気信号を前記第２の電極が出力することを特徴とする半導体装置。
  3. 半導体装置であって、
    絶縁基板と、
    前記絶縁基板上に実装されたチップ電極を含む半導体チップと、
    主電流を流す第１の金属ワイヤを介して、前記チップ電極と電気的に接続された第１の電極と、
    前記第１の金属ワイヤより長く、より断線しやすい第２の金属ワイヤを介して、前記チップ電極と電気的に接続された第２の電極と、を備え、
    前記第２の金属ワイヤの断線を示す電気信号を前記第２の電極が出力することを特徴とする半導体装置。
  4. 半導体装置であって、
    絶縁基板と、
    前記絶縁基板上に実装されたチップ電極を含む半導体チップと、
    主電流を流す第１の金属ワイヤを介して、前記チップ電極と電気的に接続された第１の電極と、
    前記第１の金属ワイヤより断線しやすい、該第１の金属ワイヤとは異なる材料からなる第２の金属ワイヤを介して、前記チップ電極と電気的に接続された第２の電極と、を備え、
    前記第２の金属ワイヤの断線を示す電気信号を前記第２の電極が出力することを特徴とする半導体装置。
  5. 半導体装置であって、
    絶縁基板と、
    前記絶縁基板上に実装されたチップ電極を含む半導体チップと、
    主電流を流す第１の金属ワイヤを介して、前記チップ電極と電気的に接続された第１の電極と、
    前記第１の金属ワイヤより断線しやすい第２の金属ワイヤを介して、前記チップ電極と電気的に接続された第２の電極と、を備え、
    前記第２の金属ワイヤと前記第２の電極との間の接合界面、および前記第２の金属ワイヤと前記チップ電極との間の接合界面の少なくとも一方に、接合強度を低減するための皮膜が形成され、
    前記第２の金属ワイヤの断線を示す電気信号を前記第２の電極が出力することを特徴とする半導体装置。
  6. 請求項１〜５のいずれか１に記載の半導体装置であって、
    前記第２の電極に電気的に接続されたセンス抵抗と、
    前記センス抵抗の両端の電位差をモニタすることにより、前記金属ワイヤの断線を検出する制御回路と、を備えたことを特徴とする半導体装置。
  7. 請求項１〜５のいずれか１に記載の半導体装置であって、
    前記チップ電極は、前記主電流を流すチップ主電極と、センス電流を流すセンス電流電極と、を含み、
    前記第２の金属ワイヤは、前記センス電流電極に電気的に接続されることを特徴とする半導体装置。
  8. 半導体装置の製造方法であって、
    絶縁基板上にチップ電極を含む半導体チップを実装するステップと、
    第１の金属ワイヤを、第１のワイヤボンディング荷重で、チップ電極および第１の電極にワイヤボンディングするステップと、
    第２の金属ワイヤを、第２のワイヤボンディング荷重で、前記チップ電極および第２の電極にワイヤボンディングするステップと、を有し、
    前記第２のワイヤボンディング荷重が前記第１のワイヤボンディング荷重よりも小さいことを特徴とする製造方法。
  9. 半導体装置の製造方法であって、
    絶縁基板上にチップ電極を含む半導体チップを実装するステップと、
    第１の金属ワイヤを、第１の温度まで加熱して、チップ電極および第１の電極にワイヤボンディングするステップと、
    第２の金属ワイヤを、第２の温度まで加熱して、前記チップ電極および第２の電極にワイヤボンディングするステップと、を有し、
    前記第２の温度が前記第１の温度より低いことを特徴とする製造方法。
JP2004129251A 2004-04-26 2004-04-26 半導体装置およびその製造方法 Expired - Lifetime JP4409348B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004129251A JP4409348B2 (ja) 2004-04-26 2004-04-26 半導体装置およびその製造方法
US10/985,997 US7148504B2 (en) 2004-04-26 2004-11-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004129251A JP4409348B2 (ja) 2004-04-26 2004-04-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005311213A JP2005311213A (ja) 2005-11-04
JP4409348B2 true JP4409348B2 (ja) 2010-02-03

Family

ID=35135536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004129251A Expired - Lifetime JP4409348B2 (ja) 2004-04-26 2004-04-26 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US7148504B2 (ja)
JP (1) JP4409348B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4409348B2 (ja) * 2004-04-26 2010-02-03 三菱電機株式会社 半導体装置およびその製造方法
JP4592634B2 (ja) * 2005-06-17 2010-12-01 パナソニック株式会社 半導体装置
US7939403B2 (en) * 2006-11-17 2011-05-10 Micron Technology, Inc. Methods of forming a field effect transistors, pluralities of field effect transistors, and DRAM circuitry comprising a plurality of individual memory cells
JP4842160B2 (ja) * 2007-01-26 2011-12-21 三菱電機株式会社 半導体装置およびそれを備えたインバータシステム
US7986212B2 (en) * 2007-05-15 2011-07-26 Yazaki Corporation Fuse
JP4978445B2 (ja) * 2007-12-05 2012-07-18 株式会社デンソー リードフレームおよび半導体装置の製造方法
JP5092054B2 (ja) * 2009-09-25 2012-12-05 株式会社東芝 実装基板及び故障予測方法
JP5568586B2 (ja) 2012-03-27 2014-08-06 株式会社東芝 電子装置、故障判定方法、寿命推定方法
JP6257264B2 (ja) 2013-10-29 2018-01-10 三菱電機株式会社 半導体装置
JP5816340B2 (ja) * 2014-06-19 2015-11-18 株式会社東芝 電子装置、故障判定方法、寿命推定方法、プログラム
JP6746978B2 (ja) * 2016-03-15 2020-08-26 富士電機株式会社 半導体装置
US10170578B2 (en) * 2017-05-31 2019-01-01 International Business Machines Corporation Through-substrate via power gating and delivery bipolar transistor
EP3489997B1 (en) * 2017-11-28 2022-06-15 Mitsubishi Electric R&D Centre Europe B.V. System for allowing the restoration of an interconnection of a die of a power module
DE112018007169T5 (de) 2018-02-27 2020-11-05 Mitsubishi Electric Corporation Halbleitervorrichtung
JP7318493B2 (ja) * 2019-11-12 2023-08-01 株式会社デンソー 半導体装置
JP7052826B2 (ja) * 2020-06-16 2022-04-12 富士電機株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3292614B2 (ja) 1995-01-17 2002-06-17 東芝アイティー・コントロールシステム株式会社 パワーモジュール素子
JPH098075A (ja) 1995-06-23 1997-01-10 Toshiba Corp 半導体装置
JP4409348B2 (ja) * 2004-04-26 2010-02-03 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2005311213A (ja) 2005-11-04
US20050236617A1 (en) 2005-10-27
US7148504B2 (en) 2006-12-12

Similar Documents

Publication Publication Date Title
JP4409348B2 (ja) 半導体装置およびその製造方法
EP2411994B1 (en) Reflowable thermal fuse
KR100473470B1 (ko) 보호소자
TWI557765B (zh) A fuse element for a protective element, a circuit protection element, and a method of manufacturing the same
JP5608942B2 (ja) 電気素子を保護するための熱過負荷保護装置及び、当該装置を備えた構成
CN107004538B (zh) 安装体的制造方法、温度熔丝器件的安装方法以及温度熔丝器件
JP6727428B2 (ja) 半導体装置
JP3788334B2 (ja) 半導体装置の異常検出装置
US20210074502A1 (en) Fuse device
WO2011152151A1 (ja) 素子寿命予測方法及び素子寿命予測機能を備えた回路基板
JP5104016B2 (ja) パワー半導体モジュール
JP2003068967A (ja) 半導体装置
JP2012129124A (ja) 回路保護素子およびそれを用いた電池パック装置
JPH04237139A (ja) 集積回路パッケージ
JP4735874B2 (ja) 保護素子
JP2006073810A (ja) パワー半導体モジュールおよびその製造方法
JP2004363630A (ja) 保護素子の実装方法
US20070200194A1 (en) Apparatus And Method For Temperature-Interrupting Protection Of An Electric Device
JP2005129352A (ja) 抵抗付き温度ヒュ−ズ
JP2002050271A (ja) 温度ヒューズ
JP2005259918A (ja) 電力変換装置
JPH04240761A (ja) 集積回路パッケージ
JP4735873B2 (ja) 保護素子
JPS61148830A (ja) 半導体装置
JP2009212388A (ja) 電子回路パッケージ及びその加熱方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091111

R150 Certificate of patent or registration of utility model

Ref document number: 4409348

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term