CN102157500A - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN102157500A
CN102157500A CN2011100528432A CN201110052843A CN102157500A CN 102157500 A CN102157500 A CN 102157500A CN 2011100528432 A CN2011100528432 A CN 2011100528432A CN 201110052843 A CN201110052843 A CN 201110052843A CN 102157500 A CN102157500 A CN 102157500A
Authority
CN
China
Prior art keywords
slide holder
parts
microns
thickness
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100528432A
Other languages
English (en)
Inventor
赵亚俊
石海忠
顾夏茂
陈巧凤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN2011100528432A priority Critical patent/CN102157500A/zh
Publication of CN102157500A publication Critical patent/CN102157500A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开一种半导体封装，包括承载第一部件的第一载片台，以及承载第二部件的第二载片台，所述第一部件的厚度大于所述第二部件的厚度，所述第一载片台的深度大于第二载片台的深度。其简单实用，成本低廉，适合大批量生产。

Description

半导体封装
技术领域
本发明涉及一种半导体封装产品改良结构，具体来说，是涉及到具有一定厚度的多芯片或器件，合并封装在一塑封体内的系统级封装(System In aPackage，SIP)或多芯片模块(multichip module，MCM)封装的一种封装用引线框架载片台装置。
背景技术
在系统级封装(System In a Package，SIP)或多芯片模块(multichip module，MCM)封装中，两个或以上的芯片与器件之间需要进行焊线，而这两种器件具有不同的厚度，但其又不可以通过减薄焊接这种半导体封装流程中常用方法进行处理。
如图1所示，两个不同厚度以上的芯片或器件合封在一个塑封体内，装载在同高度的载片台上时，因器件2厚度900微米，芯片1厚度300微米，因器件2厚度900微米在组装已无法更改，芯片1厚度300微米与器件有相600微米的落差，芯片1与器件2之间需要打线连接，打线3的弧高会达到650微米以上，但该弧高已超出组装控制能力，在线与芯片连接点之间极易产生崩裂，同时经过后道工序料的填入，线极易产生大幅度变形。
现有技术中，解决这个问题通常是从对芯片1厚度不进行减薄处理，维持芯片来料时的原始厚度600～700微米，但这种做法600～700微米厚度芯片，进行切割工序作业时，会超出切割工序当前的切割能力，加速切割工序用切割刀片的损耗，刀的使用寿命大大降低。
现有技术中，另一个通常的处理工艺是改变打线方向，即从器件2打线至芯片1，但这时，器件与线弧的整体高度会达到1100微米以上，有超出塑封体厚度的巨大风险；而且打线的第二焊点与芯片表面形成过大的夹角，对产品可靠性非常不利。
发明内容
在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本发明的目的在于克服现有技术中的缺陷，提供一种封装用引线框架载片台，其简单实用，成本低廉，适合大批量生产。
为实现本发明而提供的一种半导体封装，包括承载第一部件的第一载片台，以及承载第二部件的第二载片台，该第一部件的厚度大于第二部件的厚度，第一载片台的深度大于第二载片台的深度。
较优地，其中所述第一部件和第二部件的厚度差约等于所述第一载片台和第二载片台的深度差。
较优地，其中所述第一部件和第二部件的厚度差与所述第一载片台和第二载片台的深度差之间的差值小于或等于250微米。
较优地，所述第二载片台与第一载片台之间具有大于或等于350微米的深度差。
较优地，其中所述第一部件和第二部件的厚度差与所述第一载片台和第二载片台的深度差之间的差值小于或等于150微米。
较优地，所述第二载片台与第一载片台之间具有大于或等于450微米的深度差。
较优地，所述第二部件厚度为900微米；所述第一部件厚度为300微米；所述载片台与载片台之间具有550微米的深度差。
优选地，第一载片台和第二载片台之间由连筋连接。
本发明的优点在于：本发明的封装用引线框架载片台，可以使不同部件之间以低弧150～250微米高度差实现连接，稳定在封装能力范围内，其简单实用，成本低廉，适合大批量生产。
附图说明
参照下面结合附图对本发明实施例的说明，会更加容易地理解本发明的以上和其它目的、特点和优点。附图中的部件只是为了示出本发明的原理。在附图中，相同的或类似的技术特征或部件将采用相同或类似的附图标记来表示。
图1是现有技术中一种半导体封装；
图2是本发明实施例的半导体封装；以及
图3是图2中半导体封装的俯视图。
具体实施方式
下面参照附图来说明本发明的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。
本发明实施例的封装用引线框架载片台，如图2，图3所示，包括承载第一部件1(例如为芯片)的第一载片台4，以及承载第二部件2(例如是器件)的第二载片台5。部件1和部件2之间需要打线连接。
第一部件1的厚度大于第二部件2的厚度，第一载片台4的深度大于第二载片台5的深度。载片台的深度是指部件放置在载片台上时的部件的厚度方向的深度。
较佳地，部件1和部件2的厚度差约等于所述第一载片台4和第二载片台5的深度差。
更佳地，作为一种可实施方式，其中部件1和部件2的厚度差与第一载片台4和第二载片台5的深度差之间的差值小于或等于250微米。
更佳地，第二载片台5与第一载片台4之间具有大于或等于350微米的相对深度差。
更佳地，作为另一种可实施方式，部件1和部件2的厚度差与所述第一载片台4和第二载片台5的深度差之间的差值小于或等于150微米。
更佳地，所述第二载片台5与第一载片台4之间具有大于或等于450微米的相对深度差。
下面结合系统级封装(System In a Package，SIP)或多芯片模块(multichip module，MCM)封装要求，对本发明实施例的封装用引线框架载片台进一步说明，部件2厚度900微米，部件1厚度300微米，与部件2有600微米的落差，如图2、图3所示，将承载部件1与部件2的载片台设置成相对独立的两个载片台，即承载部件2的第一载片台4与承载部件1的第二载片台5。如图3所示，两载片台4、5之间可以通过打凹的连筋6连接。图3的右上角的4’是载片台4的放大的表示。
载片台5与载片台4之间有550微米的深度差，其深度差弥补了部件1与部件2之间厚度差600微米，从而消除了打线两端点之间的高度差，即部件1与部件2的厚度差，从而使部件1和部件2之间能够以150～250微米厚度差实现低弧连接，该低弧稳定在封装能力范围内。
本发明的实施例的半导体封装，其载片台的打凹深度差具有一定的可容忍高度差，从而使例如器件和芯片的部件之间以低弧150～250微米高度差实现连接，稳定在封装能力范围内，其简单实用，成本低廉，适合大批量生产。
在本发明的设备和方法中，显然，各部件或各步骤是可以分解、组合和/或分解后重新组合的。这些分解和/或重新组合应视为本发明的等效方案。同时，在上面对本发明具体实施例的描述中，针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。

Claims (8)

1.一种半导体封装，其特征在于，包括承载第一部件(1)的第一载片台(4)，以及承载第二部件(2)的第二载片台(5)；
所述第一部件(1)的厚度大于所述第二部件(2)的厚度，所述第一载片台(4)的深度大于第二载片台(5)的深度。
2.根据权利要求1所述的半导体封装，其特征在于，其中所述第一部件(1)和第二部件(2)之间的厚度差约等于所述第一载片台(4)和第二载片台(5)之间的深度差。
3.根据权利要求2所述的半导体封装，其特征在于，其中所述第一部件(1)和第二部件(2)之间的厚度差与所述第一载片台(4)和第二载片台(5)之间的深度差之间的差值小于或等于250微米。
4.根据权利要求3所述的半导体封装，其特征在于，所述第二载片台(5)与第一载片台(4)之间具有大于或等于350微米的深度差。
5.根据权利要求2所述的半导体封装，其特征在于，所述第一部件(1)和第二部件(2)的厚度差与所述第一载片台(4)和第二载片台(5)的深度差之间的差值小于或等于150微米。
6.根据权利要求5所述的半导体封装，其特征在于，所述第二载片台(5)与第一载片台(4)之间具有大于450微米的深度差。
7.根据权利要求1至6任一项所述的半导体封装，其特征在于，所述第一部件(1)厚度为900微米；所述第二部件(2)厚度为300微米；所述第一载片台(4)与第二载片台(5)之间具有550微米的相对深度差。
8.根据权利要求1至6任一项所述的半导体封装，其特征在于，所述第一载片台(4)和所述第二载片台(5)之间由连筋连接。
CN2011100528432A 2011-03-04 2011-03-04 半导体封装 Pending CN102157500A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011100528432A CN102157500A (zh) 2011-03-04 2011-03-04 半导体封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100528432A CN102157500A (zh) 2011-03-04 2011-03-04 半导体封装

Publications (1)

Publication Number Publication Date
CN102157500A true CN102157500A (zh) 2011-08-17

Family

ID=44438861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100528432A Pending CN102157500A (zh) 2011-03-04 2011-03-04 半导体封装

Country Status (1)

Country Link
CN (1) CN102157500A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232552A (ja) * 2012-04-27 2013-11-14 Lapis Semiconductor Co Ltd 半導体装置及び計測機器
JP2015185832A (ja) * 2014-03-26 2015-10-22 株式会社デンソー 半導体装置及びその製造方法
JP2016187059A (ja) * 2016-08-03 2016-10-27 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
US9787250B2 (en) 2012-04-27 2017-10-10 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148492A (ja) * 1995-11-17 1997-06-06 Murata Mfg Co Ltd 電子部品パッケージ装置
JP3599031B2 (ja) * 2002-02-12 2004-12-08 セイコーエプソン株式会社 半導体装置
JP3609684B2 (ja) * 2000-03-28 2005-01-12 三洋電機株式会社 半導体装置およびその製造方法
CN101236963A (zh) * 2007-01-31 2008-08-06 雅马哈株式会社 半导体装置和用于该半导体装置的封装结构
JP2010153519A (ja) * 2008-12-24 2010-07-08 Yamaha Corp 半導体装置用パッケージ本体及びその製造方法、半導体装置、マイクロフォンパッケージ
JP4590961B2 (ja) * 2004-07-20 2010-12-01 株式会社デンソー 電子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148492A (ja) * 1995-11-17 1997-06-06 Murata Mfg Co Ltd 電子部品パッケージ装置
JP3609684B2 (ja) * 2000-03-28 2005-01-12 三洋電機株式会社 半導体装置およびその製造方法
JP3599031B2 (ja) * 2002-02-12 2004-12-08 セイコーエプソン株式会社 半導体装置
JP4590961B2 (ja) * 2004-07-20 2010-12-01 株式会社デンソー 電子装置
CN101236963A (zh) * 2007-01-31 2008-08-06 雅马哈株式会社 半导体装置和用于该半导体装置的封装结构
JP2010153519A (ja) * 2008-12-24 2010-07-08 Yamaha Corp 半導体装置用パッケージ本体及びその製造方法、半導体装置、マイクロフォンパッケージ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232552A (ja) * 2012-04-27 2013-11-14 Lapis Semiconductor Co Ltd 半導体装置及び計測機器
US9787250B2 (en) 2012-04-27 2017-10-10 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US10243515B2 (en) 2012-04-27 2019-03-26 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US10622944B2 (en) 2012-04-27 2020-04-14 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
JP2015185832A (ja) * 2014-03-26 2015-10-22 株式会社デンソー 半導体装置及びその製造方法
JP2016187059A (ja) * 2016-08-03 2016-10-27 ラピスセミコンダクタ株式会社 半導体装置及び計測機器

Similar Documents

Publication Publication Date Title
US9117790B2 (en) Methods and arrangements relating to semiconductor packages including multi-memory dies
CN109003948A (zh) 一种双面三维堆叠封装结构及封装方法
CN102157500A (zh) 半导体封装
CN104064486A (zh) 半导体装置以及层叠型半导体装置的制造方法
US20150091178A1 (en) 3d device packaging using through-substrate pillars
TW200729445A (en) Flip chip on leadframe package and method of making the same
CN104409437B (zh) 双面bump芯片包封后重布线的封装结构及其制作方法
CN102263070A (zh) 一种基于基板封装的wlcsp封装件
CN105762084A (zh) 倒装芯片的封装方法及封装装置
CN104851863B (zh) 一种集成电路、引线键合封装芯片及倒装封装芯片
TW200729429A (en) Semiconductor package structure and fabrication method thereof
US10373895B2 (en) Semiconductor device having die pads with exposed surfaces
TW200511531A (en) Package stack module
CN104576407B (zh) 一种引线框架管脚端面镀锡的封装方法及封装结构
CN202196775U (zh) 半导体封装
CN207690781U (zh) Qfn封装结构、指纹识别的qfn封装结构及具有其的智能手机
CN204118064U (zh) 一种芯片倾斜堆叠的圆片级封装单元
KR101219086B1 (ko) 패키지 모듈
CN204216033U (zh) 引线框架、半导体封装体
CN105261568A (zh) 中介基板的制法
CN210491197U (zh) 一种mems麦克风封装
CN203859932U (zh) 铜基材的化学镀层结构
CN204680667U (zh) 圆片级芯片封装结构
CN104201168A (zh) 一种芯片倾斜堆叠的圆片级封装单元及封装方法
CN104952736A (zh) 四方平面无引脚的封装结构及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110817