JP6595325B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6595325B2
JP6595325B2 JP2015237927A JP2015237927A JP6595325B2 JP 6595325 B2 JP6595325 B2 JP 6595325B2 JP 2015237927 A JP2015237927 A JP 2015237927A JP 2015237927 A JP2015237927 A JP 2015237927A JP 6595325 B2 JP6595325 B2 JP 6595325B2
Authority
JP
Japan
Prior art keywords
sealing body
inclined surface
signal terminal
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015237927A
Other languages
English (en)
Other versions
JP2017103433A (ja
Inventor
啓太 畑佐
誠 今井
知巳 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2015237927A priority Critical patent/JP6595325B2/ja
Priority to US15/367,386 priority patent/US10157815B2/en
Publication of JP2017103433A publication Critical patent/JP2017103433A/ja
Application granted granted Critical
Publication of JP6595325B2 publication Critical patent/JP6595325B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3675Cooling facilitated by shape of device characterised by the shape of the housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Description

本明細書で開示する技術は、半導体装置に関する。
特許文献1に、半導体装置が開示されている。この半導体装置は、第1半導体素子と、第2半導体素子と、第1半導体素子及び第2半導体素子を封止する封止体と、封止体の正面に露出する第1放熱部材と、封止体の背面に露出する第2放熱部材と、封止体の上面から突出する複数の第1信号端子及び複数の第2信号端子とを備える。第1放熱部材及び第2放熱部材は、封止体を構成する材料よりも熱伝率の高い材料で構成されており、封止体内で発生した熱を封止体の外部へ放出する。
上記した半導体装置は、二つの冷却器の間に配置される。一方の冷却器は、封止体の正面側に位置し、当該正面に露出する第1放熱部材に接触する。他方の冷却器は、封止体の背面側に位置し、当該背面に露出する第2放熱部材に接触する。これにより、第1放熱部材及び第2放熱部材の熱が二つの冷却器によって回収され、封止体内の第1及び第2半導体素子といった構成部品の過熱が防止される。通常、それぞれの冷却器と封止体(放熱部材を含む)との間は、微小な空隙を排除して熱伝導性を高めるために、グリスによって満たされる。
特開2015−095560号公報
半導体装置が動作時に発熱すると、半導体装置の構成部材が熱膨張して、封止体の外形が大きくなる。封止体の外形が大きくなると、封止体と冷却器との間からグリスが押し出され、そのグリスが封止体の上面へ進出することがある。封止体の上面では、第1半導体素子に接続された第1信号端子と、第2半導体素子に接続された第2信号端子が、それぞれ突出している。第1半導体素子と第2半導体素子は直列に接続されているので、第1信号端子と第2信号端子との間には、比較的に大きな電位差が生じ得る。通常、第1信号端子と第2信号端子との間には、両者の絶縁性を確保するために、十分な沿面距離が設けられている。なお、上記した沿面距離とは、第1信号端子と第2信号端子との間を封止体の表面(上面)に沿って最短で結んだ沿面最短経路の長さを意味する。しかしながら、封止体の上面に進出したグリスが第1信号端子と第2信号端子との間の沿面最短経路まで広がり、さらにそのグリスに金属粉といった導電性の異物が付着していくと、第1信号端子と第2信号端子との間の絶縁性が損なわれるおそれがある。
上記した問題を鑑み、本明細書は、二つの冷却器の間にグリスを介して配置される半導体装置において、グリスによって信号端子間の絶縁性が損なわれることを防止又は低減し得る半導体装置を提供する。
本明細書で開示される半導体装置は、第1半導体素子と、第1半導体素子と電気的に直列に接続された第2半導体素子と、第1半導体素子及び第2半導体素子を封止する封止体と、封止体の正面に露出しているとともに封止体を構成する材料よりも熱伝導率の高い材料で構成された第1放熱部材と、封止体の正面の反対側に位置する背面に露出しているとともに封止体を構成する材料よりも熱伝率の高い材料で構成された第2放熱部材と、第1半導体素子と電気的に接続されているとともに封止体の正面及び背面と隣り合う上面から第1方向に沿って突出する少なくとも一つの第1信号端子と、第2半導体素子と電気的に接続されているとともに封止体の上面から第1方向に沿って突出する少なくとも一つの第2信号端子とを備える。封止体の上面は、第1傾斜面と、第2傾斜面と、第1傾斜面と第2傾斜面との間に位置する境界線又は境界範囲とを有する。境界線又は境界範囲は、第1信号端子と第2信号端子との間の沿面最短経路の少なくとも一部を含む。そして、第1方向(即ち、封止体から第1及び第2信号端子が突出する方向)を鉛直上方に向けたときに、第1傾斜面と第2傾斜面のそれぞれは、境界線又は境界範囲から上面の周縁に向かって鉛直下方に傾斜する。
上記において、封止体の正面、背面、上面、右側面及び左側面とは、それらの相対的位置関係を明確にするための便宜的な表現であり、上記に記載された事項を除いて、一切の限定を意図するものではない。境界線又は境界範囲が沿面最短経路の少なくとも一部を含むとは、境界線又は境界範囲が沿面最短経路上の少なくとも一点を含むことを意味し、例えば境界線又は境界範囲が沿面最短経路と交差する場合も含まれる。上記した境界線又は境界範囲について、境界線とは、第1傾斜面と第2傾斜面が互いに隣接している場合に、第1傾斜面と第2傾斜面との間の境界を画定する線分を意味する。一方、境界範囲とは、第1傾斜面と第2傾斜面が互いに離間している場合に、第1傾斜面と第2傾斜面との間に存在する面分を意味する。また、鉛直上方とは、重力加速度の方向と反対の方向の意味し、鉛直下方とは、重力加速度の方向と同一の方向を意味する。
上記した半導体装置は、封止体から第1及び第2信号端子が突出する方向(即ち、前記した第1方向)が鉛直上方を向くようにして、二つの冷却器の間に配置されることが想定されている。前述したように、半導体装置が二つの冷却器の間に配置されると、封止体と冷却器との間のグリスが、封止体の外形変化によって押し出され、そのグリスが封止体の上面(即ち、第1及び第2信号端子が突出する面)に進出することがある。この点に関して、ここで開示される半導体装置では、封止体の上面に第1傾斜面と第2傾斜面とが設けられている。そして、第1傾斜面と第2傾斜面との間の境界線又は境界範囲は、第1信号端子と第2信号端子との間の沿面最短経路の少なくとも一部を含んでいる。このような構成によると、封止体の上面に進出したグリスは、第1信号端子と第2信号端子との間の沿面最短経路から離れるように、第1傾斜面又は第2傾斜面に沿って流動する。これにより、封止体の上面に進出したグリスが、第1信号端子と第2信号端子との間の沿面最短経路に達することが防止され、第1信号端子と第2信号端子との間の絶縁性が維持される。第1傾斜面と第2傾斜面の傾斜角度は、グリスの粘度やグリスと封止体との間の親和性等を考慮して、適宜設計することができる。但し、半導体装置が自動車等に搭載される場合は、自動車で発生する振動によってグリスの流動が促進されるので、第1傾斜面と第2傾斜面の傾斜角度を比較的に小さく設計することができる。
実施例の半導体装置10の正面図。 実施例の半導体装置10の右側面図。 図1中のIII−III線における断面図。 図1中のIV−IV線における断面図。 実施例の半導体装置10の回路構成を示す回路図。 電力変換装置100の構成を模式的に示す図。 図1中のVII−VII線における断面図。 図7中のVIII部の拡大図。 封止体20と冷却器104との間から押し出されたグリス110が模式的に図示された半導体装置10の側面図。 封止体20と冷却器104との間から押し出されたグリス110が模式的に図示された半導体装置10の平面図。 封止体20と冷却器104との間から押し出されたグリス110が模式的に図示された半導体装置10の正面図。 一変形例の半導体装置10aを示す正面図。 一変形例の半導体装置10aを示す右側面図。 他の一変形例の半導体装置10bを示す正面図。 他の一変形例の半導体装置10bを示す右側面図。
図面を参照して、実施例の半導体装置10について説明する。本実施例の半導体装置10は、一例ではあるが、電力の変換や制御を行うための電力変換装置100(図6等参照)に用いられ、特に、インバータ回路の一つの上下アームを構成する。図1〜図5に示すように、半導体装置10は、第1半導体素子12と、第2半導体素子14と、第1半導体素子12及び第2半導体素子14とを封止する封止体20を備える。第1半導体素子12と第2半導体素子14は、許容電流が100アンペア以上であり、パワー半導体素子に属するものである。図5に示すように、第1半導体素子12と第2半導体素子14は、電気的に直列に接続されている。一例ではあるが、第1半導体素子12と第2半導体素子14のそれぞれは、単一の半導体基板にトランジスタ素子とダイオード素子が形成された半導体素子であり、互いに等しい構造及び特性を有する。なお、第1半導体素子12及び第2半導体素子14の構成は特に限定されない。第1半導体素子12及び第2半導体素子14は、IGBT(Insulated Gate Bipolar Transistor)又はMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)といったトランジスタ素子であってよく、また、必ずしもダイオード素子を内蔵する必要はない。
封止体20は、樹脂材料で構成されている。なお、封止体20を構成する材料は特に限定されず、パワー半導体素子向けの各種の封止材が採用可能である。封止体20は、概して板状の形状を有しており、正面21、背面22、上面23、下面24、右側面25及び左側面26を有する。正面21は、図面においてX軸正方向側の面である。背面22は、図面においてX軸負方向側の面であり、正面21の反対側に位置する。上面23は、図面においてZ軸正方向側の面であり、正面21及び背面22と隣り合う。下面24は、図面においてZ軸負方向側の面であり、上面23の反対側に位置する。下面24は、正面21及び背面22と隣り合う。右側面25は、図面においてY軸負方向側の面であり、正面21、背面22、上面23及び下面24と隣り合う。左側面26は、図面においてY軸正方向側の面であり、右側面25の反対側に位置する。左側面26は、正面21、背面22、上面23及び下面24と隣り合う。
封止体20の正面21及び背面22は、互いに平行な平面であり、それらの法線はX軸に平行である。詳しくは後述するが、半導体装置10が二つの冷却器104の間に配置されたときに、封止体20の正面21及び背面22は、それぞれ隣接する冷却器104にグリス110を介して対向する。一方、封止体20の上面23は、全体として単一の平面ではなく、第1傾斜面23aと第2傾斜面23bと第1突出部72と第2突出部74とを有する。下面24もまた、全体として単一の平面ではなく、第3傾斜面24aと第4傾斜面24bと第3突出部76と第4突出部77と第5突出部78とを有する。封止体20の上面23及び下面24の構造及び作用については、後段において詳細に説明する。
図1、図3、図4に示すように、半導体装置10はさらに、二つの第1放熱部材32、34と、二つの第2放熱部材36、38とを備える。二つの第1放熱部材32、34は、封止体20の正面21に露出している。二つの第2放熱部材36、38は、封止体20の背面22に露出している。それぞれの放熱部材32、34、36、38は、封止体20を構成する材料よりも熱伝率の高い材料で構成されており、封止体20内で発生した熱(特に半導体素子12、14の発熱)を、封止体20の外部へ放出する。一例ではあるが、本実施例における放熱部材32、34、36、38は、金属材料(詳しくは銅)で構成されている。放熱部材32、34、36、38を構成する材料は特に限定されない。放熱部材32、34、36、38の一部又は全部を、セラミック材料その他の熱伝率に優れた材料で構成することができる。また、封止体20の正面21又は背面22に露出する放熱部材の位置、大きさ、数も特に限定されない。半導体装置10は、封止体20の正面21又は背面22の一方又は両方に、少なくとも一つの放熱部材が露出する構成であればよい。
図3を参照して、封止体20の内部の構成について説明する。なお、下記する説明は一例であり、半導体装置10の構成を限定するものではない。図3に示すように、一方の第1放熱部材32は、第1スペーサブロック42及びはんだ層51、52を介して、第1半導体素子12の上面電極12aに接合されている。第1スペーサブロック42は、金属材料(詳しくは銅)で形成されており、封止体20を構成する材料よりも高い熱伝率を有する。また、一方の第2放熱部材36は、はんだ層53を介して第1半導体素子12の下面電極12bに接合されている。これらにより、第1半導体素子12は、封止体20の正面21に露出する第1放熱部材32と、封止体20の背面22に露出する第2放熱部材36の両者と熱的に接続されている。第1半導体素子12で発生した熱は、第1放熱部材32及び第2放熱部材36へ伝達され、封止体20の外部へ放出される。
第2半導体素子14についても、同様の構成が採用されている。即ち、他方の第1放熱部材34は、第2スペーサブロック44及びはんだ層54、55を介して、第2半導体素子14の上面電極14aに接合されている。第2スペーサブロック44は、金属材料(詳しくは銅)で形成されており、封止体20を構成する材料よりも高い熱伝率を有する。また、他方の第2放熱部材38は、はんだ層56を介して第2半導体素子14の下面電極14bに接合されている。これらにより、第2半導体素子14は、封止体20の正面21に露出する第1放熱部材34と、封止体20の背面22に露出する第2放熱部材38の両者と熱的に接続されている。第2半導体素子14で発生した熱は、第1放熱部材34及び第2放熱部材38へ伝達され、封止体20の外部へ放出される。
本実施例の半導体装置10では、二つの第1放熱部材32、34、二つの第2放熱部材36、38、第1スペーサブロック42及び第2スペーサブロック44が、単に放熱用の部材ではなく、第1半導体素子12及び第2半導体素子14へ電気的に接続された導電経路を構成する。ここで、第1半導体素子12の上面電極12aに接続された第1放熱部材32の継手33と、第2半導体素子14の下面電極14bに接続された第2放熱部材38の継手39は、はんだ層57を介して接合されており、互いに電気的に接続されている。これにより、第1半導体素子12と第2半導体素子14が電気的に直列に接続されている。
図1、図2、図4に示すように、半導体装置10はさらに、複数の第1信号端子62と、複数の第2信号端子64とを備える。それぞれの第1信号端子62及び第2信号端子64は、封止体20の上面23から、図面においてZ軸正方向(第1方向)に突出している。図4に示すように、複数の第1信号端子62は、第1半導体素子12に設けられた複数の信号パッド12cへ、ボンディングワイヤ63を介して電気的に接続されている。一例であるが、複数の第1信号端子62には、ゲート信号用の信号端子、温度センス用の信号端子及び電流センス用の信号端子が含まれる。同様に、図示省略するが、複数の第2信号端子64は、第2半導体素子14に設けられた複数の信号パッドへ電気的に接続されている。複数の第2信号端子64にも、例えば、ゲート信号用の信号端子、温度センス用の信号端子及び電流センス用の信号端子が含まれる。なお、半導体装置10は、少なくとも一つの第1信号端子62と、少なくとも一つの第2信号端子64とを有すればよい。
半導体装置10はさらに、正極端子66と負極端子67と出力端子68とを備える。正極端子66、負極端子67及び出力端子68は、封止体20の下面24から、図面においてZ軸負方向に突出している。正極端子66は、第1半導体素子12の下面電極12bに接合された第2放熱部材36と電気的に接続されている。負極端子67は、第2半導体素子14の上面電極14aに第2スペーサブロック44を介して接合された第1放熱部材34と電気的に接続されている。そして、出力端子68は、第2半導体素子14の下面電極14bに接合された第2放熱部材38と電気的に接続されている。これにより、正極端子66は第1半導体素子12の下面電極12bと電気的に接続され、負極端子67は第2半導体素子14の上面電極14aと電気的に接続され、出力端子68は第1半導体素子12の上面電極12a及び第2半導体素子14の下面電極14bと電気的に接続されている(図5参照)。
次に、封止体20の上面23及び下面24の構成について詳細に説明する。図1に示すように、封止体20の上面23は、第1傾斜面23aと、第2傾斜面23bと、第1傾斜面23aと第2傾斜面23bとの間に位置する境界線23cとを有する。第1傾斜面23aと第2傾斜面23bは境界線23cで互いに接している。境界線23cは、第1信号端子62と第2信号端子64との間の沿面最短経路Lと交差しており、沿面最短経路L上の一点を含んでいる。ここでいう沿面最短経路Lとは、第1信号端子62と第2信号端子64との間を封止体20の上面23に沿って最短で結んだ経路を意味する。第1傾斜面23aと第2傾斜面23bのそれぞれは、境界線23cから上面23の周縁23eに向かってZ軸負方向に傾斜している。従って、Z軸正方向(即ち、封止体20から第1信号端子62及び第2信号端子64が突出する方向)を鉛直上方に向けたときに、第1傾斜面23aと第2傾斜面23bのそれぞれは、境界線23cから上面23の周縁23eに向かってZ軸負方向に傾斜する。
第1傾斜面23aは、境界線23cから右側面25に向かって傾斜しており、第2傾斜面23bは、境界線23cから左側面26に向かって傾斜している。また、第1傾斜面23aは、境界線23cから右側面25まで連続しており、第2傾斜面23bは、境界線23cから左側面26まで連続している。なお、他の実施形態として、第1傾斜面23aと第2傾斜面23bは互いに離間していてもよい。この場合、第1傾斜面23aと第2傾斜面23bとの間には、境界線23cに代わって、一定の面積を持つ境界範囲(面分)が存在する。この場合、当該境界範囲が沿面最短経路Lと交差し、当該境界範囲が沿面最短経路Lの一部を含むとよい。
封止体20の上面23は、第1突出部72と第2突出部74をさらに有する。第1突出部72は、複数の第1信号端子62の周囲に設けられており、複数の第1信号端子62に沿ってZ軸正方向に突出している。第2突出部74は、複数の第2信号端子64の周囲に設けられており、複数の第2信号端子64に沿ってZ軸正方向に突出している。従って、Z軸正方向を鉛直上方に向けた場合、第1突出部72と第2突出部74のそれぞれは、封止体20の上面23から鉛直上方に突出する。そして、複数の第1信号端子62は第1突出部72から鉛直上方に突出し、複数の第2信号端子64は第2突出部74から鉛直上方に突出する。
封止体20の下面24は、第3傾斜面24aと、第4傾斜面24bと、第3傾斜面24aと第4傾斜面24bとの間に位置する境界線24cとを有する。第3傾斜面24aと第4傾斜面24bは、境界線24cで互いに接している。第3傾斜面24aと第4傾斜面24bのそれぞれは、境界線24cから下面24の周縁24eに向かってZ軸負方向に傾斜している。第3傾斜面24aは、境界線24cから右側面25に向かって傾斜しており、第4傾斜面24bは、境界線24cから左側面26に向かって傾斜している。また、第3傾斜面24aは、境界線24cから右側面25まで連続しており、第4傾斜面24bは、境界線24cから左側面26まで連続している。
封止体20の下面24は、第3突出部76と第4突出部77と第5突出部78とをさらに有する。第3突出部76は、正極端子66の周囲に設けられており、正極端子66に沿ってZ軸負方向に突出している。第4突出部77は、負極端子67の周囲に設けられており、負極端子67に沿ってZ軸負方向に突出している。そして、第5突出部78は、出力端子68の周囲に設けられており、出力端子68に沿ってZ軸負方向に突出している。
次に、図6、図7、図8を参照して、上述した半導体装置10を採用した電力変換装置100について説明する。電力変換装置100は、電力によって車輪を駆動する電気自動車(電気自動車、ハイブリッドカー及び燃料電池車を含む)用に設計されている。従って、通常、電力変換装置100は自動車に搭載される。電力変換装置100は、ケース102と、複数の半導体装置10と、複数の冷却器104と、複数の冷却器104に冷媒(例えば冷却水)を循環させる冷媒管路106、108を備える。複数の半導体装置10と複数の冷却器104は交互に配置されており、各々の半導体装置10は隣接する二つの冷却器104の間に位置している。ケース102は、複数の半導体装置10及び複数の冷却器104を収容する。ケース102の構成は特に限定されない。一例として、本実施例におけるケース102は、金属材料を用いて構成されている。また、電力変換装置100は、複数の半導体装置10の動作を制御する制御基板114を備える。制御基板114は、複数のコネクタ112を有しており、各々のコネクタ112には、一つの半導体装置10の複数の第1信号端子62又は複数の第2信号端子64が接続されている。これにより、制御基板114は、複数の半導体装置10に対して、ゲート信号及びその他の信号を送受信可能に接続されている。制御基板114は、ケース102内に収容されている。
図8に示すように、半導体装置10は、封止体20の正面21が一方の冷却器104に対向し、封止体20の背面22が他方の冷却器104に対向するように配置される。前述したように、封止体20の正面21には、二つの第1放熱部材32、34が露出しており、封止体20の背面22には、第2放熱部材36、38が露出している。半導体装置10で発生した熱は、複数の放熱部材32、34、36、38を介して冷却器104に伝達され、冷却器104内を流通する冷媒によって回収される。これにより、半導体装置10の過熱が防止される。封止体20の正面21と、それに対向する冷却器104との間は、グリス110で満たされている。同様に、封止体20の背面22と、それに対向する冷却器104との間も、グリス110で満たされている。このように、封止体20と冷却器104との間をグリス110で満たすことで、両者の間の微細な隙間が排除され、両者の間の熱伝導性を高めることができる。なお、グリス110は、熱伝導性の高い粒子が混合されたものであり、放熱グリス等とも称される。
電力変換装置100は、使用時の姿勢が定められており、ケース102の底面102aが鉛直下方に位置するようにして、電気自動車に搭載される。この場合、制御基板114が複数の半導体装置10の鉛直上方に位置し、それぞれの半導体装置10は、第1信号端子62及び第2信号端子64が鉛直上方に向けて突出するように配置される。電気自動車に搭載された電力変換装置100は、バッテリから供給される直流電力を交流電力に変換して、モータに供給する。あるいは、モータで発電された交流電力を直流電力に変換して、バッテリへ供給する。このとき、それぞれの半導体装置10には大きな電流が流れることから、半導体装置10の各構成要素は熱膨張し、封止体20の外形が大きくなる。
図9、図10、図11に示すように、封止体20の外形が大きくなると、封止体20と冷却器104との間からグリス110が押し出され、そのグリス110が封止体20の上面23及び下面24に進出することがある。ここで、グリス110は導電性を有さないので、上面23に進出したグリス110が仮に沿面最短経路Lに達したとしても、第1信号端子62と第2信号端子64との間の絶縁性が直ちに損なわれることはない。しかしながら、上面23に進出したグリス110には、例えばケース102や制御基板114等から発生する金属粉といった、導電性異物が付着することがある。そして、多くの導電性異物が付着したグリス110が、沿面最短経路Lに達したりすると、第1信号端子62と第2信号端子64との間の絶縁性が損なわれるおそれが生じる。
上記の問題に関して、本実施例の半導体装置10では、封止体20の上面23に第1傾斜面23aと第2傾斜面23bが設けられている。前述したように、第1傾斜面23aは、沿面最短経路Lと交差する境界線23cから、右側面25に向けて鉛直下方に傾斜している。第2傾斜面23bは、同じく境界線23cから、左側面26に向けて鉛直下方に傾斜している。これにより、封止体20の上面23に進出したグリス110は、第1傾斜面23a及び第2傾斜面23b上を、右側面25又は左側面26に向けて流動する。即ち、グリス110は沿面最短経路Lから離れるように流動する。これにより、封止体20の上面に進出したグリス110が、沿面最短経路Lに達することが防止され、第1信号端子62と第2信号端子64との間の絶縁性が損なわれることを避けることができる。封止体20の右側面25及び左側面26は冷却器104に接していないので、右側面25及び左側面26に沿って空間が存在している。従って、第1傾斜面23a又は第2傾斜面23bを流動したグリス110は、上面23の周縁23eを超えて右側面25又は左側面26へ排出される。
第1傾斜面23a及び第2傾斜面23bの傾斜角度(水平面と成す角度)は、特定の角度に限定されず、グリス110の粘度、グリス110と封止体20との親和性、封止体20に許容される最大寸法等を考慮して、適宜設計することができる。なお、電力変換装置100は電気自動車に搭載されるので、グリス110の粘度が比較的に高い場合でも、電気自動車で発生する振動によって、グリス110の流動が促進される。そのことから、第1傾斜面23a及び第2傾斜面23bの傾斜角度は比較的に小さく設計することができる。
加えて、封止体20の上面23には、第1突出部72と第2突出部74が設けられている。第1突出部72は、複数の第1信号端子62に沿って鉛直上方に突出するので、封止体20の上面23に進出したグリス110が、第1信号端子62に達することを禁止又は抑制することができる。同様に、第2突出部74は、複数の第2信号端子64に沿って鉛直上方に突出するので、封止体20の上面23に進出したグリス110が、第2信号端子64に達することを禁止又は抑制することができる。これにより、第1信号端子62と第2信号端子64との間の絶縁性が損なわれることをさらに回避することができる。
封止体20の下面24に進出したグリス110についても、第3傾斜面24a及び第4傾斜面24bに沿って流動し、下面24に多くのグリス110が滞留することを防止することができる。また、下面24に形成された第3突出部76、第4突出部77及び第5突出部78によって、グリス110が正極端子66、負極端子67及び出力端子68へ達することも抑制される。
封止体20の上面23に設ける第1傾斜面23a及び第2傾斜面23bの構成は、様々に変更可能である。例えば、図12、図13に示す一変形例の半導体装置10aでは、第1傾斜面123a及び第2傾斜面123bが、上面23の一部、特に、第1信号端子62と第2信号端子64との間の沿面最短経路Lに近接する範囲のみに設けられている。なお、この半導体装置10aにおいても、第1傾斜面123aと第2傾斜面123bは境界線23cで互いに接しており、境界線23cは、第1信号端子62と第2信号端子64との間の沿面最短経路Lと交差している。第1傾斜面123aと第2傾斜面123bのそれぞれは、境界線23cから上面23の周縁23eに向かってZ軸負方向に傾斜している。従って、Z軸正方向(即ち、封止体20から第1信号端子62及び第2信号端子64が突出する方向)を鉛直上方に向けたときに、第1傾斜面123aと第2傾斜面123bのそれぞれは、境界線23cから上面23の周縁23eに向かってZ軸負方向に傾斜する。第1傾斜面123aは、境界線23cから右側面25に向かって傾斜しており、第2傾斜面123bは、境界線23cから左側面26に向かって傾斜している。
この半導体装置10aについても、前述した電力変換装置100において好適に採用することができる。そして、封止体20と冷却器104との間からグリス110が押し出され、そのグリス110が封止体20の上面23に進出した場合は、第1傾斜面123a及び第2傾斜面123bによって、当該グリス110が沿面最短経路Lから離れるように流動する。これにより、封止体20の上面に進出したグリス110が、沿面最短経路Lに達することが防止され、第1信号端子62と第2信号端子64との間の絶縁性が損なわれることを避けることができる。なお、この変形例においても、第1傾斜面123aと第2傾斜面123bは互いに離間していてもよい。この場合、第1傾斜面123aと第2傾斜面123bとの間には、境界線23cに代わって、一定の面積を持つ境界範囲(面分)が存在し、当該境界範囲が沿面最短経路Lと交差する。
図14、図15に示す他の一変形例の半導体装置10bでは、前述した半導体装置10、10aと比較して、第1傾斜面223a及び第2傾斜面223bの傾斜する方向が変更されている。この半導体装置10bでは、封止体20が、第1傾斜面223aと、第2傾斜面223bと、第1傾斜面223aと第2傾斜面223bとの間に位置する境界範囲223cとを有する。境界範囲223cは、第1信号端子62と第2信号端子64との間の沿面最短経路Lと平行に伸びており、沿面最短経路Lの略全体を含んでいる。そして、第1傾斜面223aは、境界範囲223cに対して正面21側に位置しており、第2傾斜面223bは、境界範囲223cに対して背面22側に位置している。第1傾斜面223aと第2傾斜面223bのそれぞれは、境界範囲223cから上面23の周縁23eに向かってZ軸負方向に傾斜している。詳しくは、第1傾斜面223aは、境界範囲223cから正面21に向かって傾斜しており、正面21まで連続している。第2傾斜面223bは、境界範囲223cから背面22に向かって傾斜しており、背面22まで連続している。
この半導体装置10bについても、前述した電力変換装置100において好適に採用することができる。そして、封止体20と冷却器104との間からグリス110が押し出され、そのグリス110が封止体20の上面23に進出した場合は、第1傾斜面223a及び第2傾斜面223bによって、当該グリス110が沿面最短経路Lから離れるように流動する。これにより、封止体20の上面に進出したグリス110が、沿面最短経路Lに達することが防止され、第1信号端子62と第2信号端子64との間の絶縁性が損なわれることを避けることができる。なお、この変形例において、第1傾斜面223aと第2傾斜面223bは互いに隣接していてもよい。この場合、第1傾斜面223aと第2傾斜面223bとの間には、境界範囲223cに代わって境界線が存在し、当該境界線が沿面最短経路L上を伸びる。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。以下に、本明細書の開示内容から把握される技術的事項を列記する。なお、以下に記載する技術的事項は、それぞれが独立した技術的事項であり、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
本明細書で開示される半導体装置(10、10a、10b)は、第1半導体素子(12)と、前記第1半導体素子(12)と電気的に直列に接続された第2半導体素子(14)と、前記第1半導体素子(12)及び前記第2半導体素子(14)を封止する封止体(20)と、前記封止体(20)の正面(21)に露出しているとともに、前記封止体(20)を構成する材料よりも熱伝率の高い材料で構成された第1放熱部材(32、34)と、前記封止体(20)の前記正面(21)とは反対側に位置する背面(22)に露出しているとともに、前記封止体(20)を構成する前記材料よりも熱伝率の高い材料で構成された第2放熱部材(36、38)と、前記第1半導体素子(12)と電気的に接続されているとともに、前記封止体(20)の前記正面(21)及び前記背面(22)と隣り合う上面(23)から第1方向(Z)に沿って突出する少なくとも一つの第1信号端子(62)と、前記第2半導体素子(14)と電気的に接続されているとともに、前記封止体(20)の前記上面(23)から前記第1方向(Z)に沿って突出する少なくとも一つの第2信号端子(64)とを備える。
前記封止体(20)の前記上面(23)は、第1傾斜面(23a、123a、223a)と、第2傾斜面(23b、123b、223b)と、前記第1傾斜面(23a、123a、223a)と前記第2傾斜面(23b、123b、223b)との間に位置する境界線(23c)又は境界範囲(223c)とを有する。前記境界線(23c)又は前記境界範囲(223c)は、前記第1信号端子(62)と前記第2信号端子(64)との間の沿面最短経路(L)の少なくとも一部を含む。そして、前記第1方向(Z)を鉛直上方に向けたときに、前記第1傾斜面(23a、123a、223a)と前記第2傾斜面(23b、123b、223b)のそれぞれは、前記境界線(23c)又は前記境界範囲(223c)から前記上面(23)の周縁(23e)に向かって鉛直下方に傾斜する。このような構成によると、半導体装置(10、10a、10b)が二つの冷却器の間にグリス(110)を介して配置されたときに、グリス(110)によって信号端子(62、64)間の絶縁性が損なわれることを防止又は低減することができる。
上記した半導体装置(10、10a、10b)において、前記封止体(20)は、前記正面(21)、前記背面(22)及び前記上面(23)と隣り合う右側面(25)と、前記正面(21)、前記背面(22)及び前記上面(23)と隣り合うとともに前記右側面(25)の反対側に位置する左側面(26)とをさらに有するとよい。この場合、前記第1傾斜面(23a、123a)は、前記境界線(23c)又は前記境界範囲から前記右側面(25)に向かって傾斜しており、前記第2傾斜面(23b、123b)は、前記境界線(23c)又は前記境界範囲から前記左側面(26)に向かって傾斜しているとよい。このような構成によると、封止体(20)の上面(23)に進出したグリス(110)を、冷却器(104)に対向しない右側面(25)又は左側面(26)に向けて(即ち、本来はグリス(110)が存在しない方向へ)流動させることができる。
上記に加えて、前記第1傾斜面(23a、123a)は、前記境界線(23c)又は前記境界範囲から前記右側面(25)まで連続しており、前記第2傾斜面(23b、123b)は、前記境界線(23c)又は前記境界範囲から前記左側面(26)まで連続しているとよい。このような構成によると、封止体(20)の上面(23)に進出したグリス(110)を、右側面(25)又は左側面(26)まで流動させて、封止体(20)の上面(23)から排出することができる。
上記した半導体装置(10、10a、10b)において、前記封止体(20)の前記上面(23)は、前記少なくとも一つの第1信号端子(62)に沿って突出する第1突出部(72)と、前記少なくとも一つの第2信号端子(64)に沿って突出する第2突出部(74)とをさらに有するとよい。このような構成によると、封止体(20)の上面(23)に進出したグリス(110)が、第1信号端子(62)又は第2信号端子(64)に達することを禁止又は抑制することができる。
10、10a、10b:半導体装置
12:第1半導体素子
14:第2半導体素子
20:封止体
21:封止体の正面
22:封止体の背面
23:封止体の上面
23a、123a、223a:第1傾斜面
23b、123b、223b:第2傾斜面
23c:境界線
23e:封止体の周縁
25:封止体の右側面
26:封止体の左側面
32、34:第1放熱部材
36、38:第2放熱部材
62:第1信号端子
64:第2信号端子
72:第1突出部
74:第2突出部
100:電力変換装置
104:冷却器
110:グリス
L:沿面最短経路

Claims (3)

  1. 第1半導体素子と、
    前記第1半導体素子と電気的に直列に接続された第2半導体素子と、
    前記第1半導体素子及び前記第2半導体素子を封止する封止体と、
    前記封止体の正面に露出しているとともに、前記封止体を構成する材料よりも熱伝導率の高い材料で構成された第1放熱部材と、
    前記封止体の前記正面とは反対側に位置する背面に露出しているとともに、前記封止体を構成する前記材料よりも熱伝導率の高い材料で構成された第2放熱部材と、
    前記第1半導体素子と電気的に接続されているとともに、前記封止体の前記正面及び前記背面と隣り合う上面から第1方向に沿って突出する少なくとも一つの第1信号端子と、
    前記第2半導体素子と電気的に接続されているとともに、前記封止体の前記上面から前記第1方向に沿って突出する少なくとも一つの第2信号端子と、を備え、
    前記封止体の前記上面は、第1傾斜面と、第2傾斜面と、前記第1傾斜面と前記第2傾斜面との間に位置する境界線又は境界範囲とを有し、
    前記境界線又は前記境界範囲は、前記第1信号端子と前記第2信号端子との間の沿面最短経路の少なくとも一部を含み、
    前記封止体は、前記正面、前記背面及び前記上面と隣り合う右側面と、前記正面、前記背面及び前記上面と隣り合うとともに前記右側面の反対側に位置する左側面とをさらに有し、
    前記第1方向を鉛直上方に向けたときに、前記第1傾斜面は、前記境界線又は前記境界範囲から前記右側面に向かって鉛直下方に傾斜し、前記第2傾斜面は、前記境界線又は前記境界範囲から前記左側面に向かって鉛直下方に傾斜する、
    半導体装置。
  2. 前記第1傾斜面は、前記境界線又は前記境界範囲から前記右側面まで連続しており、
    前記第2傾斜面は、前記境界線又は前記境界範囲から前記左側面まで連続している、請求項に記載の半導体装置。
  3. 前記封止体の前記上面は、前記少なくとも一つの第1信号端子に沿って突出する第1突出部と、前記少なくとも一つの第2信号端子に沿って突出する第2突出部とをさらに有する、請求項1又は2に記載の半導体装置。
JP2015237927A 2015-12-04 2015-12-04 半導体装置 Active JP6595325B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015237927A JP6595325B2 (ja) 2015-12-04 2015-12-04 半導体装置
US15/367,386 US10157815B2 (en) 2015-12-04 2016-12-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015237927A JP6595325B2 (ja) 2015-12-04 2015-12-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2017103433A JP2017103433A (ja) 2017-06-08
JP6595325B2 true JP6595325B2 (ja) 2019-10-23

Family

ID=58799300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015237927A Active JP6595325B2 (ja) 2015-12-04 2015-12-04 半導体装置

Country Status (2)

Country Link
US (1) US10157815B2 (ja)
JP (1) JP6595325B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7484700B2 (ja) 2020-12-23 2024-05-16 富士通株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4158738B2 (ja) * 2004-04-20 2008-10-01 株式会社デンソー 半導体モジュール実装構造、カード状半導体モジュール及びカード状半導体モジュール密着用受熱部材
JP2007073743A (ja) * 2005-09-07 2007-03-22 Denso Corp 半導体装置
JP5076549B2 (ja) 2007-02-23 2012-11-21 株式会社デンソー 半導体装置
US8497572B2 (en) * 2010-07-05 2013-07-30 Denso Corporation Semiconductor module and method of manufacturing the same
JP2015095560A (ja) 2013-11-12 2015-05-18 株式会社デンソー パワーモジュール
JP6154342B2 (ja) * 2013-12-06 2017-06-28 トヨタ自動車株式会社 半導体装置
JP6256145B2 (ja) * 2014-03-26 2018-01-10 株式会社デンソー 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2017103433A (ja) 2017-06-08
US10157815B2 (en) 2018-12-18
US20170162462A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
JP4973059B2 (ja) 半導体装置及び電力変換装置
WO2016079995A1 (ja) 半導体装置及びパワーモジュール
US11158563B2 (en) Power semiconductor module and vehicle
US9992915B2 (en) Power conversion device
JP2020072106A (ja) 半導体装置
JP7187992B2 (ja) 半導体モジュールおよび車両
CN110506330B (zh) 功率电子模块以及包含该模块的电功率变换器
JP6610101B2 (ja) 半導体モジュール
JP2014183078A (ja) 半導体装置
WO2016203743A1 (ja) 半導体装置
JP2013062282A (ja) 半導体装置
JP2016100442A (ja) 半導体モジュール及び半導体装置
WO2020184053A1 (ja) 半導体装置
JP6517682B2 (ja) 半導体装置
JP6595325B2 (ja) 半導体装置
KR20180087330A (ko) 파워 모듈의 양면 냉각을 위한 금속 슬러그
JP2019102519A (ja) 半導体装置
JP2016092970A (ja) 電力変換モジュール
JP2010062491A (ja) 半導体装置および複合半導体装置
JP7147186B2 (ja) 半導体装置
JPWO2015097748A1 (ja) 電力変換装置
WO2020184051A1 (ja) 半導体装置
JP2021082804A (ja) 半導体モジュール
JP2020188167A (ja) 半導体装置
JP2004096135A (ja) パワーモジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190926

R151 Written notification of patent or utility model registration

Ref document number: 6595325

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250