JP2016100442A - 半導体モジュール及び半導体装置 - Google Patents

Abstract

【課題】素子間又は素子内の温度バラツキを抑制する半導体モジュール及び半導体装置を提供する。【解決手段】 一対の主面を有する半導体素子１１、１２と、半導体素子１１、１２に接続された接続面１３ａを有する第１主電極と、半導体素子１１、１２に接続された第２主電極と、第２主電極に接続された端子とを備え、接続面１３ａは、一対の主面のうち一方の主面と対向し、第２主電極は、一対の主面のうち他方の主面と接続し、接続面１３ａの外縁に位置する複数の端部のうち端子の最も近くに位置する第１端部から半導体素子１１までの距離を第１距離とし、かつ、複数の端部のうち第１端部以外の少なくとも１つの端部から半導体素子１２までの距離を他の距離とした場合に、他の距離が第１距離よりも長い。【選択図】 図１

Description

本発明は、半導体モジュール及び半導体装置に関するものである。

従来の半導体装置は、ダイパットの上にＩＧＢＴを形成した半導体チップとダイオードを形成した半導体チップとをクリップを用いて接続する。このクリップは、半田を介して外部接続用エミッタ電極に接続されている。また外部接続用エミッタ電極は、外部接続用コレクタ電極が形成されているダイパッドの第２辺側と対向する第１辺側に形成されている（特許文献１）。

特開２００８−２１７９６号公報

しかしながら、上記の半導体装置では、ダイオードとＩＧＢＴがダイパット上で均等に並んで配置されており、第１辺側のダイパットの縁からＩＧＢＴまでの距離と、第２辺側のダイパットの縁からダイオードまでの距離が等しくなっている。そのため、ダイオードの熱はクリップを介してエミッタ電極側には効率よく伝わるが、ＩＧＢＴの熱はクリップを介してエミッタ電力側に伝わりにくく、ダイオードとＩＧＢＴとの間、又は、半導体チップの素子内で温度バラツキが生じる、という問題があった。

本発明が解決しようとする課題は、素子間又は素子内の温度バラツキを抑制する半導体モジュール及び半導体装置を提供することである。

本発明は、半導体素子に接続された接続面を有する第１主電極と、第２主電極と、第２主電極に接続された端子とを備え、接続面の外縁に位置する複数の端部のうち端子の最も近くに位置する第１端部から半導体素子までの距離を第１距離とし、かつ、複数の端部のうち第１端部以外の少なくとも１つの端部から半導体素子までの距離を他の距離とした場合に、他の距離が第１距離よりも長いことによって上記課題を解決する。

本発明によれば、接続面において、上記他の距離を確保した部分の放熱面積が広くなり、半導体素子から端子に伝わり難い熱を当該放熱面積の部分からの放熱により逃がすことができる。その結果として、素子間又は素子内の温度バラツキを抑制できる。

図１は、本発明の実施形態に係る半導体モジュールの平面図である。 図２は、図１のII−II線に沿う断面図である。 図３は、図１のII−II線に沿う断面図である。 図４は、本発明の変形例に係る半導体モジュールの平面図である。 図５は、本発明の変形例に係る半導体モジュールの平面図である。 図６は、本発明の変形例に係る半導体モジュールの平面図である。 図７は、参考例に係る半導体モジュールの平面図である。 図８は、本発明の他の実施形態に係る半導体モジュールの平面図である。 図９は、図８のIX−IX線に沿う断面図である。 図１０は、本発明の変形例に係る半導体モジュールの平面図である。 図１１は、本発明の他の実施形態に係る半導体モジュールの平面図である。 図１２は、本発明の他の実施形態における半導体装置のレイアウトを示す図である。 図１３は、図１２に示された点線XIII−XIIIにおける半導体モジュールの断面を示す図である。 図１４は、図１に示された点線XIV−XIVにおける半導体モジュールの断面を示す図である。 図１５は、ドレイン端子及びソース端子の配置例を示す図である。 図１６は、ドレイン端子及びソース端子の配置例を示す図である。 図１７は、本発明の他の実施形態における半導体装置の構造を示す図である。 図１８は、本発明の他の実施形態における半導体装置のレイアウトを示す図である。 図１９は、本発明の他の実施形態における半導体装置のレイアウトを示す図である。

以下、本発明の実施形態を図面に基づいて説明する。

《第１実施形態》
図１は、本発明の実施形態に係る半導体モジュールの平面図を示す。図２は、図１のII−II線に沿う断面図である。本実施形態に係る半導体モジュール１０は、インバータ等のスイッチング回路に用いられるスイッチング素子をモジュール化したデバイスである。例えば、半導体モジュール１０をインバータ回路に適用する場合に、半導体モジュール１０は、上下アーム回路のいずれか一方の回路に相当する。なお、半導体モジュール１０は、スイッチング回路に限らず、他の回路又は他装置用のデバイスとして用いられてもよい。

図１、図２に示すように、半導体モジュール１０は、１ｉｎ１タイプのモジュールである。半導体モジュール１０は、半導体素子１１、１２、主電極１３、１４、端子１５、１６、接合部１７、樹脂部１８を備えている。

なお、半導体モジュール１０をｚ方向からみたときに、樹脂部１８により封止された半導体素子１１の構成をみることはできないが、図１において、樹脂部１８は点線で描かれており、半導体素子１１の構成が適宜図示されている。また、半導体モジュール１０をｚ方向からみたときに、半導体素子１１、１２の一部は、主電極１４により隠れているが、図１では、便宜上、半導体素子１１、１２を見えるように描いている。以下の説明において、図１に限らず、他の平面図も同様に描かれている。

半導体素子１１、１２は、炭化珪素により形成されたＭＯＳＦＥＴである。ＭＯＳＦＥＴは、ユニポーラダイオードを内蔵した素子でもよい。例えば誘導性負荷に接続されるインバータ回路に、半導体モジュール１０を適用した場合には、半導体素子１１、１２がＭＯＳＦＥＴであれば、半導体素子１１、１２がスイッチング動作と還流動作を兼ね備えるため、ＦＷＤなどの単体ダイオードが不要になる。そのため、素子数を減らし、インバータ回路を小型化できる。

半導体素子１１、１２は、板状に形成されている。半導体素子１１は、一対の主面を有している。一対の主面は、図１、２のｘｙ平面に沿った面である。半導体素子１１の一対の主面のうち上側の面は、接合部１７を介して主電極１４に電気的に接続されている。また、半導体素子１１の一対の主面のうち下側の面（底面）は、接合部１７を介して主電極１３に電気的に接続されている。半導体素子１２は、半導体素子１１と同様に、一対の主面を有している。また半導体素子１２の両主面は、半導体素子１１と同様に、主電極１３、１４にそれぞれ電気的に接続されている。これにより、半導体素子１１、１２は、主電極１３、１４との間に狭持されている。

主電極１３、１４は、半導体素子１１、１２と端子１５、１６との間を電気的に接続する部材である。主電極１３、１４は、例えば銅又はアルミニウム等を主成分とした金属に形成されており、主電極１３、１４は、複数の種類の金属を組み合わせることで形成されてもよい。

後述するように、主電極１４は端子１６に接続されることで、半導体素子１１の熱を端子１６に伝導するための部材である。そのため、主電極１４は、比較的入手が容易で、かつ、高熱伝導率をもつ材料として、銅を含んだ金属材料により形成するとよい。これにより、半導体素子１１の熱を電極１６に効率よく伝導できる。

主電極１３、１４は、金属ブロックや、加工しやすい薄板で板状に形成されている。主電極１３の一対の主面のうち上側の面は、半導体素子１１、１２を接続する接続面１３ａである。接続面１３ａは、半導体素子１１、１２の主面と平行な面である。また接続面１３ａは、半導体素子１１、１２の底面と対向している。接続面１３ａ上には、半導体素子１１、１２が接合部１７を介して接続されている。

主電極１３の底面は露出しており、絶縁材（図示しない）を介して冷却器（図示しない）に固定されている。この絶縁材は、シリコンシートやセラミック等である。絶縁材は、グリースやはんだ材等で、半導体モジュール１０と冷却器との間を接続する。なお、セラミック基板両面に金属板を実装した絶縁部材を、半導体素子１１、１２の下面に接続することで、主電極１３を構成してもよい。

主電極１４の主面のうち、下側の面には、半導体素子１１、１２の上面が接合部１７を介して電気的に接続されている。

端子１５、１６は、配線を接続するための電子部品であって、半導体モジュール１０を、配線を介して他の回路素子に接続するための部品である。端子１５、１６は、主電極１３、１４と同様に、金属により形成されている。また端子１５、１６は板状に形成されている。端子１５の一端は主電極１３に接続されており、端子１６の一端は主電極１４に接続されている。端子１５は主電極１３に接続された一方の端部から、半導体モジュール１０の外部に向けて延在し、端子１５の他方の端部は半導体モジュール１０から露出している。同様に、端子１６は主電極１４に接続された一方の端部から、半導体モジュール１０の外部に向けて延在し、端子１６の他方の端部は半導体モジュール１０から露出している。

主電極１３と端子１５、及び、主電極１４と端子１６は、はんだなどの接合材により電気的に接続されている。また、主電極１３と端子１５、及び、主電極１４と端子１６は、型抜き等で電極と端子を１つの部材で構成されてもよい。端子１５、１６には、ねじ穴１５１、１６１がそれぞれ設けられている。ねじ穴１５１、１６１は、出力バスバやＰＮバスバ等をネジにより締結するための孔である。なお、端子１５、１６とバスバを溶接で接続する場合には、ねじ穴１５１、１６１は不要である。

接合部１７は、半導体素子１１、１２と主電極１３、１４とを接合する部材であり、ハンダ、ろう材等により形成されている。また接合部１７は、固相拡散接合又は液相拡散接合に適した材料で形成されてもよい。主電極１３、１４の表面は、接合方法や電極の材料に応じて、表面にＮｉ、Ａｕ、Ａｇなどのメッキ処理を施してもよい。なお、主電極１３、１４と端子１５、１６との間を、接合部１７で接合してもよい。このとき、端子１５、１６にメッキ処理を施してもよい。

樹脂部１８は、半導体素子１１、１２、主電極１３の接続面１３ａ、主電極１４、接合部１７、端子１５、１６の一部を樹脂により封止する場合である。主電極１３の底面、及び端子１５、１６の一部は、樹脂部１８から露出している。樹脂部１８は、ポッティング材、シリコン樹脂、エポキシ樹脂、ＦＲＰ、ＰＰＳなどのプラスチック材料、又は、これらを組み合わせた材料に形成されている。樹脂部１８の成形方法は、金型を使ったトランスファーモールド（トランスファー成形）を用いることで、汎用性・量産性を向上させることができる。

半導体素子１１、１２等が樹脂部１８で封止されることで、例えばゲル封止に比べて、半導体素子１１、１２、接合部１７、及び電極と１５、１６の熱膨張係数差による部材の伸び縮みを抑制できる。その結果として、部材のクラックや剥がれ等を防ぎ、素子としての信頼性を向上させることができる。

なお、図１、図２では省略されているが、半導体モジュール１０は信号端子も備えている。

次に、半導体素子１１、１２、主電極１３、１４、及び端子１５、１６の配置について説明する。

半導体素子１１、１２は、主電極１３の接続面１３ａ上で、接続面１３ａの長手方向（ｘ方向）に沿って、一列に並んで配置されている。また、接続面１３ａ上で、端子１５、１６に近い方に配置された素子が半導体素子１１である。半導体素子１２は、接続面１３ａ上で、端子１５、１６に対して半導体素子１１よりも離れた位置に設けられている。

端子１５及び端子１６は、半導体モジュール１０を形成する複数面のうち一面から露出している。本実施形態では、半導体モジュール１０は直方体になるよう構成されており、端子１５及び端子１６は、ｙｚ面と平行な二面のうち一方の面から露出している。この二面は、半導体モジュール１０の側面である。また、ｚ方向の高さについて、電極１６は、端子１５よりも高い位置に設けられている。そのため、ｚ方向でみたときに、電極１６は、冷却器の位置に対して端子１５よりも離れた位置にある。同様に、主電極１４は、冷却器の位置に対して主電極１３よりも離れた位置にある。

接続面１３ａは、ｚ方向を法線方向とする矩形状の面であり、ｘ軸方向の長辺とｙ軸方向の短辺に囲われている。そして、接続面１３ａの長手方向（ｘ方向）が、半導体素子１１、１２の配列方向となり、かつ、端子１５、１６の延在方向となる。

ここで、ｚ方向（接続面１３ａの法線方向）からみたときの、半導体素子１１、１２と端子１６との位置関係について、説明する。接続面１３ａの外縁に位置する４つの辺のうち、最も端子１６に近い短辺を辺１３ｂとする。辺１３ｂとは半導体素子１１、１２を挟んで反対側に位置する辺を短辺１３ｃとする。また、接続面１３ａの外縁に位置する４つの辺のうち、一方の長辺を長辺１３ｄとし、他方の長辺を１３ｅとする。なお、短辺１３ｂ、短辺１３ｃ、長辺１３ｄ、及び長辺１３ｅは、接続面１３ａの外縁に位置する複数の端部に相当する。そして、短辺１３ｂが、複数の端部のうち、端子１６に最も近い端部となる。

ｘ軸方向（半導体素子１１、１２の配列方向）について、辺１３ｂから半導体素子１１までの距離を距離ａとし、辺１３ｃから半導体素子１２までの距離を距離ｂとし、半導体素子１１と半導体素子１２との間の距離を距離ｃとする。距離ｂは、距離ａよりも長い。また距離ｃは、距離ａよりも長く、距離ｂよりも長い。このような距離の条件を満たすように、半導体素子１１、１２は接続面１３ａ上に配置されている。

ｙ軸方向（接続面ａにおいて、半導体素子１１、１２の配列方向に対して垂直な方向）について、辺１３ｄから半導体素子１２までの距離を距離ｄとし、辺１３ｅから半導体素子１２までの距離を距離ｅとする。距離ｄ及び距離ｅは、距離ａよりも長い。

次に、半導体素子１１、１２で発生した熱の伝導について、図３を用いて説明する。図３は、図２と同様な半導体モジュール１０の断面図である。ただし、図３の矢印は、半導体素子１１、１２で発生した熱のうち、主電極１４及び端子１６に伝わる熱の流れを表している。

半導体素子１１、１２の底面は主電極１３を介して冷却器に接続されており、半導体素子１１、１２の底面側は放熱性が高い。そのため、半導体素子１１、１２が発熱した場合に、半導体素子１１、１２の底面に近い部分は、冷却器よって冷やされる。一方、半導体素子１１、１２の上面側は、冷却器から遠い位置にあるため、底面側と比べると、冷却器による放熱性は劣る。

半導体素子１１で発生した熱のうち、主電極１４に伝わった熱は、主電極１４の主面に沿って伝導する。半導体素子１１の近くには電極１６が配置されている。そのため、半導体素子１１の熱は、主電極１４の面に沿う方向で、電極１６に向かって伝わり、電極１６から半導体モジュール１０の外側に向かって伝わる。すなわち、半導体素子１１から主電極１４を介して電極１６には熱が伝わりやすい。

また半導体素子１２で発生した熱のうち主電極１４に伝わった熱は主電極１４の主面に沿って伝導する。半導体素子１２から主電極１４の主面に沿って、半導体素子１１に向かう熱は、半導体素子１１から主電極１４を伝って半導体素子１２に伝わる熱と干渉する。そのため、半導体素子１２から主電極１４を伝って、半導体素子１１に向かう方向の熱は伝わり難い。また、半導体素子１２から主電極１４の主面に沿って、半導体素子１１と反対側に向かう熱は、主電極１４の先端部分に向かって伝導する。主電極１４の先端部分には電極１６が接続されておらず、先端部分は樹脂部１８により覆われている。そのため、半導体素子１２から主電極１４の主面に沿って主電極１４の先端部分へは、熱が伝わり難い。

半導体素子１１、１２で発生した熱は、樹脂部１８にも伝わる。しかしながら、樹脂の熱伝導率は金属の熱伝導率と比較して、１桁以上低い。そのため、半導体素子１１、１２の熱は樹脂部１８に放熱し難い。

本実施形態では、半導体素子１２と短辺１３ｃとの間の距離ｂが、半導体素子１１と短辺１３ｂの距離ａよりも長い。そのため、接続面１３ａのうち、距離ｂで規定される部分の面積（放熱面積）が、距離ａで規定される部分の面積（放熱面積）よりも広くなる。これにより、半導体素子１２で発生した熱は、主電極１３に伝わり、距離ｂで規定される部分で放熱され易くなるため、各半導体素子１１、１２の放熱のバランスをとることができる。その結果として、半導体素子１１と半導体素子１２との間の温度バラツキを抑制できる。

また本実施形態では、半導体素子１１と半導体素子１２との間の距離ｃが、半導体素子１１と短辺１３ｂの距離ａよりも長い。そのため、接続面１３ａのうち、距離ｃで規定される部分の面積（放熱面積）が、距離ａで規定される部分の面積（放熱面積）よりも広くなる。また、半導体素子１１と半導体素子１２との間の距離ｃが、半導体素子１２と短辺１３ｃとの間の距離ｂよりも長い。そのため、接続面１３ａのうち、距離ｃで規定される部分の面積（放熱面積）が、距離ｂで規定される部分の面積（放熱面積）よりも広くなる。これにより、半導体素子１１、１２との間の熱干渉により放熱性が劣る部分では、熱干渉がない部分と比較して、放熱面積を広げることができるため、熱干渉による局所的な温度上昇を抑制できる。また半導体モジュール１０の熱抵抗を下げることもできる。

また本実施形態では、接続面１３ａの外縁に位置する４辺（端部）のうち、端子１６に近い短辺１３ｂ以外の全ての辺１３ｃ、１３ｄ、１３ｅから半導体素子１２までのそれぞれの距離ｂ、ｄ、ｅが、距離ａよりも長い。そのため、接続面１３ａのうち、半導体素子１２の周囲の部分の放熱面積が広くなり、半導体素子１２からの熱が、接続面１３ａを沿って、各辺１３ｃ、１３ｄ、１３ｅに向かって広がりやすくなる。これにより、半導体モジュール１０の熱抵抗を下げることができる。

また本実施形態では、端子１５、１６が半導体モジュール１０を形成する同一の面から露出している。これにより、端子１５、１６の出ている部分が、１つの面に纏まっているため、他の部品への接続を容易にできる。また、半導体モジュール１０を、インバータ回路又は上下アーム回路に設けた場合には、半導体モジュール１０を一列に並べることができるため、レイアウトの自由度を向上できる。

また本実施形態では、接続面１３ａ上における半導体素子１１、１２の配列方向と、端子１５、１６の延在方向を同一方向にしている。これにより、配列方向及び延在方向を長手方向とする形状で、半導体モジュール１０を構成することができる。そのため、複数の半導体モジュール１０を長手方向に対して垂直方向に並べた場合に、モジュール間の距離が短くなり、モジュールの全体がコンパクトになる。また、端子１５、１６の取り出し方向を同一にすることもできる。

また本実施形態では、主電極１３、１４は板状に形成されている。これにより、加工費を抑えつつ、コンパクトで低抵抗のモジュールを実現できる。

また本実施形態では、複数の半導体素子１１、１２を接続面上に並べた状態で、半導体素子１１、１２間の熱のバラツキを抑制できる。すなわち、熱源が分散されるため、半導体素子１１、１２の熱が、効率よく主電極１３に伝わり、冷却器へ効率よく伝えることができる。

また本実施形態では、半導体素子１１、１２間の温度バラツキが軽減されるため、ユニポーラゆえに温度特性が大きいＭＯＳＦＥＴを、半導体素子１１、１２に適用できる。また、ＭＯＳＦＥＴに内蔵されたＰＮダイオードを半導体素子１１、１２に用いることもできるため、別体のダイオードを不要にできる。

半導体素子１１、１２として、ユニポーラダイオードを内蔵するＭＯＳＦＥＴが適用されれば、低損失な還流動作を実現できる。

なお本実施形態では、半導体素子１１、１２は複数の限らず、１つの半導体素子でもよい。すなわち、半導体モジュール１０は、１つの半導体素子を備えている。端子１６の最も近くに位置する端部（辺１３ｂ）から当該１つの半導体素子までの距離を、距離ａとする。当該端部以外の端部（辺１３ｃ）から当該１つの半導体素子までの距離を、距離ｂとする。当該端部以外の端部（辺１３ｄ）から当該１つの半導体素子までの距離を、距離ｄとする。当該端部以外の端部（辺１３ｅ）から当該１つの半導体素子までの距離を、距離ｅとする。そして、距離ｂ、距離ｄ、又は距離ｅのいずれか一つの距離が、距離ａよりも長い。これにより、半導体素子で発生した熱は、主電極１３に伝わり、距離ａよりも長い距離で規定される部分で放熱され易くなるため、半導体素子内の放熱のバランスをとることができる。その結果として、半導体素子内の温度バラツキを抑制できる。

半導体モジュール１０が１つの半導体素子を備えており、距離ｂ、距離ｄ及び距離ｅが距離ａよりも長い場合には、より素子内の温度バランスを抑制できる。

なお、半導体素子１１、１２としてＭＯＳＦＥＴを用いた場合に、ＭＯＳＦＥＴの信号端子は、半導体素子１１、１２と主電極１４との重なり部分以外の部分から出せばよい。また、ｚ方向からみた場合に、主電極１４が半導体素子１１、１２を覆う場合には、信号端子をワイヤボンディングなどで引き出してから、電気的に導通が取れる柱を間に挟んで主電極１４との高さを調整すればよい。

なお、半導体素子１１、１２にはＳｉＣ−ＭＯＳＦＥＴ（ＳｉＣ素子）を用いてもよい。ＳｉＣ−ＭＯＳＦＥＴは、Ｓｉよりも熱伝導率が高く、低損失の素子であるため、ＥＶ・ＨＥＶ用の強電系の用途に用いることができる。現状ではＳｉＣを使った半導体素子は基板の結晶欠陥が多く、前工程の歩留まりがＳｉに比べて低い。そのため、小サイズのＳｉＣ半導体素子を多数、半導体素子１１、１２に適用することで、コストを抑えることができる。

なお、主電極１４は、銅やＣｕＭｏなどの金属材料で形成するとよい。例えば、本実施形態に係る半導体モジュール１０を、モータ用のインバータ回路に適用した場合には、インバータのロック時に、アームが固定されて大電流が半導体モジュール１０に流れる可能性がある。このような場合に、半導体モジュール１０は、熱伝導性が高く熱容量も高いため、半導体素子１１、１２における急な温度上昇を軽減できる。その結果として、半導体モジュール１０の小型化及び低熱抵抗下を実現できる。

なお、主電極１３、１４の形状は図１、２に示した形に限定されず、また主電極１３、１４に孔が空いていてもよい。主電極１３、１４に孔を空けた場合には、金型に樹脂を流して封止することで樹脂部１８を形成する際に、樹脂を回り込みやすくすることができる。また、主電極１３、１４と半導体素子１１、１２との間のハンダ実装を考慮し、主電極１３、１４に孔を空けたり、主電極１３、１４を加工したりしてもよい。

なお、本実施形態に係る半導体モジュール１０の変形例として、図４に示すように、ｚ方向からみたときに、端子１６は、ｘ方向からｙ方向に向けて屈曲した形状になるよう、構成されていてもよい。なお、屈曲する際の角度は９０度に限らず、他のモジュールとのレイアウト等により適宜、変更すればよい。

なお、本実施形態に係る半導体モジュール１０の変形例として、図５に示すように、半導体モジュール１０は、３つの半導体素子１１、１２、１９を備えている。半導体素子１１、１２、１９は、接続面１３ａの長手方向を配列方向としつつ、接続面１３ａ上で一列に並んで配置されている。

半導体モジュール１０をｚ方向からみたときの、位置関係について説明する。ｘ軸方向について、短辺１３ｂから半導体素子１１までの距離を距離ａとし、短辺１３ｃから半導体素子１２までの距離を距離ｂとし、半導体素子１１と半導体素子１９との間の距離を距離ｆとし、半導体素子１２と半導体素子１９との間の距離を距離ｇとする。

距離ｂは距離ａよりも長い。また、距離ｇ及び距離ｆは、距離ａよりも長く、距離ｂよりも長い。距離ｇ及び距離ｆは好ましくは等しくするとよい。

これにより、半導体素子１２で発生した熱は、主電極１３に伝わり、距離ｂで規定される部分で放熱され易くなるため、各半導体素子１１、１２、１９の放熱のバランスをとることができる。その結果として、半導体素子１１、１２、１９間での温度バラツキを抑制できる。

また、半導体素子１２と半導体素子１９との間、及び、半導体素子１１と半導体素子１９との間では、熱干渉によって、熱が主電極１４を伝導しにくい。変形例では、主電極１３の接続面１３ａ上で、半導体素子１２と半導体素子１９との間の放熱面積、及び、半導体素子１１と半導体素子１９との間の放熱面積が、距離ａで定まる放熱面積、及び、距離ｂで定まる放熱面積よりも広い。そのため、熱干渉による局所的な温度上昇を抑制できる。また半導体モジュール１０の熱抵抗を下げることもできる。

なお、本実施形態に係る半導体モジュール１０の変形例として、図６に示すように、主電極１４の幅は主電極１３の幅よりも大きくしてもよい。主電極１３、１４の幅は、接続面１３ａの短辺に沿う方向（ｙ方向）の長さである。また、図６に示す変形例では、半導体素子１１はＦＷＤであり、半導体素子１２はＩＧＢＴ等のトランジスタである。半導体素子１１と半導体素子１２は、電流の導通方向が互いに逆向きにして、並列に接続されている。半導体素子１１は、還流ダイオードとして機能し、半導体素子１２はスイッチング素子として機能する。

主電極１４は、半導体素子１２の信号端子用のパッドに覆い被さらないように、半導体素子１２の上面の一部を覆っている。半導体素子１１はダイオードであるため、信号端子を有さない。そのため、主電極１４は半導体素子１１の上面の全部を覆っている。これにより、主電極１４の加工を容易にすることができる。また半導体素子１１と電極１６との間の熱伝導率がよくなるため、半導体素子１１と電極１６との間を短くすることができる。そして、半導体素子１１と電極１６との間の距離が短くなる分、接続面１３ａの短辺１３ｃと半導体素子１２との間の放熱面積を広げることができるため、半導体モジュール１０の熱抵抗を下げることができる。

さらに、主電極１４の幅が主電極１３の幅より大きいため、半導体素子１１、１２から主電極１４に伝わる熱を、主電極１３の主面上に効率よく広げることができる。その結果として、半導体モジュール１０の熱抵抗を下げることができる。なお、ＩＧＢＴとＦＷＤの位置は、必ずしも図６に示した位置に限らず、図６に示した位置に対して互いに逆の位置にしてもよい。また、接続面１３ａの長手方向において、主電極１４の幅が主電極１３の幅よりも大きくてもよい。

なお、半導体素子１１と半導体素子１２との間の温度バラツキを抑制するためには、参考例として、半導体モジュール１０は、ｚ方向の厚みの異なる主電極１４を備えていてもよい。図７は、参考例に係る半導体モジュール１０の断面図である。参考例において、主電極１４の上面は、半導体素子１２の上部に位置する部分から、半導体素子１１の上部に位置する部分に向けて傾斜している。主電極１４の上面は、主電極１４の表面のうち、接合部１７を介して半導体素子１１、１２と接着する面（主電極１４の下面に相当）と反対側に位置する面である。主電極１４のｘｚ面の断面は、略直角三角形の形状になっており、三角形の直角部分が、半導体素子１２の上部に位置する。

ただし、変形例の半導体モジュール１０は、本発明のような距離の条件を満たしておらず、辺１３ｂから半導体素子１１までの距離ａ、辺１３ｃから半導体素子１２までの距離ｂ、及び、半導体素子１１と半導体素子１２との間の距離を距離ｃは等しい。

参考例に係る半導体モジュール１０において、主電極１４のｚ方向の厚みが増すことで、熱容量が高くなる。そのため、半導体素子１２で発生した熱が主電極１４に伝わり易くなり、半導体素子１１と半導体素子１２との間の温度バラツキを抑制できる。しかしながら、主電極１４のように厚みを増す場合には、接合部１７の接合強度に留意する必要がある。特に、厚みの大きい主電極１４が半導体素子１２の上部に設けられる場合には、主電極１４と半導体素子１２との間を接合する接合部１７の接合強度を高めるために、当該接合部１７の厚みを厚くしたり、接合強度を高めるための金属製の柱を別途設けたりしてもよい。金属製の柱は、銅、ＣｕＭｏ等の金属材料で形成される。このように、参考例に係る半導体モジュール１０においても、素子間の温度バラツキを抑制できるが、主電極１４の加工費の増加によるコストアップとなり、またモジュール自体の厚みが増すことで、汎用性及び量産性が劣ってしまう。ゆえに、参考例と比較した場合に、本発明に係る半導体モジュールは、コストを抑制し、かつ、汎用性、量産性を向上しつつ、素子間又は素子内の温度バランスを抑制できる。

なお、半導体モジュール１０において、距離ｂは距離ａより長く、又は、距離ｃが距離ａより長ければよい。

なお本発明の変形例として、半導体素子１１及び半導体素子１２は同種類の素子でもよい。これにより、同一方向に流れる半導体素子が２つ以上あっても、各素子の温度ばらつきを抑制できる。また、主電極１３上に複数の素子を分散して配置できるので、効率よく熱を広げる・拡散することができる。その結果として、半導体モジュール１０の熱抵抗を下げることができる。

上記の主電極１３が本発明の「第１主電極」に相当し、主電極１４が本発明の「第２主電極」に相当し、端子１５が本発明の「第１主電極に接続された端子」に相当し、電極１６が本発明の「第２主電極に接続された端子」に相当する。

《第２実施形態》
図８は、発明の他の実施形態に係る半導体モジュールの平面図である。図９は、図８のIX−IX線に沿う断面図である。本実施形態では上述した第１実施形態に対して、端子１５の露出する方向（端子１５を樹脂部１８から引き出す方向）が異なる。これ以外の構成は上述した第１実施形態と同じであり、その記載を援用する。

半導体モジュール１０は、半導体素子１１、１２の配列方向を法線方向とする一対の面１８ａ、１８ｂを有している。面１８ｂは、面１８ａに対して、半導体素子１１、１２を介した反対側に位置する面である。言い替えると、面１８ａ及び面１８ｂは、半導体素子１１、１２を間に挟みつつ、対向するように設けられている。面１８ａは、半導体素子１２よりも半導体素子１１と近い位置に設けられている。

電極１６は面１８ａから露出し、端子１５は面１８ｂから露出する。端子１５が樹脂部１８から延在する方向（ｘ軸の負方向）と、電極１６が樹脂部１８から延在する方向（ｘ軸の正方向）とは互いに反対向きになる。

本実施形態では、電極１６は面１８ａから露出し、端子１５は面１８ｂから露出しているため、例えば複数の半導体モジュール１０で上下アーム回路を形成する場合には、モジュール間で端子を近づけることができるため、レイアウトの自由度を高めることができる。

第１実施形態では、端子１５及び電極１６が、ｙ軸方向に並んで配置されているため、半導体モジュール１０のｙ軸方向の幅は、少なくとも、２つ端子１５、１６の幅よりも大きくなる。一方、本実施形態では、半導体素子１１、１２及び端子１５、１６がｘ軸方向に一列で並んでいるため、半導体モジュール１０のｙ軸方向の幅は、第１実施形態よりも短くなる。例えば、複数の半導体モジュール１０によりインバータ回路を構成する場合には、半導体モジュール１０を、ｙ方向に隣接して並べることで、半導体モジュール１０の専有面積を狭くすることができる。また、インバータ回路において、各半導体モジュール１０のＰ側端子同士、Ｎ側端子同士を近づけることができるため、モジュールのレイアウトが容易になる。

また、本実施形態においても、距離ｂは距離ａよりも長い。また距離ｃは、距離ａよりも長く、距離ｂよりも長い。これにより、半導体素子１１と半導体素子１２との間の温度バラツキを抑制できる。また、熱干渉による局所的な温度上昇を抑制できる。

なお、本実施形態の変形例として、図１０に示すように、端子１５は、端子１５２を介して、主電極１３に接続されてもよい。端子１５２は、端子１５と電極１６の高さを揃えるための部材である。端子１５、１６の高さは、図１０に示すｚ方向の高さである。また端子１５２は、端子１５と同材料で形成されている。端子１５は端子１５２と一体化されてもよい。端子１５の高さと電極１６の高さが揃うことで、端子形成用のリードフレームを使うことができるので。トランスファーモールドで樹脂封止する際にさらに量産性を向上させることができる。

《第３実施形態》
図１１は、発明の他の実施形態に係る半導体モジュール１０の平面図である。本実施形態に係る半導体モジュール１０は、１つのパッケージとして樹脂封止された２ｉｎ１のモジュールである。なお、半導体モジュール１０の各構成について、第１実施形態又は第２実施形態の記載を適宜、援用する。

半導体モジュール１０は、半導体素子１１、１２、２１、２２、主電極１３、１４、２３、２４、端子１５、１６、２６、接合部、樹脂部１８を備えている。なお、図１１では接合部が図示されていないが、接合部は、半導体素子１１、１２、２１、２２と電極１３、１４、２３、２４とを接合する部材であって、第１又は第２実施形態に示した接合部１７と同様の構成である。

半導体モジュール１０のうち、ｘｙ平面で一方の領域（図１１の下側）に位置する構成を、第１モジュール部１０Ａとし、ｘｙ平面で他方の領域（図１１の上側）に位置する構成を、第２モジュール部１０Ｂとする。第１モジュール部１０Ａは、半導体素子１１、１２、主端子１５、１６、接合部、及び樹脂部１８を備えている。また、第２モジュール部１０Ｂは、半導体素子２１、２２、端子２６、接合部、及び樹脂部１８を備えている。

半導体モジュール１０は、インバータ回路のＵ相の上下アーム回路を構成しており、第１モジュール部１０Ａが上アームに相当し、第２モジュール部１０Ｂが下アームに相当する。

第１モジュール部１０Ａは、第２実施形態に係る半導体モジュール１０に対して、端子１５の位置が異なる。端子１５は上下アームのＰ側の端子となり、電極１６が上下アーム回路の出力端子となる。距離ａ、距離ｂ、及び距離ｃの関係は、第２実施形態と同様である。

第２モジュール部１０Ｂは、第１モジュール部１０Ａに対して、端子１５を備えていない点が異なる。第１モジュール部１０Ａの各構成と、第２モジュール部１０Ｂの各構成の対応関係を説明する。半導体素子２１は半導体素子１１に対応し、半導体素子２２は半導体素子２１に対応し、主電極２３は主電極１３に対応し、主電極２４は主電極１４に対応し、端子２６は端子１６に対応する。また、半導体素子２１、２２、主電極２３、２４、及び端子２６の位置関係は、半導体素子１１、１２、主電極１３、１４、及び端子１６の位置関係と同様である。

主電極１４と主電極２３との間はボンディングワイヤにより電気的に接続されている。樹脂部１８は、半導体素子１１、１２、２１、２２、主電極１４、２４を封止する。また樹脂部１８は、主電極１３、２３の底面を露出させた状態で、主電極１３、２３を封止し、端子１５、１６、２６の一部を露出させた状態で、端子１５、１６、２６を封止している。

半導体モジュール１０は、半導体素子１１、１２の配列方向、又は、半導体素子１１、１２の配列方向を法線方向とする一対の面１８ａ、１８ｂを有している。面１８ｂは、面１８ａに対して、半導体素子１１、１２を介した反対側に位置する面である。面１８ａは、半導体素子１２よりも半導体素子１１と近い位置に、かつ、半導体素子２１よりも半導体素子２２と近い位置に設けられている。

端子１６は面１８ａから露出し、端子１５、２６は面１８ｂから露出する。これにより、端子１５、２６が樹脂部１８から延在する方向（ｘ軸の正方向）と、端子１６が樹脂部１８から延在する方向（ｘ軸の負方向）とは互いに反対向きになる。

本実施形態では、第１モジュール部１０Ａ及び第２モジュール部１０Ｂにおいて、距離ａ、距離ｂ、及び距離ｃの関係は、第１又は第２実施形態で示した条件を満たしている。これにより、半導体素子１１と半導体素子１２との間、又は、半導体素子２１と半導体素子２２との間の温度バラツキを抑制できる。また、熱干渉による局所的な温度上昇を抑制できる。

また本実施形態では、樹脂部１８から引き出される端子１６の方向（端子１６の延在方向）と、樹脂部１８から引き出される端子２６の方向（端子１６の延在方向）が互いに逆向きになっている。これにより、半導体素子１１の熱が端子１６から放出し、半導体素子２１の熱が端子２６から放出する場合に、端子１６と端子２６との間の熱干渉を抑制できる。

《第４実施形態》
図１２は、本発明の第１実施形態における半導体装置１のレイアウトを示す図である。図１３は、図１に示された点線XIII−XIIIにおける半導体装置１の断面を示す図である。図１４は、図１に示された点線XIV−XIVにおける半導体装置１の断面を示す図である。

半導体装置１は、本実施形態では、直流電源から供給される直流電流を、電動モータへ出力される交流電流に変換するインバータ装置である。このインバータ装置は、３相の交流電力によって駆動する電動モータに用いられる３相インバータである。図１２では、インバータ装置を構成する３相の上下アームのうち、１相分の上下アームが示されている

半導体装置１は、冷却器１００と、半導体モジュール１０と、半導体モジュール２０と、を含む。

図１２に示すように、半導体モジュール１０と半導体モジュール２０とが冷却器１００に一列に並べて設けられる。

本実施形態では、半導体モジュール１０及び２０は、インバータ回路を構成する上アーム及び下アームのうち一方のアームとして基板上に形成される。半導体モジュール１０が上アームとして用いられ、半導体モジュール２０は、下アームとして用いられる。半導体モジュール１０及び２０は、いわゆる１ｉｎ１（ワンインワン）モジュールである。

半導体モジュール１０は、半導体素子１１、１２、と、主電極１３、１４と、端子１５、１６と、接合部１７と、樹脂部１８とを備える。半導体モジュール２０は、半導体素子２１、２２、と、主電極２３、２４と、端子２５、２６と、接合部２７と、樹脂部２８とを備える。

図１３に示すように、半導体モジュール１０では、電極１３Ｂの表面に絶縁基板１３Cが形成される。絶縁基板１３Ｂの表面に電極１３Ａが形成される。そして、電極１３Ａ、電極１３Ｂ、及び、電極１３Ａと電極１３Ｂで狭持された絶縁基板１３Ｃが、第１、第２実施形態の主電極１３に相当する。そして、電極１３Ａの表面には、半導体素子１１及び半導体素子１２が形成される。また端子１５はドレイン端子であり、端子１６はソース端子である。

半導体素子１１及び半導体素子１２は、インバータ回路を構成するパワーデバイスである。

半導体素子１１は、半導体モジュール１０内の上側（図１２のｙ軸方向で上側）に位置する半導体素子である。半導体素子１１では、裏面に形成されたドレイン部が、電極１３Ａを介して端子（ドレイン端子）１５と電気的に接続されるとともに、表面に形成されたソース部が端子（ソース端子）１６と電気的に接続される。

半導体素子１２は、半導体モジュール１０内の下側（図１２のｙ軸方向で下側）に位置する半導体素子である。半導体素子１２としては、環流動作を実現するための整流ダイオードが形成される。半導体素子１２は、ＭＯＳＦＥＴのドレイン部からソース部へ電流が流れる方向に対して整流ダイオードの順方向が逆向きとなるように半導体素子１１に接続される。半導体素子１２は、例えば、ＰＮダイオードや、ＦＷＤ（FreeWheelingDiode）ダイオードなどにより実現される。

半導体素子１２では、裏面に形成されたカソード部が、電極１３Ａを介して端子（ドレイン端子）１５と電気的に接続されるとともに、表面に形成されたアノード部が、ソース部が端子（ソース端子）１６と電気的に接続される。

電極１３Ａには、半導体素子１１のドレイン部、及び、半導体素子１２のカソード部がそれぞれ接続される。電極１３Ａは、例えばアルミニウムによって形成される。

端子（ドレイン端子）１５には、電極１３Ａが接続されるとともに、不図示の直流電源が接続される。直流電源は、例えば、リチウムイオンバッテリにより実現される。

ソース端子１６には、主電極１４を介して、半導体素子１１のソース部、及び半導体素子１２のアノード部がそれぞれ電気的に接続される。またソース端子１６は、電極１３Ａから絶縁された状態である。

絶縁基板１３Ｃは、半導体素子１１及び半導体素子１２を冷却器１００と絶縁するために設けられる。絶縁基板１３Ｂは、例えば、窒化アルミニウムや、窒化珪素、アルミナなどによって形成される。なお、絶縁基板１３Ｂの代わりに樹脂などで形成された絶縁シートを用いてもよい。絶縁シートと電極１３Ａとは、蝋付けや圧着などによって接合される。

電極１３Ｂは、絶縁基板や絶縁シートなどを用いて冷却器１００から絶縁される。電極１３Ｂを冷却器１００に接続する手法としては、はんだや蝋材などを用いて直接的に接合する手法や、グリースなどを用いて間接的に接合する手法が用いられる。電極１３Ｂは、例えばアルミニウムなどによって形成される。

樹脂部１８は、半導体素子１１、半導体素子１２、電極１３Ａ、端子１５、端子１６、絶縁基板１３Ｃ、及び電極１３Ｂを封止するために形成される。

このように、上アームとして用いられる半導体モジュール１０には、半導体素子１１及び半導体素子１２が形成される。そして半導体モジュール１０は樹脂部１８によって封止される。これにより、炭化ケイ素で形成された半導体素子１１及び半導体素子１２や、実装に使用されるはんだ部材などにおいて生じる熱歪みを緩和することができる。

また、図１に示すように、半導体モジュール２０は、半導体モジュール１０と同一構造であり、半導体素子１１、１２の配列方向において半導体モジュール１０に対して上下を反転させて配置される。

図３に示すように、半導体モジュール２０では、電極２３Ｂの表面に絶縁基板２３Ｃが形成される。絶縁基板２３Ｃの表面に電極２３Ａが形成される。そして電極２３Ａの表面には、半導体素子２１及び半導体素子２２が形成される。

半導体素子２１は、半導体モジュール２０内の上側に形成される半導体素子である。半導体素子２１としては、図１に示した半導体素子１２と同じ整流ダイオードが形成される。

半導体素子２１では、裏面に形成されたドレイン部が、電極２３Ａを介して端子（ドレイン端子）２５と電気的に接続されるとともに、表面に形成されたソース部が端子（ソース端子）２６と電気的に接続される。

半導体素子２２は、半導体モジュール２０内の下側に形成される半導体素子である。半導体素子２２としては、図２に示した半導体素子１１と同じ電界効果トランジスタが形成される。

半導体素子２２では、裏面に形成せれたカソード部が、電極２３Ａを介して端子（ドレイン端子）２５と電気的に接続されるとともに、表面に形成されたアノード部が、はんだ接合によって端子（ソース端子）２６と電気的に接続される。

電極２３Ａには、半導体素子２１のドレイン部、及び、半導体素子２２のカソード部がそれぞれ接続される。電極２３Ａは、例えばアルミニウムにより形成される。

端子（ドレイン端子）２５には、電極２３Ａが接続されるとともに、半導体モジュール１０の端子１６が接続される。

端子（ソース端子）２６には、半導体素子２１のソース部、及び半導体素子２２のアノード部がそれぞれ接続される。また端子２６は、電極２３Ａから絶縁された状態であり、接地される。

絶縁基板２３Ｃは、半導体素子２１及び半導体素子２２を冷却器１００と絶縁するために設けられる。絶縁基板２３Ｃは、例えば窒化アルミニウムや、窒化珪素、アルミナなどによって形成される。

電極２３Ｂは、絶縁基板や絶縁シートなどを用いて冷却器１００から絶縁される。電極２３Ｂを冷却器１００と接続する手法としては、はんだや蝋材などを用いて直接的に接合する手法や、グリースなどを用いて間接的に接合する手法が用いられる。

樹脂部２８は、半導体素子２１、半導体素子２２、電極２３Ａ、端子２５、端子２６、絶縁基板２３Ｃ、及び電極２３Ｂを封止するために形成される。

このように、下アームとして用いられる半導体モジュール２０には、半導体素子２１及び半導体素子２２が形成される。そして半導体モジュール２０は樹脂部２８によって封止される。

また、１ｉｎ１の半導体モジュール１０、２０を用いることにより、半導体装置１の構造がシンプルになると共に、半導体モジュール１０と半導体モジュール２０との距離を容易に変更できるので半導体装置１についての設計の自由度が向上する。

半導体装置１では、半導体モジュール１０の端子１６と半導体モジュール２０の端子１５とを接続した上下アームを３つ並べて一列に配置することに、３相インバータが構成される。

図１３及び図１４に示すように、半導体モジュール１０、２０の下には冷却器１００が配置される。この冷却器１００によって、半導体素子１１、１２に発生する熱と、半導体素子２１、２２に発生する熱とを冷やすことができる。

冷却器１００の内部には、半導体素子１１、１２と、半導体素子２１、２２とを冷却するための流体を通す複数の通路（流路）が形成される。流体としては、例えば、水やＬＬＣ（LongLifeCoolant）などの冷却水が用いられる。なお、空気を用いてもよい。

冷却器１００に形成される内部通路は、多穴管であり、例えばアルミニウムなどの金属部材を押し出して製造される。金属部材が押し出されて開いた穴の部分が通路となる。

本実施形態では、半導体素子１１、１２の配列方向において上から、第１の内部通路１０１、第２の内部通路１０２、第３の内部通路１０３及び第４の内部通路１０４が、半導体モジュール１０及び２０の底面の面に沿う方向に並べて冷却器１００に形成される。

冷却器１００に形成される内部通路１０１〜１０４の入口には、不図示の接続通路を介して冷却水を送る冷却ポンプが接続される。

冷却器１００に関して、内部通路１０１〜１０４の幅を狭くするほど、冷却水の圧力損失が大きくなり、内部通路１０１〜１０４を流れる冷却水の流速を大きくすることができる。このため、内部通路１０１〜１０４の幅を狭くすることが望ましい。内部通路１０１〜１０４の幅を狭くすることにより、冷却性能の高い冷却ポンプを用いることなく、半導体モジュール１０、２０に対する冷却性能を高めることができる。

また、冷却器１００の厚みを薄くすることによっても、冷却水の圧力損失が大きくなり、内部通路１０１〜１０４を流れる冷却水の流速を大きくすることができる。

このように、内部通路１０１〜１０４は、ピンフィンや、四角フィンなどの冷却フィンに比べて、冷却器１００の厚みや幅などの微細な加工をしやすいので、加工やシーリングに要するコストを抑えることができる。

図１２に点線で示したように、内部通路１０１、内部通路１０２、内部通路１０３及び内部通路１０４は、それぞれ同一平面上において交わらず真っ直ぐに形成される。すなわち互いに平行に形成される。なお、平面方向において通路が波打つように、内部通路１０１、内部通路１０２、内部通路１０３及び内部通路１０４を形成してもよい。

そして、内部通路１０１、内部通路１０２、内部通路１０３及び内部通路１０４には、半導体モジュール１０（左）から半導体モジュール２０（右）に向かって冷却水が流れる。

なお、冷却水を半導体モジュール２０から半導体モジュール１０に向かって流すようにしてもよい。また、内部通路１０１及び内部通路１０３を流れる冷却水の流通方向と、内部通路１０２及び内部通路１０４を流れる冷却水の流通方向とが逆向きとなるようにしてもよい。あるいは、内部通路１０１から冷却水を内部通路１０２に折り返し、内部通路１０３から冷却水を内部通路１０４に折り返すようにしてもよい。

また、内部通路１０１、内部通路１０２、内部通路１０３及び内部通路１０４の流通方向、すなわち延在方向に対して直交するように、半導体モジュール１０が配置される。すなわち、半導体モジュール１０は、半導体素子１１と半導体素子１２との配列方向に対して、内部通路１０１、内部通路１０２、内部通路１０３及び内部通路１０４の延在方向が直交するように配置される。

同様に半導体モジュール２０は、半導体素子２１と半導体素子２２との配列方向に対して、内部通路１０１、内部通路１０２、内部通路１０３及び内部通路１０４の流通方向が直交するように配置される。

また、半導体モジュール１０に形成される半導体素子１１は、他の半導体素子２１が配置される内部通路１０２とは異なる内部通路１０１に配置される。そして、半導体素子１２は、他の半導体素子２２が配置される内部通路１０４とは異なり、かつ、半導体素子１１が配置される内部通路１０１とは異なり、半導体素子２１が配置される内部通路１０４とは異なる内部通路１０３に配置される。

すなわち、半導体モジュール１０に形成される半導体素子１１及び半導体素子１２と、半導体モジュール２０に形成される半導体素子２１及び半導体素子２２とは、内部通路１０１〜１０４のうち、互いに異なる内部通路に配置される。

これにより、同一通路に複数の半導体素子が配置される場合に比べて、内部通路１０１〜１０４の各々に流れる冷却水の温度上昇が抑制されるので、半導体モジュール１０及び２０に形成された半導体素子間の温度差を小さくすることができる。例えば、半導体素子１１と半導体素子２１との温度差や、半導体素子１２と半導体素子２２との温度差などを小さくすることができる。

また、半導体モジュール１０に形成される半導体素子１１及び半導体素子１２と、半導体モジュール２０に形成される半導体素子２１及び半導体素子２２は、内部通路１０１〜１０４の流通方向に対して直交するように形成される。

これにより、半導体モジュール１０及び２０の幅を狭めることができるので、半導体装置１の集積密度を高めることができる。したがって、半導体装置１の集積密度を高くしつつ、半導体素子１１、１２、２１、２２の温度上昇を抑制することができる。

さらに、半導体モジュール１０、２０の各々について、半導体素子１１、１２及び半導体素子２１、２２が、半導体モジュールの中心から非対称となるように配置される。そして半導体モジュール２０が、半導体モジュール１０に対して半導体モジュール２０の中心位置から１８０度回転させて配置される。

これにより、半導体モジュール１０及び２０を互いに異なる構造に変えずに、半導体素子１１、１２と、半導体素子２１、２２とを同一の内部通路ではなく互いに異なる内部通路に配置することができる。したがって、半導体モジュール１０及び２０の冷却性能と汎用性の両立を図ることができる。

なお、本実施形態では、半導体モジュールに２個の半導体素子が形成される例について説明したが、１個のみ又は３個以上の半導体素子を形成した複数の半導体モジュールを一列に並べた半導体装置についても、本実施形態と同様の作用効果が得られる。

例えば、半導体モジュール１０に形成される１個の半導体素子は、冷却器１００の内部通路１０１に配置され、他の半導体モジュール２０に形成される１個の半導体素子は、内部通路１０１とは異なる内部通路１０２に配置される。このような場合にも、１本の内部通路に配置される半導体素子の数が減るので、内部通路に流れる冷却水の温度の上昇が抑制され、冷却器１００の上流側に位置する半導体素子と、冷却器１００の下流側に位置する半導体素子との温度差を小さくできる。

また、本実施形態では半導体モジュール１０及び半導体モジュール２０を並べて配置した半導体装置について説明したが、３つ以上の半導体モジュールを一列に並べるようにしてもよい。例えば、３相インバータのように、６つの半導体モジュールが一列に並べて配置される半導体装置についても、本実施形態と同様の作用効果が得られる。

例えば、少なくともひとつの半導体素子が内部通路１０１に配置され、他の半導体素子の各々が内部通路１０２とは異なる内部通路１０１に配置される。また、少なくともひとつの半導体素子が、他の半導体素子の各々が配置される内部通路１０４とは異なる内部通路１０３に配置される。

これにより、全ての半導体素子を同一通路上に配置した場合に比べて、冷却器１００の内部通路１０１及び内部通路１０２を流れる冷却水の温度上昇を抑制すると共に、内部通路１０３及び内部通路１０４を流れる冷却水の温度上昇についても抑制できる。このため、冷却器１００に配列された各半導体モジュールに形成された半導体素子間の温度差を小さくすることができる。

また、冷却器１００の流通方向に向かって複数の半導体モジュールを複数列、例えば３列に並べる場合には、冷却器１００において冷却水を各内部通路に分散させる入口部分が広がってしまい、圧力損失を稼ぐことができなくなる。また、各内部通路の流れが不均一になりやすいため、この対策に伴って入口部分のバジル構造が複雑になる場合や、構造が大きくなる場合がある。

これに対して、６つの半導体モジュールを一列に並べることにより、各内部通路に共通する入口部分を広げずに済むので、冷却水の流速を制御しやすくなり、冷却器１００に形成される内部通路の出入り口を簡素なバジル構造にすることができる。このため、冷却器１００を小型にすることができる。したがって、多数の半導体モジュールを冷却器１００の流通方向に向かって一列に並べることにより、半導体素子間の温度差を低減しつつ、半導体モジュールを小さくすることができる。

本実施形態によれば、半導体装置１は、半導体素子１１、１２を冷却するための流体を通す複数の内部通路１０１〜１０４が形成された冷却器１００と、冷却器１００に設けられ、半導体素子１１、１２が形成される複数の半導体モジュール１０、２０とを含む。

そして、複数の半導体モジュール１０、２０は、冷却器１００に形成された内部通路１０１〜１０４の延在方向に向かって並べて配置される。これと共に、半導体モジュールの各々に形成される半導体素子のうち、少なくともひとつの半導体素子は、他の半導体素子が配置される通路とは異なる通路に配置される。

これにより、少なくともひとつの半導体素子が、他の半導体素子が配置される冷却器１００の内部通路とは異なる内部通路に配置されるので、同一通路に対し全ての半導体素子を配列した場合に比べて、冷却器１００を流れる流体の温度上昇を抑制できる。したがって、冷却器１００の上流側に位置する半導体素子と、冷却器１００の下流側に位置する半導体素子との間の温度差を小さくすることができる。

また、本実施形態では、インバータ回路を構成する上アームに用いられる半導体素子として、半導体素子１１と半導体素子１２とが半導体モジュール１０に形成される。さらにインバータ回路を構成する下アームに用いられる半導体素子として、半導体素子２１と半導体素子２２とが半導体モジュール２０に形成される。すなわち、半導体モジュール１０、２０は、１ｉｎ１モジュールである。

そして、半導体モジュール１０に形成される半導体素子１１が冷却器１００の内部通路１０１の上に配置され、他の半導体モジュール２０に形成される半導体素子２１が冷却器１００の内部通路１０１とは異なる内部通路１０２の上に配置される。すなわち、半導体素子１１は、他の半導体素子２１が配置される内部通路１０２とは異なる内部通路１０１に配置される。

これと共に、半導体モジュール１０に形成される半導体素子１２が、内部通路１０３の上に配置され、他の半導体モジュール２０に形成される半導体素子２２が、内部通路１０３とは異なる内部通路１０４の上に配置される。すなわち、半導体素子１２は、他の半導体素子２２が配置される内部通路１０４とは異なり、かつ、半導体素子１１が配置される内部通路１０１とは異なり、半導体素子１２が配置される内部通路１０２とも異なる内部通路１０３に配置される。

これにより、内部通路１０１から内部通路１０４までの各通路上には、１個の半導体素子だけが配置されることになるので、同一通路に複数の半導体素子を配置した場合に比べて、各通路を流れる冷却水の温度のバラツキを抑制することができる。したがって、半導体素子間の温度差を小さくすることができる。

また、半導体モジュール１０、２０を１ｉｎ１モジュールで形成することにより、上下アームを１つにパッケージした２ｉｎ１（ツーインワン）や、３組の上下アームを１つにパッケージした６ｉｎ１（シックスインワン）などに比べて部品点数が少なくなるので、歩留まりを向上させることができる。さらに半導体モジュール内の構造や配置の自由度が向上し、ひいては汎用性を上げることができる。

また、本実施形態では、半導体モジュール１０において、半導体素子１１と半導体素子１２とが、内部通路１０１の延在方向に対して直交するように並べて配置される。同様に半導体モジュール２０において、半導体素子２１と半導体素子２２とが、内部通路１０１の延在方向に対して直交するように並べて配置される。そして半導体モジュール１０について、半導体素子１１と半導体素子１２とが直列に並べられ、半導体モジュール２０について、半導体素子２１と半導体素子２２とが直列に並べられる。

これにより、各半導体モジュール内の構造や配置の自由度が増すと共に、樹脂成型しやすくなるので汎用性を高めることができる。さらに、冷却器１００に対して半導体モジュール１０、２０を接続する際に精度良く配置することができる。

また、内部通路１０１の延在方向に直交するように半導体素子を配置することにより、電極１３Ａ、２３Ａ及び電極１３Ｂ、２３Ｂの幅と、半導体モジュール１０、２０の幅とを狭めることができるので、半導体装置１を小型にすることができる。

また、本実施形態では、半導体モジュール１０の中心位置から、半導体素子１１と半導体素子１２との配列方向に対して直交する方向に折り返したときに、半導体素子１１と半導体素子１２とが非対称となるように配置される。同様に、半導体モジュール２０の中心位置から、半導体素子２１と半導体素子２２との配列方向に対して直交する方向に折り返したときに、半導体素子２１と半導体素子２２とが非対称となるように配置される。

一般に、半導体モジュール１０、２０との接続に用いられるクリップやワイヤボンディングの形状や、半導体素子１１、１２を配置する面の形状、端子１５、２５及び端子１６、２６の形状などによって熱抵抗は変化する。

このため、半導体モジュール内の複数の半導体素子を非対称に配置することにより、半導体モジュールにおいて半導体素子を自由に配置することが可能となるので、半導体モジュールの熱抵抗に合わせて半導体素子を配置することができる。これにより、半導体装置１の熱性能を向上させることができる。

また、本実施形態では、冷却器１００に形成される内部通路１０１〜１０４までの各通路は、互いに平行に形成される。これにより、各通路を流れる冷却水が直線上に一様に流れるようになるので、冷却器１００の構造を簡素にすることができる。

また、本実施形態では、冷却器１００内の内部通路１０１〜１０４として多穴管が形成される。多穴管は、金属部材を押し出して作り上げられるので、冷却器１００を簡素な構造にすることができる。したがって、製造コストが低く量産性の高い冷却器１００を実現することができる。

また、本実施形態では、冷却器１００に形成される内部通路の数は、上下アームを構成する半導体モジュール１０、２０の各々に形成された全ての半導体素子の数と同数である。このため、１個の半導体素子に対して１つの内部通路を割り当てることができるので、半導体素子１１、１２、並びに半導体素子２１、２２の各半導体素子を効率良く冷却することができる。

なお、冷却器１００には、半導体モジュール１０、２０に形成される半導体素子の数よりも多くの数の内部通路を形成してもよい。この場合には、内部通路の圧損や流速を調整することができる。したがって、内部通路に冷却水を送る冷却ポンプの性能に合わせて冷却器を設計することができる。

また、本実施形態では、半導体モジュール１０、２０に形成される各半導体素子１１、１２は、半導体素子の中心が、冷却器１００に形成された複数の内部通路のうち、少なくともひとつの内部通路の真上に位置するように配置される。このように、各半導体素子１１、１２の中心位置の直下に１つ以上の内部通路を設けることにより、半導体素子１１、１２の発熱を最も近い距離で冷却水に伝えることができるので、半導体素子１１、１２をより効率良く冷却することができる。

また、半導体素子１１及び半導体素子２２としては、電界効果トランジスタであるＭＯＳＦＥＴが形成され、半導体素子１２及び半導体素子２１としては、ＰＮダイオードが形成される。

この場合には、ＭＯＳＦＥＴに流れる電流の方向がＰＮダイオードの順方向に対して反対方向となるように、ＭＯＳＦＥＴとＰＮダイオードとが接続される。これにより、半導体モジュール１０、２０において、ＭＯＳＦＥＴによるスイッチング動作と、ＰＮダイオードによる環流動作とを実現できる。またＭＯＳＦＥＴを用いることにより、単体のダイオードを半導体モジュールに設ける必要がなく、半導体モジュール内にダイオードを内蔵させることができる。

また、ＰＮダイオードの代わりにＦＷＤダイオードを用いることにより、ＰＮダイオードを用いる場合に比べて、電力損失が小さいインバータ回路を実現することができる。

また、半導体素子１１、１２と半導体素子２１、２２とは、インバータ装置のパワーデバイスとして、炭化ケイ素ＳｉＣによって形成される。このため、ケイ素Ｓｉによって形成されるデバイスに比べて、半導体モジュール１０、２０の電力損失を小さくでき、かつ小型化できるので、インバータ回路を小さくすることができる。

なお、本実施形態では半導体モジュール１０に設けられる端子１５と端子１６を、半導体モジュール１０の上端と下端とに配置する例について説明したが、これに限られるものではない。

図１５は、半導体モジュール１０に設けられた端子１５及び端子１６と、半導体モジュール２０に設けられた端子２５及び端子２６との配置例を示す図である。

図１５に示すように、端子１５及び端子１６は、共に半導体モジュール１０における長手方向（配列方向）の下端側に設けられている。一方、端子２５及び端子２６は、共に半導体モジュール２０における長手方向の上端側に設けられている。

図１６は、端子１５及び端子１６と、端子２５及び端子２６との他の配置例を示す図である。

図１６に示すように、端子１５及び端子１６は、共に半導体モジュール１０の短手方向（流通方向）の左端側に設けられている。一方、端子２５及び端子２６は、共に半導体モジュール２０の短手方向の右端側に設けられている。

このように、半導体モジュール１０、２０の各々について、半導体素子１１、１２及び半導体素子２１、２２が非対称に配置されているので、ドレイン端子及びソース端子のレイアウトをインバータ回路の要求に合わせて変えることができる。

また、半導体モジュール１０及び半導体モジュール２０の上下を互い違いに入れ替えるように配置することで、同一通路に対して複数の半導体素子１１、１２が重複しないように配置することができる。例えば、半導体素子１１と半導体素子２１とは、一列に配置されずに、互いに異なる内部通路に配置される。

なお、本実施形態では冷却器１００に複数の内部通路１０１〜１０４を形成する例について説明したが、これに限られるものではない。例えば、冷却器１００の内部通路に冷却フィンを形成するようにしてもよい。冷却フィンの構造としては、コルゲートフィン構造が挙げられる。また他の例について図１７を参照して簡単に説明する。

《第５実施形態》
図１７は、本発明の第５実施形態における内部通路２１０の形状を示す図である。他の構成は、第４実施形態と同じ構成である。

図１７に示すように、内部通路２１０には、第１の溝通路２１１、第２の溝通路２１２、第３の溝通路２１３及び第４の溝通路２１４が形成され、溝通路２１１〜２１４の底部が互いに連通している。内部通路２１に設けられたひとつの凸部によって溝通路２１１及び溝通路２１２が形成され、もうひとつの凸部によって溝通路２１３及び溝通路２１４が形成されている。

なお、本実施形態では、１本の内部通路２１０に設けられた２つの凸部によって、４本の溝通路２１１〜２１４が形成されているが、２本の内部通路に１つの凸部を設けて４本の溝通路を形成してもよい。このように少なくとも１つの凸部によって複数の溝通路が形成される。

内部通路２１０の形状は、いわゆるクシ歯形状である。溝通路２１１、溝通路２１２、溝通路２１３及び溝通路２１４は、それぞれ第１実施形態における内部通路１０１、内部通路１０２、内部通路１０３及び内部通路１０４に対応している。

このように、内部通路２１０の形状をクシ歯形状にすることにより、第１実施形態と同様の効果が得られる。また、クシ歯形状の通路や、ピンフィン、四角フィンなどの構造を採用することにより、各溝通路の底部に形成された連通部を介して、各溝通路を流れる冷却水が互いに行き来しやすくなる。このため、各溝通路を流れる冷却水の温度差が小さくなりやすくなるので、冷却器１００に内部通路１０１〜１０４を形成する場合に比べて、半導体素子１の冷却性能を高めることができる。

例えば、半導体モジュール１０に形成される半導体素子１１が、溝通路２１１の上に配置され、他の半導体モジュール２０に形成される半導体素子２１が、溝通路２１１とは異なる溝通路２１２の上に配置される。すなわち、半導体素子１１は、他の半導体素子２１が配置される溝通路２１２とは異なる溝通路２１１に配置される。

これと共に、半導体モジュール１０に形成される半導体素子１２が、溝通路２１３の上に配置され、他の半導体モジュール２０に形成される半導体素子２２が、溝通路２１３とは異なる溝通路２１４の上に配置される。すなわち、半導体素子１２は、他の半導体素子２２が配置される溝通路２１４とは異なり、かつ、半導体素子１１、１２が配置される溝通路２１１及び２１２とも異なる溝通路２１３に配置される。

これにより、溝通路２１１から溝通路２１４までの各溝通路の上には、１個の半導体素子だけが配置されることになるので、同一通路に複数の半導体素子を配置する場合に比べて、各通路を流れる冷却水の温度のバラツキを抑制することができる。したがって、半導体素子間の温度差を小さくすることができる。

なお、上記実施形態では１つのアームを樹脂で封止した１ｉｎ１モジュールを形成してインバータ回路を構成する例について説明したが、本発明は、上下アームの両方を樹脂で封止した２ｉｎ１モジュールについても適用することができる。以下に本発明を第５実施形態として２ｉｎ１モジュールに適用した例について説明する。

《第６実施形態》
図１８は、本発明の第６実施形態における半導体装置１のレイアウトを示す図である。

半導体装置１は、図１に示した半導体装置１と基本構造は同じであり、上アームを構成する半導体モジュール１０と下アームを構成する半導体モジュール２０とが、内部通路１０１〜１０４の流通方向に向かって並べて配置されている。また主電極１４と主電極２３はボンディングワイヤにより接続されている。

半導体装置１は、半導体モジュール１０と半導体モジュール２０との両者が樹脂部１８によって１つにパッケージされている。さらに両者は共通する端子（ソース端子）１６を有している。半導体装置２００は、いわゆる２ｉｎ１モジュールにより構成されている。

図１８に示すように、半導体素子１１は、他の半導体素子２２が配置される内部通路１０２とは異なる内部通路１０１に配置され、半導体素子１２は、他の半導体素子２１が配置される内部通路１０４とは異なる内部通路１０３に配置されている。

これにより、半導体装置１では、同一通路に複数の半導体素子が配置される場合に比べて、内部通路１０１〜１０４の各々に流れる冷却水の温度上昇を抑えられるので、半導体素子間の温度差を小さくすることができる。

また、図１に示した半導体モジュール１０と半導体モジュール２０との間は、所定の絶縁距離だけ離す必要があるが、本実施形態では、半導体モジュール１０、２０を樹脂部１８でパッケージするので、電極１５と電極２５との距離を縮めることができる。

《第７実施形態》
図１９は、本発明の第７実施形態における半導体装置１のレイアウトを示す図である。

半導体装置１は、３相インバータであり、図１２に示した半導体モジュール１０、２０の組合せが３つ並べて配置されている。また、冷却器１００には内部通路１０１、内部通路１０２及び内部通路１０３が形成されている。

半導体装置１では、半導体素子１１が内部通路１０１に配置され、半導体素子１２が内部通路１０２に配置される。また、半導体素子２１が内部通路１０３に配置され、半導体素子２２が内部通路１０２に配置される。

これにより、内部通路１０１から内部通路１０３までの各通路上には、同一通路に配置される半導体素子が減るので、半導体素子間の温度差をすることができる。また、上記実施形態に比べて冷却器１００の入口部分のバジル構造を簡素化できる。

以上、本発明の実施形態について説明したが、上記実施形態は本発明の適用例の一部を示したに過ぎず、本発明の技術的範囲を上記実施形態の具体的構成に限定する趣旨ではない。

以上、実施形態４〜７においては、接続面１３ａ上における距離ａ、距離ｂ、及び距離ｃについては、詳述していないが、実施形態４〜７においても、実施形態１〜３で示した距離の関係を満たしている。

例えば、本実施形態では半導体素子２１として整流ダイオードが形成され、半導体素子２２としてＭＯＳＦＥＴが形成される例について説明したが、半導体素子２１としてＭＯＳＦＥＴを形成し、半導体素子２２として整流ダイオードを形成するようにしてもよい。

また、本実施形態では半導体装置の一例としてインバータを例にして説明したが、これに限られるものではなく、冷却器の上に半導体モジュールが一列に並べられる半導体装置であればよく、例えば、ＤＣ／ＤＣコンバータ等にも適用することができる。

なお、上記実施形態は、適宜組み合わせ可能である。

１０…半導体モジュール
１０Ａ…第１モジュール部
１０Ｂ…第２モジュール部
１１、１２、１９、２１、２２…半導体素子
１３、１４、２３、２４…主電極
１３ａ…接続面
１５、１６、２５、２６…端子
１７…接合部
１８…樹脂部
１５１、１６１ 穴

Claims (20)

1. 一対の主面を有する半導体素子と、
   前記半導体素子に接続された接続面を有する第１主電極と、
   前記半導体素子に接続された第２主電極と、
   前記第２主電極に接続された端子とを備え、
   前記接続面は、前記一対の主面のうち一方の主面と対向し、
   前記第２主電極は、前記一対の主面のうち他方の主面と接続し、
   前記接続面の外縁に位置する複数の端部のうち前記端子の最も近くに位置する第１端部から前記半導体素子までの距離を第１距離とし、かつ、前記複数の端部のうち前記第１端部以外の少なくとも１つの端部から前記半導体素子までの距離を他の距離とした場合に、
   前記他の距離が前記第１距離よりも長い
   ことを特徴とする半導体モジュール。
2. 請求項１記載の半導体モジュールにおいて、
   複数の前記半導体素子を備え、
   前記複数の半導体素子は第１半導体素子及び第２半導体素子を含み、
   前記第１端部から前記第１半導体素子までの距離を前記第１距離とし、かつ、前記複数の端部のうち、前記接続面上で前記第１端部と反対側に位置する第２端部から、前記第２半導体素子までの距離を第２距離とした場合に、
   前記第２距離が前記第１距離よりも長い
   ことを特徴とする半導体モジュール。
3. 請求項１記載の半導体モジュールにおいて、
   複数の前記半導体素子を備え、
   前記複数の半導体素子は第１半導体素子及び第２半導体素子を含み、
   前記第１端部から前記第１半導体素子までの距離を前記第１距離とし、かつ、前記接続面上で前記第１半導体素子と前記第２半導体素子との間の距離を第３距離とした場合に、
   前記第３距離は前記第１距離より長い
   ことを特徴とする半導体モジュール。
4. 請求項２記載の半導体モジュールにおいて、
   前記接続面上で前記第１半導体素子と前記第２半導体素子との間の距離を第３距離とした場合に、
   前記第３距離は、前記第１距離及び前記第２距離の少なくともいずれか一方の距離より長い
   ことを特徴とする半導体モジュール。
5. 請求項１〜４のいずれか一項に記載の半導体モジュールにおいて、
   前記複数の端部のうち前記第１端部以外の全ての端部から前記半導体素子までのそれぞれの距離を前記他の距離とした場合に、
   前記他の距離が前記第１距離よりも短い
   ことを特徴とする半導体モジュール。
6. 請求項１〜５のいずれか一項に記載の半導体モジュールにおいて、
   前記第１主電極に接続された端子を備え、
   前記第１主電極に接続された端子及び前記第２主電極に接続された端子は、前記半導体モジュールを形成する同一の面から露出している
   ことを特徴とする半導体モジュール。
7. 請求項１〜５のいずれか一項に記載の半導体モジュールにおいて、
   前記第１主電極に接続された端子を備え、
   前記第１主電極に接続された端子は、前記半導体モジュールを形成する複数面のうち一面から露出し、
   前記第２主電極に接続された端子は、前記複数面のうち他面から露出し、
   前記他面は、前記一面に対して、前記半導体素子を介した反対側に位置する面である
   ことを特徴とする半導体モジュール。
8. 請求項１〜７のいずれか一項に記載の半導体モジュールにおいて、
   前記第１主電極に接続された端子と、
   複数の前記半導体素子を備え、
   前記複数の半導体素子は第１半導体素子及び第２半導体素子を含み、
   前記第１半導体素子及び前記第２半導体素子は前記接続面上で所定の方向に沿って並んで配置され、
   前記第１主電極に接続された端子は前記第１主電極から延在し、
   前記第２主電極に接続された端子は前記第２主電極から延在し、
   前記第１主電極に接続された端子の延在方向、及び、前記第２主電極に接続された端子の延在方向は、前記所定の方向と同じである
   ことを特徴とする半導体モジュール。
9. 請求項１〜８のいずれか一項に記載の半導体モジュールにおいて、
   前記第２主電極は板状に形成されている
   ことを特徴とする半導体モジュール。
10. 請求項１〜９のいずれか一項に記載の半導体モジュールにおいて、
    前記第２主電極は銅を含む
    ことを特徴とする半導体モジュール。
11. 請求項１〜１０のいずれか一項に記載の半導体モジュールにおいて、
    前記接続面に沿う方向において、前記第２主電極の幅が前記半導体素子の幅より大きい
    ことを特徴とする半導体モジュール。
12. 請求項１〜１１のいずれか一項に記載の半導体モジュールにおいて、
    前記半導体素子、前記第２主電極、及び前記端子の一部を封止した樹脂部を備え、
    前記樹脂部はトランスファーモールドにより成形されている
    ことを特徴とする半導体モジュール。
13. 請求項１〜１２のいずれか一項に記載の半導体モジュールにおいて、
    複数の前記半導体素子を備え、
    前記複数の半導体素子は同種類の素子である
    ことを特徴とする半導体モジュール。
14. 請求項１〜１３のいずれか一項に記載の半導体モジュールにおいて、
    前記半導体素子はＭＯＳＦＥＴである
    ことを特徴とする半導体モジュール。
15. 請求項１〜１３のいずれか一項に記載の半導体モジュールにおいて、
    前記半導体素子はＳｉＣ素子である
    ことを特徴とする半導体モジュール。
16. 請求項１〜１２のいずれか一項に記載の半導体モジュールにおいて、
    複数の前記半導体素子を備え、
    前記複数の半導体素子は第１半導体素子及び第２半導体素子を含み、
    前記第１半導体素子は還流ダイオードであり、前記第２半導体素子はトランジスタである
    ことを特徴とする半導体モジュール。
17. 請求項１〜１６のいずれか一項に記載の半導体モジュールにおいて、
    前記接続面に沿う方向において、前記第２主電極の幅が前記第１主電極の幅より大きい
    ことを特徴とする半導体モジュール。
18. 請求項１〜１７のいずれか一項に記載の複数の半導体モジュールと、
    前記半導体素子を冷却するための流体を通す複数の通路が形成された冷却器とを備え、
    前記複数の半導体モジュールは、前記冷却器に設けられ、かつ、前記冷却器に形成された通路の延在方向に向かって並べて配置され、
    前記半導体モジュールの各々に形成される半導体素子のうち、少なくともひとつの半導体素子は、他の半導体素子が配置される通路とは異なる通路に配置される
    ことを特徴とする半導体装置。
19. 請求項１８に記載の半導体装置において、
    前記半導体モジュールに形成される半導体素子は、インバータを構成する第１半導体素子と第２半導体素子とを含み、
    前記少なくともひとつの第１半導体素子は、他の第１半導体素子が配置される通路とは異なる通路に配置され、
    前記少なくともひとつの第２半導体素子は、他の第２半導体素子が配置される通路とは異なる通路に配置される
    ことを特徴とする半導体装置。
20. 請求項１９に記載の半導体装置において、
    前記少なくともひとつの第１半導体素子は、前記他の第１半導体素子、及び、前記第２半導体素子の各々が配置される通路とは異なる通路に配置される
    ことを特徴とする半導体装置。

Images