JP7461307B2 - Ａｃ／ｄｃコンバータユニット - Google Patents

Ａｃ／ｄｃコンバータユニット Download PDF

Info

Publication number
JP7461307B2
JP7461307B2 JP2020568082A JP2020568082A JP7461307B2 JP 7461307 B2 JP7461307 B2 JP 7461307B2 JP 2020568082 A JP2020568082 A JP 2020568082A JP 2020568082 A JP2020568082 A JP 2020568082A JP 7461307 B2 JP7461307 B2 JP 7461307B2
Authority
JP
Japan
Prior art keywords
terminal
module
input
output
converter unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020568082A
Other languages
English (en)
Other versions
JPWO2020153190A1 (ja
Inventor
秀喜 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2020153190A1 publication Critical patent/JPWO2020153190A1/ja
Application granted granted Critical
Publication of JP7461307B2 publication Critical patent/JP7461307B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)

Description

本開示は、ＡＣ／ＤＣコンバータユニットに関する。
特許文献１には、スイッチング機能を有する半導体素子を有する半導体装置を備えた半導体モジュールが開示されている。半導体素子としては、たとえばＩＧＢＴチップが採用される。このような半導体装置は、スイッチング制御の対象である電流を入出力する入出力端子と、制御信号が入力される制御端子とを有する。
特開２０００－２９９４１９号公報
半導体モジュールを構成する基板等と、入出力端子や制御端子との接続は、半導体モジュールの特性や製造効率に影響を及ぼす。
本開示は、上記した事情のもとで考え出されたものであって、端子接続の容易化とより確実な導通とを図ることが可能な半導体モジュールおよびＡＣ／ＤＣコンバータユニットを提供することをその課題とする。
本開示の第１の側面によって提供される半導体モジュールは、複数の半導体素子、複数の入出力端子、複数の制御端子および前記複数の半導体素子を覆う封止樹脂を有する半導体装置と、第１基板と、前記第１基板に固定され且つ前記制御端子と接続する第１コネクタとを備え、前記第１コネクタは、前記第１基板の厚さ方向と直角であって互いに平行である第１方向および第２方向の少なくともいずれかにおいて前記制御端子が相対動することを許容する。
本開示の第２の側面によって提供されるＡＣ／ＤＣコンバータユニットは、交流電力が入力される入力モジュールと、本開示の第１の側面によって提供される半導体モジュールからなり、前記入力モジュールから出力された交流電流が入力され、且つ直流電流を出力する第１半導体モジュールと、本開示の第１の側面によって提供される半導体モジュールからなり、前記第１半導体モジュールから出力された直流電力が入力され、且つ直流電力を出力する第２半導体モジュールと、前記第２半導体モジュールから出力された直流電力が入力され、且つ直流電力を出力する出力モジュールと、を備え、前記第１半導体モジュールの第１半導体装置の前記複数の入出力端子に含まれる出力端子と、前記第２半導体モジュールの第２半導体装置の前記複数の入出力端子に含まれる入力端子とは、第１固定手段によって直接接続されている。
本開示の半導体モジュールによれば、端子接続の容易化とより確実な導通とを図ることができる。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態に係る半導体モジュールを示す分解斜視図である。 本開示の第１実施形態に係る半導体モジュールを示す斜視図である。 本開示の第１実施形態に係る半導体モジュールを示す斜視図である。 本開示の第１実施形態に係る半導体モジュールを示す平面図である。 本開示の第１実施形態に係る半導体モジュールを示す底面図である。 本開示の第１実施形態に係る半導体モジュールを示す正面図である。 本開示の第１実施形態に係る半導体モジュールを示す側面図である。 図４のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図４のＩＸ－ＩＸ線に沿う断面図である。 図４のＸ－Ｘ線に沿う断面図である。 本開示の第１実施形態に係る半導体モジュールの半導体装置を示す平面図である。 図１１のＸＩＩ－ＸＩＩ線に沿う断面図である。 図１１のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 本開示の第１実施形態に係る半導体モジュールの半導体装置を示す要部拡大平面図である。 図１４のＸＶ－ＸＶ線に沿う要部拡大断面図である。 本開示の第１実施形態に係る半導体モジュールの半導体装置を示す回路図である。 本開示の第１実施形態に係る半導体モジュールの変形例を示す断面図である。 半導体装置の変形例を示す平面図である。 本開示の第１実施形態に係るＡＣ／ＤＣコンバータユニットを示すブロック図である。 本開示の第１実施形態に係るＡＣ／ＤＣコンバータユニットを示す平面図である。 本開示の第１実施形態に係るＡＣ／ＤＣコンバータユニットを示す要部平面図である。 本開示の第１実施形態に係るＡＣ／ＤＣコンバータユニットの半導体モジュールを示す正面図である。 図２１のＸＸＩＩＩ－ＸＸＩＩＩ線に沿う要部断面図である。 図２１のＸＸＩＶ－ＸＸＩＶ線に沿う要部断面図である。 図２１のＸＸＶ－ＸＸＶ線に沿う要部断面図である。 図２１のＸＸＶＩ－ＸＸＶＩ線に沿う要部断面図である。 図２０のＸＸＶＩＩ－ＸＸＶＩＩ線に沿う断面図である。 図２０のＸＸＶＩＩＩ－ＸＸＶＩＩＩ線に沿う断面図である。 本開示の第１実施形態に係るＡＣ／ＤＣコンバータユニットの第１変形例を示す平面図である。 本開示の第１実施形態に係るＡＣ／ＤＣコンバータユニットの第２変形例を示す平面図である。 本開示の第１実施形態に係るＡＣ／ＤＣコンバータユニットの第３変形例を示す平面図である。 本開示の第１実施形態に係るＡＣ／ＤＣコンバータユニットの第３変形例の第３半導体装置の入力端子を示す要部断面図である。 本開示の第１実施形態に係るＡＣ／ＤＣコンバータユニットの第３変形例の第３半導体装置の出力端子を示す要部断面図である。 本開示の第１実施形態に係るＡＣ／ＤＣコンバータユニットの第４変形例を示す平面図である。 本開示の第１実施形態に係るＡＣ／ＤＣコンバータユニットの第５変形例を示す平面図である。 本開示の第２実施形態に係るＡＣ／ＤＣコンバータユニットを示す平面図である。 本開示の第２実施形態に係るＡＣ／ＤＣコンバータユニットを示す要部平面図である。 図３７のＸＸＸＶＩＩＩ－ＸＸＸＶＩＩＩ線に沿う断面図である。 図３７のＸＸＸＩＸ－ＸＸＸＩＸ線に沿う断面図である。 図３７のＸＬ－ＸＬ線に沿う断面図である。 図３７のＸＬＩ－ＸＬＩ線に沿う断面図である。 図３７のＸＬＩＩ－ＸＬＩＩ線に沿う断面図である。 本開示の第２実施形態に係るＡＣ／ＤＣコンバータユニットの第１変形例を示す平面図である。 本開示の第２実施形態に係るＡＣ／ＤＣコンバータユニットの第２変形例を示す平面図である。 本開示の第３実施形態に係る半導体モジュールを示す斜視図である。 本開示の第３実施形態に係る半導体モジュールを示す平面図である。 本開示の第３実施形態に係る半導体モジュールを示す正面図である。 本開示の第３実施形態に係る半導体モジュールの変形例を示す斜視図である。 本開示の第３実施形態に係る半導体モジュールの変形例を示す平面図である。 本開示の第３実施形態に係る半導体モジュールの変形例を示す正面図である。
以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
〔第１実施形態 半導体モジュールＡ１〕
図１～図１６は、本開示の第１実施形態に係る半導体モジュールを示している。本実施形態の半導体モジュールＡ１は、半導体装置Ｂ１、第１基板７、複数の電子部品７００、複数の接続端子７６および複数の第１コネクタ８を備えている。
図１は、半導体モジュールＡ１を示す分解斜視図である。図２は、半導体モジュールＡ１を示す斜視図である。図３は、半導体モジュールＡ１を示す斜視図である。図４は、半導体モジュールＡ１を示す平面図である。図５は、半導体モジュールＡ１を示す底面図である。図６は、半導体モジュールＡ１を示す正面図である。図７は、半導体モジュールＡ１を示す側面図である。図８は、図４のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。図９は、図４のＩＸ－ＩＸ線に沿う断面図である。図１０は、図４のＸ－Ｘ線に沿う断面図である。図１１は、半導体モジュールＡ１の半導体装置Ｂ１を示す平面図である。図１２は、図１１のＸＩＩ－ＸＩＩ線に沿う断面図である。図１３は、図１１のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。図１４は、半導体モジュールＡ１の半導体装置Ｂ１を示す要部拡大平面図である。図１５は、図１４のＸＶ－ＸＶ線に沿う要部拡大断面図である。図１６は、半導体モジュールＡ１の半導体装置Ｂ１を示す回路図である。
＜半導体装置Ｂ１＞
以下、半導体モジュールＡ１を構成する半導体装置Ｂ１について説明する。図１１に示す半導体装置Ｂ１は、ＭＯＳＦＥＴなどの複数のスイッチング素子を搭載した電力変換装置である。半導体装置Ｂ１は、モータなどの駆動源や、様々な電気製品のインバータ装置に用いられる。半導体装置Ｂ１は、基材１０、導電部材２０、補助導電部材２１、複数の入出力端子３Ａ、複数の制御端子３Ｂ、複数の半導体素子４０、および封止樹脂６０を備える。複数の半導体素子４０は、第１スイッチング素子４０Ａおよび第２スイッチング素子４０Ｂを含む。
本実施形態の説明においては、便宜上、後述の第１基板７の厚さ方向を「ｚ方向」と呼ぶ。本実施形態の説明においては、基材１０の厚さ方向がｚ方向と一致する。ｚ方向に対して直角の方向であるｘ方向は、第１方向に相当する。ｘ方向およびｚ方向に対して直角の方向であるｙ方向は、第２方向に相当する。半導体装置Ｂ１は、ｚ方向から視て、すなわち平面視において矩形状である。ｙ方向は、半導体装置Ｂ１の短手方向に対応する。ｘ方向は、半導体装置Ｂ１の長手方向に対応する。また、半導体装置Ｂ１の説明においては、便宜上、ｙ方向のうち一対の入力端子３１が位置する側を「ｙ方向の一方側」と呼ぶ。ｙ方向のうち一対の出力端子３２が位置する側を「ｙ方向の他方側」と呼ぶ。
基材１０は、図１１、図１２および図１３に示すように、導電部材２０が配置されている。基材１０は、導電部材２０および複数の半導体素子４０の支持部材をなす。基材１０は、電気絶縁性を有する。基材１０の構成材料は、熱伝導性に優れたセラミックスである。このようなセラミックスとして、たとえば窒化アルミニウム（ＡｌＮ）が挙げられる。基材１０は、第１主面１１Ａおよび第１裏面１２Ａを有する。第１主面１１Ａおよび第１裏面１２Ａは、ｚ方向において互いに反対側を向く。第１主面１１Ａは、ｚ方向のうち導電部材２０が配置される側を向く。第１主面１１Ａは、導電部材２０および複数の半導体素子４０とともに封止樹脂６０に覆われている。図５に示すように、第１裏面１２Ａは、封止樹脂６０の樹脂裏面６２から露出している。
導電部材２０は、図１１、図１２および図１３に示すように、基材１０の第１主面１１Ａに配置されている。導電部材２０は、補助導電部材２１、一対の入力端子３１および一対の出力端子３２とともに、複数の半導体素子４０と、半導体装置Ｂ１に実装される配線基板との導電経路を構成している。導電部材２０は、金属板である。当該金属板の構成材料は、銅（Ｃｕ）または銅合金である。導電部材２０は、たとえば銀（Ａｇ）ペーストのような接合材（図示略）により第１主面１１Ａに接合されている。導電部材２０の表面には、たとえば銀めっきを施してもよい。なお、導電部材２０は、金属板に替えて、銅箔などの金属箔でもよい。
図１１に示すように、半導体装置Ｂ１が示す例においては、導電部材２０は、第１導電部２０Ａおよび一対の第２導電部２０Ｂを含む。なお、導電部材２０の構成は本実施形態に限定されず、半導体装置Ｂ１に要求される性能に応じて設定された複数の半導体素子４０の個数に基づき、自在に設定可能である。
図１１に示すように第１導電部２０Ａは、第１主面１１Ａにおいてｙ方向の一方側に位置する。ｚ方向から視て、一対の第１導電部２０Ａは矩形状である。第１導電部２０Ａの表面には、一対の第１スイッチング素子４０Ａが電気的に接合されている。
図１１に示すように、一対の第２導電部２０Ｂは、第１主面１１Ａにおいてｙ方向の他方側に位置する。第１導電部２０Ａおよび一対の第２導電部２０Ｂは、ｙ方向において互いに離間している。ｚ方向から視て、第２導電部２０Ｂは矩形状である。一対の第２導電部２０Ｂは、ｘ方向において互いに離間している。一対の第２導電部２０Ｂの各々の表面には、第２スイッチング素子４０Ｂが電気的に接合されている。
一対の補助導電部材２１は、図１１および図１３に示すように、基材１０の第１主面１１Ａに配置されている。一対の補助導電部材２１は、第１主面１１Ａにおいてｙ方向の一方側に、かつｘ方向において第１導電部２０Ａを挟んで離間配置されている。ｚ方向から視て、補助導電部材２１は矩形状である。補助導電部材２１は、金属板である。補助導電部材２１の構成材料は、導電部材２０の構成材料と同一である。補助導電部材２１は、たとえば銀（Ａｇ）ペーストのような接合材（図示略）により第１主面１１Ａに接合されている。補助導電部材２１の表面には、たとえば銀めっきを施してもよい。なお、補助導電部材２１は、金属板に替えて、銅箔などの金属箔でもよい。
図１１および図１３に示すように、半導体装置Ｂ１は、連結導電部材２９をさらに備える。連結導電部材２９は、ｘ方向に沿って、かつ第１導電部２０Ａを跨いだ状態で一対の補助導電部材２１の表面に接続されている。これにより、一対の補助導電部材２１は、連結導電部材２９を介して相互に導通している。連結導電部材２９は、複数のワイヤから構成される。当該ワイヤの構成材料は、たとえばアルミニウム（Ａｌ）である。なお、連結導電部材２９は、複数のワイヤに替えて、銅などから構成され、かつｚ方向から視てｘ方向に延びる金属片でもよい。
複数の入出力端子３Ａは、一対の入力端子３１および一対の出力端子３２を含む。複数の入出力端子３Ａは、半導体装置Ｂ１のスイッチングの対象である主電流が入出力される端子である。一対の入力端子３１は、図１１に示すように、半導体装置Ｂ１においてｙ方向の一方側に位置する。一対の入力端子３１は、ｘ方向において互いに離間している。一対の入力端子３１には、外部からの直流電源が供給される。半導体装置Ｂ１においては、一対の入力端子３１は、一対の出力端子３２、複数の制御端子３Ｂとともに、同一のリードフレームから構成される。当該リードフレームの構成材料は、銅または銅合金である。一対の入力端子３１は、入力端子３１Ａおよび入力端子３１Ｂを含む。入力端子３１Ａおよび入力端子３１Ｂの各々は、パッド部３１１および端子部３１２を有する。
図１１に示すように、パッド部３１１は、ｚ方向から視て基材１０に対して離間しており、かつ封止樹脂６０に覆われている。これにより、一対の入力端子３１は、封止樹脂６０に支持されている。パッド部３１１の表面には、第１接続ワイヤ５１が接続されている。第１接続ワイヤ５１の構成材料は、たとえばアルミニウムである。なお、パッド部３１１の表面には、たとえば銀めっきを施してもよい。
入力端子３１Ａは、一対の入力端子３１の正極（Ｐ端子）をなしている。図１１および図１２に示すように、入力端子３１Ａのパッド部３１１の表面に接続された第１接続ワイヤ５１は、第１導電部２０Ａの表面に接続されている。これにより、入力端子３１Ａは、第１導電部２０Ａに導通している。
入力端子３１Ｂは、一対の入力端子３１の負極（Ｎ端子）をなしている。図１１に示すように、入力端子３１Ｂのパッド部３１１の表面に接続された第１接続ワイヤ５１は、一方の補助導電部材２１の表面に接続されている。これにより、入力端子３１Ｂは、一対の補助導電部材２１に導通している。
図１１に示すように、端子部３１２は、パッド部３１１につながり、かつ封止樹脂６０から露出している。端子部３１２は、半導体装置Ｂ１を配線基板に実装する際に用いられる。端子部３１２は、基部３１２Ａおよび起立部３１２Ｂを有する。基部３１２Ａは、パッド部３１１につながり、かつｙ方向の一方側に位置する封止樹脂６０の樹脂第１側面６３１（詳細は後述）からｙ方向に延びている。図６に示すように、起立部３１２Ｂは、基部３１２Ａのｙ方向における先端から、ｚ方向の基材１０の第１主面１１Ａが向く側に向けて延びている。これにより、図７～図１２に示すように、ｘ方向から視て、端子部３１２はＬ字状をなしている。
一対の出力端子３２は、図１１に示すように、半導体装置Ｂ１においてｙ方向の他方側に位置する。一対の出力端子３２は、ｘ方向において互いに離間している。一対の出力端子３２から、複数の半導体素子４０により電力変換された交流電力（電圧）が出力される。一対の出力端子３２の各々は、パッド部３２１および端子部３２２を有する。なお、出力端子３２の本数は本実施形態に限定されず、半導体装置Ｂ１に要求される性能に応じて自在に設定可能である。
図１１に示すように、パッド部３２１は、ｚ方向から視て基材１０に対して離間しており、かつ封止樹脂６０に覆われている。これにより、一対の出力端子３２は、封止樹脂６０に支持されている。パッド部３２１の表面には、第２接続ワイヤ５２が接続されている。第２接続ワイヤ５２の構成材料は、たとえばアルミニウムである。なお、パッド部３２１の表面には、たとえば銀めっきを施してもよい。図１１に示すように、一対のパッド部３２１の表面に接続された複数の第２接続ワイヤ５２は、一対の第２導電部２０Ｂの表面に接続されている。これにより、一対の出力端子３２は、一対の第２導電部２０Ｂに導通している。
図１１に示すように、端子部３２２は、パッド部３２１につながり、かつ封止樹脂６０から露出している。端子部３２２は、半導体装置Ｂ１を配線基板に実装する際に用いられる。端子部３２２は、基部３２２Ａおよび起立部３２２Ｂを有する。基部３２２Ａは、パッド部３２１につながり、かつｙ方向の他方側に位置する封止樹脂６０の樹脂第１側面６３１（詳細は後述）からｙ方向に延びている。図７～図１２に示すように、起立部３２２Ｂは、基部３２２Ａのｙ方向における先端から、ｚ方向の基材１０の第１主面１１Ａが向く側に向けて延びている。これにより、ｘ方向から視て、端子部３２２はＬ字状をなしている。なお、端子部３２２の形状は、一対の入力端子３１の端子部３１２の形状と同一である。
複数の半導体素子４０は、図１１および図１２に示すように、導電部材２０のうち、第１導電部２０Ａおよび一対の第２導電部２０Ｂに電気的に接合されている。複数の半導体素子４０は、ｚ方向から視て矩形状（半導体装置Ｂ１では正方形状）である。半導体装置Ｂ１が示す例においては、複数の半導体素子４０は、一対の第１スイッチング素子４０Ａおよび一対の第２スイッチング素子４０Ｂを含む。なお、複数の半導体素子４０の個数は本実施形態に限定されず、半導体装置Ｂ１に要求される性能に応じて自在に設定可能である。一対の第１スイッチング素子４０Ａおよび一対の第２スイッチング素子４０Ｂは、炭化ケイ素（ＳｉＣ）を主とする半導体材料を用いて構成されたＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。なお、一対の第１スイッチング素子４０Ａおよび一対の第２スイッチング素子４０Ｂは、ＭＯＳＦＥＴに限らずＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field-Effect Transistor）を含む電界効果トランジスタや、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のようなバイポーラトランジスタでもよい。さらには、複数の半導体素子４０は、スイッチング素子のみならず、ショットキーバリアダイオードのような整流素子でもよい。半導体装置Ｂ１の説明においては、複数の半導体素子４０は、一対の第１スイッチング素子４０Ａおよび一対の第２スイッチング素子４０Ｂを含み、かつこれらがｎチャンネル型のＭＯＳＦＥＴである場合を対象とする。
図１４および図１５に示すように、一対の第１スイッチング素子４０Ａおよび一対の第２スイッチング素子４０Ｂの各々は、素子主面４０１、素子裏面４０２、主面電極４１、裏面電極４２、ゲート電極４３および絶縁膜４４を有する。素子主面４０１および素子裏面４０２は、ｚ方向において互いに反対側を向く。このうち素子主面４０１は、基材１０の第１主面１１Ａが向く側を向く。
図１４および図１５に示すように、主面電極４１は、素子主面４０１に設けられている。主面電極４１には、ソース電流が流れる。半導体装置Ｂ１が示す例においては、主面電極４１は、４つの領域に分割されている。
図１４に示すように、第１スイッチング素子４０Ａの主面電極４１においては、分割された４つの領域の各々に第１ワイヤ５０１が接続されている。第１ワイヤ５０１の構成材料は、たとえばアルミニウムである。一対の第１スイッチング素子４０Ａの主面電極４１に接続された複数の第１ワイヤ５０１は、一対の第２導電部２０Ｂの表面に接続されている。これにより、一対の第１スイッチング素子４０Ａの主面電極４１は、一対の第２導電部２０Ｂに個別に導通している。
図１４に示すように、第２スイッチング素子４０Ｂの主面電極４１においては、分割された４つの領域の各々に第２ワイヤ５０２が接続されている。第２ワイヤ５０２の構成材料は、たとえばアルミニウムである。一対の第２スイッチング素子４０Ｂの主面電極４１に接続された複数の第２ワイヤ５０２は、一対の補助導電部材２１の表面に個別に接続されている。これにより、一対の第２スイッチング素子４０Ｂの主面電極４１は、一対の補助導電部材２１に個別に導通している。したがって、入力端子３１Ｂは、補助導電部材２１を介して一対の第２スイッチング素子４０Ｂに導通している。
図１５に示すように、裏面電極４２は、素子裏面４０２の全体にわたって設けられている。裏面電極４２にはドレイン電流が流れる。図１５に示すように、第１スイッチング素子４０Ａの裏面電極４２は、導電性を有する導電接合層４９により第１導電部２０Ａの表面に電気的に接合されている。導電接合層４９の構成材料は、たとえば錫（Ｓｎ）を主成分とする鉛フリーはんだである。これにより、一対の第１スイッチング素子４０Ａの裏面電極４２は、一対の第１導電部２０Ａに導通している。第１スイッチング素子４０Ａの裏面電極４２と同様に、第２スイッチング素子４０Ｂの裏面電極４２は、導電接合層４９により第２導電部２０Ｂの表面に電気的に接合されている。これにより、一対の第２スイッチング素子４０Ｂの裏面電極４２は、一対の第２導電部２０Ｂに導通している。
図１４に示すように、ゲート電極４３は、素子主面４０１に設けられている。ゲート電極４３には、一対の第１スイッチング素子４０Ａおよび一対の第２スイッチング素子４０Ｂの各々を駆動させるためのゲート電圧が印加される。ゲート電極４３の大きさは、主面電極４１の大きさよりも小とされている。
図１４および図１５に示すように、絶縁膜４４は、素子主面４０１に設けられている。絶縁膜４４は、電気絶縁性を有する。絶縁膜４４は、ｚ方向から視て主面電極４１を囲んでいる。絶縁膜４４は、たとえば二酸化ケイ素（ＳｉＯ2）層、窒化ケイ素（Ｓｉ3Ｎ4）層、ポリベンゾオキサゾール（ＰＢＯ）層が素子主面４０１からこの順番で積層されたものである。なお、絶縁膜４４においては、当該ポリベンゾオキサゾール層に代えてポリイミド層でもよい。
複数の制御端子３Ｂは、図１１に示すように、複数のゲート端子３３および複数の検出端子３４を含む。本実施形態においては、複数の制御端子３Ｂは、半導体装置Ｂ１のｙ方向両側に分かれて配置されている。複数のゲート端子３３は、図１１に示すように、半導体装置Ｂ１においてｙ方向の両側に位置する。複数のゲート端子３３は、一対の第１スイッチング素子４０Ａおよび一対の第２スイッチング素子４０Ｂの個数に対応して配置されている。複数のゲート端子３３の各々には、それが対応する一対の第１スイッチング素子４０Ａおよび一対の第２スイッチング素子４０Ｂのいずれかを駆動させるためのゲート電圧が印加される。複数のゲート端子３３の各々は、パッド部３３１および端子部３３２を有する。
図１１に示すように、パッド部３３１は、ｚ方向から視て基材１０に対して離間しており、かつ封止樹脂６０に覆われている。これにより、複数のゲート端子３３は、封止樹脂６０に支持されている。パッド部３３１の表面には、ゲートワイヤ５０３が接続されている。ゲートワイヤ５０３の構成材料は、たとえばアルミニウムである。なお、パッド部３３１の表面には、たとえば銀めっきを施してもよい。図１１および図１４に示すように、複数のパッド部３３１の表面に接続された複数のゲートワイヤ５０３の各々は、対応する一対の第１スイッチング素子４０Ａおよび一対の第２スイッチング素子４０Ｂのいずれかのゲート電極４３に接続されている。これにより、複数のゲート端子３３は、一対の第１スイッチング素子４０Ａのゲート電極４３、および一対の第２スイッチング素子４０Ｂのゲート電極４３に個別に導通している。
図１１に示すように、端子部３３２は、パッド部３３１につながり、かつ封止樹脂６０から露出している。端子部３３２は、半導体装置Ｂ１を配線基板に実装する際に用いられる。端子部３３２は、基部３３２Ａおよび起立部３３２Ｂを有する。基部３３２Ａは、パッド部３３１につながり、かつ封止樹脂６０の一対の樹脂第１側面６３１（詳細は後述）のいずれかからｙ方向に延びている。基部３３２Ａのｙ方向における寸法は、一対の入力端子３１の基部３１２Ａ、および一対の出力端子３２の基部３２２Ａの各々のｙ方向における寸法よりも小である。図６に示すように、起立部３３２Ｂは、基部３３２Ａのｙ方向における先端から、ｚ方向の基材１０の第１主面１１Ａが向く側に向けて延びている。これにより、図７～図１２に示すように、ｘ方向から視て、端子部３３２はＬ字状をなしている。
図１１に示すように、一対の第１スイッチング素子４０Ａに対応する一対のゲート端子３３は、半導体装置Ｂ１においてｙ方向の他方側に位置する。当該一対のゲート端子３３は、ｘ方向において一対の出力端子３２の間に位置する。また、一対の第２スイッチング素子４０Ｂに対応する一対のゲート端子３３は、半導体装置Ｂ１においてｙ方向の一方側に位置する。当該一対のゲート端子３３は、ｘ方向において一対の入力端子３１の間に位置する。
複数の検出端子３４は、図１１に示すように、半導体装置Ｂ１においてｙ方向の両側に位置する。複数の検出端子３４は、一対の第１スイッチング素子４０Ａおよび一対の第２スイッチング素子４０Ｂの個数に対応して配置されている。複数の検出端子３４の各々は、それが対応する一対の第１スイッチング素子４０Ａおよび一対の第２スイッチング素子４０Ｂのいずれかのゲート電極４３に導通するゲート端子３３の隣に位置する。複数の検出端子３４の各々には、一対の第１スイッチング素子４０Ａおよび一対の第２スイッチング素子４０Ｂのいずれかの主面電極４１に流れるソース電流に対応した電圧が印加される。複数の検出端子３４の各々に印加された電圧に基づき、半導体装置Ｂ１の外部回路において主面電極４１に流れるソース電流が検出される。複数の検出端子３４の各々は、パッド部３４１および端子部３４２を有する。
図１１に示すように、パッド部３４１は、ｚ方向から視て基材１０に対して離間しており、かつ封止樹脂６０に覆われている。これにより、複数の検出端子３４は、封止樹脂６０に支持されている。パッド部３４１の表面には、検出ワイヤ５０４が接続されている。検出ワイヤ５０４の構成材料は、たとえばアルミニウムである。なお、パッド部３４１の表面には、たとえば銀めっきを施してもよい。図１１および図１４に示すように、複数のパッド部３４１の表面に接続された複数の検出ワイヤ５０４の各々は、対応する一対の第１スイッチング素子４０Ａおよび一対の第２スイッチング素子４０Ｂのいずれかの主面電極４１に接続されている。これにより、複数の検出端子３４は、一対の第１スイッチング素子４０Ａの主面電極４１、および一対の第２スイッチング素子４０Ｂの主面電極４１に個別に導通している。
図１１に示すように、端子部３４２は、パッド部３４１につながり、かつ封止樹脂６０から露出している。端子部３４２は、半導体装置Ｂ１を配線基板に実装する際に用いられる。端子部３４２は、基部３４２Ａおよび起立部３４２Ｂを有する。基部３４２Ａは、パッド部３４１につながり、かつ封止樹脂６０の一対の樹脂第１側面６３１（詳細は後述）のいずれかからｙ方向に延びている。基部３４２Ａのｙ方向における寸法は、一対の入力端子３１の基部３１２Ａ、および一対の出力端子３２の基部３２２Ａの各々のｙ方向における寸法よりも小である。図６に示すように、起立部３４２Ｂは、基部３４２Ａのｙ方向における先端から、ｚ方向の基材１０の第１主面１１Ａが向く側に向けて延びている。これにより、図７～図１２に示すように、ｘ方向から視て、端子部３４２はＬ字状をなしている。なお、端子部３４２の形状は、複数のゲート端子３３の端子部３３２の形状と同一である。
図１１に示すように、図示された例においては、入力端子３１Ａの起立部３１２Ｂ、入力端子３１Ｂの起立部３１２Ｂ、ｙ方向一方側のゲート端子３３の起立部３３２Ｂおよびｙ方向一方側の検出端子３４の起立部３４２Ｂのｙ方向における位置が略一致している。言い換えると、入力端子３１Ａの起立部３１２Ｂ、入力端子３１Ｂの起立部３１２Ｂ、ｙ方向一方側のゲート端子３３の起立部３３２Ｂおよびｙ方向一方側の検出端子３４の起立部３４２Ｂは、ｘ方向視において互いに重なる。
図１１に示すように、図示された例においては、一対の出力端子３２の起立部３２２Ｂ、ｙ方向他方側のゲート端子３３の起立部３３２Ｂおよびｙ方向他方側の検出端子３４の起立部３４２Ｂのｙ方向における位置が略一致している。言い換えると、一対の出力端子３２の起立部３２２Ｂ、ｙ方向他方側のゲート端子３３の起立部３３２Ｂおよびｙ方向他方側の検出端子３４の起立部３４２Ｂは、ｘ方向視において互いに重なる。
図１６は、上述した複数の半導体素子４０、導電部材２０、補助導電部材２１、連結導電部材２９、複数の入出力端子３Ａおよび複数の制御端子３Ｂによって構成される半導体装置Ｂ１電気回路を示している。このような構成の半導体装置Ｂ１は、たとえばＡＣ／ＤＣコンバータとして用いられる。
封止樹脂６０は、図１～図３、図５～図１３に示すように、基材１０（ただし、第１裏面１２Ａを除く。）導電部材２０、補助導電部材２１、連結導電部材２９、複数の半導体素子４０（一対の第１スイッチング素子４０Ａおよび一対の第２スイッチング素子４０Ｂ）を覆っている。封止樹脂６０は、複数の第１ワイヤ５０１、複数の第２ワイヤ５０２、複数のゲートワイヤ５０３、複数の検出ワイヤ５０４、複数の第１接続ワイヤ５１および複数の第２接続ワイヤ５２をさらに覆っている。封止樹脂６０の構成材料は、たとえばエポキシ樹脂である。封止樹脂６０は、樹脂主面６１、樹脂裏面６２、一対の樹脂第１側面６３１、一対の樹脂第２側面６３２、および一対の貫通孔６４を有する。
図１２および図１３に示すように、樹脂主面６１は、ｚ方向の基材１０の第１主面１１Ａが向く側を向く。樹脂裏面６２は、ｚ方向の基材１０の第１裏面１２Ａが向く側を向く。図５に示すように、第１裏面１２Ａは、樹脂裏面６２から露出している。樹脂裏面６２は、第１裏面１２Ａを囲む枠状である。
図５および図６に示すように、一対の樹脂第１側面６３１は、樹脂主面６１および樹脂裏面６２の双方につながり、かつｙ方向を向く。樹脂第１側面６３１のｙ方向の一方側からは、一対の入力端子３１の端子部３１２と、一対の第２スイッチング素子４０Ｂに対応して配置された一対のゲート端子３３の端子部３３２、および一対の検出端子３４の端子部３４２とが露出している。樹脂第１側面６３１のｙ方向の他方側からは、一対の出力端子３２の端子部３２２と、一対の第１スイッチング素子４０Ａに対応して配置された一対のゲート端子３３の端子部３３２、および一対の検出端子３４の端子部３４２とが露出している。
図５および図７に示すように、一対の樹脂第２側面６３２は、樹脂主面６１および樹脂裏面６２の双方につながり、かつｘ方向を向く。
図５、図９および図１３に示すように、一対の貫通孔６４は、ｚ方向において樹脂主面６１から樹脂裏面６２に至って封止樹脂６０を貫通している。ｚ方向から視て、一対の貫通孔６４の孔縁は円形状である。一対の貫通孔６４は、基材１０のｘ方向の両側に位置する。
一対の凹部６５は、図５および図９に示すように、樹脂裏面６２から凹んでいる。一対の凹部６５は、後述するように、半導体装置Ｂ１をヒートシンクＸ１に対して位置決めするためのものである。
＜第１基板７＞
第１基板７は、半導体モジュールＡ１と接続されており、本実施形態においては、複数の電子部品７００が実装されている。図１～図１１に示すように、本実施形態の第１基板７は、第１基板主面７１、第１基板裏面７２、複数の入出力用貫通部７３、複数の制御用貫通部７４、一対の凹部７５を有する。第１基板７の形状は特に限定されず、図示された例においては、ｚ方向において矩形状である。第１基板７は、たとえば、エポキシ樹脂からなる絶縁性の基材と、当該基材に形成された配線パターン（図示略）を有する。
第１基板主面７１は、ｚ方向一方側を向く面である。第１基板裏面７２は、ｚ方向において第１基板主面７１とは反対側を向く面である。本実施形態においては、第１基板裏面７２は、半導体モジュールＡ１の封止樹脂６０の樹脂主面６１と対向している。
複数の入出力用貫通部７３は、半導体モジュールＡ１の複数の入出力端子３Ａである、入力端子３１Ａ、入力端子３１Ｂおよび一対の出力端子３２を挿通させるためのものであり、各々が第１基板７をｚ方向に貫通している。本実施形態においては、４つの入出力用貫通部７３が設けられている。入力端子３１Ａの起立部３１２Ｂ、入力端子３１Ｂの起立部３１２Ｂおよび一対の出力端子３２の起立部３２２Ｂが４つの入出力用貫通部７３に個別に挿通されている。図示された例においては、入力端子３１Ａの起立部３１２Ｂ、入力端子３１Ｂの起立部３１２Ｂおよび一対の出力端子３２の起立部３２２Ｂは、第１基板主面７１からｚ方向に突出している。
複数の制御用貫通部７４は、半導体モジュールＡ１の複数の制御端子３Ｂである複数のゲート端子３３および複数の検出端子３４が接続される複数の第１コネクタ８の一部を挿通させるためのものであり、各々が第１基板７をｚ方向に貫通している。図示された例においては、４つの制御用貫通部７４が設けられている。２つの制御用貫通部７４は、ｘ方向において２つの入出力用貫通部７３の間に位置しており、ｘ方向視においてこれらの制御用貫通部７４と重なる。他の２つの制御用貫通部７４は、ｘ方向において他の２つの入出力用貫通部７３の間に位置しており、ｘ方向視においてこれらの制御用貫通部７４と重なる。制御用貫通部７４には、第１コネクタ８の一部が挿通されており、第１コネクタ８を介して１つのゲート端子３３と１つの検出端子３４とが挿通されている。
一対の凹部７５は、第１基板７のｘ方向両端に設けられており、ｘ方向内方に凹んでいる。図４に示すように、凹部７５は、ｚ方向視において半導体モジュールＡ１の封止樹脂６０の貫通孔６４を内包している。
接続端子７６は、半導体モジュールＡ１への制御信号の入出力に用いられる端子である。本実施形態においては、複数の接続端子７６は、第１基板７のｘ方向およびｙ方向の中央寄りに配置されている。複数の接続端子７６は、一対の凹部７５の間に配置されている。
接続端子７６は、支持部７６１および複数の接続ピン７６２を有する。支持部７６１は、第１基板７に固定されており、複数の接続ピン７６２を支持している。図示された例においては、支持部７６１は、第１基板７の第１基板主面７１に取り付けられている。複数の接続ピン７６２は、支持部７６１からｚ方向に突出している。接続ピン７６２は、第１基板７の配線パターン（図示略）に導通している。
複数の電子部品７００は、第１基板７に実装されている。本実施形態においては、複数の電子部品７００の用途や機能は、特に限定されず、たとえば、複数の接続端子７６から入力された制御信号から、半導体モジュールＡ１の複数の制御端子３Ｂ（複数のゲート端子３３）に入力される制御信号を生成したり、複数の制御端子３Ｂ（検出端子３４）からの検出信号を外部に出力すべき出力信号に変換したりする機能を果たす回路を構成する。
図１、図３および図４に示すように、本実施形態においては、複数の電子部品７００は、複数の電子部品７０１、複数の電子部品７０２、複数の電子部品７０３、複数の電子部品７０４、複数の電子部品７０５、複数の電子部品７０６、複数の電子部品７０７、複数の電子部品７０８および複数の電子部品７０９を含む。
図示された例においては、図３および図４に示すように、複数の電子部品７０１、複数の電子部品７０２、複数の電子部品７０３、複数の電子部品７０４および複数の電子部品７０５は、第１基板７の第１基板主面７１に搭載されている。図１に示すように、複数の電子部品７０６、複数の電子部品７０７、複数の電子部品７０８および複数の電子部品７０９は、第１基板７の第１基板裏面７２に搭載されている。
図４に示すように、複数の電子部品７０１は、複数の接続端子７６に対してｙ方向両側に配置されている。電子部品７０１は、たとえばショットキーバリアダイオードである。
複数の電子部品７０２は、複数の接続端子７６に対してｘ方向に並んで配置されている。電子部品７０２は、たとえばチップ抵抗である。
複数の電子部品７０３は、複数の電子部品７０１を挟んで複数の接続端子７６に対してｙ方向外側に配置されている。複数の電子部品７０３は、ｘ方向に並んでいる。電子部品７０３は、たとえばチップ抵抗である。
複数の電子部品７０４は、複数の電子部品７０３に対してｙ方向外側に配置されている。電子部品７０４は、たとえばショットキーバリアダイオードである。
複数の電子部品７０５は、複数の電子部品７０４に対してｙ方向外側に配置されている。複数の電子部品７０５は、第１基板主面７１において制御用貫通部７４に最も近い位置に配置されている。電子部品７０５は、たとえばセラミックコンデンサである。
図１に示すように、複数の電子部品７０６は、複数の接続端子７６に対してｙ方向両側に配置されている。電子部品７０６は、たとえばバイポーラトランジスタである。
複数の電子部品７０７は、複数の７０６に対してｙ方向外側に配置されている。電子部品７０７は、たとえばセラミックコンデンサである。
複数の電子部品７０８は、複数の７０７に対してｘ方向に並んで配置されている。電子部品７０８は、たとえばＭＯＳ－ＦＥＴである。
複数の電子部品７０９は、複数の７０７と複数の電子部品７０８との間に配置されている。電子部品７０９は、たとえばチップ抵抗である。
＜第１コネクタ８＞
複数の第１コネクタ８は、第１基板７に固定されており、複数の制御端子３Ｂ（複数の３３および複数の検出端子３４）と接続する。第１コネクタ８の第１基板７に対する固定位置や固定方法は特に限定されない。本実施形態においては、複数の第１コネクタ８は、第１基板７の第１基板裏面７２側に取り付けられている。また、図示された例においては、第１コネクタ８の一部が、第１基板７の制御用貫通部７４に挿通されている。
図１、図８および図９に示すように、本実施形態の第１コネクタ８は、筐体８１および複数の挿通孔８２を有する。筐体８１は、たとえば樹脂等からなり、筐体８１の本体部分を構成している。挿通孔８２は、ｚ方向に貫通しており、ゲート端子３３の起立部３３２Ｂまたは検出端子３４の起立部３４２Ｂが挿通される。
第１コネクタ８は、ゲート端子３３および検出端子３４と、第１基板７の配線パターン（図示略）の適所とを導通させる。また、第１コネクタ８は、ゲート端子３３および検出端子３４が、第１基板７に対してｘ方向およびｙ方向の少なくともいずれかに相対動することを許容する。図示された例においては、第１コネクタ８は、図８に示すように、ゲート端子３３および検出端子３４がｙ方向において第１基板７に対して相対動することを許容するとともに、図１０に示すように、ゲート端子３３および検出端子３４がｘ方向において第１基板７に対して相対動することを許容する。また、第１コネクタ８は、ゲート端子３３および検出端子３４が第１基板７に対してｚ方向に相対動することを許容する構成であってもよい。このような第１コネクタ８としては、たとえば、特開２０１８－１１３１６３号公報、特開２０１８－６３８８６号公報、特開２０１７－１３９１０１号公報等に開示された従来公知のコネクタを採用することができる。
図示された例においては、１つの第１コネクタ８の２つの挿通孔８２に、ゲート端子３３および検出端子３４が挿通される。また、４つの第１コネクタ８がｘ方向およびｙ方向に並んで配置されている。
図６および図７に示すように、本実施形態においては、複数の第１コネクタ８は、封止樹脂６０に対してｙ方向外側に配置されている。また、第１コネクタ８は、ｙ方向視において半導体モジュールＡ１の封止樹脂６０と重なる。
本実施形態によれば、図１に示すように、半導体モジュールＡ１の組み立てに際して、第１コネクタ８を介して半導体装置Ｂ１の複数の制御端子３Ｂ（複数のゲート端子３３および複数の検出端子３４）を第１基板７に接続する。第１コネクタ８は、第１基板７に対して複数のゲート端子３３がｘ方向およびｙ方向の少なくともいずれかに相対動することを許容する。このため、複数のゲート端子３３の起立部３３２Ｂおよび複数の検出端子３４の起立部３４２Ｂが起立する角度が、ばらつきを有していても、第１コネクタ８によってｘ方向およびｙ方向における位置ずれを吸収することが可能である。したがって、ゲート端子３３および検出端子３４の角度や位置を第１基板７を基準として修正することが抑制される。したがって、半導体モジュールＡ１によれば、端子接続の容易化とより確実な導通とを図ることができる。
第１コネクタ８がｙ方向視において封止樹脂６０と重なることにより、第１コネクタ８を設けることによって半導体モジュールＡ１のｚ方向寸法が大きくなることを抑制することができる。
第１基板７からは、半導体モジュールＡ１の複数の入出力端子３Ａ（入力端子３１Ａ、入力端子３１Ｂおよび一対の出力端子３２）と複数の接続端子７６の複数の接続ピン７６２とがｚ方向において同じ側（第１基板主面７１が向く側）に突出している。これにより、複数の入出力端子３Ａおよび複数の接続端子７６に接続すべき基板等を、第１基板７の第１基板主面７１が向く側にまとめて配置することができる。
〔第１実施形態 変形例〕
図１７は、半導体モジュールＡ１の変形例を示している。なお、本図において、上記実施形態と同一または類似の要素には、上述した例と同一の符号を付している。
本変形例の半導体モジュールＡ１１は、半導体モジュールＡ１の構成要素に加えて、第２基板９１、第３基板９２およびヒートシンクＸ１をさらに備えている。
第２基板９１は、第１基板７に対してｚ方向において第１基板主面７１が向く側に配置されている。第２基板９１には、たとえば複数の第２コネクタ９１１が取り付けられている。第２コネクタ９１１は、第１コネクタ８と同様に、入出力端子３Ａの起立部３１２Ｂや起立部３２２Ｂが、第２基板９１に対してｘ方向およびｙ方向に相対動することを許容するとともに、第２基板９１の適所と複数の入出力端子３Ａとを導通させる。図示された例においては、第２コネクタ９１１は、第２基板９１のうち第１基板７とは反対側を向く面に設けられている。第２基板９１は、たとえば半導体モジュールＡ１のスイッチング対象である電流が通電される。
第３基板９２は、第２基板９１に対してｚ方向において第１基板７とは反対側に配置されている。第３基板９２には、たとえば複数の第３コネクタ９２１が取り付けられている。第３コネクタ９２１は、第１コネクタ８および第２コネクタ９１１と同様に、接続端子７６の接続ピン７６２が、第３基板９２に対してｘ方向およびｙ方向に相対動することを許容するとともに、第３基板９２の適所と複数の接続ピン７６２とを導通させる。なお、本例においては、第２基板９１は、複数の接続ピン７６２を挿通させる貫通孔（図示略）を有する。第３基板９２は、たとえば、複数の接続端子７６に入出力される制御信号が通電される。
ヒートシンクＸ１は、複数の半導体素子４０から生じる熱を外部に逃がすためのものである。ヒートシンクＸ１は、たとえばアルミ等の金属からなる。さらに、ヒートシンクＸ１は、内部に水冷用の水路を有するものであってもよい。半導体装置Ｂ１は、ボルトＸ２によってヒートシンクＸ１に取り付けられている。ボルトＸ２は、封止樹脂６０の貫通孔６４に挿通されており、ヒートシンクＸ１に設けられた雌ねじに螺合している。また、図示された例においては、ヒートシンクＸ１には、複数の凸部Ｘ１１が設けられている。複数の凸部Ｘ１１は、封止樹脂６０の複数の凹部６５に嵌まることにより、半導体装置Ｂ１とヒートシンクＸ１との位置決めをより正確に行うためのものである。
本変形例によっても、端子接続の容易化とより確実な導通とを図ることができる。また、第２基板９１に第２コネクタ９１１を設け、第３基板９２に第３コネクタ９２１を設けることにより、半導体モジュールＡ１および第１基板７に加えて第２基板９１および第３基板９２を設ける作業をより容易に行うことができる。
〔半導体装置Ｂ１ 変形例〕
図１８は、半導体装置Ｂ１の変形例を示している。本変形例の半導体装置Ｂ１１は、複数の入出力端子３Ａの起立部３１２Ｂおよび起立部３２２Ｂと、複数の制御端子３Ｂの起立部３３２Ｂおよび起立部３４２Ｂとのｙ方向における位置が互いに異なっている。より具体的には、複数の制御端子３Ｂの起立部３３２Ｂおよび起立部３４２Ｂは、複数の入出力端子３Ａの起立部３１２Ｂおよび起立部３２２Ｂよりも、ｙ方向内方（封止樹脂６０に近い位置）に配置されている。
本変形例によれば、たとえば、図１７に示す例における第１基板７のｙ方向外側に起立部３１２Ｂおよび起立部３２２Ｂを位置させることにより、第１基板７に入出力用貫通部７３を設けることを省略することが可能である。
〔第１実施形態 ＡＣ／ＤＣコンバータユニットＣ１〕
図１９～図２８は、本開示の第１実施形態に係るＡＣ／ＤＣコンバータユニットを示している。本実施形態のＡＣ／ＤＣコンバータユニットＣ１は、第１半導体モジュールＡ２１、第２半導体モジュールＡ２２、入力モジュールＤ、出力モジュールＥ、コンデンサモジュールＦ、絶縁電源モジュールＧおよびトランスモジュールＨを備えている。ＡＣ／ＤＣコンバータユニットＣ１の用途は特に限定されず、その一例を挙げると、入力モジュールＤに入力されたＡＣ電力（たとえば２００Ｖ－３６Ａ）を変換し、出力モジュールＥからＤＣ電力（たとえば、８００Ｖ－９Ａ，７．２ｋＷ）として出力するＡＣ／ＤＣ変換用途に用いられる。
図１９は、ＡＣ／ＤＣコンバータユニットＣ１を示すブロック図である。図２０は、ＡＣ／ＤＣコンバータユニットＣ１を示す平面図である。図２１は、ＡＣ／ＤＣコンバータユニットＣ１を示す要部平面図である。図２２は、ＡＣ／ＤＣコンバータユニットＣ１の半導体モジュールを示す正面図である。図２３は、図２１のＸＸＩＩＩ－ＸＸＩＩＩ線に沿う要部断面図である。図２４は、図２１のＸＸＩＶ－ＸＸＩＶ線に沿う要部断面図である。図２５は、図２１のＸＸＶ－ＸＸＶ線に沿う要部断面図である。図２６は、図２１のＸＸＶＩ－ＸＸＶＩ線に沿う要部断面図である。図２７は、図２０のＸＸＶＩＩ－ＸＸＶＩＩ線に沿う断面図である。図２８は、図２０のＸＸＶＩＩＩ－ＸＸＶＩＩＩ線に沿う断面図である。
〔第１半導体モジュールＡ２１〕
第１半導体モジュールＡ２１は、上述した半導体モジュールＡ１と一部が共通した構成である。図２２に示すように、第１半導体モジュールＡ２１は、半導体装置Ｂ２１、第１基板７、複数の電子部品７００、複数の接続端子７６および複数の第１コネクタ８を備えている。第１基板７、複数の電子部品７００、複数の接続端子７６および複数の第１コネクタ８は、たとえば、半導体モジュールＡ１における構成と同様である。なお、図１９のゲートドライバおよびコントロールボード等は、たとえば第１基板７に実装された複数の電子部品７００によって構成されていてもよい。
半導体装置Ｂ２１は、図１９に示すように、２つの第１スイッチング素子４０Ａおよび第２スイッチング素子４０Ｂを備えている。本実施形態においては、半導体装置Ｂ２１は、たとえば、ＰＦＣ（power factor correction）回路を構成し、ＡＣ／ＤＣ変換機能を果たす。
図１９～図２２に示すように、半導体装置Ｂ２１は、入力端子３１Ａ、入力端子３１Ｂ、出力端子３２Ａおよび出力端子３２Ｂを有する。入力端子３１Ａ、入力端子３１Ｂ、出力端子３２Ａの端子部３１２および出力端子３２Ｂの端子部３２２は、半導体装置Ｂ１における構成とは異なり、起立部３１２Ｂおよび起立部３２２Ｂを有さない、直状の形状である。
図２０および図２１に示すように、入力端子３１Ａの端子部３１２および入力端子３１Ｂの端子部３１２は、ｙ方向一方側に突出しており、ｘ方向において互いに離間している。出力端子３２Ａの端子部３２２および出力端子３２Ｂの端子部３２２は、ｙ方向他方側に突出しており、ｘ方向において互いに離間している。
図１９に示すように、入力端子３１Ａは、第１スイッチング素子４０Ａのソース電極（主面電極４１）および第２スイッチング素子４０Ｂのドレイン電極（裏面電極４２）に接続されている。入力端子３１Ｂは、コイルを介して直列に接続された２つのダイオードの接続点に接続されている。出力端子３２Ａは、一方のダイオードのカソードに接続されている。出力端子３２Ｂは、他方のダイオードのアノードに接続されている。
入力端子３１Ａおよび入力端子３１Ｂの端子部３１２は、締結用孔３１３を有する。締結用孔３１３は、端子部３１２の先端付近に設けられており、端子部３１２をｚ方向に貫通している。
〔第２半導体モジュールＡ２２〕
第２半導体モジュールＡ２２は、上述した半導体モジュールＡ１と一部が共通した構成である。図２２に示すように、第２半導体モジュールＡ２２は、半導体装置Ｂ２２、第１基板７、複数の電子部品７００、複数の接続端子７６および複数の第１コネクタ８を備えている。第１基板７、複数の電子部品７００、複数の接続端子７６および複数の第１コネクタ８は、たとえば、半導体モジュールＡ１における構成と同様である。なお、図１９のゲートドライバおよびコントロールボード等は、たとえば第１基板７に実装された複数の電子部品７００によって構成されていてもよい。
半導体装置Ｂ２２は、図１９に示すように、２つの第１スイッチング素子４０Ａおよび２つの第２スイッチング素子４０Ｂを備えている。本実施形態においては、半導体装置Ｂ２２は、たとえば、トランスモジュールＨおよび出力モジュールＥの半導体装置Ｂ２３とともにＬＬＣ共振ＤＣ／ＤＣコンバータを構成するためのＨブリッジ（フルブリッジ）回路である。
図１９～図２２に示すように、半導体装置Ｂ２２は、入力端子３１Ａ、入力端子３１Ｂ、出力端子３２Ａおよび出力端子３２Ｂを有する。半導体装置Ｂ２２の入力端子３１Ａ、入力端子３１Ｂ、出力端子３２Ａの端子部３１２および出力端子３２Ｂの端子部３２２は、半導体装置Ｂ１における構成とは異なり、起立部３１２Ｂおよび起立部３２２Ｂを有さない、直状の形状である。
図２０および図２１に示すように、入力端子３１Ａの端子部３１２および入力端子３１Ｂの端子部３１２は、ｙ方向一方側に突出しており、ｘ方向において互いに離間している。出力端子３２Ａの端子部３２２および出力端子３２Ｂの端子部３２２は、ｙ方向他方側に突出しており、ｘ方向において互いに離間している。
図１９に示すように、入力端子３１Ａは、２つの第１スイッチング素子４０Ａのドレイン電極（裏面電極４２）に接続されている。入力端子３１Ｂは、２つの第２スイッチング素子４０Ｂのソース電極（主面電極４１）に接続されている。出力端子３２Ａは、一方の第１スイッチング素子４０Ａのソース電極（主面電極４１）と一方の第２スイッチング素子４０Ｂのドレイン電極（裏面電極４２）とに接続されている。出力端子３２Ｂは、他方の第１スイッチング素子４０Ａのソース電極（主面電極４１）と他方の第２スイッチング素子４０Ｂのドレイン電極（裏面電極４２）とに接続されている。
半導体装置Ｂ２２の入力端子３１Ａおよび入力端子３１Ｂの端子部３１２は、締結用孔３１３を有する。締結用孔３１３は、端子部３１２の先端付近に設けられており、端子部３１２をｚ方向に貫通している。
〔入力モジュールＤ〕
入力モジュールＤは、ＡＣ／ＤＣコンバータユニットＣ１への電力が入力されるモジュールである。入力モジュールＤの具体的な構成は何ら限定されず、本実施形態においては、図１９および図２０に示すように、入力コネクタＤ１、入力フィルタＤ２、リアクトルＤ３、出力端子Ｄ４１および出力端子Ｄ４２を有する。
入力コネクタＤ１は、外部のコネクタ等と接続されることにより、ＡＣ電力（たとえば２００Ｖ－３６Ａ）が入力される部位である。入力フィルタＤ２は、入力コネクタＤ１に入力されたＡＣ電力に、任意のフィルタ処理を施す部位である。リアクトルＤ３は、入力フィルタＤ２と出力端子Ｄ４１との間に介在している。
出力端子Ｄ４１および出力端子Ｄ４２は、入力コネクタＤ１から第１半導体モジュールＡ２１（半導体装置Ｂ２１）へと出力するためのものである。図２０、図２１、図２３および図２４に示すように、出力端子Ｄ４１および出力端子Ｄ４２は、ｙ方向他方側に突出しており、ｘ方向において互いに離間している。出力端子Ｄ４１および出力端子Ｄ４２は、たとえば、金属板からなる。当該金属板の構成材料は、銅（Ｃｕ）または銅合金である。出力端子Ｄ４１および出力端子Ｄ４２は、先端がｙ方向に直上に延びた形状である。出力端子Ｄ４１および出力端子Ｄ４２は、締結用孔Ｄ４３を有する。締結用孔Ｄ４３は、出力端子Ｄ４１および出力端子Ｄ４２の先端付近に設けられており、出力端子Ｄ４１および出力端子Ｄ４２をｚ方向に貫通している。
〔出力モジュールＥ〕
出力モジュールＥは、ＡＣ／ＤＣコンバータユニットＣ１からの電力が出力されるモジュールである。出力モジュールＥの具体的な構成は何ら限定されず、本実施形態においては、図１９、図２０および図２８に示すように、出力コネクタＥ１、出力フィルタＥ２、出力基板Ｅ３および半導体装置Ｂ２３を有する。
出力コネクタＥ１は、外部のコネクタ等と接続されることにより、ＤＣ電力（たとえば、８００Ｖ－９Ａ，７．２ｋＷ）を出力するためのものである。出力フィルタＥ２は、出力コネクタＥ１から出力するＤＣ電力に、任意のフィルタ処理を施す部位である。出力基板Ｅ３は、たとえばガラスエポキシ樹脂からなる基材および当該基材に形成された配線パターンを有する配線基板であり、たとえば、出力フィルタＥ２や半導体装置Ｂ２３が実装されている。
半導体装置Ｂ２３は、図１９に示すように、４つのダイオード素子４０Ｃ、入力端子３１Ａ、入力端子３１Ｂ、出力端子３２Ａおよび出力端子３２Ｂを有しており、ブリッジ形整流回路を構成している。図２０に示すように、入力端子３１Ａおよび入力端子３１Ｂは、ｙ方向一方側に突出しており、ｘ方向において互いに離間している。出力端子３２Ａおよび出力端子３２Ｂは、ｙ方向他方側に突出しており、ｘ方向において互いに離間している。
〔コンデンサモジュールＦ〕
コンデンサモジュールＦは、図１９～図２１、図２４および図２５に示すように、第１半導体モジュールＡ２１の半導体装置Ｂ２１の端子部３２２（出力端子３２Ａ）および第２半導体モジュールＡ２２の半導体装置Ｂ２２の端子部３１２（入力端子３１Ａ）と、半導体装置Ｂ２１の端子部３２２（出力端子３２Ｂ）および半導体装置Ｂ２２の端子部３１２（入力端子３１Ｂ）とに接続されている。コンデンサモジュールＦの具体的な構成は何ら限定されず、本実施形態においては、複数のスナバコンデンサＦ１、接続端子Ｆ２１および接続端子Ｆ２２を有する。
複数のスナバコンデンサＦ１は、たとえば、第１半導体モジュールＡ２１（半導体装置Ｂ２１）と第２半導体モジュールＡ２２（半導体装置Ｂ２２）との接続経路における寄生インダクタンスに起因するスイッチオフ時のサージ電圧を吸収する機能を果たす。
接続端子Ｆ２１および接続端子Ｆ２２は、たとえば、金属板からなる。当該金属板の構成材料は、銅（Ｃｕ）または銅合金である。接続端子Ｆ２１は、半導体装置Ｂ２１の端子部３２２（出力端子３２Ａ）および半導体装置Ｂ２２の端子部３１２（入力端子３１Ａ）に接続されている。接続端子Ｆ２２は、半導体装置Ｂ２１の端子部３２２（出力端子３２Ｂ）および半導体装置Ｂ２２の端子部３１２（入力端子３１Ｂ）に接続されている。
〔絶縁電源モジュールＧ〕
絶縁電源モジュールＧは、ＡＣ／ＤＣコンバータユニットＣ１の第１半導体モジュールＡ２１および第２半導体モジュールＡ２２等を駆動するための電力を供給するモジュールである。絶縁電源モジュールＧは、たとえば図示しないケーブルを介して第１半導体モジュールＡ２１および第２半導体モジュールＡ２２等に接続される。
〔トランスモジュールＨ〕
トランスモジュールＨは、図１９および図２０に示すように、第２半導体モジュールＡ２２と出力モジュールＥとの間に介在している。トランスモジュールＨは、第２半導体モジュールＡ２２および出力モジュールＥとともに、ＤＣ／ＤＣコンバータ機能を果たすものである。トランスモジュールＨの具体的な構成は何ら限定されず、本実施形態においては、トランスＨ３、入力端子Ｈ１１、入力端子Ｈ１２、出力端子Ｈ２１および出力端子Ｈ２２を有する。
トランスＨ３は、第２半導体モジュールＡ２２側（１次側）と出力モジュールＥ側（２次側）とを絶縁しつつ、所定の電圧変化機能を果たす。入力端子Ｈ１１は、第２半導体モジュールＡ２２（半導体装置Ｂ２２）の出力端子３２Ａに接続されている。入力端子Ｈ１２は、第２半導体モジュールＡ２２（半導体装置Ｂ２２）の出力端子３２Ｂに接続されている。出力端子Ｈ２１は、出力モジュールＥの半導体装置Ｂ２３の入力端子３１Ａに接続されている。出力端子Ｈ２２は、出力モジュールＥの半導体装置Ｂ２３の入力端子３１Ｂに接続されている。
本実施形態においては、図２０および図２１に示すように、入力モジュールＤのｙ方向他方側に第１半導体モジュールＡ２１、コンデンサモジュールＦおよび絶縁電源モジュールＧが配置されている。第１半導体モジュールＡ２１は、ｘ方向においてコンデンサモジュールＦと絶縁電源モジュールＧとに挟まれて配置されている。第２半導体モジュールＡ２２は、第１半導体モジュールＡ２１のｙ方向他方側に配置されている。第２半導体モジュールＡ２２は、ｘ方向においてコンデンサモジュールＦと絶縁電源モジュールＧとに挟まれて配置されている。トランスモジュールＨは、コンデンサモジュールＦ、第２半導体モジュールＡ２２および絶縁電源モジュールＧのｙ方向他方側に配置されている。出力モジュールＥは、トランスモジュールＨのｙ方向他方側に配置されている。半導体装置Ｂ２３は、ｘ方向における位置が、半導体装置Ｂ２１および半導体装置Ｂ２２と略同じとなるように配置されている。
図２０、図２１および図２３に示すように、入力モジュールＤの出力端子Ｄ４１と第１半導体モジュールＡ２１（半導体装置Ｂ２１）の入力端子３１Ａの端子部３１２とは、ボルト３５１およびナット３６１によって直接接続されている。ボルト３５１およびナット３６１は、本開示の締結部材の一具体例であり、本開示の固定手段の一例である。出力端子Ｄ４１と端子部３１２とは、締結用孔Ｄ４３および締結用孔３１３がｚ方向視において略一致するように互いに重ねられている。ボルト３５１は、締結用孔Ｄ４３および締結用孔３１３に挿通されている。ナット３６１は、ボルト３５１に螺合されている。ボルト３５１とナット３６１との締結力によって、出力端子Ｄ４１と端子部３１２（入力端子３１Ａ）とが締結（固定）されており、直接接続されている。
また、入力モジュールＤの出力端子Ｄ４２と第１半導体モジュールＡ２１（半導体装置Ｂ２１）の入力端子３１Ｂの端子部３１２とは、ボルト３５２およびナット３６２によって直接接続されている。ボルト３５２およびナット３６２は、本開示の締結部材の一具体例であり、本開示の固定手段の一例である。出力端子Ｄ４２と端子部３１２とは、締結用孔Ｄ４３および締結用孔３１３がｚ方向視において略一致するように互いに重ねられている。ボルト３５２は、締結用孔Ｄ４３および締結用孔３１３に挿通されている。ナット３６２は、ボルト３５２に螺合されている。ボルト３５２とナット３６２との締結力によって、出力端子Ｄ４２と端子部３１２（入力端子３１Ｂ）とが締結（固定）されており、直接接続されている。
図２０、図２１、図２４および図２５に示すように、第１半導体モジュールＡ２１（半導体装置Ｂ２１）の出力端子３２Ａの端子部３２２と、第２半導体モジュールＡ２２（半導体装置Ｂ２２）の入力端子３１Ａの端子部３１２とは、ボルト３５３およびナット３６３によって直接接続されている。ボルト３５３およびナット３６３は、本開示の締結部材の一具体例であり、本開示の固定手段の一例である。半導体装置Ｂ２１の出力端子３２Ａの端子部３２２と半導体装置Ｂ２２の入力端子３１Ａの端子部３１２とは、締結用孔３２３および締結用孔３１３がｚ方向視において略一致するように互いに重ねられている。ボルト３５３は、締結用孔３２３および締結用孔３１３に挿通されている。ナット３６３は、ボルト３５３に螺合されている。ボルト３５３とナット３６３との締結力によって、半導体装置Ｂ２１の出力端子３２Ａの端子部３２２と半導体装置Ｂ２２の入力端子３１Ａの端子部３１２とが締結（固定）されており、直接接続されている。
また、本実施形態においては、半導体装置Ｂ２１の出力端子３２Ａの端子部３２２および半導体装置Ｂ２２の入力端子３１Ａの端子部３１２とともに接続端子Ｆ２１が締結されている。本実施形態の接続端子Ｆ２１は、第１部Ｆ２１１、第２部Ｆ２１２および第３部Ｆ２１３を有する。第１部Ｆ２１１は、スナバコンデンサＦ１の側からｘ方向に直状に延びる部分である。第２部Ｆ２１２は、接続端子Ｆ２１のｙ方向における先端部分であり、第１部Ｆ２１１に対してｚ方向図中下方に位置している。第３部Ｆ２１３は、第１部Ｆ２１１と第２部Ｆ２１２との間に介在しており、ｘ方向およびｚ方向に対して傾いている。第２部Ｆ２１２には、締結用孔Ｆ２１４が形成されている。第２部Ｆ２１２と端子部３２２および端子部３１２とは、締結用孔Ｆ２１４と締結用孔３２３および締結用孔３１３とがｚ方向視において略一致するように互いに重ねられている。ボルト３５３は、締結用孔Ｆ２１４、締結用孔３２３および締結用孔３１３に挿通されている。ナット３６３は、ボルト３５３に螺合されている。ボルト３５３とナット３６３との締結力によって、半導体装置Ｂ２１の出力端子３２Ａの端子部３２２および半導体装置Ｂ２２の入力端子３１Ａの端子部３１２と接続端子Ｆ２１の第２部Ｆ２１２とが締結（固定）されており、直接接続されている。
図２０、図２１および図２５に示すように、第１半導体モジュールＡ２１（半導体装置Ｂ２１）の出力端子３２Ｂの端子部３２２と、第２半導体モジュールＡ２２（半導体装置Ｂ２２）の入力端子３１Ｂの端子部３１２とは、ボルト３５４およびナット３６４によって直接接続されている。ボルト３５４およびナット３６４は、本開示の締結部材の一具体例であり、本開示の固定手段の一例である。半導体装置Ｂ２１の出力端子３２Ｂの端子部３２２と半導体装置Ｂ２２の入力端子３１Ｂの端子部３１２とは、締結用孔３２３および締結用孔３１３がｚ方向視において略一致するように互いに重ねられている。ボルト３５４は、締結用孔３２３および締結用孔３１３に挿通されている。ナット３６４は、ボルト３５４に螺合されている。ボルト３５４とナット３６４との締結力によって、半導体装置Ｂ２１の出力端子３２Ｂの端子部３２２と半導体装置Ｂ２２の入力端子３１Ｂの端子部３１２とが締結（固定）されており、直接接続されている。
また、本実施形態においては、半導体装置Ｂ２１の出力端子３２Ｂの端子部３２２および半導体装置Ｂ２２の入力端子３１Ｂの端子部３１２とともに接続端子Ｆ２２が締結されている。本実施形態の接続端子Ｆ２２は、第１部Ｆ２２１、第２部Ｆ２２２および第３部Ｆ２２３を有する。第１部Ｆ２２１は、スナバコンデンサＦ１の側からｘ方向に直状に延びる部分である。第１部Ｆ２２１は、ｚ方向視においてボルト３５３およびナット３６３によって固定された端子部３１２、端子部３２２および第２部Ｆ２１２と重なっている。また、第１部Ｆ２２１は、ボルト３５３およびナット３６３によって固定された端子部３１２、端子部３２２および第２部Ｆ２１２のｚ方向図中下方に位置している。第２部Ｆ２２２は、接続端子Ｆ２２のｙ方向における先端部分であり、第１部Ｆ２２１に対してｚ方向図中上方に位置している。第３部Ｆ２２３は、第１部Ｆ２２１と第２部Ｆ２２２との間に介在しており、ｘ方向およびｚ方向に対して傾いている。第２部Ｆ２２２には、締結用孔Ｆ２２４が形成されている。第２部Ｆ２２２と端子部３２２および端子部３１２とは、締結用孔Ｆ２２４と締結用孔３２３および締結用孔３１３とがｚ方向視において略一致するように互いに重ねられている。ボルト３５４は、締結用孔Ｆ２２４、締結用孔３２３および締結用孔３１３に挿通されている。ナット３６４は、ボルト３５４に螺合されている。ボルト３５４とナット３６４との締結力によって、半導体装置Ｂ２１の出力端子３２Ｂの端子部３２２および半導体装置Ｂ２２の入力端子３１Ｂの端子部３１２と接続端子Ｆ２２の第２部Ｆ２２２とが締結（固定）されており、直接接続されている。
図２０、図２１および図２６に示すように、第２半導体モジュールＡ２２（半導体装置Ｂ２２）の出力端子３２Ａの端子部３２２と、トランスモジュールＨの入力端子Ｈ１１とは、ボルト３５５およびナット３６５によって直接接続されている。ボルト３５５およびナット３６５は、本開示の締結部材の一具体例であり、本開示の固定手段の一例である。半導体装置Ｂ２２の出力端子３２Ａの端子部３２２とトランスモジュールＨの入力端子Ｈ１１とは、締結用孔３２３および締結用孔Ｈ１３がｚ方向視において略一致するように互いに重ねられている。ボルト３５５は、締結用孔３２３および締結用孔Ｈ１３に挿通されている。ナット３６５は、ボルト３５５に螺合されている。ボルト３５５とナット３６５との締結力によって、半導体装置Ｂ２２の出力端子３２Ａの端子部３２２とトランスモジュールＨの締結用孔Ｈ１３とが締結（固定）されており、直接接続されている。
また、第２半導体モジュールＡ２２（半導体装置Ｂ２２）の出力端子３２Ｂの端子部３２２と、トランスモジュールＨの入力端子Ｈ１２とは、ボルト３５６およびナット３６６によって直接接続されている。ボルト３５６およびナット３６６は、本開示の締結部材の一具体例であり、本開示の固定手段の一例である。半導体装置Ｂ２２の出力端子３２Ｂの端子部３２２とトランスモジュールＨの入力端子Ｈ１２とは、締結用孔３２３および締結用孔Ｈ１３がｚ方向視において略一致するように互いに重ねられている。ボルト３５６は、締結用孔３２３および締結用孔Ｈ１３に挿通されている。ナット３６６は、ボルト３５６に螺合されている。ボルト３５６とナット３６６との締結力によって、半導体装置Ｂ２２の出力端子３２Ｂの端子部３２２とトランスモジュールＨの締結用孔Ｈ１３とが締結（固定）されており、直接接続されている。
図２０および図２７に示すように、トランスモジュールＨの出力端子Ｈ２１と、半導体装置Ｂ２３の入力端子３１Ａの端子部３１２とは、ボルト３５７およびナット３６７によって直接接続されている。ボルト３５７およびナット３６７は、本開示の締結部材の一具体例であり、本開示の固定手段の一例である。トランスモジュールＨの出力端子Ｈ２１と、半導体装置Ｂ２３の入力端子３１Ａの端子部３１２とは、締結用孔Ｈ２３および締結用孔３１３がｚ方向視において略一致するように互いに重ねられている。ボルト３５７は、締結用孔Ｈ２３および締結用孔３１３に挿通されている。ナット３６７は、ボルト３５７に螺合されている。ボルト３５７とナット３６７との締結力によって、トランスモジュールＨの出力端子Ｈ２１と、半導体装置Ｂ２３の入力端子３１Ａの端子部３１２とが締結（固定）されており、直接接続されている。
また、トランスモジュールＨの出力端子Ｈ２２と、半導体装置Ｂ２３の入力端子３１Ｂの端子部３１２とは、ボルト３５８およびナット３６８によって直接接続されている。ボルト３５８およびナット３６８は、本開示の締結部材の一具体例であり、本開示の固定手段の一例である。トランスモジュールＨの出力端子Ｈ２２と、半導体装置Ｂ２３の入力端子３１Ｂの端子部３１２とは、締結用孔Ｈ２３および締結用孔３１３がｚ方向視において略一致するように互いに重ねられている。ボルト３５８は、締結用孔Ｈ２３および締結用孔３１３に挿通されている。ナット３６８は、ボルト３５８に螺合されている。ボルト３５８とナット３６８との締結力によって、トランスモジュールＨの出力端子Ｈ２２と、半導体装置Ｂ２３の入力端子３１Ｂの端子部３１２とが締結（固定）されており、直接接続されている。
図２０および図２８に示すように、半導体装置Ｂ２３の出力端子３２Ａと、出力基板Ｅ３とは、ボルト３５９およびナット３６９によって直接接続されている。ボルト３５９およびナット３６９は、本開示の締結部材の一具体例であり、本開示の固定手段の一例である。半導体装置Ｂ２３の出力端子３２Ａの端子部３２２と出力基板Ｅ３とは、締結用孔３２３および締結用孔Ｅ３１がｚ方向視において略一致するように互いに重ねられている。ボルト３５９は、締結用孔３２３および締結用孔Ｅ３１に挿通されている。ナット３６９は、ボルト３５９に螺合されている。ボルト３５９とナット３６９との締結力によって、半導体装置Ｂ２３の出力端子３２Ａの端子部３２２と出力基板Ｅ３とが締結（固定）されており、直接接続されている。
また、半導体装置Ｂ２３の出力端子３２Ｂと、出力基板Ｅ３とは、ボルト３５ａおよびナット３６ａによって直接接続されている。ボルト３５ａおよびナット３６ａは、本開示の締結部材の一具体例であり、本開示の固定手段の一例である。半導体装置Ｂ２３の出力端子３２Ｂの端子部３２２と出力基板Ｅ３とは、締結用孔３２３および締結用孔Ｅ３１がｚ方向視において略一致するように互いに重ねられている。ボルト３５ａは、締結用孔３２３および締結用孔Ｅ３１に挿通されている。ナット３６ａは、ボルト３５ａに螺合されている。ボルト３５ａとナット３６ａとの締結力によって、半導体装置Ｂ２３の出力端子３２Ｂの端子部３２２と出力基板Ｅ３とが締結（固定）されており、直接接続されている。
本実施形態によれば、図２０～図２２、図２４および図２５に示すように、第１半導体モジュールＡ２１（半導体装置Ｂ２１）の出力端子３２Ａの端子部３２２と第２半導体モジュールＡ２２（半導体装置Ｂ２２）の入力端子３１Ａの端子部３１２とが、固定手段であるボルト３５３およびナット３６３によって直接接続されている。これにより、出力端子３２Ａと入力端子３１Ａとの接続経路におけるインダクタンスを低減することが可能であり、ＡＣ／ＤＣコンバータユニットＣ１の応答性をより高めることができる。また、第１半導体モジュールＡ２１（半導体装置Ｂ２１）の出力端子３２Ｂの端子部３２２と第２半導体モジュールＡ２２（半導体装置Ｂ２２）の入力端子３１Ｂの端子部３１２とが、固定手段であるボルト３５４およびナット３６４によって直接接続されている。これにより、出力端子３２Ｂと入力端子３１Ｂとの接続経路におけるインダクタンスを低減することが可能であり、ＡＣ／ＤＣコンバータユニットＣ１の応答性をより高めることができる。
封止樹脂６０から突出する端子部３１２および端子部３２２は、ｙ方向に直状に延びる形状である。これにより、端子部３１２および端子部３２２自体のインダクタンスを低減することが可能であり、ＡＣ／ＤＣコンバータユニットＣ１の応答性をより高めるのに好ましい。
固定手段として、締結手段であるボルト３５３およびナット３６３やボルト３５４およびナット３６４を用いることは、確実な接続を実現するとともに、第１半導体モジュールＡ２１（半導体装置Ｂ２１）および第２半導体モジュールＡ２２（半導体装置Ｂ２２）のいずれか一方をＡＣ／ＤＣコンバータユニットＣ１から取り外し、その後取り付けることを容易に行うことができる。これにより、第１半導体モジュールＡ２１（半導体装置Ｂ２１）および第２半導体モジュールＡ２２（半導体装置Ｂ２２）のいずれか一方をより容易に交換可能である。
図２０、図２１、図２４および図２５に示すように、本実施形態においては、接続端子Ｆ２１の第２部Ｆ２１２が、出力端子３２Ａの端子部３２２および入力端子３１Ａの端子部３１２とともに、固定手段であるボルト３５３およびナット３６３によって、互いに直接接続されている。これにより、第１半導体モジュールＡ２１（半導体装置Ｂ２１）、第２半導体モジュールＡ２２（半導体装置Ｂ２２）およびコンデンサモジュールＦを接続する接続経路のインダクタンスを低減することができる。
また、本実施形態においては、接続端子Ｆ２２の第２部Ｆ２２２が、出力端子３２Ｂの端子部３２２および入力端子３１Ｂの端子部３１２とともに、固定手段であるボルト３５４およびナット３６４によって、互いに直接接続されている。これにより、第１半導体モジュールＡ２１（半導体装置Ｂ２１）、第２半導体モジュールＡ２２（半導体装置Ｂ２２）およびコンデンサモジュールＦを接続する接続経路のインダクタンスを低減することができる。
図２０、図２１および図２３に示すように、入力モジュールＤの出力端子Ｄ４１と第１半導体モジュールＡ２１（半導体装置Ｂ２１）の入力端子３１Ａの端子部３１２とが、固定手段であるボルト３５１およびナット３６１によって直接接続されている。また、入力モジュールＤの出力端子Ｄ４２と第１半導体モジュールＡ２１（半導体装置Ｂ２１）の入力端子３１Ｂの端子部３１２とが、ボルト３５２およびナット３６２によって直接接続されている。これにより、出力端子Ｄ４１，Ｄ４２と入力端子３１Ａ，３１Ｂとの接続経路におけるインダクタンスを低減することが可能であり、ＡＣ／ＤＣコンバータユニットＣ１の応答性をより高めることができる。
出力端子Ｄ４１，Ｄ４２および端子部３１２は、ｙ方向に直状に延びる形状である。これにより、出力端子Ｄ４１，Ｄ４２および端子部３１２自体のインダクタンスを低減することが可能であり、ＡＣ／ＤＣコンバータユニットＣ１の応答性をより高めるのに好ましい。
固定手段として、締結手段であるボルト３５１およびナット３６１やボルト３５２およびナット３６２を用いることは、確実な接続を実現するとともに、入力モジュールＤおよび第１半導体モジュールＡ２１（半導体装置Ｂ２１）のいずれか一方をＡＣ／ＤＣコンバータユニットＣ１から取り外し、その後取り付けることを容易に行うことができる。これにより、入力モジュールＤおよび第１半導体モジュールＡ２１（半導体装置Ｂ２１）のいずれか一方をより容易に交換可能である。
図２０、図２１および図２６に示すように、第２半導体モジュールＡ２２（半導体装置Ｂ２２）の出力端子３２Ａの端子部３２２とトランスモジュールＨの入力端子Ｈ１１とが、固定手段であるボルト３５５およびナット３６５によって直接接続されている。また、第２半導体モジュールＡ２２（半導体装置Ｂ２２）の出力端子３２Ｂの端子部３２２とトランスモジュールＨの入力端子Ｈ１２とが、固定手段であるボルト３５６およびナット３６６によって直接接続されている。これにより、出力端子３２Ａ，３２Ｂと入力端子Ｈ１１，Ｈ１２との接続経路におけるインダクタンスを低減することが可能であり、ＡＣ／ＤＣコンバータユニットＣ１の応答性をより高めることができる。
端子部３２２および入力端子Ｈ１１，Ｈ１２は、ｙ方向に直状に延びる形状である。これにより、端子部３２２および入力端子Ｈ１１，Ｈ１２自体のインダクタンスを低減することが可能であり、ＡＣ／ＤＣコンバータユニットＣ１の応答性をより高めるのに好ましい。
固定手段として、締結手段であるボルト３５５およびナット３６５やボルト３５６およびナット３６６を用いることは、確実な接続を実現するとともに、第２半導体モジュールＡ２２（半導体装置Ｂ２２）および出力モジュールＥのいずれか一方をＡＣ／ＤＣコンバータユニットＣ１から取り外し、その後取り付けることを容易に行うことができる。これにより、第２半導体モジュールＡ２２（半導体装置Ｂ２２）および出力モジュールＥのいずれか一方をより容易に交換可能である。
図２０および図２７に示すように、トランスモジュールＨの出力端子Ｈ２１と、半導体装置Ｂ２３の入力端子３１Ａの端子部３１２とが、固定手段であるボルト３５７およびナット３６７によって直接接続されている。また、トランスモジュールＨの出力端子Ｈ２２と、半導体装置Ｂ２３の入力端子３１Ｂの端子部３１２とが、固定手段であるボルト３５８およびナット３６８によって直接接続されている。これにより、出力端子Ｈ２１，Ｈ２２と入力端子３１Ａ，３１Ｂとの接続経路におけるインダクタンスを低減することが可能であり、ＡＣ／ＤＣコンバータユニットＣ１の応答性をより高めることができる。
出力端子Ｈ２１，Ｈ２２および端子部３１２は、ｙ方向に直状に延びる形状である。これにより、出力端子Ｈ２１，Ｈ２２および端子部３１２自体のインダクタンスを低減することが可能であり、ＡＣ／ＤＣコンバータユニットＣ１の応答性をより高めるのに好ましい。
固定手段として、締結手段であるボルト３５７およびナット３６７やボルト３５８およびナット３６８を用いることは、確実な接続を実現するとともに、トランスモジュールＨおよび半導体装置Ｂ２３のいずれか一方をＡＣ／ＤＣコンバータユニットＣ１から取り外し、その後取り付けることを容易に行うことができる。これにより、トランスモジュールＨおよび半導体装置Ｂ２３のいずれか一方をより容易に交換可能である。
図２０および図２８に示すように、半導体装置Ｂ２３の出力端子３２Ａの端子部３２２と、出力基板Ｅ３とが、固定手段であるボルト３５９およびナット３６９によって直接接続されている。また、半導体装置Ｂ２３の出力端子３２Ｂの端子部３２２と、出力基板Ｅ３とが、固定手段であるボルト３５ａおよびナット３６ａによって直接接続されている。これにより、出力端子３２Ａ，３２Ｂと出力基板Ｅ３との接続経路におけるインダクタンスを低減することが可能であり、ＡＣ／ＤＣコンバータユニットＣ１の応答性をより高めることができる。
固定手段として、締結手段であるボルト３５９およびナット３６９やボルト３５ａおよびナット３６ａを用いることは、確実な接続を実現するとともに、半導体装置Ｂ２３をＡＣ／ＤＣコンバータユニットＣ１から取り外し、その後取り付けることを容易に行うことができる。これにより、半導体装置Ｂ２３をより容易に交換可能である。
図２９～図５０は、本開示の変形例および他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
〔ＡＣ／ＤＣコンバータユニットＣ１ 第１変形例〕
図２９は、ＡＣ／ＤＣコンバータユニットＣ１の第１変形例を示している。本変形例のＡＣ／ＤＣコンバータユニットＣ１１は、第１半導体モジュールＡ２１、第２半導体モジュールＡ２２、コンデンサモジュールＦ、絶縁電源モジュールＧおよび半導体装置Ｂ２３の配置が、上述したＡＣ／ＤＣコンバータユニットＣ１と異なる。
本変形例においては、コンデンサモジュールＦが、ｘ方向において絶縁電源モジュールＧと第１半導体モジュールＡ２１および第２半導体モジュールＡ２２の間に配置されている。また、半導体装置Ｂ２３は、ｘ方向における位置が半導体装置Ｂ２１および半導体装置Ｂ２２と同じとなるように配置されており、出力モジュールＥのｘ方向中心に対して偏った配置とされている。
本変形例によっても、ＡＣ／ＤＣコンバータユニットＣ１と同様に、応答性をより高めることができる。また、本変形例から理解されるように、第１半導体モジュールＡ２１、第２半導体モジュールＡ２２、コンデンサモジュールＦ、絶縁電源モジュールＧおよび半導体装置Ｂ２３の配置等の配置は種々に変更可能である。
〔ＡＣ／ＤＣコンバータユニットＣ１ 第２変形例〕
図３０は、ＡＣ／ＤＣコンバータユニットＣ１の第２変形例を示している。本変形例のＡＣ／ＤＣコンバータユニットＣ１２は、半導体装置Ｂ２３の配置が上述したＡＣ／ＤＣコンバータユニットＣ１と異なっている。
本変形例においては、半導体装置Ｂ２３は、半導体装置Ｂ２１および半導体装置Ｂ２２に対して、ｘ方向にシフトした位置に配置されている。言い換えると、半導体装置Ｂ２３は、ｙ方向視において半導体装置Ｂ２１および半導体装置Ｂ２２から離間している。本変形例によっても、ＡＣ／ＤＣコンバータユニットＣ１と同様に、応答性をより高めることができる。
〔ＡＣ／ＤＣコンバータユニットＣ１ 第３変形例〕
図３１～図３３は、ＡＣ／ＤＣコンバータユニットＣ１の第３変形例を示している。本変形例のＡＣ／ＤＣコンバータユニットＣ１３は、出力端子Ｈ２１および出力端子Ｈ２２と、半導体装置Ｂ２３の入力端子３１Ａ、入力端子３１Ｂ、出力端子３２Ａおよび出力端子３２Ｂの固定態様が、上述したＡＣ／ＤＣコンバータユニットＣ１と異なっている。
本変形例においては、図３１および図３２に示すように、半導体装置Ｂ２３の入力端子３１Ａの端子部３１２は、固定手段の一例である溶接部３７７によって出力基板Ｅ３に直接固定されている。図示された例においては、出力基板Ｅ３の溶接用孔Ｅ３２に端子部３１２が挿通されており、溶接部３７７が設けられている。なお、溶接部３７７の具体的な溶接形式はなんら限定されない。いわゆる溶接棒を用いて溶接ビードを形成する形式であってもよいし、端子部３１２等を溶融させることによって溶接ビードを形成する形式であってもよい。この点は、以降に述べる各溶接部についても同様である。
また、半導体装置Ｂ２３の入力端子３１Ｂの端子部３１２は、固定手段の一例である溶接部３７８によって出力基板Ｅ３に直接固定されている。図示された例においては、出力基板Ｅ３の溶接用孔Ｅ３２に端子部３１２が挿通されており、溶接部３７８が設けられている。なお、溶接部３７８の具体的な溶接形式はなんら限定されない。
図３１および図３２に示すように、半導体装置Ｂ２３の出力端子３２Ａの端子部３２２は、固定手段の一例である溶接部３７９によって出力基板Ｅ３に直接固定されている。図示された例においては、出力基板Ｅ３の溶接用孔Ｅ３２に端子部３２２が挿通されており、溶接部３７９が設けられている。なお、溶接部３７９の具体的な溶接形式はなんら限定されない。
また、半導体装置Ｂ２３の出力端子３２Ｂの端子部３２２は、固定手段の一例である溶接部３７ａによって出力基板Ｅ３に直接固定されている。図示された例においては、出力基板Ｅ３の溶接用孔Ｅ３２に端子部３２２が挿通されており、溶接部３７ａが設けられている。なお、溶接部３７ａの具体的な溶接形式はなんら限定されない。
本変形例によっても、ＡＣ／ＤＣコンバータユニットＣ１と同様に、応答性をより高めることができる。また、固定手段として溶接部３７７，３７８，３７９，３７ａを用いた場合であっても、インダクタンスの低減に寄与できる。また、本開示における直接接続された構成には、溶接棒由来の溶接ビードを介して双方が固定されている形態を含む概念である。
〔ＡＣ／ＤＣコンバータユニットＣ１ 第４変形例〕
図３４は、ＡＣ／ＤＣコンバータユニットＣ１の第４変形例を示している。本変形例のＡＣ／ＤＣコンバータユニットＣ１４は、第１半導体モジュールＡ２１、第２半導体モジュールＡ２２、コンデンサモジュールＦ、絶縁電源モジュールＧおよび半導体装置Ｂ２３の配置が、上述したＡＣ／ＤＣコンバータユニットＣ１３と異なる。
本変形例においては、コンデンサモジュールＦが、ｘ方向において絶縁電源モジュールＧと第１半導体モジュールＡ２１および第２半導体モジュールＡ２２の間に配置されている。また、半導体装置Ｂ２３は、ｘ方向における位置が半導体装置Ｂ２１および半導体装置Ｂ２２と同じとなるように配置されており、出力モジュールＥのｘ方向中心に対して偏った配置とされている。
本変形例によっても、ＡＣ／ＤＣコンバータユニットＣ１と同様に、応答性をより高めることができる。また、本変形例から理解されるように、第１半導体モジュールＡ２１、第２半導体モジュールＡ２２、コンデンサモジュールＦ、絶縁電源モジュールＧおよび半導体装置Ｂ２３の配置等の配置は種々に変更可能である。
〔ＡＣ／ＤＣコンバータユニットＣ１ 第５変形例〕
図３５は、ＡＣ／ＤＣコンバータユニットＣ１の第５変形例を示している。本変形例のＡＣ／ＤＣコンバータユニットＣ１５は、半導体装置Ｂ２３の配置が上述したＡＣ／ＤＣコンバータユニットＣ１３と異なっている。
本変形例においては、半導体装置Ｂ２３は、半導体装置Ｂ２１および半導体装置Ｂ２２に対して、ｘ方向にシフトした位置に配置されている。言い換えると、半導体装置Ｂ２３は、ｙ方向視において半導体装置Ｂ２１および半導体装置Ｂ２２から離間している。本変形例によっても、ＡＣ／ＤＣコンバータユニットＣ１と同様に、応答性をより高めることができる。
〔第２実施形態〕
図３６～図４２は、本開示の第２実施形態に係るＡＣ／ＤＣコンバータユニットを示している。本実施形態のＡＣ／ＤＣコンバータユニットＣ２は、半導体装置Ｂ２１および半導体装置Ｂ２２の入力端子３１Ａ、入力端子３１Ｂ、出力端子３２Ａおよび出力端子３２Ｂの固定形態が、上述した実施形態と異なっている。
本実施形態においては、図３６～図３８に示すように、入力モジュールＤの出力端子Ｄ４１と第１半導体モジュールＡ２１（半導体装置Ｂ２１）の入力端子３１Ａの端子部３１２とは、固定手段である溶接部３７１によって直接接続されている。溶接部３７１の溶接形式は何ら限定されない。また、入力モジュールＤの出力端子Ｄ４２と第１半導体モジュールＡ２１（半導体装置Ｂ２１）の入力端子３１Ｂの端子部３１２とは、固定手段である溶接部３７２によって直接接続されている。溶接部３７１の溶接形式は何ら限定されない。
また、図３６、図３７、図３９～図４１に示すように、第１半導体モジュールＡ２１（半導体装置Ｂ２１）の出力端子３２Ａの端子部３２２と第２半導体モジュールＡ２２（半導体装置Ｂ２２）の入力端子３１Ａの端子部３１２とは、固定手段である溶接部３７３によって直接接続されている。また、本実施形態においては、接続端子Ｆ２１の第２部Ｆ２１２が、溶接部３７３によって出力端子３２Ａの端子部３２２および入力端子３１Ａの端子部３１２に直接接続されている。図示された例においては、溶接部３７３は、溶接部３７３ａと溶接部３７３ｂとを含む。溶接部３７３ａは、端子部３２２と第２部Ｆ２１２とを固定している。溶接部３７３ｂは、端子部３１２と第２部Ｆ２１２とを固定している。なお、溶接部３７３の具体的態様は何ら限定されない。たとえば、端子部３２２、端子部３１２および第２部Ｆ２１２がすべて重ね合わされた状態で、１つの溶接部３７３によって一括して固定されていてもよい。
図３６、図３７、図３９～図４１に示すように、第１半導体モジュールＡ２１（半導体装置Ｂ２１）の出力端子３２Ｂの端子部３２２と第２半導体モジュールＡ２２（半導体装置Ｂ２２）の入力端子３１Ｂの端子部３１２とは、固定手段である溶接部３７４によって直接接続されている。また、本実施形態においては、接続端子Ｆ２２の第２部Ｆ２２２が、溶接部３７４によって出力端子３２Ａの端子部３２２および入力端子３１Ａの端子部３１２に直接接続されている。図示された例においては、溶接部３７４は、溶接部３７４ａと溶接部３７４ｂとを含む。溶接部３７４ａは、端子部３２２と第２部Ｆ２２２とを固定している。溶接部３７４ｂは、端子部３１２と第２部Ｆ２２２とを固定している。なお、溶接部３７４の具体的態様は何ら限定されない。たとえば、端子部３２２、端子部３１２および第２部Ｆ２２２がすべて重ね合わされた状態で、１つの溶接部３７４によって一括して固定されていてもよい。
図３６、図３７および図４２に示すように、第２半導体モジュールＡ２２（半導体装置Ｂ２２）の出力端子３２ＡとトランスモジュールＨの入力端子Ｈ１１とは、固定手段である溶接部３７５によって直接接続されている。溶接部３７５の溶接形式は何ら限定されない。また、第２半導体モジュールＡ２２（半導体装置Ｂ２２）の出力端子３２ＢとトランスモジュールＨの入力端子Ｈ１２とは、固定手段である溶接部３７６によって直接接続されている。溶接部３７６の溶接形式は何ら限定されない。
本実施形態によっても、ＡＣ／ＤＣコンバータユニットＣ１と同様に応答性をより高めることができる。また、インダクタンスの低減に寄与する固定態様であれば、締結手段や溶接部に限定されず、様々な固定手段を用いることができる。
〔ＡＣ／ＤＣコンバータユニットＣ２ 第１変形例〕
図４３は、ＡＣ／ＤＣコンバータユニットＣ２の第１変形例を示している。本変形例のＡＣ／ＤＣコンバータユニットＣ２１は、第１半導体モジュールＡ２１、第２半導体モジュールＡ２２、コンデンサモジュールＦおよび絶縁電源モジュールＧの配置が、上述したＡＣ／ＤＣコンバータユニットＣ２と異なる。
本変形例においては、コンデンサモジュールＦが、ｘ方向において絶縁電源モジュールＧと第１半導体モジュールＡ２１および第２半導体モジュールＡ２２の間に配置されている。また、半導体装置Ｂ２３は、ｘ方向における位置が半導体装置Ｂ２１および半導体装置Ｂ２２と異なる位置に配置されている。本変形例によっても、ＡＣ／ＤＣコンバータユニットＣ２と同様に、応答性をより高めることができる。
〔ＡＣ／ＤＣコンバータユニットＣ２ 第２変形例〕
図４４は、ＡＣ／ＤＣコンバータユニットＣ２の第２変形例を示している。本変形例のＡＣ／ＤＣコンバータユニットＣ２２は、半導体装置Ｂ２３の配置が、上述したＡＣ／ＤＣコンバータユニットＣ２と異なる。
本変形例においては、半導体装置Ｂ２３は、ｘ方向における位置が半導体装置Ｂ２１および半導体装置Ｂ２２と異なる位置に配置されており、出力モジュールＥのｘ方向中心に対して偏った配置とされている。本変形例によっても、ＡＣ／ＤＣコンバータユニットＣ２と同様に、応答性をより高めることができる。
〔第３実施形態 半導体モジュールＡ３〕
図４５～図４７は、本開示の第３実施形態に係る半導体モジュールを示している。本実施形態の半導体モジュールＡ３は、主に入出力端子３Ａおよび制御端子３Ｂの構成や、第１基板７の具体的構成が、上述した実施形態と異なっている。
半導体モジュールＡ３は、半導体装置Ｂ３を備えている。半導体装置Ｂ３は、たとえば、上述の半導体装置Ｂ１と同様の機能を果たす。半導体装置Ｂ３は、複数の入出力端子３Ａおよび複数の制御端子３Ｂを有している。複数の入出力端子３Ａは、たとえば、上述の入力端子３１Ａ、入力端子３１Ｂ、出力端子３２Ａおよび出力端子３２Ｂに該当するものである。複数の制御端子３Ｂは、たとえば、上述のゲート端子３３および検出端子３４に該当するものである。
本実施形態においては、複数の入出力端子３Ａは、封止樹脂６０からｘ方向の一方側に突出するものと、ｘ方向の他方側に突出するものとを含んでいる。すなわち、複数の入出力端子３Ａは、封止樹脂６０からｘ方向の両側に突出している。また、本実施形態の入出力端子３Ａは、ｚ方向を厚さ方向とする平板状または帯板状の形態とされている。
複数の制御端子３Ｂは、封止樹脂６０から、ｙ方向の一方側に突出している。複数の制御端子３Ｂは、第１コネクタ８によって第１基板７に接続されている。
図４７に示すように、封止樹脂６０には、複数の凸部６６が形成されている。複数の凸部６６は、第１基板７の第１基板裏面７２に当接することにより、第１基板７と封止樹脂６０（半導体装置Ｂ３）とのｚ方向における位置関係を規定するものである。複数の凸部６６の個数は何ら限定されず、図示された例においては、封止樹脂６０の四隅に４つの凸部６６が配置されている。
図４６に示すように、本実施形態の第１基板７は、第１領域Ｌ１、第２領域Ｌ２および第３領域Ｌ３が設定されている。第１領域Ｌ１、第２領域Ｌ２および第３領域Ｌ３は、第１基板７に形成された配線パターンのうち、互いに離間した部位である。
複数の電子部品７００は、電子部品７２２および電子部品７２３を含む。電子部品７２２は、第１領域Ｌ１と第２領域Ｌ２とに跨って実装されている。電子部品７２３は、第１領域Ｌ１と第３領域Ｌ３とに跨って実装されている。電子部品７２２および電子部品７２３は、たとえば、スイッチング素子を制御するための専用の制御ＩＣである。
第１基板７には、コネクタ７２１が実装されている。コネクタ７２１は、半導体モジュールＡ３と外部回路とを接続するためのものである。
本実施形態によっても、端子接続の容易化とより確実な導通とを図ることができる。また、複数の入出力端子３Ａが、ｘ方向の両側に突出していることにより、複数の半導体モジュールＡ３を、ｙ方向に並べた状態使用するに適している。
〔第３実施形態 変形例 半導体モジュールＡ３１〕
図４８～図５０は、半導体モジュールＡ３の変形例を示している。本変形例の半導体モジュールＡ３１は、主に入出力端子３Ａの構成が、上述した実施形態と異なっている。
本変形例においては、複数の制御端子３Ｂが、封止樹脂６０からｙ方向の一方側に突出しており、複数の入出力端子３Ａが封止樹脂６０からｙ方向の他方側に突出している。複数の入出力端子３Ａは、ｘ方向において２列に配置されている。
また、第１基板７には、電子部品７２４および電子部品７２５が実装されている。電子部品７２４は、電子部品７２２とともに第１領域Ｌ１および第２領域Ｌ２に跨って実装されている。電子部品７２５は、電子部品７２３とともに第１領域Ｌ１および第３領域Ｌ３に跨って実装されている。電子部品７２４および電子部品７２５は、たとえば変圧を行うとともに、入力側と出力側とを絶縁する絶縁トランスである。
本変形例によっても、端子接続の容易化とより確実な導通とを図ることができる。また、複数の入出力端子３Ａが、ｙ方向の他方側にまとめて突出している。これにより、複数の半導体モジュールＡ３を、ｘ方向に並べた場合に、すべての入出力端子３Ａがｙ方向の他方側に突出する。これは、複数の半導体モジュールＡ３１の複数の入出力端子３Ａに外部から接続する際に、ｙ方向の他方側のみから接続すればよいという利点がある。
本開示に係る半導体モジュールおよびＡＣ／ＤＣコンバータユニットは、上述した実施形態に限定されるものではない。本開示に係る半導体モジュールおよびＡＣ／ＤＣコンバータユニットの各部の具体的な構成は、種々に設計変更自在である。
〔付記１〕
複数の半導体素子、複数の入出力端子、複数の制御端子および前記複数の半導体素子を覆う封止樹脂を有する半導体装置と、
第１基板と、
前記第１基板に固定され且つ前記制御端子と接続する第１コネクタとを備え、
前記第１コネクタは、前記第１基板の厚さ方向と直角であって互いに平行である第１方向および第２方向の少なくともいずれかにおいて前記制御端子が相対動することを許容する、半導体モジュール。
〔付記２〕
前記制御端子は、前記厚さ方向に延びる起立部を有しており、
前記第１コネクタは、前記起立部が挿通される挿通孔を有する、付記１に記載の半導体モジュール。
〔付記３〕
前記制御端子は、前記封止樹脂から前記第２方向に突出する基部を有し、
前記起立部は、前記基部の先端に繋がる、付記２に記載の半導体モジュール。
〔付記４〕
複数の前記制御端子は、前記第１方向に並んでいる、付記２または３に記載の半導体モジュール。
〔付記５〕
複数の前記制御端子は、前記封止樹脂を挟んで前記第２方向に分かれて配置されている、付記４に記載の半導体モジュール。
〔付記６〕
複数の前記入出力端子は、前記第１方向において複数の前記制御端子の外側に配置されている、付記４または５に記載の半導体モジュール。
〔付記７〕
複数の前記入出力端子は、前記封止樹脂を挟んで前記第２方向に分かれて配置されている、付記４に記載の半導体モジュール。
〔付記８〕
前記第１基板は、前記入出力端子を挿通させる入出力用貫通部を有する、付記２ないし７のいずれかに記載の半導体モジュール。
〔付記９〕
前記第１基板は、前記厚さ方向において互いに反対側を向く第１基板主面および第１基板裏面を有しており、
前記第１基板裏面は、前記厚さ方向において前記封止樹脂と対向している、付記２ないし８のいずれかに記載の半導体モジュール。
〔付記１０〕
前記第１コネクタは、前記第１基板に対して前記厚さ方向における前記第１基板裏面側に配置されている、付記９に記載の半導体モジュール。
〔付記１１〕
複数の前記第１コネクタは、前記第１方向に並んで配置されている、付記１０に記載の半導体モジュール。
〔付記１２〕
複数の前記第１コネクタは、前記第２方向において前記封止樹脂を挟んで分かれて配置されている、付記１１に記載の半導体モジュール。
〔付記１３〕
前記第１基板は、前記第１コネクタの一部を挿通させる制御用貫通部を有する、付記１０ないし１２のいずれかに記載の半導体モジュール。
〔付記１４〕
前記第１基板に搭載された複数の電子部品を備える、付記９ないし１３のいずれかに記載の半導体モジュール。
〔付記１５〕
複数の前記電子部品は、前記第１基板主面に実装されたものを含む、付記１４に記載の半導体モジュール。
〔付記１６〕
複数の前記電子部品は、前記第１基板裏面に実装されたものを含む、付記１４または１５に記載の半導体モジュール。
〔付記１７〕
前記封止樹脂は、前記厚さ方向にボルトを挿通させるための貫通孔を有しており、
前記第１基板は、前記厚さ方向視において前記貫通孔を内包する凹部を有する、付記９ないし１６のいずれかに記載の半導体モジュール。
〔付記１８〕
交流電力が入力される入力モジュールと、
付記１ないし５のいずれかに記載の半導体モジュールからなり、前記入力モジュールから出力された交流電流が入力され、且つ直流電流を出力する第１半導体モジュールと、
付記１ないし５のいずれかに記載の半導体モジュールからなり、前記第１半導体モジュールから出力された直流電力が入力され、且つ直流電力を出力する第２半導体モジュールと、
前記第２半導体モジュールから出力された直流電力が入力され、且つ直流電力を出力する出力モジュールと、を備え、
前記第１半導体モジュールの第１半導体装置の前記複数の入出力端子に含まれる出力端子と、前記第２半導体モジュールの第２半導体装置の前記複数の入出力端子に含まれる入力端子とは、第１固定手段によって直接接続されている、ＡＣ／ＤＣコンバータユニット。
〔付記１９〕
前記第１固定手段は、締結部材である、付記１８に記載のＡＣ／ＤＣコンバータユニット。
〔付記２０〕
前記第１固定手段は、溶接部である、付記１８に記載のＡＣ／ＤＣコンバータユニット。
〔付記２１〕
前記第１半導体モジュールは、ＰＦＣ用モジュールである、付記１８ないし２０のいずれかに記載のＡＣ／ＤＣコンバータユニット。
〔付記２２〕
前記第２半導体モジュールは、ＬＬＣ用モジュールである、付記２１に記載のＡＣ／ＤＣコンバータユニット。
〔付記２３〕
前記入力モジュールは、出力端子を有し、
前記入力モジュールの前記出力端子と、前記第１半導体モジュールの前記入力端子とは、第２固定手段によって直接接続されている、付記２２に記載のＡＣ／ＤＣコンバータユニット。
〔付記２４〕
前記第２固定手段は、締結部材である、付記２３に記載のＡＣ／ＤＣコンバータユニット。
〔付記２５〕
前記第２固定手段は、溶接部である、付記２３に記載のＡＣ／ＤＣコンバータユニット。
〔付記２６〕
前記第１半導体モジュールの前記出力端子と、前記第２半導体モジュールの前記入力端子とに接続されたコンデンサモジュールを備える、付記２３ないし２５のいずれかに記載のＡＣ／ＤＣコンバータユニット。
〔付記２７〕
前記コンデンサモジュールは、前記第１固定手段によって前記第１半導体モジュールの前記出力端子と、前記第２半導体モジュールの前記入力端子とに直接接続されている、付記２６に記載のＡＣ／ＤＣコンバータユニット。
〔付記２８〕
前記第２半導体モジュールと前記出力モジュールとの間に介在するトランスモジュールを備える、付記２６または２７に記載のＡＣ／ＤＣコンバータユニット。
〔付記２９〕
前記トランスモジュールは、入力端子および出力端子を有し、
前記第２半導体モジュールの前記出力端子と、前記トランスモジュールの前記入力端子とは、第３固定手段によって直接接続されている、付記２８に記載のＡＣ／ＤＣコンバータユニット。
〔付記３０〕
前記第３固定手段は、締結部材である、付記２９に記載のＡＣ／ＤＣコンバータユニット。
〔付記３１〕
前記第３固定手段は、溶接部である、付記２９に記載のＡＣ／ＤＣコンバータユニット。
〔付記３２〕
前記出力モジュールは、入力端子および出力端子を有する第３半導体装置を具備し、
前記トランスモジュールの前記出力端子と、前記第３半導体装置の前記入力端子とは、第４固定手段によって直接接続されている、付記３１に記載のＡＣ／ＤＣコンバータユニット。
〔付記３３〕
前記第４固定手段は、締結部材である、付記３２に記載のＡＣ／ＤＣコンバータユニット。
〔付記３４〕
前記出力モジュールは、出力基板を有しており、
前記第３半導体装置の前記出力端子は、第５固定手段によって前記出力基板に直接接続されている、付記３２または３３に記載のＡＣ／ＤＣコンバータユニット。
〔付記３５〕
前記第５固定手段は、締結部材である、付記３４に記載のＡＣ／ＤＣコンバータユニット。

Claims (27)

  1. 交流電力が入力される入力モジュールと、
    前記入力モジュールから出力された交流電流が入力され、且つ直流電流を出力する出力端子を有する第１半導体モジュールと、
    前記第１半導体モジュールから出力された直流電力が入力される入力端子を有し、且つ直流電力を出力する第２半導体モジュールと、
    前記第２半導体モジュールから出力された直流電力が入力され、且つ直流電力を出力する出力モジュールと、
    前記第１半導体モジュールの前記出力端子と、前記第２半導体モジュールの前記入力端子とに接続されたコンデンサモジュールと、
    を備え、
    前記第１半導体モジュールおよび前記第２半導体モジュールの各々は、
    複数の半導体素子、複数の入出力端子、複数の制御端子および前記複数の半導体素子を覆う封止樹脂を有する半導体装置と、
    第１基板と、
    前記第１基板に固定され且つ前記制御端子と接続する第１コネクタとを備え、
    前記第１コネクタは、前記第１基板の厚さ方向と直角であって互いに平行である第１方向および第２方向の少なくともいずれかにおいて前記制御端子が相対動することを許容し、
    前記第１コネクタは、前記第２方向視において前記封止樹脂と重なり、
    前記入力モジュールは、第１出力端子および第２出力端子を有し、
    前記入力モジュールの前記第１出力端子と、前記第１半導体モジュールの第１半導体装置の前記複数の入出力端子に含まれる第１入力端子とは、各々が有する締結用孔に締結部材が挿通されることによって直接接続されており、
    前記入力モジュールの前記第２出力端子と、前記第１半導体モジュールの前記第１半導体装置の前記複数の入出力端子に含まれる第２入力端子とは、各々が有する締結用孔に締結部材が挿通されることによって直接接続されており、
    前記コンデンサモジュールは、第１接続端子および第２接続端子を有し、
    前記第１半導体モジュールの前記第１半導体装置の前記複数の入出力端子に含まれる第１出力端子と、前記第２半導体モジュールの第２半導体装置の前記複数の入出力端子に含まれる第１入力端子と、前記コンデンサモジュールの前記第１接続端子とは、各々が有する締結用孔に締結部材が挿通されることによって直接接続されており、
    前記第１半導体モジュールの前記第１半導体装置の前記複数の入出力端子に含まれる第２出力端子と、前記第２半導体モジュールの前記第２半導体装置の前記複数の入出力端子に含まれる第２入力端子と、前記コンデンサモジュールの前記第２接続端子とは、各々が有する締結用孔に締結部材が挿通されることによって直接接続されている、
    ＡＣ／ＤＣコンバータユニット。
  2. 前記制御端子は、前記厚さ方向に延びる起立部を有しており、
    前記第１コネクタは、前記起立部が挿通される挿通孔を有する、請求項１に記載のＡＣ／ＤＣコンバータユニット。
  3. 前記制御端子は、前記封止樹脂から前記第２方向に突出する基部を有し、
    前記起立部は、前記基部の先端に繋がる、請求項２に記載のＡＣ／ＤＣコンバータユニット。
  4. 複数の前記制御端子は、前記第１方向に並んでいる、請求項２または３に記載のＡＣ／ＤＣコンバータユニット。
  5. 複数の前記制御端子は、前記封止樹脂を挟んで前記第２方向に分かれて配置されている、請求項４に記載のＡＣ／ＤＣコンバータユニット。
  6. 複数の前記入出力端子は、前記第１方向において複数の前記制御端子の外側に配置されている、請求項４または５に記載のＡＣ／ＤＣコンバータユニット。
  7. 複数の前記入出力端子は、前記封止樹脂を挟んで前記第２方向に分かれて配置されている、請求項４に記載のＡＣ／ＤＣコンバータユニット。
  8. 前記第１基板は、前記入出力端子を挿通させる入出力用貫通部を有する、請求項２ないし７のいずれかに記載のＡＣ／ＤＣコンバータユニット。
  9. 前記第１基板は、前記厚さ方向において互いに反対側を向く第１基板主面および第１基板裏面を有しており、
    前記第１基板裏面は、前記厚さ方向において前記封止樹脂と対向している、請求項２ないし８のいずれかに記載のＡＣ／ＤＣコンバータユニット。
  10. 前記第１コネクタは、前記第１基板に対して前記厚さ方向における前記第１基板裏面側に配置されている、請求項９に記載のＡＣ／ＤＣコンバータユニット。
  11. 複数の前記第１コネクタは、前記第１方向に並んで配置されている、請求項１０に記載のＡＣ／ＤＣコンバータユニット。
  12. 複数の前記第１コネクタは、前記第２方向において前記封止樹脂を挟んで分かれて配置されている、請求項１１に記載のＡＣ／ＤＣコンバータユニット。
  13. 前記第１基板は、前記第１コネクタの一部を挿通させる制御用貫通部を有する、請求項１０ないし１２のいずれかに記載のＡＣ／ＤＣコンバータユニット。
  14. 前記第１基板に搭載された複数の電子部品を備える、請求項９ないし１３のいずれかに記載のＡＣ／ＤＣコンバータユニット。
  15. 複数の前記電子部品は、前記第１基板主面に実装されたものを含む、請求項１４に記載のＡＣ／ＤＣコンバータユニット。
  16. 複数の前記電子部品は、前記第１基板裏面に実装されたものを含む、請求項１４または１５に記載のＡＣ／ＤＣコンバータユニット。
  17. 前記封止樹脂は、前記厚さ方向にボルトを挿通させるための貫通孔を有しており、
    前記第１基板は、前記厚さ方向視において前記貫通孔を内包する凹部を有する、請求項９ないし１６のいずれかに記載のＡＣ／ＤＣコンバータユニット。
  18. 前記第１半導体モジュールは、ＰＦＣ用モジュールである、請求項１ないし１７のいずれかに記載のＡＣ／ＤＣコンバータユニット。
  19. 前記第２半導体モジュールは、ＬＬＣ用モジュールである、請求項１８に記載のＡＣ／ＤＣコンバータユニット。
  20. 前記第２半導体モジュールと前記出力モジュールとの間に介在するトランスモジュールを備える、請求項１ないし１９のいずれかに記載のＡＣ／ＤＣコンバータユニット。
  21. 前記トランスモジュールは、入力端子および出力端子を有し、
    前記第２半導体モジュールの前記出力端子と、前記トランスモジュールの前記入力端子とは、第３固定手段によって直接接続されている、請求項２０に記載のＡＣ／ＤＣコンバータユニット。
  22. 前記第３固定手段は、締結部材である、請求項２１に記載のＡＣ／ＤＣコンバータユニット。
  23. 前記第３固定手段は、溶接部である、請求項２１に記載のＡＣ／ＤＣコンバータユニット。
  24. 前記出力モジュールは、入力端子および出力端子を有する第３半導体装置を具備し、
    前記トランスモジュールの前記出力端子と、前記第３半導体装置の前記入力端子とは、第４固定手段によって直接接続されている、請求項２１ないし２３のいずれかに記載のＡＣ／ＤＣコンバータユニット。
  25. 前記第４固定手段は、締結部材である、請求項２４に記載のＡＣ／ＤＣコンバータユニット。
  26. 前記出力モジュールは、出力基板を有しており、
    前記第３半導体装置の前記出力端子は、第５固定手段によって前記出力基板に直接接続されている、請求項２４または２５に記載のＡＣ／ＤＣコンバータユニット。
  27. 前記第５固定手段は、締結部材である、請求項２６に記載のＡＣ／ＤＣコンバータユニット。

JP2020568082A 2019-01-21 2020-01-15 Ａｃ／ｄｃコンバータユニット Active JP7461307B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019007650 2019-01-21
JP2019007650 2019-01-21
JP2019165842 2019-09-12
JP2019165842 2019-09-12
PCT/JP2020/001046 WO2020153190A1 (ja) 2019-01-21 2020-01-15 半導体モジュールおよびａｃ／ｄｃコンバータユニット

Publications (2)

Publication Number Publication Date
JPWO2020153190A1 JPWO2020153190A1 (ja) 2021-12-02
JP7461307B2 true JP7461307B2 (ja) 2024-04-03

Family

ID=71735977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020568082A Active JP7461307B2 (ja) 2019-01-21 2020-01-15 Ａｃ／ｄｃコンバータユニット

Country Status (3)

Country Link
JP (1) JP7461307B2 (ja)
CN (1) CN113302736B (ja)
WO (1) WO2020153190A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243464A1 (ja) * 2022-06-17 2023-12-21 ローム株式会社 半導体装置、半導体モジュール、および半導体モジュールの取付構造

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189416A (ja) 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
JP2011250491A (ja) 2010-05-21 2011-12-08 Denso Corp 半導体モジュール、および、それを用いた駆動装置
JP2015220429A (ja) 2014-05-21 2015-12-07 ローム株式会社 半導体装置
JP2016100442A (ja) 2014-11-20 2016-05-30 日産自動車株式会社 半導体モジュール及び半導体装置
WO2017154198A1 (ja) 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びその製造方法、リードフレーム
JP2017188511A (ja) 2016-04-01 2017-10-12 株式会社豊田自動織機 電力変換装置
WO2018185805A1 (ja) 2017-04-03 2018-10-11 三菱電機株式会社 スイッチング素子駆動ユニット
WO2019012678A1 (ja) 2017-07-14 2019-01-17 新電元工業株式会社 電子モジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189416A (ja) 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
JP2011250491A (ja) 2010-05-21 2011-12-08 Denso Corp 半導体モジュール、および、それを用いた駆動装置
JP2015220429A (ja) 2014-05-21 2015-12-07 ローム株式会社 半導体装置
JP2016100442A (ja) 2014-11-20 2016-05-30 日産自動車株式会社 半導体モジュール及び半導体装置
WO2017154198A1 (ja) 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びその製造方法、リードフレーム
JP2017188511A (ja) 2016-04-01 2017-10-12 株式会社豊田自動織機 電力変換装置
WO2018185805A1 (ja) 2017-04-03 2018-10-11 三菱電機株式会社 スイッチング素子駆動ユニット
WO2019012678A1 (ja) 2017-07-14 2019-01-17 新電元工業株式会社 電子モジュール

Also Published As

Publication number Publication date
CN113302736B (zh) 2024-01-02
WO2020153190A1 (ja) 2020-07-30
JPWO2020153190A1 (ja) 2021-12-02
CN113302736A (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
US10008392B2 (en) Method for producing a power semiconductor module
US9490200B2 (en) Semiconductor device
US11670572B2 (en) Semiconductor device
US8031479B2 (en) Power converter apparatus
JP5789264B2 (ja) 回路装置
WO2011115081A1 (ja) 半導体装置
WO2017163583A1 (ja) 半導体装置および半導体装置の製造方法
US8040707B2 (en) Power converter
WO2012039115A1 (ja) 回路装置
US11380656B2 (en) Semiconductor device
US11908778B2 (en) Semiconductor module
WO2022080063A1 (ja) 半導体モジュール
WO2020208739A1 (ja) 半導体装置
JP7461307B2 (ja) Ａｃ／ｄｃコンバータユニット
WO2019235146A1 (ja) 半導体モジュール
US8018730B2 (en) Power converter apparatus
JP6667737B1 (ja) 半導体モジュールおよび電力変換装置
US11996344B2 (en) Semiconductor device
WO2023286531A1 (ja) 半導体装置、および半導体装置の製造方法
US20210407881A1 (en) Semiconductor device
WO2022080100A1 (ja) 半導体モジュール、および半導体モジュールの製造方法
WO2024070581A1 (ja) 電力変換ユニット
WO2023140050A1 (ja) 半導体装置
KR20210041425A (ko) 다층 접합 전력 모듈 및 그 제조 방법
JP2021040065A (ja) 半導体装置の実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240322

R150 Certificate of patent or registration of utility model

Ref document number: 7461307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150