CN113557603A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113557603A
CN113557603A CN202080019853.3A CN202080019853A CN113557603A CN 113557603 A CN113557603 A CN 113557603A CN 202080019853 A CN202080019853 A CN 202080019853A CN 113557603 A CN113557603 A CN 113557603A
Authority
CN
China
Prior art keywords
main
width
terminal
main terminal
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080019853.3A
Other languages
English (en)
Other versions
CN113557603B (zh
Inventor
三轮亮太
长濑拓生
石野宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN113557603A publication Critical patent/CN113557603A/zh
Application granted granted Critical
Publication of CN113557603B publication Critical patent/CN113557603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体装置具备：半导体元件(40)，具有第1主电极(41C)以及在与第1主电极之间流过主电流的第2主电极(41E)；封固树脂体(30)，将半导体元件封固；以及作为多个主端子(71)的第1主端子(71C)及第2主端子(71E)，在封固树脂体的内部与对应的主电极电连接，向封固树脂体之外延伸设置。主端子从封固树脂体的一面(302)突出，第1主端子及第2主端子在与半导体元件的厚度方向正交的一个方向上以使侧面(710C、710E)相互对置的方式交替配置。对于主端子的突出部分的一个方向上的宽度而言，相比于与封固树脂体之间的边界部(713C、713E)，连接其他部件的外部连接部(712C、712E)更大。

Description

半导体装置
关联申请的相互参照
本申请基于2019年3月11日申请的日本专利申请2019－43887号，这里通过参照而引用其记载内容。
技术领域
本发明涉及半导体装置。
背景技术
在专利文献1中，提出了半导体装置。半导体装置具备具有第1主电极及第2主电极的半导体元件、将半导体元件封固的封固树脂体、以及与对应的主电极电连接的主端子(端子部)。
现有技术文献
专利文献
专利文献1：JP2015－82614A
发明内容
专利文献1的半导体装置中，作为主端子，具有1个与第1主电极连接的第1主端子和1个与第2主电极连接的第2主端子。要求进一步降低电感。
半导体装置中，全部的主端子从封固树脂体的一面向封固树脂体之外突出。因而，担心通电带来的主端子的温度上升的影响。
本发明的目的在于，提供能够降低电感并且抑制主端子的温度上升的半导体装置。
根据本发明的一个技术方案，半导体装置具备：至少一个半导体元件，作为主电极而具有第1主电极以及在与第1主电极之间流动主电流的第2主电极；封固树脂体，将半导体元件封固；以及在封固树脂体的内部与对应的主电极电连接、并且为了与其他部件连接而向封固树脂体的外部延伸设置的多个主端子，是与第1主电极电连接的第1主端子以及与第2主电极电连接的第2主端子。
全部的主端子从封固树脂体的一面突出。
并且，第1主端子及第2主端子在与半导体元件的厚度方向正交的一个方向上以使侧面相互对置的方式交替配置，对于主端子的突出部分的一个方向上的宽度而言，相比于与封固树脂体之间的边界部，连接其他部件的外部连接部更大。
根据本发明的一个技术方案，在半导体装置中，以使侧面相互对置的方式交替配置第1主端子和第2主端子。在半导体装置中，第1主端子与第2主端子的对置的侧面的组形成有多个。由此，能够降低电感。
另一方面，在全部的主端子被从封固树脂体的一面引出的结构下，配置全部端子的区域的宽度在边界部处小于一面的宽度。作为比较例，设想了主端子在封固树脂体的内外沿与一个方向正交的方向延伸设置的结构。该结构下，越是为了降低电感而增加主端子的条数，端子间的间隙所占的比例就越大。由于主端子的通电区域变小，所以例如DC电流不易流动，担心通电造成的主端子的温度上升的影响。DC电流是在半导体元件导通的稳态时流动的电流。
在本发明的一个技术方案的半导体装置中，在主端子的突出部分，相比于边界部的宽度，外部连接部的宽度更大。与以同一宽度将主端子从封固树脂体的一面引出的结构相比，主端子的通电区域较大。此外，在封固树脂体的外部，主端子的散热面积增大。因而，能够抑制主端子的温度上升。
由此，能够提供能够降低电感并且抑制主端子的温度上升的半导体装置。
附图说明
关于本发明的上述及其他目的、特征及优点，通过参照附图的下述详细说明会更加明确。
图1是表示应用第1实施方式的半导体装置的电力转换装置的概略结构的图。
图2是表示半导体装置的平面图。
图3是将图2从A方向观察的平面图。
图4是沿着图2的V－V线的剖面图。
图5是在图2中将主端子周边放大了的图。
图6是关于参考例而表示主端子的条数与电感、端子温度的关系的图。
图7是表示邻近效应的图。
图8是在第2实施方式的半导体装置中将主端子周边放大了的图。
图9是表示半导体模块及层叠体的平面图。
图10是在具备第3实施方式的半导体装置的半导体模块中将主端子周边放大了的图。
图11是表示第4实施方式的半导体装置的图。
图12是沿着图11的VII－VII线的剖面图。
图13是沿着图11的VIII－VIII线的剖面图。
图14是将图11所示的区域XIV放大了的图。
具体实施方式
参照附图说明多个实施方式。在多个实施方式中，对于在功能上及/或构造上对应的部分附加同一参照标记。在多个实施方式中，能够相互援用记载。以下，将半导体元件的厚度方向表示为Z方向，将与Z方向正交的一个方向表示为X方向。此外，将与Z方向及X方向这两个方向正交的方向表示为Y方向。只要无特别声明，就将沿着由上述X方向及Y方向规定的XY面的形状作为平面形状。
(第1实施方式)
首先，基于图1说明应用半导体装置的电力转换装置。
＜电力转换装置＞
图1所示的电力转换装置1被搭载在例如电动汽车或混合动力汽车中。电力转换装置1在直流电源2与电动发电机3之间进行电力转换。
直流电源2是锂离子电池或镍氢电池等能够充放电的二次电池。电动发电机3是三相交流式的旋转电机。电动发电机3作为车辆的行驶驱动源即电动机发挥功能。电动发电机3当再生时作为发电机发挥功能。
电力转换装置1具有平滑电容器4和作为电力转换器的逆变器5。平滑电容器4的正极侧端子与直流电源2的作为高电位侧电极的正极连接，负极侧端子与直流电源2的作为低电位侧电极的负极连接。逆变器5将所输入的直流电转换为规定频率的三相交流，向电动发电机3输出。逆变器5将由电动发电机3发出的交流电转换为直流电。逆变器5是DC－AC转换部。
逆变器5具备三相的上下臂电路6。各相的上下臂电路6在正极侧的电源线即高电位电源线7与负极侧的电源线即低电位电源线8之间串联连接2个臂而成。在各相的上下臂电路6中，上臂与下臂的连接点被连接到对于电动发电机3的输出线9。
本实施方式中，作为构成各臂的开关元件，采用n沟道型的绝缘栅双极型晶体管6i(以下表示为IGBT6i)。对于各个IGBT6i，反并联地连接着作为续流用的二极管的FWD6d。一相的上下臂电路6具有2个IGBT6i。在上臂中，IGBT6i的集电极电极与高电位电源线7连接。在下臂中，IGBT6i的发射极电极与低电位电源线8连接。并且，上臂中的IGBT6i的发射极电极与下臂中的IGBT6i的集电极电极相互连接。
电力转换装置1除了上述的平滑电容器4及逆变器5以外，可以还具备作为与逆变器5不同的电力转换器的转换器、构成逆变器5或转换器的开关元件的驱动电路等。转换器是将直流电压转换为不同的值的直流电压的DC－DC转换部。
＜半导体装置的概略构造＞
接着，根据图2～图4说明半导体装置20的概略构造。如图2～图4所示，半导体装置20具备封固树脂体30、半导体元件40、热沉50、接线端60(terminal)、和包括主端子71及信号端子73的引线框70。图4中，为了方便，还图示了主端子71E。
封固树脂体30将构成半导体装置20的其他要素的一部分封固。其他要素的剩余部分露出到封固树脂体30的外部。封固树脂体30例如将半导体元件40封固。封固树脂体30将在构成半导体装置20的其他要素之间形成的连接部分封固。例如，封固树脂体30将半导体元件40与热沉50的连接部分封固。封固树脂体30将半导体元件40与接线端60的连接部分封固。封固树脂体30将接线端60与热沉50的连接部分封固。封固树脂体30将热沉50与主端子71的连接部分封固。
封固树脂体30例如由环氧类树脂构成。封固树脂体30例如通过传递模塑法成形。封固树脂体30有时称作模塑树脂。如图2及图3等所示，封固树脂体30在Z方向上具有一面300以及与一面300相对的背面301。一面300及背面301例如为平坦面。
封固树脂体30具有将一面300与背面301相连的侧面。如图2所示，本实施方式的封固树脂体30的平面形状大致为矩形。封固树脂体30具有主端子71向外部突出的侧面302和信号端子73向外部突出的侧面303。侧面303是在Y方向上与侧面302相对的面。
半导体元件40在Si、SiC、GaN等的半导体基板上形成元件而成。半导体装置20具备至少一个半导体元件40。半导体元件40具有栅极电极和流过主电流的主电极41。半导体元件40构成上述臂的一个。半导体元件40有时称作半导体芯片。
本实施方式中，在半导体基板形成有上述的IGBT6i及FWD6d。这样，作为半导体元件40而采用RC(Reverse Conducting)－IGBT。此外，形成于半导体基板的元件以主电流在Z方向上流动的方式呈纵型构造。虽然省略了图示，但栅极电极例如呈沟槽构造。如图4所示，半导体元件40在自身的厚度方向即Z方向的两面具有主电极。
具体而言，作为主电极41，在一面侧具有集电极电极41C，在与一面相反的背面侧具有发射极电极41E。集电极电极41C兼作FWD6d的阴极电极。发射极电极41E兼作FWD6d的阳极电极。集电极电极41C形成在一面的大致整个区域。发射极电极41E形成在背面的一部分。集电极电极41C相当于第1主电极，发射极电极41E相当于第2主电极。
如图2及图4所示，半导体元件40在发射极电极41E的形成面具有作为信号用的电极的焊盘42。焊盘42形成在与发射极电极41E不同的位置。焊盘42与发射极电极41E电分离。半导体元件40的平面形状大致为矩形。焊盘42在Y方向上形成在与发射极电极41E的形成区域相反侧的端部。
半导体元件40具有例如5个焊盘42。具体而言，作为焊盘42，具有栅极电极用、发射极电极41E的电位检测用、电流感测用、半导体元件40的温度检测用的焊盘。作为温度检测用的焊盘42，具有作为温度检测元件的感温二极管的阳极电位用和阴极电位用的焊盘。5个焊盘42在X方向上排列形成。
在半导体元件40中，作为主电极41、焊盘42等电极的构成材料，例如能够使用Al类材料。在利用焊料等进行接合的情况下，材料可以包含Cu。例如能够使用AlCuSi。
热沉50以在Z方向上夹着半导体元件40的方式配置。热沉50至少起到将半导体元件40产生的热散热的功能。因此，热沉50有时称作散热部件。本实施方式的热沉50还作为将半导体元件40与主端子71之间电连接的布线发挥功能。热沉50构成逆变器5的主电路。因此，热沉50有时称作布线部件。
作为热沉50，例如能够采用金属板、树脂或陶瓷等电绝缘体与金属体的复合材料。热沉50C和热沉50E可以使用相同种类的部件，也可以使用相互不同的部件。本实施方式中，使用含Cu的金属板形成热沉50。
热沉50以夹着半导体元件40的方式成对设置。半导体装置20中，作为一对热沉50，具有配置在集电极电极41C侧的热沉50C和配置在发射极电极41E侧的热沉50E。热沉50相当于散热部件。热沉50C相当于第1散热部件，热沉50E相当于第2散热部件。
热沉50C、50E在从Z方向观察的平面视图中以将半导体元件40包含在内的方式设置。热沉50C在Z方向上具有半导体元件40侧的安装面500C以及与安装面500C相对的散热面501C。同样，热沉50E具有安装面500E和散热面501E。安装面500C、500E在Z方向上相互面对。安装面500C、500E相互大致平行。本实施方式的热沉50C、50E的平面形状大致呈矩形。热沉50C、50E呈大致相同的形状及大小。热沉50C、50E在从Z方向观察的平面视图中相互大致一致地配置。
热沉50C、50E各自的至少一部分被封固树脂体30封固。本实施方式中，热沉50C的散热面501C从封固树脂体30露出。散热面501C与一面300大致共面。热沉50C的表面之中，除了与集电极电极41C之间的连接部、散热面501C、与对应的主端子71C之间的连接部以外的部分被封固树脂体30覆盖。同样，热沉50E的散热面501E从封固树脂体30露出。散热面501E与背面301大致共面。热沉50E的表面之中，除了与接线端60之间的连接部、散热面501E、与对应的主端子71E之间的连接部以外的部分被封固树脂体30覆盖。
在热沉50C的安装面500C，经由接合部件80而连接着半导体元件40的集电极电极41C。在热沉50E的安装面500E，经由接合部件80而连接着接线端60。作为接合部件80，能够使用焊料、或含有Ag等的导电性膏。在本实施方式中，作为接合部件80而使用焊料。
接线端60作为将发射极电极41E与热沉50E电连接的布线发挥功能。接线端60起到将半导体元件40产生的热散热的功能。接线端60使用导电性及热传导性优良的材料、例如Cu等金属材料形成。接线端60在Z方向的平面视图中以与发射极电极41E大致一致的方式设置。接线端60大致呈长方体状。接线端60中，在与热沉50E连接的连接面的相反的面，经由接合部件80而连接着半导体元件40的发射极电极41E。
引线框70中，作为外部连接端子而具有主端子71和信号端子73。引线框70作为与热沉50不同的部件而构成。引线框70将以Cu等为材料的金属板通过冲压等加工而成。
主端子71是流过主电流的外部连接端子。引线框70具有多个主端子71。主端子71与半导体元件40的对应的主电极电连接。半导体装置20中，作为主端子71而具有与集电极电极41C对应的主端子71C以及与发射极电极41E对应的主端子71E。主端子71C相当于第1主端子，主端子71E相当于第2主端子。主端子71C有时称作集电极端子。主端子71E有时称作发射极端子。
各个主端子71在封固树脂体30的内外延伸设置。主端子71从封固树脂体30内在Y方向上向从半导体元件40离开的方向延伸。全部的主端子71从封固树脂体30的侧面302向外部突出。主端子71中，至少突出部分在X方向上排列。主端子71的详细情况后述。
信号端子73与对应的半导体元件40的焊盘42电连接。引线框70具有多个信号端子73。信号端子73在封固树脂体30的内部与焊盘42连接。连接于各焊盘42的5个信号端子73分别在Y方向上向从半导体元件40离开的方向延伸。信号端子73在X方向上排列配置。全部的信号端子73从封固树脂体30的侧面303向外部突出。本实施方式的信号端子73经由键合线81而与焊盘42连接。另外，也可以代替键合线81而使用接合部件80。
在以上那样构成的半导体装置20中，通过封固树脂体30，将半导体元件40、热沉50各自的一部分、接线端60、主端子71各自的一部分、以及信号端子73各自的一部分一体地封固。即，构成一个臂的要素被封固。这样的半导体装置20有时称作1in1封装。
＜主端子＞
接着，根据图2～图5，说明半导体装置20的主端子71及其周边构造。图5中，为了方便，用参考线示出了联结杆(tie bar)72。
如图4所示，主端子71与对应的热沉50连接。在主端子71中，与热沉50连接的连接部分被封固树脂体30封固。半导体装置20中，主端子71C、71E的至少一方具有多个。半导体装置20具备3条以上的主端子71。
如图2、图4及图5所示，主端子71C、71E在作为排列方向的X方向上交替配置。所谓交替，是指在排列方向上主端子71C与主端子71E相邻的配置。相邻的主端子71C、71E中，侧面710C、710E相互对置。主端子71C、71E不是板面彼此对置而是以侧面710C、710E彼此对置的方式配置。如图3所示，半导体装置20中，对置的侧面710C、710E具有多组。
相邻的主端子71C、71E在其全长的一部分中对置。相邻的主端子71C、71E在板厚方向的至少一部分中对置。例如也可以是在板厚方向上错开的配置。优选的是，对置的侧面710C、710E的一个与另一个在厚度方向的整个区域中对置配置。
交替的最小结构是2条主端子71C与1条主端子71E的组合、或者1条主端子71C与2条主端子71E的组合。例如在2条主端子71C与1条主端子71E的情况下，在排列方向上，按主端子71C、主端子71E、主端子71C的顺序配置。该情况下，相互对置的侧面710C、710E形成有2组。
在本实施方式中，半导体装置20具备7条主端子71。半导体装置20具备3条主端子71C和4条主端子71E。半导体装置20中，对置的侧面710C、710E具有8组。主端子71的板厚在全长上大致均匀。主端子71C的板厚与主端子71E的板厚大致相等。主端子71的突出部分在Z方向上配置在大致相同的位置。在突出部分，相邻的主端子71C、71E在厚度方向的大致整个区域对置。
主端子71如图4所示，在封固树脂体30内具有弯曲部分。在比弯曲部分更远离半导体元件40的部分，相邻的主端子71C、71E对置。主端子71C、71E在Z方向上在安装面500C、500E之间的位置从封固树脂体30突出。主端子71C、71E在YZ平面中呈曲柄(crank)形状。
如图5所示，主端子71C具有内部连接部711C、外部连接部712C、边界部713C、窄宽度部714C、大宽度部715C以及相连部716C。同样，主端子71E具有内部连接部711E、外部连接部712E、边界部713E、窄宽度部714E、大宽度部715E以及相连部716E。
内部连接部711C、711E以及外部连接部712C、712E在主端子71C、71E中是连接其他部件的端子部。内部连接部711C、711E是设在封固树脂体30内的连接部。内部连接部711C、711E与对应的热沉50C、50E连接。外部连接部712C、712E是设在封固树脂体30外部的连接部。外部连接部712C、712E与构成半导体装置20的要素之外的要素即其他部件连接。
例如在半导体装置20构成上臂的情况下，外部连接部712C与构成高电位电源线7的母线(bus bar)连接，外部连接部712E与构成输出线9的母线连接。在半导体装置20构成下臂的情况下，外部连接部712C与构成输出线9的母线连接，外部连接部712E与构成低电位电源线8的母线连接。
本实施方式中，在延伸设置方向上，在主端子71C、71E的一端设有内部连接部711C、711E，在另一端设有外部连接部712C、712E。如图4所示，内部连接部711C经由接合部件80而与热沉50C的安装面500C连接。内部连接部711E经由接合部件80而与热沉50E的安装面500E连接。内部连接部711C、711E与热沉50C、50E中与信号端子73相反侧的端部附近连接。
边界部713C、713E是主端子71C、71E中从侧面302向封固树脂体30的外部突出的部分与被封固树脂体30覆盖的部分之间的边界部分。边界部713C、713E可以说是突出部分的根部。边界部713C、713E设在内部连接部711C、711E与外部连接部712C、712E之间。
如图5所示，在主端子71C、71E中，将外部连接部712C、712E的宽度定义为W1，将边界部713C、713E的宽度定义为W2。图5中，对于一个主端子71E例示了宽度W1、W2。宽度W1、W2是一个主端子71内不同的部分的长度。所谓宽度，在主端子71中，是沿着作为排列方向的X方向的长度。在各个主端子71C中，外部连接部712C的宽度W1大于边界部713C的宽度W2。在各个主端子71E中，外部连接部712E的宽度W1大于边界部713E的宽度W2。此外，在全部的主端子71中，外部连接部712C、712E的宽度W1大致相等。在全部的主端子71中，边界部713C、713E的宽度W2大致相等。
窄宽度部714C、714E及大宽度部715C、715E是主端子71C、71E中在与排列方向正交的方向即Y方向上延伸设置的部分。在各个主端子71C中，窄宽度部714C是包括边界部713C且在封固树脂体30的内外延伸设置的部分。同样，在各个主端子71E中，窄宽度部714E是包括边界部713E且在封固树脂体30的内外延伸设置的部分。在各个主端子71C中，大宽度部715C是包括外部连接部712C且宽度比窄宽度部714C大的部分。在各个主端子71E中，大宽度部715E是包括外部连接部712E且宽度比窄宽度部714E大的部分。在大宽度部715C、715E的一端设有外部连接部712C、712E。
本实施方式中，窄宽度部714C、714E包括对应的内部连接部711C、711E。在窄宽度部714C、714E的一端设有内部连接部711C、711E。由此，窄宽度部714C、714E的宽度被设为上述的宽度W2，大宽度部715C、715E的宽度被设为上述的宽度W1。窄宽度部714C、714E以宽度W2延伸设置。大宽度部715C、715E以宽度W1延伸设置。此外，在全部的主端子71中，大宽度部715C、715E的宽度W1彼此大致相等。在全部的主端子71中，窄宽度部714C、714E的宽度W2彼此大致相等。
相连部716C的一端与窄宽度部714C相连，另一端与大宽度部715C相连。同样，相连部716E的一端与窄宽度部714E相连，另一端与大宽度部715E相连。相连部716C、716E将对应的窄宽度部714C、714E与大宽度部715C、715E相连。相连部716C、716E包括宽度比边界部713C、713E大的部分。在从主端子71各自的边界部713C、713E到外部连接部712C、712E的延伸设置部分，任意的第1位置的宽度W11为任意的第2位置的宽度W12以上。第2位置是比第1位置靠近封固树脂体30的侧面302的位置。图5中，在一个主端子71E中例示了宽度W11、W12。
本实施方式中，相连部716C、716E的宽度随着与大宽度部715C、715E接近而变大。相连部716C、716E的宽度从窄宽度部714C、714E侧向大宽度部715C、715E侧逐渐变大。在相连部716C、716E中，宽度W11比宽度W12大。
相邻的主端子71C、71E间的间隙71G在对置区域的全长上大致一定。在相邻的主端子71C、71E中，边界部713C、713E间的间隙71G与外部连接部712C、712E间的间隙71G大致相等。间隙71G被设为能够在主端子71C、71E之间确保电绝缘的规定间隔。间隙71G在多个主端子71中被设为一定。
因此，在排列方向上越是从主端子71的中心远离，相连部716C、716E相对于Y方向的倾斜角越大。换言之，越从中心远离，对应的窄宽度部714C、714E与大宽度部715C、715E在X方向上的错位越大。所谓X方向上的错位，是指宽度的中心位置的错开。所谓倾斜角，是指经过宽度的中心位置的假想线与沿着Y方向的假想线所成的角度。并且，主端子71的配置区域的宽度W21大于热沉50(金属体)的宽度W22。所谓主端子71的配置区域，是指主端子71的排列方向上两端的主端子71的外－外间的区域，以下表示为端子区域。端子区域在包括外部连接部712C、712E的部分比热沉50宽度大。所谓上述的主端子71的中心，是指端子区域的中心。
主端子71的中心与半导体元件40的经过元件中心的中心线CL大致一致。主端子71C、71E如图5所示，相对于中心线CL线对称配置。所谓元件中心，在如本实施方式那样半导体元件40是一个的情况下，是指半导体元件40的中心。在半导体元件40例如为2个的情况下，是指2个半导体元件40的排列方向上的中心间的中央位置。中心线CL是与X方向正交且经过元件中心的假想线。图5所示的中心线CL在图3中设置在剖面指示的单点划线位置。
进而，主端子71C、71E具有联结杆痕720C、720E。联结杆痕720C、720E形成在联结杆72的连结部分及其附近。联结杆痕720C、720E是联结杆72的切断痕。联结杆72在封固树脂体30成形后作为引线框70的不需要部分而被除去。通过联结杆72的除去，在半导体装置20中，主端子71C与主端子71E被电分离。
如图5中参考线所示，在切断前的状态下，联结杆72与相连部716C、716E相连。联结杆72将相连部716C、716E相互连结，并且固定到引线框70的未图示的外周框。相连部716C、716E的一端与窄宽度部714C、714E相连，另一端与大宽度部715C、715E相连。联结杆72设置在比相连部716C、716E的一端更靠近另一端的位置，并设置在比另一端更靠近一端的位置。联结杆72与窄宽度部714C、714E及大宽度部715C、715E分离地设置。
由此，联结杆痕720C、720E也设置在比相连部716C、716E的一端更靠近另一端的位置，并设置在比另一端更靠近一端的位置。联结杆痕720C、720E与窄宽度部714C、714E及大宽度部715C、715E分离地设置。
＜第1实施方式的总结＞
根据本实施方式的半导体装置20，主端子71C、71E交替配置。并且，相邻的主端子71C、71E的侧面710C、710E彼此对置。主端子71C和主端子71E中的主电流的朝向大致反向。由此，能够将在主电流流过时产生的磁通相互抵消而降低电感。侧面虽然比作为板厚方向的面的板面小，但主端子71的对置的侧面710C、710E具有多组。因而，能够有效地降低电感。此外，将相同种类的主端子71C、71E分别设为多条而并行化。由此也能够降低电感。
图6关于参考例而表示主端子的合计条数与电感、端子温度的关系。参考例中，假设主端子71的宽度在全长上相等。此外，将端子区域的宽度设为一定。由图6可知，主端子的条数越是增加，即对置的侧面的组越是增加，越能够降低电感。
本实施方式中，主端子71C有3条，主端子71E有4条。由此，能够有效地降低电感。由此，能够降低伴随着IGBT6i的开关而产生的浪涌电压。
另一方面，在全部的主端子被从封固树脂体的一面引出的结构下，端子区域的宽度在边界部小于一面的宽度。作为比较例，对于主端子，设想了宽度一定而从封固树脂体内向外引出的结构。该结构下，越是为了降低电感而增加主端子的条数，端子间的间隙所占的比例越大。由此，主端子各自的剖面积变小，在相同电位的主端子中通电区域变小。因而，例如DC电流不易流动。由此，如图6所示，主端子的条数越是增加，主端子的温度越高。由于端子温度的上升，例如可能发生封固树脂体的剥离。
另外，DC电流是在半导体元件(开关元件)导通的稳态时流动的电流(直流电流)。AC电流是在半导体元件开关时流动的电流(交流电流)。半导体装置20的大部分发热由DC电流产生。
相对于此，本实施方式中，外部连接部712C、712E的宽度W1大于边界部713C、713E的宽度W2。与将主端子以同一宽度引出的结构相比，主端子71的通电区域大，因此能够抑制主端子71的发热。能够抑制主要由DC电流带来的发热。此外，在封固树脂体30的外部，由主端子71带来的散热面积大，所以能够将产生的热有效地散热。由此，能够抑制主端子71的温度上升。如图6中虚线箭头所示，即使主端子的条数相同，相对于实线所示的参考例，也能够使端子温度下降。
基于以上，根据本实施方式的半导体装置20，能够降低电感并且抑制主端子71的温度上升。
主端子71的形状并无特别限定。如上述那样，至少满足宽度W1＞宽度W2即可。本实施方式中，主端子71在边界部713C、713E与外部连接部712C、712E之间具有比宽度W2宽的部分。此外，从边界部713C、713E到外部连接部712C、712E，第1位置的宽度W11被设为比第1位置更靠近侧面302的第2位置的宽度W12以上。主端子71满足宽度W1＞宽度W2的关系，并且从边界部713C、713E向外部连接部712C、712E而宽度变大。因而，能够有效地抑制主端子71的温度上升。
主端子71相对于热沉50的配置并无特别限定。在本实施方式中，外部连接部712C、712E的端子区域的宽度W21大于热沉50的宽度W22。边界部713C、713E的端子区域的宽度小于侧面302及热沉50的宽度W22。这样，主端子71被从封固树脂体30的侧面302引出，在距侧面302较远的位置宽度设定得更大。因而，能够更有效地抑制主端子71的温度上升。另外，也可以使宽度W21与宽度W22大致相等。若使间隙71G一定，则相比于满足宽度W21＜宽度W22的结构，能够有效地抑制主端子71的温度上升。
在引线框70中，联结杆72相对于主端子71的连结位置并无特别限定。在本实施方式中，主端子71在Y方向上延伸设置，具有宽度相互不同的窄宽度部714C、714E及大宽度部715C、715E、以及相连部716C、716E。该结构下，越是从主端子71的中心远离，窄宽度部714C、714E与大宽度部715C、715E在X方向上的错位就越大。相连部716C、716E与窄宽度部714C、714E的连结部分、以及相连部716C、716E与大宽度部715C、715E的连结部分在宽度的两侧弯曲。
本实施方式中，在相连部716C、716E中，在从窄宽度部714C、714E及大宽度部715C、715E离开了的位置，形成有联结杆痕720C、720E。根据该结构，能够不包含弯曲部分地将联结杆72切断。还能够在主端子71的突出部分使窄宽度部714C、714E、大宽度部715C、715E的长度较长，使联结杆72与窄宽度部714C、714E、大宽度部715C、715E连结。但是，电感会增加。根据本实施方式，通过利用在构造上产生的相连部716C、716E，能够抑制电感的增加并且容易地将联结杆72除去。
本实施方式中，主端子71C、71E相对于半导体元件40的中心线CL线对称配置。由此，主电流相对于中心线CL线对称地流动。主电流在中心线CL的左右大致均等地流动。由此，能够进一步降低电感。此外能够抑制局部发热。
表示了具有3条主端子71C、具有4条主端子71E的例子，但不限于此。也可以使主端子71C的条数多于主端子71E的条数。例如，也可以使主端子71C为4条，使主端子71E为3条。该情况下，主端子71C配置在排列方向的两端。
表示了信号端子73经由键合线81而与焊盘42连接的例子，但不限于此。例如，也可以采用将信号端子73经由接合部件80而与焊盘42连接的结构。表示了半导体装置20具备接线端60的例子，但不限于此。还能够做成不具备接线端60的结构。还能够通过采用在安装面500E侧具有凸部的热沉50E而做成采用键合线81且不具备接线端60的结构。
主端子71相对于热沉50的连接位置不限于上述例子。例如，主端子71可以连接到对应的热沉50的侧面。
表示了主端子71及信号端子73作为引线框70的一部分而构成的例子，但不限于此。也可以做成主端子71C、71E的至少一方相对于热沉50C、50E一体地相连的结构。
(第2实施方式)
本实施方式是以在先实施方式为基础方式的变形例。上述实施方式中，在奇数条主端子71中，使全部的外部连接部712C、712E的宽度大致相等。取而代之，也可以使两端的主端子71的宽度窄于中央的主端子71的宽度。
对于在开关时流动的电流即AC电流而言，开关频率越高，表皮效应、邻近效应的影响越大。在图7所示的例子中，内部连接部711C、711E的宽度大致相等。此外，外部连接部712C、712E的宽度大致相等。相对于位于两端的主端子71E，在外侧没有配置主端子71C，仅在内侧配置有主端子71C。根据邻近效应，AC电流在位于两端的主端子71E的内侧的区域流动。两端的主端子71E之中，在外侧的区域71a几乎不流动AC电流。图7所示的实线箭头表示规定时刻的AC电流的流动。另外，图7与图5对应。
在具备奇数条主端子71的结构下，主端子71C与主端子71E条数不同从而通电区域产生差异。具体而言，条数少的主端子的通电区域比条数多的主端子的通电区域小。在图7所示的结构下，主端子71C的通电区域比主端子71E的通电区域小。
图8表示本实施方式的半导体装置20中的主端子71的周边，与图5对应。与图7同样，半导体装置20具备3条主端子71C和4条主端子71E。与在先实施方式同样，间隙71G在各端子71间大致相等。隔着规定的间隙，将主端子71C和主端子71E交替配置。与图7相比，位于两端的主端子71E的宽度较窄。
两端的内部连接部711E的宽度比被两端夹着的中央的内部连接部711C、711E的宽度窄。两端的外部连接部712E的宽度比中央的外部连接部712C、712E的宽度窄。配置在两端的主端子71E相对于图7所示的主端子71E而言，宽度以区域71a的量变窄。两端的主端子71E与中央的主端子71C、71E相比，Y方向的相同位置上的宽度在全长上变窄。
＜第2实施方式的总结＞
本实施方式中，奇数条主端子71之中，两端的主端子71E的宽度比中央的主端子71C、71E的宽度窄。由于保留AC电流主要流动的内侧的部分，所以关于主端子71的电感，能够确保与不缩窄两端的主端子71E的宽度的结构相同的等级。此外，由于使两端的主端子71E的宽度缩窄了区域71a的量，所以能够使条数少的主端子71C的通电区域接近于条数多的主端子71E的通电区域。由此，能够使主端子71的发热在主端子71C与主端子71E中接近。例如，能够均等化。另外，虽然省略记载，但关于本实施方式的半导体装置20的与第1实施方式记载的半导体装置20同等结构的部分，能够实现同等的效果。
作为主端子71，表示了具有3条主端子71C、具有4条主端子71E的例子，但不限于此。也可以使主端子71C的条数多于主端子71E的条数。主端子71的条数只要是3条以上的奇数，就能够应用本实施方式所示的结构。另外，所谓奇数条主端子71，与相互对置的侧面710C、710E具有偶数组是等价的。
(第3实施方式)
本实施方式是以在先实施方式为基础方式的变形例。上述实施方式中，将主端子71的条数设为了奇数。取而代之，也可以将主端子71的条数设为偶数。
如图9及图10所示，本实施方式的半导体装置20具有偶数条主端子71。图9示出了层叠体21。层叠体21具备半导体模块210和冷却器211。
半导体模块210具备构成一相的上下臂电路6的2个半导体装置20。以下，在上下臂电路6之中，有时将构成上臂的半导体装置20称作半导体装置20U。有时将构成下臂的半导体装置20称作半导体装置20L。层叠体21具备三相的半导体模块210。层叠体21具备构成U相的上下臂电路6的半导体模块210(U)、构成V相的上下臂电路6的半导体模块210(V)、以及构成W相的上下臂电路6的半导体模块210(W)。层叠体21具备6个半导体装置20。
半导体模块210与冷却器211在Z方向上交替配置。各个半导体模块210被冷却器211夹着。构成一个半导体模块210的半导体装置20U、20L在X方向上排列配置。半导体装置20U、20L例如以使散热面501C与相同的冷却器211对置的方式配置。半导体装置20U、20L具备3条以上的多条主端子71。例如，半导体装置20U、20L分别具备6条主端子71。即，分别具备3条主端子71C和3条主端子71E。半导体装置20U、20L除了为偶数条以外，与在先实施方式(参照图5)为相同结构。半导体装置20U、20L的主端子71在Y方向上被向相同侧引出。
冷却器211有时称作热交换部。在冷却器211的内部，形成有制冷剂流通的流路。冷却器211与制冷剂导入管212及制冷剂排出管213连接。制冷剂导入管212及制冷剂排出管213是内部形成有流路的筒状的部件。
制冷剂导入管212及制冷剂排出管213在Z方向上延伸设置。各个冷却器211在X方向的一端侧与制冷剂导入管212连接，在另一端侧与制冷剂排出管213连接。冷却器211的流路与制冷剂导入管212及制冷剂排出管213的流路一体地相连。从制冷剂导入管212导入的制冷剂流过冷却器211各自的流路，被从制冷剂排出管213向外排出。
另外，作为制冷剂，能够使用水、氨等相态变化的制冷剂、或乙二醇类等不发生相态变化的制冷剂。冷却器211主要用于将半导体装置20冷却。但是，除了冷却功能外，还可以具有在环境温度低的情况下加温的功能。该情况下，冷却器211称作温度调节器。此外，制冷剂称作热介质。
＜第3实施方式的总结＞
本实施方式中，构成半导体模块210的半导体装置20U、20L使主端子71的引出方向相同而在X方向上排列配置。通过该横向排列配置，如图10所示，位于半导体装置20U的端部的主端子71E与位于半导体装置20L的端部的主端子71C在X方向上相邻。以下，将位于端部且相邻的主端子71C、71E表示为主端子71C1、71E1。此外，由于外部连接部712C、712E的宽度变大，所以主端子71C1、71E1相互接近。
由此，根据邻近效应，主端子71E1中，在主端子71C1侧的部分、即外侧的部分也流动AC电流。同样，根据邻近效应，主端子71C1中，在主端子71E1侧的部分、即外侧的部分也流动AC电流。作为一个半导体模块210，能够进一步降低电感。另外，虽然省略记载，但本实施方式的半导体装置20的与第1实施方式记载的半导体装置20同等结构的部分能够实现同等的效果。
作为主端子71，示出了主端子71C、71E各具有3条的例子，但不限于此。另外，所谓偶数条主端子71，与相互对置的侧面710C、710E具有奇数组是等价的。
(第4实施方式)
本实施方式是以在先实施方式为基础方式的变形例。上述实施方式中，主端子71E经由热沉50E而与发射极电极41E连接。取而代之，也可以不经由热沉50E而将主端子71E连接于发射极电极41E。
如图11～图13所示，本实施方式的半导体装置20不同于在先实施方式，不具备接线端60。图11中，为了方便，表示了联结杆切断前的状态。构成引线框70的主端子71E经由接合部件80而与发射极电极41E连接。热沉50E经由接合部件80而与主端子71E连接。如图12所示，信号端子73也经由接合部件80而与焊盘42连接。
本实施方式的热沉50的平面形状也大致呈矩形。热沉50E的X方向的长度比热沉50C的X方向的长度长一些。热沉50C的Y方向的长度比热沉50E的Y方向的长度长。热沉50C在Y方向上跨热沉50E。热沉50C将热沉50E横穿。热沉50C具有对置部51C和非对置部52C。对置部51C是在Z方向上与热沉50E的安装面500E对置的部分，对置部51C在从Z方向观察的平面视图中是与安装面500E重叠的部分。非对置部52C与对置部51C在Y方向的主端子71侧相连。非对置部52C是不与热沉50E对置的部分。
本实施方式中，作为热沉50，采用DBC(Direct Bonded Copper)基板。热沉50分别具有绝缘体50x、和将绝缘体50x夹着而配置的金属体50y、50z。绝缘体50x是树脂或陶瓷等的基板。金属体50y、50z例如含有Cu而形成。金属体50y、50z相对于绝缘体50x直接接合。热沉50从半导体元件40侧起按照金属体50y、绝缘体50x、金属体50z的顺序层叠。热沉50呈3层构造。
金属体50y、50z的平面形状及大小相互大致一致。作为中间层的绝缘体50x的平面形状与金属体50y、50z相似。绝缘体50x的大小比金属体50y、50z大。绝缘体50x在整周上比金属体50y、50z延伸设置到外侧。热沉50C、50E中，金属体50y的一面成为安装面500C、500E。热沉50C、50E中，金属体50z的一面成为散热面501C、501E。
集电极电极41C经由接合部件80而与热沉50的对置部51C连接。集电极电极41C在对置部51C处被连接于热沉50C的金属体50y。主端子71C在非对置部52C处被连接于热沉50C的金属体50y。主端子71C可以经由接合部件80而与热沉50C连接。主端子71C也可以通过超声波接合、摩擦搅拌接合、激光焊接等而与热沉50C直接连接。
主端子71E如图11及图13所示，具有电极连接部717E和延伸设置部718E。主端子71E代替与热沉50E连接的内部连接部711E而具有电极连接部717E。电极连接部717E也是在封固树脂体30的内部形成的连接部。电极连接部717E是主端子71E中的与发射极电极41E连接的连接部分。电极连接部717E经由接合部件80而与发射极电极41E连接。电极连接部717E是在从Z方向观察的平面视图中与发射极电极41E重叠的部分。主端子71E包含电极连接部717E而与热沉50E连接。在电极连接部717E，在板面的两方配置有接合部件80。
延伸设置部718E是从电极连接部717E延伸设置的部分。延伸设置部718E与电极连接部717E一体地相连。延伸设置部718E与在先实施方式同样，包括外部连接部712E和边界部713E。此外，包括窄宽度部714E、大宽度部715E和相连部716E。延伸设置部718E还包括连结部719E。
窄宽度部714E包括边界部713E。窄宽度部714E中的封固树脂体30内的端部不与热沉50E连接。即，窄宽度部714E不包括内部连接部711E。窄宽度部714E的一端与连结部719E相连。连结部719E是延伸设置部718E中从与电极连接部717E之间的边界到窄宽度部714E的部分。这样，延伸设置部718E从电极连接部717E侧起具有连结部719E、包括边界部713E的窄宽度部714E、相连部716E、包括外部连接部712E的大宽度部715E。
延伸设置部718E的一部分，与安装面500E相比在较近的位置与热沉50C的安装面500C对置。在各个延伸设置部718E，连结部719E的至少一部分以及窄宽度部714E的一部分与安装面500C对置。延伸设置部718E具有与热沉50的对置部51C对置的部分以及与非对置部52C对置的部分。如图13所示，主端子71E的延伸设置部718E与安装面500C的对置距离D1小于安装面500C、500E间的对置距离D2。本实施方式的主端子71E不具有弯曲部地延伸设置。对置距离D1被设为一定。在比主端子71C的弯曲部靠前端侧的部分，主端子71C、71E相互对置。
引线框70在联结杆切断前的状态下除了在先实施方式所示的联结杆72以外还具有外周框75、联结杆76和悬挂导体77。外周框75有时称作外周框体。联结杆72在X方向上延伸设置，在其两端与外周框75相连。多个主端子71被联结杆72支承于外周框75。如图14所示，联结杆72与相连部716C、716E相连。联结杆72与窄宽度部714C、714E及大宽度部715C、715E分离地设置。因此，未图示的联结杆痕720C、720E与在先实施方式同样，与窄宽度部714C、714E及大宽度部715C、715E分离地设置。
联结杆76以半导体元件40为基准而设置在与联结杆72相反的一侧。联结杆76在X方向上延伸设置，在其两端与外周框75相连。多个信号端子73被联结杆76支承于外周框75。悬挂导体77的一端与电极连接部717E相连，另一端与联结杆76相连。以在X方向上将信号端子73夹着的方式，设有2条悬挂导体77。
主端子71C、71E的突出部分的前端在Y方向上与外周框75相连。电极连接部717E经由延伸设置部718E而与联结杆72相连，经由悬挂导体77而与联结杆76相连。在封固树脂体30成形后，外周框75及联结杆72、76等引线框70的不需要部分被除去。由此，在半导体装置20中，主端子71C、71E相互电分离。此外，多个信号端子73也被电分离。半导体装置20中，作为引线框70，不具有外周框75及联结杆72、76，具有主端子71、信号端子73以及悬挂导体77。
＜主端子的延伸设置部＞
接着，根据图11说明主端子71E的延伸设置部718E。半导体装置20具有3条主端子71C和4条延伸设置部718E。4条延伸设置部718E从一个电极连接部717E延伸。并且，在封固树脂体30的外部，主端子71C和主端子71E的延伸设置部718E交替配置。本实施方式中，通过延伸设置部718E来定义与主端子71C交替配置的主端子71E的条数。
4条延伸设置部718E在X方向上排列配置。从窄宽度部714E起，在前端部分中，延伸设置部718E与主端子71C交替地配置。本实施方式中，外部连接部712C、712E的端子区域的宽度W21也大于热沉50的宽度W22。在DBC基板的情况下，宽度W22由形成安装面500C、500E的金属体50y中的宽度大的一侧来定义。端子区域的宽度W21大于形成安装面500E的金属体50y的宽度W22。
连结部719E以之间不存在主端子71C的方式在X方向上排列配置。在4条延伸设置部718E中，窄宽度部714E的端部的位置在Y方向上大致为相同位置。如图11所示，在X方向上，在两端配置的连结部719E的宽度大于在两端之间的中央配置的连结部719E的宽度。在中央配置的2条连结部719E的宽度在全长上被设为与窄宽度部714E大致相同的宽度。另一方面，在端部配置的2条连结部719E的宽度在全长上大于窄宽度部714E的宽度。在全长上宽度大是指将在Y方向上相同的位置进行对比时宽度大的关系在全长上成立的状态。
4条连结部719E(延伸设置部718E)从电极连接部717E以放射状延伸。电极连接部717E的平面形状大致为矩形。端部的连结部719E从电极连接部717E的相邻的2个角部延伸。中央的连结部719E从侧面302侧的边的中央附近延伸。虽然省略了中心线CL的图示，但在本实施方式中，主端子71C、71E也在X方向上相对于半导体元件40的中心线CL线对称配置。
＜第4实施方式的总结＞
本实施方式中，主端子71E配置在热沉50E与半导体元件40之间，与发射极电极41E连接。由此，如图13所示，作为与热沉50C对置的与发射极电极41E相同电位的部分，主端子71E最近。由此，能够提高磁通抵消的效果，降低电感。
在信号端子73如在先实施方式所示那样经由键合线81而与焊盘42连接的情况下，通过使电极连接部717E的板厚即引线框70的板厚较厚，能够实现键合线81的高度。电极连接部717E起到作为间隔件的功能。相对于此，本实施方式中，信号端子73经由接合部件80而与焊盘42连接。由此，能够使电极连接部717E的板厚较薄，从而安装面500E与安装面500C接近。由此也能够降低电感。
在多个延伸设置部718E从电极连接部717E延伸的结构下，在主端子71的排列方向(X方向)上，越是从排列的中心远离，从电极连接部717E到窄宽度部714E的距离、即基于连结部719E的通电路径越长。由此，若宽度相等，则越是连结部719E长的延伸设置部718E，例如DC电流越不易流动。
相对于此，本实施方式中，主端子71E具有4条延伸设置部718E。并且，两端的连结部719E的宽度大于中央的连结部719E的宽度。通电路径长的连结部719E的宽度大。因而，能够抑制DC电流偏倚地流动的情况。即，能够抑制局部发热。此外，由于两端的连结部719E的宽度大，从而能够增加延伸设置部718E与安装面500C的对置面积。由此能够降低电感。
虽然省略记载，但本实施方式的半导体装置20的与第1实施方式记载的半导体装置20同等结构的部分能够实现同等的效果。
主端子71的条数不限于上述例子。可以是奇数条也可以是偶数条。延伸设置部718E的条数不限于4条。主端子71C与主端子71E的延伸设置部718E的合计条数为3条以上即可。
也可以将本实施方式的结构与第2实施方式的结构组合。使与主端子71C交替配置的部分的宽度在两端的延伸设置部718E比中央的延伸设置部718E大。在此基础上，使连结部719E的宽度在两端的延伸设置部718E比中央的延伸设置部718E大即可。
也可以将本实施方式的结构与第3实施方式的结构组合。
表示了全部的延伸设置部718E与一个电极连接部717E相连的例子，但不限于此。例如，也可以将主端子71E在X方向上分割为两个，使延伸设置部718E与各个电极连接部717E相连。
表示了与中央的连结部719E相比端部的连结部719E在全长上宽度大的例子，但不限于此。从与电极连接部717E相连的端部起在一部分范围中，端部的连结部719E的宽度比中央的连结部719E的宽度大即可。
(其他实施方式)
表示了将半导体装置20应用于逆变器5的例子，但不限于此。例如还能够应用于变换器。此外，还能够应用于逆变器5及变换器双方。
表示了在半导体元件40中形成IGBT6i和FWD6d的例子，但不限于此。也可以将FWD6d做成其他芯片。
作为开关元件而表示了IGBT6i的例子，但不限于此。例如还能够采用MOSFET。
表示了散热面501C、501E从封固树脂体30露出的例子，但不限于此。也可以做成散热面501C、501E的至少一方被封固树脂体30覆盖的结构。也可以做成被与封固树脂体30不同的未图示的绝缘部件覆盖的结构。
虽然省略图示，但在引线框70中，可以在与热沉50对置的对置部分设置贯通孔。由此，能够抑制成形不佳。例如，可以在主端子71设置贯通孔。也可以在信号端子73设置贯通孔。也可以在悬挂导体77设置贯通孔。
作为半导体装置20，表示了两面散热构造的例子，但不限于此。只要是从封固树脂体30的侧面302将全部的主端子71引出的构造就能够应用。在单面散热构造中，可以将主端子71C、71E交替配置，使外部连接部712C、712E的宽度W1大于边界部713C、713E的宽度W2。
以上，例示了本发明的一个形态的半导体装置的实施方式、结构、形态，本发明的实施方式、结构、形态不限于上述各实施方式、各结构、各形态。例如，对不同的实施方式、结构、形态分别适当组合所公开的技术部分而得到的实施方式、结构、形态也包含在本发明的实施方式、结构、形态的范围中。

Claims (8)

1.一种半导体装置，其特征在于，
具备：
至少一个半导体元件(40)，作为主电极(41)而具有第1主电极(41C)以及第2主电极(41E)，主电流在上述第2主电极与上述第1主电极之间流动；
封固树脂体(30)，将上述半导体元件封固；以及
与上述第1主电极电连接的第1主端子(71C)以及与上述第2主电极电连接的第2主端子(71E)，是在上述封固树脂体的内部与对应的上述主电极电连接、并且为了与其他部件连接而向上述封固树脂体的外部延伸设置的多个主端子(71)；
全部的上述主端子从上述封固树脂体的一面(302)突出，
上述第1主端子及上述第2主端子在与上述半导体元件的厚度方向正交的一个方向上以使侧面(710C、710E)相互对置的方式交替配置，
对于上述主端子的突出部分的在上述一个方向上的宽度而言，相比于与上述封固树脂体之间的边界部(713C、713E)，连接上述其他部件的外部连接部(712C、712E)更大。
2.如权利要求1所述的半导体装置，其特征在于，
上述主端子，在上述边界部与上述外部连接部之间具有与上述边界部相比在宽度上较大的部分，并且，在从上述边界部开始到上述外部连接部为止的延伸设置部分，任意的第1位置的宽度被设为比上述第1位置更靠近上述封固树脂体的任意的第2位置的宽度以上。
3.如权利要求1或2所述的半导体装置，其特征在于，
具备多条上述主端子，
上述第1主端子及上述第2主端子隔着规定的间隙而交替配置，
在上述一个方向上，在两端配置的上述主端子的宽度小于在上述两端之间的中央配置的上述主端子的宽度。
4.如权利要求1～3中任一项所述的半导体装置，其特征在于，
上述第2主电极形成在与上述第1主电极相反的面，
还具备夹着上述半导体元件而配置的作为散热部件(50)的第1散热部件(50C)和第2散热部件(50E)，上述第1散热部件与上述第1主电极电连接，上述第2散热部件与上述第2主电极电连接。
5.如权利要求4所述的半导体装置，其特征在于，
上述第2主端子具有与上述第2主电极连接的电极连接部(717E)、和包括上述边界部及上述外部连接部且在上述封固树脂体的内外延伸设置的延伸设置部(718E)，
上述主端子中，上述第1主端子、以及上述第2主端子的上述延伸设置部中的至少一方具有多个，
上述第1主端子与上述延伸设置部在上述一个方向上交替配置，
上述第1主端子经由上述第1散热部件而与上述第1主电极连接，
上述第2散热部件经由上述第2主端子而与上述第2主电极连接。
6.如权利要求5所述的半导体装置，其特征在于，
上述第2主端子具有3条以上的上述延伸设置部，
在从上述电极连接部向上述封固树脂体的内部的规定的延伸设置区域中，在两端配置的上述延伸设置部的宽度大于在上述两端之间的中央配置的上述延伸设置部的宽度。
7.如权利要求4～6中任一项所述的半导体装置，其特征在于，
包括全部的上述外部连接部的端子区域的宽度大于上述散热部件的宽度。
8.如权利要求1～7中任一项所述的半导体装置，其特征在于，
上述主端子具有：
窄宽度部(714C、714E)，是在与上述一个方向正交的方向上延伸的部分，包括上述边界部，配置在上述封固树脂体的内外；
大宽度部(715C、715E)，包括上述外部连接部，与上述窄宽度部相比宽度大；
相连部(716C、716E)，将上述窄宽度部与上述大宽度部相连，越是靠近上述大宽度部，宽度就越大；以及
联结杆痕(720C、720E)，在上述相连部中与上述窄宽度部及上述大宽度部分离地形成。
CN202080019853.3A 2019-03-11 2020-02-13 半导体装置 Active CN113557603B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019043887A JP7103279B2 (ja) 2019-03-11 2019-03-11 半導体装置
JP2019-043887 2019-03-11
PCT/JP2020/005573 WO2020184053A1 (ja) 2019-03-11 2020-02-13 半導体装置

Publications (2)

Publication Number Publication Date
CN113557603A true CN113557603A (zh) 2021-10-26
CN113557603B CN113557603B (zh) 2024-06-11

Family

ID=72427940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080019853.3A Active CN113557603B (zh) 2019-03-11 2020-02-13 半导体装置

Country Status (4)

Country Link
US (1) US20210407875A1 (zh)
JP (1) JP7103279B2 (zh)
CN (1) CN113557603B (zh)
WO (1) WO2020184053A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7095632B2 (ja) 2019-03-11 2022-07-05 株式会社デンソー 半導体装置
JP7156105B2 (ja) 2019-03-11 2022-10-19 株式会社デンソー 半導体モジュール
JP7059970B2 (ja) * 2019-03-11 2022-04-26 株式会社デンソー 半導体装置
JP2024108671A (ja) 2023-01-31 2024-08-13 三菱電機株式会社 半導体製造装置および半導体製造装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014011338A (ja) * 2012-06-29 2014-01-20 Denso Corp 半導体装置
CN104009010A (zh) * 2013-02-27 2014-08-27 株式会社电装 半导体器件
CN104025292A (zh) * 2011-12-22 2014-09-03 松下电器产业株式会社 半导体封装、其制造方法及模具、半导体封装的输入输出端子
JP2015090960A (ja) * 2013-11-07 2015-05-11 株式会社デンソー 半導体パッケージ
JP2016100442A (ja) * 2014-11-20 2016-05-30 日産自動車株式会社 半導体モジュール及び半導体装置
CN106158839A (zh) * 2015-05-11 2016-11-23 株式会社电装 半导体器件
JP2018067657A (ja) * 2016-10-20 2018-04-26 トヨタ自動車株式会社 半導体モジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198710B2 (en) * 2008-02-05 2012-06-12 Fairchild Semiconductor Corporation Folded leadframe multiple die package
JP5338803B2 (ja) * 2010-01-22 2013-11-13 株式会社デンソー 電力変換装置
JP2011199039A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体装置
JP2014050118A (ja) * 2012-08-29 2014-03-17 Hitachi Ltd 電気回路装置および電気回路装置の製造方法
JP5879233B2 (ja) * 2012-08-31 2016-03-08 日立オートモティブシステムズ株式会社 パワー半導体モジュール
JP2014127583A (ja) * 2012-12-26 2014-07-07 Toyota Motor Corp 半導体モジュール
JP2015208115A (ja) * 2014-04-21 2015-11-19 トヨタ自動車株式会社 半導体装置
JP7010167B2 (ja) * 2018-07-25 2022-01-26 株式会社デンソー 半導体装置
WO2020021881A1 (ja) * 2018-07-25 2020-01-30 株式会社デンソー パワーモジュール及び電力変換装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104025292A (zh) * 2011-12-22 2014-09-03 松下电器产业株式会社 半导体封装、其制造方法及模具、半导体封装的输入输出端子
JP2014011338A (ja) * 2012-06-29 2014-01-20 Denso Corp 半導体装置
CN104009010A (zh) * 2013-02-27 2014-08-27 株式会社电装 半导体器件
JP2015090960A (ja) * 2013-11-07 2015-05-11 株式会社デンソー 半導体パッケージ
JP2016100442A (ja) * 2014-11-20 2016-05-30 日産自動車株式会社 半導体モジュール及び半導体装置
CN106158839A (zh) * 2015-05-11 2016-11-23 株式会社电装 半导体器件
JP2018067657A (ja) * 2016-10-20 2018-04-26 トヨタ自動車株式会社 半導体モジュール

Also Published As

Publication number Publication date
US20210407875A1 (en) 2021-12-30
WO2020184053A1 (ja) 2020-09-17
JP7103279B2 (ja) 2022-07-20
JP2020150020A (ja) 2020-09-17
CN113557603B (zh) 2024-06-11

Similar Documents

Publication Publication Date Title
US9490200B2 (en) Semiconductor device
CN113557603B (zh) 半导体装置
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN111566927B (zh) 用于电动车辆驱动系统的功率转换器
CN110192275B (zh) 半导体装置
KR101522089B1 (ko) 반도체 장치
CN111480231B (zh) 电力转换装置
CN110506330B (zh) 功率电子模块以及包含该模块的电功率变换器
CN110178304B (zh) 半导体装置
CN112543994B (zh) 半导体装置
JP2021141222A (ja) 半導体モジュール
US11996344B2 (en) Semiconductor device
CN112582356A (zh) 半导体器件
CN114144965A (zh) 电路装置
US11887905B2 (en) Semiconductor device
CN113519050A (zh) 半导体装置
WO2018142864A1 (ja) 半導体モジュール、電気自動車およびパワーコントロールユニット
JP2014096412A (ja) 半導体モジュール
JP7544288B2 (ja) 電力変換装置
JP7069885B2 (ja) 半導体装置
JP2023037354A (ja) 半導体装置
JP2023170769A (ja) 半導体装置
CN114503255A (zh) 半导体装置
CN117995829A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant