CN117995829A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN117995829A
CN117995829A CN202311425654.4A CN202311425654A CN117995829A CN 117995829 A CN117995829 A CN 117995829A CN 202311425654 A CN202311425654 A CN 202311425654A CN 117995829 A CN117995829 A CN 117995829A
Authority
CN
China
Prior art keywords
wiring
terminal
heat sink
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311425654.4A
Other languages
English (en)
Inventor
平野敬洋
西畑雅由
加藤千拓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN117995829A publication Critical patent/CN117995829A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1067—Oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Inverter Devices (AREA)

Abstract

第一配线(50)具有散热器(51)和正极端子(52)。第二配线(60)具有在Y方向上与散热器(51)排列配置的散热器(61)和输出端子(62)。第三配线(80)具有接线件(81)和负极端子(82)。半导体元件(40H)配置于散热器(51)，漏极电极(40D)连接于散热器(51)。半导体元件(40L)配置于散热器(61)，漏极电极(40D)连接于散热器(61)。接线件(70)将半导体元件(40H)的源极电极(40S)与散热器(61)连接。第三配线(80)的接线件(81)连接于半导体元件(40L)的源极电极(40S)。第三配线(80)与第一配线(50)及接线件(70)并行。

Description

半导体装置
技术领域
该说明书中的公开一种涉及半导体装置。
背景技术
专利文献1公开了构成上下臂电路的半导体装置。通过参照来引用现有技术文献的记载内容作为对该说明书中的技术要素的说明。
现有技术文献
专利文献
专利文献1：日本特开2015-186438号公报
发明内容
若上下臂电路的电感大，则在开关时产生的浪涌电压大。通过限制开关速度也能够降低浪涌电压，但开关损耗增大。
在专利文献1中，通过作为电源端子的正极端子及负极端子的并行配置以及将电源端子与对应的散热器相连的连结部的并行配置，谋求电感的降低。然而，希望电感的进一步降低。在上述观点中或在未被提及的其它观点中，要求对半导体装置的进一步改进。
所公开的一个目的在于提供能够降低电感的半导体装置。
此处公开的半导体装置是构成至少一相的上下臂电路的半导体装置，其中，具备：
多个半导体元件，包含构成上下臂电路的臂中的一个臂的第一元件和构成上下臂电路的臂中的另一个臂的第二元件，且分别具有设于一面的第一主电极以及设于在板厚方向上与一面相反的背面的第二主电极；
第一配线，具有配置第一元件且与第一元件的第一主电极连接的第一搭载部和与第一搭载部相连的第一电源端子部；
第二配线，具有配置第二元件且与第二元件的第一主电极连接的第二搭载部和与第二搭载部相连的输出端子部，第二搭载部在与板厚方向正交的一方向上与第一搭载部排列配置；
接线件，将第一元件的第二主电极与第二搭载部电连接；以及
第三配线，具有与第二元件的第二主电极连接的连接部和与连接部相连的第二电源端子部，
第三配线与第一配线及接线件并行。
根据公开的半导体装置，在第一元件的第二主电极与包含输出端子部的第二配线的连接中使用了接线件。并且，包含第二电源端子部的第三配线不仅与包含第一电源端子部的第一配线并行，还与接线件并行。也就是说，第三配线与将第一元件的第二主电极和上下臂电路的连接点(中点)相连的配线部分也是并行的。通过上述的并行配置，能够在上下臂电路中有效地降低电感。
该说明书中公开的多个方式为了实现各自的目的而采用相互不同的技术手段。该说明书所公开的目的、特征及效果将通过参照后续的详细说明以及所附的附图来进一步加以明确。
附图说明
图1是表示应用第一实施方式的半导体装置的电力转换装置的电路结构的图。
图2是表示半导体装置的俯视图。
图3是沿着图2的III-III线的剖面图。
图4是表示相对于图2省略了密封体的状态的图。
图5是表示半导体模块的剖面图。
图6是表示相对于图3省略了密封体的状态的图。
图7是表示变形例的图。
图8是表示变形例的图。
图9是表示第二实施方式的半导体装置的剖面图。
图10是表示省略了密封体的状态的俯视图。
图11是表示相对于图9省略了密封体的状态的图。
图12是表示第三实施方式的电力转换装置的电路结构的图。
图13是表示半导体装置的俯视图。
图14是表示变形例的图。
图15是表示第四实施方式的半导体装置的俯视图。
图16是表示变形例的图。
图17是表示其它变形例的图。
图18是表示其它变形例的图。
图19是表示其它变形例的图。
图20是表示其它变形例的图。
图21是表示其它变形例的图。
图22是表示其它变形例的图。
图23是表示其它变形例的图。
图24是表示其它变形例的图。
图25是表示其它变形例的图。
具体实施方式
以下，基于附图对多个实施方式进行说明。此外，对于各实施方式中对应的构成要素，有时通过标注相同的附图标记来省略重复的说明。在各实施方式中仅对结构的一部分进行了说明的情况下，关于该结构的其它部分，可以应用先前说明的其它实施方式的结构。另外，不仅是在各实施方式的说明中明确记载的结构的组合，只要组合不会特别出现障碍，即使没有明确记载，也能够将多个实施方式的结构彼此部分地组合。
本实施方式的半导体装置例如被应用于以旋转电机为驱动源的移动体的电力转换装置。移动体例如是电动汽车(BEV)、混合动力汽车(HEV)、插电式混合动力汽车(PHEV)等电动车辆、电动垂直起降飞机、无人机等飞行器、船舶、建筑机械、农业机械。以下，对应用于车辆的例子进行说明。
(第一实施方式)
首先，基于图1对车辆的驱动系统的概要结构进行说明。
＜车辆的驱动系统＞
如图1所示，车辆驱动系统1具备直流电源2、电动发电机3和电力转换装置4。
直流电源2是由可充放电的二次电池构成的直流电压源。二次电池是例如锂离子电池、镍氢电池。电动发电机3是三相交流方式的旋转电机。电动发电机3作为车辆的行驶驱动源、即电动机发挥功能。电动发电机3在再生时作为发电机发挥功能。电力转换装置4在直流电源2与电动发电机3之间进行电力转换。
＜电力转换装置＞
接下来，基于图1对电力转换装置4的电路结构进行说明。电力转换装置4具备电力转换电路。本实施方式的电力转换装置4具备平滑电容器5和作为电力转换电路的逆变器6。
平滑电容器5主要对从直流电源2供给的直流电压进行平滑化。平滑电容器5连接于作为高电位侧的电源线的P线7和作为低电位侧的电源线的N线8。P线7连接于直流电源2的正极，N线8连接于直流电源2的负极。平滑电容器5的正极在直流电源2与逆变器6之间连接于P线7。平滑电容器5的负极在直流电源2与逆变器6之间连接于N线8。平滑电容器5与直流电源2并联连接。
逆变器6是DC-AC转换电路。逆变器6按照未图示的控制电路的开关控制将直流电压转换为三相交流电压并向电动发电机3输出。由此，电动发电机3以产生规定的转矩的方式进行驱动。逆变器6在车辆的再生制动时按照控制电路的开关控制将电动发电机3承受来自车轮的旋转力而发出的三相交流电压转换为直流电压并向P线7输出。这样，逆变器6在直流电源2与电动发电机3之间进行双向的电力转换。
逆变器6构成为具备三相的上下臂电路9。上下臂电路9有时被称为桥臂。上下臂电路9分别具有上臂9H和下臂9L。上臂9H及下臂9L以上臂9H为P线7侧而串联连接在P线7与N线8之间。上臂9H与下臂9L的连接点经由输出线10连接于电动发电机3中的对应的相的绕组3a。逆变器6具有六个臂。各臂构成为具备开关元件。P线7、N线8及输出线10各自的至少一部分由例如汇流条等导电部件构成。
在本实施方式中，作为构成各臂的开关元件，采用n沟道型的MOSFET11。构成各臂的开关元件的数量不作特别限定。既可以是一个，也可以是多个。MOSFET是MetalOxideSemiconductor Field Effect Transistor(金属氧化物半导体场效应晶体管)的缩写。
作为一个例子，在本实施方式中，各臂具有一个MOSFET11。在上臂9H中，MOSFET11的漏极连接于P线7。在下臂9L中，MOSFET11的源极连接于N线8。上臂9H中的MOSFET11的源极与下臂9L中的MOSFET11的漏极相互连接。
对于MOSFET11，分别反并联连接有回流用的二极管12。二极管12既可以是MOSFET11的寄生二极管(体二极管)，也可以与寄生二极管独立地设置。二极管12的阳极连接于对应的MOSFET11的源极，二极管12的阴极连接于对应的MOSFET11的漏极。
作为电力转换电路，电力转换装置4也可以还具备转换器。转换器是将直流电压转换为例如不同的值的直流电压的DC-DC转换电路。转换器设于直流电源2与平滑电容器5之间。转换器构成为具备例如电抗器和上述的上下臂电路9。根据该结构，能够进行升降压。电力转换装置4也可以具备将来自直流电源2的电源噪声去除的滤波电容器。滤波电容器设于直流电源2与转换器之间。
电力转换装置4也可以具备构成逆变器6等的开关元件的驱动电路。驱动电路基于控制电路的驱动指令向对应的臂的MOSFET11的栅极供给驱动电压。驱动电路通过驱动电压的施加而对对应的MOSFET11进行驱动、即导通驱动、截止驱动。驱动电路有时被称为驱动器。
电力转换装置4也可以具备开关元件的控制电路。控制电路生成用于使MOSFET11动作的驱动指令并输出到驱动电路。控制电路基于例如从未图示的上位ECU输入的转矩请求、由各种传感器检测到的信号而生成驱动指令。ECU是Electronic ControlUnit(电子控制单元)的缩写。
作为各种传感器，例如有电流传感器、旋转角传感器、电压传感器。电流传感器检测流经各相的绕组3a的相电流。旋转角传感器检测电动发电机3的转子的旋转角。电压传感器检测平滑电容器5的两端电压。控制电路输出例如PWM信号作为驱动指令。控制电路构成为具备例如处理器及存储器。PWM是Pulse Width Modulation(脉冲宽度调制)的缩写。
＜半导体装置＞
接下来，基于图2～图4对半导体装置的概要结构进行说明。图2是表示半导体装置的俯视图。图2是半导体装置的上表面视角的俯视图。图3是沿着图2的III-III线的剖面图。在图4中，示出了相对于图2省略了密封体及信号端子的状态。
以下，将半导体元件(半导体基板)的板厚方向作为Z方向，将上臂侧的半导体元件与下臂侧的半导体元件的排列方向作为Y方向。将与Z方向及Y方向这两个方向正交的方向作为X方向。只要没有特别说明，就将从Z方向进行俯视的形状、换言之沿着由X方向及Y方向规定的XY面的形状作为俯视形状。另外，有时将从Z方向的俯视简记作俯视。
如图2、图3及图4所示，半导体装置20具备密封体30、多个半导体元件40、第一配线50、第二配线60、接线件70、第三配线80和信号端子90。半导体装置20构成至少一相的上下臂电路9。作为一个例子，本实施方式的半导体装置20构成一相的上下臂电路9。
密封体30对构成半导体装置20的其它要素中的一部分进行密封。其它要素的剩余部分露出到密封体30之外。密封体30以例如树脂、凝胶为材料。作为一个例子，本实施方式的密封体30具备壳体31和凝胶32，壳体31是使用了树脂的一次成形体。壳体31呈在Z方向的两端开口的筒状。壳体31在俯视时具有呈大致矩形环状的侧壁311。凝胶32填充于壳体31的收容空间。凝胶32填满收容空间的空置区域。此外，填充材料并不限定于凝胶32。例如，也可以浇灌树脂来填埋收容空间。
如图2所示，密封体30在俯视时呈大致矩形。作为形成外轮廓的表面，密封体30具有一面30a和在Z方向上与一面30a相反的面即背面30b。一面30a及背面30b是例如平坦面。作为一个例子，本实施方式的一面30a是信号端子90突出的面。一面30a及背面30b的外周部分由壳体31构成，中央部分由凝胶32构成。
密封体30具有将一面30a与背面30b相连的面即侧面30c、30d、30e、30f。侧面30c是作为主端子的正极端子52及负极端子82突出的面。侧面30d是在Y方向上与侧面30c相反的面。侧面30d是作为主端子的输出端子62突出的面。侧面30e是在X方向上与侧面30f相反的面。
半导体元件40是在以硅(Si)、带隙比硅宽的宽带隙半导体等为材料的半导体基板上形成垂直型元件(日文：縦型素子)而成的。作为宽带隙半导体，例如有碳化硅(SiC)、氮化镓(GaN)、氧化镓(Ga2O3)、钻石。半导体元件40有时被称为功率元件、半导体芯片等。
垂直型元件以使主电流沿半导体元件40(半导体基板)的板厚方向、也就是Z方向流动的方式构成。半导体元件40在自身的板厚方向即Z方向的两面具有主电极。本实施方式的半导体元件40是在以SiC为材料的半导体基板上形成作为垂直型元件的n沟道型的MOSFET11而成的。作为主电极，半导体元件40在一面具有漏极电极40D，在沿Z方向与一面相反的面即背面具有源极电极40S。在本实施方式中，漏极电极40D相当于第一主电极，源极电极40S相当于第二主电极。
通过使MOSFET11导通，在主电极之间、也就是在漏极电极40D与源极电极40S之间流动电流(主电流)。在二极管12是寄生二极管的情况下，源极电极40S兼作阳极电极，漏极电极40D兼作阴极电极。二极管12也可以构成于与MOSFET11不同的芯片。漏极电极40D是高电位侧的主电极，源极电极40S是低电位侧的主电极。漏极电极40D形成在背面的大致整个区域。源极电极40S形成于一面的一部分。
半导体元件40在俯视时呈大致矩形。虽省略图示，但半导体元件40在背面具有作为信号用的电极的焊盘。焊盘在背面形成于与源极电极40S不同的位置。焊盘至少包含栅极焊盘。
多个半导体元件40包含构成上臂9H的半导体元件40H和构成下臂9L的半导体元件40L。半导体元件40H有时被称为上臂元件。半导体元件40L有时被称为下臂元件。例如，半导体元件40H、40L的结构相互通用。在本实施方式中，半导体元件40H相当于第一元件，半导体元件40L相当于第二元件。
作为一个例子，如图3及图4所示，本实施方式的半导体元件40分别包含一个半导体元件40H、40L。半导体元件40H、40L沿Y方向排列。半导体元件40H、40L在Z方向上配置于相互大致相同的位置。半导体元件40H、40L以源极电极40S处于一面30a侧且漏极电极40D处于背面30b侧的方式配置成相互相同的朝向。
第一配线50电连接于第一元件的第一主电极。作为一个例子，本实施方式的第一配线50电连接于半导体元件40H的漏极电极40D。也就是说，第一配线50电连接于平滑电容器5的正极。第一配线50有时被称为P配线、正极配线、P导体、正极导体等。
第一配线50是以例如Cu、Cu合金等导电性良好的金属为材料的金属板材。金属板材可以作为例如引线框架的一部分而提供。取代金属板材，也可以采用在以陶瓷、树脂为材料的绝缘基材上配置的金属体(金属图案)。也就是说，也可以作为基板的一部分而提供。基板既可以是在绝缘基材的一个面上配置有金属体的单面基板，也可以是在绝缘基材的两面上配置有金属体的双面基板。第一配线50也可以在表面具备Ni、Au等镀膜。
作为一个例子，本实施方式的第一配线50具有散热器51和正极端子52。散热器51在俯视时呈大致矩形。散热器51在俯视时将半导体元件40H包含于内。散热器51的一面是配置半导体元件40H的面、即搭载面。在散热器51的一面，经由焊料等未图示的接合材料连接有半导体元件40H的漏极电极40D。散热器51的背面从密封体30的背面30b露出。散热器51的背面是散热面。散热器51提供将正极端子52与半导体元件40H电连接的配线功能。散热器51提供对半导体元件40H所产生的热进行散热的散热功能。散热器51相当于第一搭载部。
正极端子52与散热器51相连。正极端子52相对于散热器51既可以通过与其连续地一体设置而与其相连，也可以设为其它部件并通过接合而与其相连。作为一个例子，本实施方式的正极端子52通过接合而与散热器51相连。正极端子52接合于散热器51的一面中的Y方向的一端。正极端子52接合于远离散热器61的一侧的端部，而非靠近散热器61的一侧的端部。
正极端子52沿Y方向延伸。正极端子52被保持于壳体31。正极端子52与壳体31一体地成形。正极端子52的一部分配置于壳体31的收容空间，且接合于散热器51。正极端子52的另一部分突出到壳体31之外。在正极端子52的壳体外的部分，连接有构成P线7的汇流条等未图示的导电部件。正极端子52有时被称为高电位电源端子、P端子等。正极端子52相当于第一电源端子。
第二配线60电连接于第二元件的第一主电极。作为一个例子，本实施方式的第二配线60电连接于半导体元件40L的漏极电极40D。
第二配线60是以例如Cu、Cu合金等导电性良好的金属为材料的金属板材。金属板材可以作为例如引线框架的一部分而提供。取代金属板材，也可以采用在绝缘基材上配置的金属体(金属图案)。也就是说，也可以作为基板的一部分而提供。基板既可以是单面基板，也可以是双面基板。第二配线60也可以在表面具备Ni、Au等镀膜。
作为一个例子，本实施方式的第二配线60具有散热器61和输出端子62。散热器61在俯视时呈大致矩形。散热器61在俯视时将半导体元件40L包含于内。散热器61的一面是配置半导体元件40L的面、即搭载面。在散热器61的一面，经由焊料等未图示的接合材料连接有半导体元件40L的漏极电极40D。散热器61的背面从密封体30的背面30b露出。散热器61的背面是散热面。散热器61提供将输出端子62与上下臂电路9的连接点(中点)电连接的配线功能。散热器61提供将半导体元件40H的源极电极40S与上下臂电路9的连接点电连接的配线功能。散热器61提供对半导体元件40L所产生的热进行散热的散热功能。
散热器61在Y方向上与散热器51排列配置。散热器61具有与例如散热器51大致一致的俯视形状。散热器61相当于第二搭载部。
输出端子62与散热器61相连。输出端子62相对于散热器61既可以通过与其连续地一体设置而与其相连，也可以设为其它部件并通过接合而与其相连。作为一个例子，本实施方式的输出端子62通过接合而与散热器61相连。输出端子62接合于散热器61的一面中的Y方向的一端。输出端子62接合于远离散热器51的一侧的端部，而非靠近散热器51的一侧的端部。通过上述配置，散热器61中与半导体元件40L接合的接合部提供上下臂电路9的连接点。
输出端子62沿Y方向延伸。输出端子62在Y方向上向与正极端子52相反的一侧延伸。输出端子62被保持于壳体31。输出端子62与壳体31一体地成形。输出端子62的一部分配置于壳体31的收容空间，且接合于散热器61。输出端子62的另一部分突出到壳体31之外。在输出端子62的壳体外的部分，电连接有电动发电机3的对应的相的绕组3a。输出端子62有时被称为O端子、交流端子等。输出端子62相当于输出端子部。
接线件(clip)70将第一元件的第二主电极与第二搭载部电连接。作为一个例子，本实施方式的接线件70将半导体元件40H的源极电极40S与第二配线60的散热器61电连接。接线件70提供将半导体元件40H的源极电极40S与上下臂电路9的连接点电连接的配线的至少一部分。接线件70有时被称为桥接部件、中继部件、金属桥等。接线件70是以例如Cu、Cu合金等导电性良好的金属为材料的金属板材。接线件70也可以在表面具备Ni、Au等镀膜。
接线件70在俯视时沿Y方向延伸。接线件70具有端部71、72和连结部73。端部71是接线件70的端部中的一个。端部71经由未图示的接合材料接合于半导体元件40H的源极电极40S。端部72是接线件70的端部中的另一个。端部72接合于散热器61的一面中的Y方向的一端。端部72接合于散热器61中靠近散热器51的一侧的端部。连结部73在从散热器51、61分离的上方将端部71、72电气性连结。接线件70配置于壳体31的收容空间。
第三配线80电连接于第二元件的第二主电极。作为一个例子，本实施方式的第三配线80电连接于半导体元件40L的源极电极40S。也就是说，第三配线80电连接于平滑电容器5的负极。第三配线80有时被称为N配线、负极配线、N导体、负极导体等。第三配线80是以例如Cu、Cu合金等导电性良好的金属为材料的金属板材。第三配线80也可以在表面具备Ni、Au等镀膜。
作为一个例子，本实施方式的第三配线80具有接线件81和负极端子82。接线件81将半导体元件40L的源极电极40S与负极端子82电连接。接线件81相当于连接部。接线件81有时被称为桥接部件、中继部件、金属桥等。接线件81在俯视时沿Y方向延伸。接线件81具有端部811、812和连结部813。
端部811是接线件81的端部中的一个。端部811经由未图示的接合材料接合于半导体元件40L的源极电极40S。端部812是接线件81的端部中的另一个。端部812接合于负极端子82。连结部813在从散热器51、61分离的上方将端部71、72电气性连结。接线件81配置于壳体31的收容空间。
负极端子82与接线件81相连。负极端子82相对于接线件81既可以通过与其连续地一体设置而与其相连，也可以设为其它部件并通过接合而与其相连。作为一个例子，本实施方式的负极端子82通过接合而与接线件81相连。负极端子82接合于接线件81的端部812。
负极端子82沿Y方向延伸。负极端子82被保持于壳体31。负极端子82与壳体31一体地成形。负极端子82的一部分配置于壳体31的收容空间，且接合于接线件81。负极端子82的另一部分突出到壳体31之外。在负极端子82的壳体外的部分，连接有构成N线8的汇流条等未图示的导电部件。负极端子82有时被称为低电位电源端子、N端子等。负极端子82相当于第二电源端子。
信号端子90电连接于对应的半导体元件40的焊盘。作为一个例子，本实施方式的信号端子90被保持于壳体31。信号端子90与壳体31一体地成形。信号端子90沿Z方向延伸。信号端子90的端部中的一个从壳体31的上端、即一面30a向上方突出。信号端子90的端部中的另一个中的与焊盘连接的连接部分向壳体31的收容空间露出。信号端子90的露出部分经由接合线等未图示的连接部件电连接于对应的半导体元件40的焊盘。
如上所述，在本实施方式的半导体装置20中，利用密封体30对构成一相的上下臂电路9的多个半导体元件40进行密封。密封体30一体地密封多个半导体元件40、第一配线50的一部分、第二配线60的一部分、接线件70、第三配线80的一部分及信号端子90各自的一部分。
半导体元件40H配置于第一配线50的散热器51。半导体元件40L配置于第二配线60的散热器61。由此，能够经由对应的散热器51、61对半导体元件40H、40L的热进行散热。作为一个例子，散热器51、61的散热面与密封体30的背面30b大致共面。由于散热面是露出面，因此能够提高散热性。
＜半导体模块＞
图5是表示半导体模块的剖面图。图5与图3对应。如图5所示，半导体模块100具备上述的半导体装置20和冷却器101。
半导体装置20在Z方向上配置于冷却器101的一面上。冷却器101在内部具有流路101F。冷却器101从背面30b侧对半导体装置20进行冷却。流路101F以在俯视时与半导体装置20的至少一部分重叠的方式设置，以有效地冷却半导体装置20。本实施方式的流路101F以在俯视时将半导体装置20的大部分包含于内的方式设置。
对于流路101F，经由未图示的导入管向其供给制冷剂101R。流过流路101F的制冷剂101R经由未图示的排出管排出到冷却器101之外。作为制冷剂101R，能够使用水、氨等会发生相变的制冷剂、乙二醇系等不会发生相变的制冷剂。
在半导体装置20与冷却器101之间，根据需要而配置电绝缘性的部件。作为一个例子，本实施方式的半导体模块100具备绝缘部件102。作为绝缘部件102，能够采用例如陶瓷板、树脂片。为了提高热传导性，也可以采用硅凝胶等热界面材料(TIM)。
＜制造方法＞
接下来，对上述半导体装置20的制造方法的一个例子进行说明。
首先，准备一体地成形有正极端子52、输出端子62、负极端子82及信号端子90的壳体31。另外，准备构成半导体装置20的其它要素，具体而言是半导体元件40、散热器51、61、接线件70、81。
接着，在壳体31内且背面30b侧的端部配置散热器51、61。并且，在壳体31内，将散热器51与正极端子52接合。同样，将散热器61与输出端子62接合。
接着，将半导体元件40H配置在散热器51的一面上，将漏极电极40D与散热器51接合。同样，将半导体元件40L配置在散热器61的一面上，将漏极电极40D与散热器61接合。
接着，将接线件70配置于壳体31的收容空间。并且，将端部71接合于半导体元件40H的源极电极40S。另外，将端部72接合于散热器61。
接着，将接线件81配置于壳体31的收容空间。并且，将端部811接合于半导体元件40L的源极电极40S。另外，将端部812接合于负极端子82。
接着，将信号端子90与对应的半导体元件40的焊盘电连接。并且，向壳体31的收容空间填充凝胶32，获得上述结构的半导体装置20。在填充凝胶32时，可以在封闭背面30b侧的状态下进行填充。例如，可以在将壳体31配置于冷却器101上的状态下填充凝胶32。也可以在利用绝缘部件102封闭的状态下填充凝胶32。
关于信号端子90与焊盘的连接，并不限定于上述时机。只要是在将半导体元件40的漏极电极40D与对应的散热器51、61接合之后即可。
＜并行配置＞
接下来，基于图4及图6对配线的并行配置进行说明。在图6中，示出了相对于图3省略了密封体及信号端子的状态。在图4及图6中，用单点划线的箭头示出了从正极端子52流向上下臂电路9的连接点的电流，用双点划线的箭头示出了从连接点流向负极端子82的电流。以下，所谓并行，表示使具有规定间隔的对置配置沿延伸设置方向遍及规定范围而连续的状态。
如上所述，半导体元件40H、40L沿Y方向排列配置。半导体元件40H、40L沿Y方向排列成一列。第一配线50的散热器51与第二配线60的散热器61隔着规定的间隙而在Y方向上排列配置。正极端子52从散热器51向Y方向上的与散热器61相反的一侧延伸。输出端子62从散热器61向Y方向上的与正极端子52相反的方向延伸。
接线件70将配置于散热器51的半导体元件40H的源极电极40S与散热器61电连接。接线件70在俯视时沿Y方向延伸。第三配线80与配置于散热器61的半导体元件40L的源极电极40S电连接。负极端子82沿Y方向延伸。接线件81在俯视时沿Y方向延伸，将半导体元件40L与负极端子82电连接。
如图4所示，接线件81以在俯视时与接线件70重叠的方式设置。作为一个例子，本实施方式的接线件81具有与接线件70大致相同的宽度。所谓宽度，就是与延伸设置方向正交的方向的长度。接线件81在Y方向上比接线件70长。接线件81以在宽度方向(X方向)上与接线件70大致一致的方式配置。接线件81以在俯视时与接线件70的整个区域重叠的方式配置。
接线件81的大部分与接线件70并行。接线件81的剩余部分与散热器51、61并行。接线件81与例如散热器61中的从与接线件70接合的接合部到半导体元件40L的接合部为止的部分并行。接线件81与将半导体元件40H的源极电极40S与上下臂电路9的连接点连结的配线并行。接线件81与接线件70的对置距离短于接线件81与散热器51、61的对置距离。接线件81在Z方向上在比散热器51、61近的位置处与接线件70对置。此外，接线件70、81的一部分在Y方向上对置。例如，接线件81的端部811与接线件70的端部72在Y方向上对置。
负极端子82以在俯视时与正极端子52重叠的方式设置。作为一个例子，本实施方式的负极端子82具有与正极端子52的大致相同的宽度。负极端子82与接线件81相比宽度较宽。负极端子82与散热器51相比宽度较窄。负极端子82以在宽度方向上与正极端子52大致一致的方式配置。
如图4及图6所示，负极端子82在其全长内与第一配线50并行。负极端子82的大部分与正极端子52并行。负极端子82的剩余部分与散热器51并行。负极端子82与正极端子52的对置距离短于负极端子82与散热器51的对置距离。负极端子82在Z方向上在比散热器51近的位置处与正极端子52对置。
＜第一实施方式的总结＞
如上所述，在本实施方式半导体装置20中，在半导体元件40H(第一元件)的源极电极40S(第二主电极)与包含输出端子62(输出端子部)的第二配线60的连接中使用了接线件70。并且，包含负极端子82(第二电源端子部)的第三配线80不仅与包含正极端子52(第一电源端子部)的第一配线50并行，还与接线件70并行。
也就是说，第三配线80与从正极端子52到提供上下臂电路9的连接点的散热器61上的半导体元件40L的接合部为止相连的配线是并行的。第三配线80与将半导体元件40H的源极电极40S与上下臂电路9的连接点相连的配线部分也是并行的。通过并行配置，使由于将构成于半导体元件40H的MOSFET11导通而从正极端子52流向上下臂电路9的连接点的电流与由于将构成于半导体元件40L的MOSFET11导通而从连接点流向负极端子82的电流相互相对且为相反方向。因此，通过由于电流而产生的磁通的抵消效应，能够在上下臂电路9(主电路)中降低电感。由此，能够降低在开关时产生的浪涌电压。
另外，通过使用接线件70，使从正极端子52到上下臂电路9的连接点的配线接近从连接点到负极端子82的配线，主电路配线的PN电流环变小。所谓PN电流环，表示从正极端子52(P端子)经由上下臂电路9的连接点到负极端子82(N端子)的电流路径的环形状。若PN电流环小，则反向流动电流的配线相互接近，磁通的抵消效应提高，因此能够降低电感。
另外，能够将半导体元件40H所产生的热经由第一配线50(散热器51)散热到半导体装置20之外。能够将半导体元件40L所产生的热经由第二配线60(散热器61)散热到半导体装置20之外。通过单面散热构造，能够使半导体装置20在Z方向上小型化、即低高度化。
第三配线80与接线件70的并行距离不作特别限定。通过将第三配线80以与接线件70的至少一部分并行的方式设置，能够降低不少电感。作为一个例子，在本实施方式中，第三配线80在俯视时遍及接线件70的全长而并行。由于并行距离长，因此能够进一步降低电感。
并行配置不作特别限定。作为一个例子，在本实施方式中，第三配线80与第一配线50及接线件70以在Z方向上对置的方式并行。也就是说，板面彼此对置。由此，能够增大对置面积而有效地降低电感。
作为一个例子，在本实施方式中，第三配线80包含接线件81和负极端子82。据此，容易采用使用了壳体31的密封构造。接线件70相当于第一接线件，接线件81相当于第二接线件。负极端子82相当于与第二接线件连接的端子。
＜变形例＞
构成密封体30的壳体31并不限定于上述构造。例如如图7所示，壳体31也可以具有将侧壁311上的开口中的一个封闭的底壁312。散热器51、61以例如一面及背面露出的方式保持于底壁312(壳体31)。
密封体30并不限定于具备壳体31的结构。例如如图8所示，密封体30也可也使其整体一体成形。图8所示的密封体30以树脂为材料，通过例如传递模塑法进行成形。树脂的一个例子是环氧系树脂。这样的密封体30有时被称为密封树脂体、模塑树脂、树脂成形体。为方便起见，在图8中，省略了对信号端子90的图示。
如图8中一并示出的那样，也可以将第三配线80设为连接部与第二电源端子部连续地一体设置的结构。如上所述，对于第一配线50、第二配线60而言也是相同的。
(第二实施方式)
该实施方式是以先前的实施方式为基础方式的变形例，能够引用先前实施方式的记载。在先前实施方式中，以在Z方向上对置的方式并行。取而代之，也可以为在宽度方向上满足对置关系的并行配置。
图9是表示本实施方式的半导体装置20的剖面图。图9与图3对应。图10是表示省略了密封体30的状态的俯视图。图10与图4对应。图11示出了相对于图9省略了密封体30及信号端子90的状态。图11与图6对应。在图10及图11中，与先前实施方式相同，用单点划线的箭头示出了从正极端子52流向上下臂电路9的连接点的电流，用双点划线的箭头示出了从连接点流向负极端子82的电流。
与先前实施方式所记载的结构相同，半导体装置20构成一相的上下臂电路9。半导体装置20具备密封体30、多个半导体元件40、第一配线50、第二配线60、接线件70、第三配线80和信号端子90。
第三配线80并未在板厚方向上与第一配线50及接线件70对置，而是被配置为在宽度方向(X方向)上对置。作为一个例子，本实施方式的接线件81具有一个端部811、两个端部812和两个连结部813。端部811接合于半导体元件40L的源极电极40S。两个连结部813与共用的端部811相连。连结部813分别包含从端部811沿X方向延伸的X方向延伸设置部和沿Y方向延伸的Y方向延伸设置部。两个Y方向延伸设置部以在X方向上夹着接线件70(连结部73)的方式配置。端部812设于Y方向延伸设置部的端部。
作为一个例子，接线件81的厚度与接线件70大致相等。连结部813的Y方向延伸设置部以在Z方向上与接线件70的连结部73大致一致的方式配置。连结部813分别在X方向上与连结部73对置。连结部813、73并不是板面彼此对置，而是端面(侧面)彼此对置。连结部813以在X方向的俯视时将连结部73包含于内的方式配置。连结部813遍及连结部73的全长而并行。
第三配线80具备两个负极端子82。负极端子82分别沿Y方向延伸。负极端子82例如接合于对应的端部812。两个负极端子82以在X方向上夹着正极端子52的方式配置。
作为一个例子，负极端子82的厚度与正极端子52大致相等。负极端子82以在Z方向上与正极端子52大致一致的方式配置。负极端子82分别在X方向上与正极端子52对置。负极端子82与正极端子52并不是板面彼此对置，而是端面(侧面)彼此对置。负极端子82在全长的大部分与正极端子52对置。关于其它结构，与先前实施方式中记载的结构相同。
＜第二实施方式的总结＞
在本实施方式中，与先前实施方式相同，在半导体元件40H(第一元件)的源极电极40S(第二主电极)与包含输出端子62(输出端子部)的第二配线60的连接中也使用了接线件70。并且，包含负极端子82(第二电源端子部)的第三配线80不仅与包含正极端子52(第一电源端子部)的第一配线50并行，还与接线件70并行。因此，能够在上下臂电路9(主电路)中降低电感。
特别是在本实施方式中，第三配线80的接线件81与接线件70以在宽度方向(X方向)上对置的方式并行。另外，第三配线80的负极端子82与第一配线50的正极端子52以在宽度方向(X方向)上对置的方式并行。第三配线80与第一配线50及接线件70使端面(侧面)彼此对置。因此，能够降低电感，且谋求进一步的低高度化。通过宽度方向的对置，PN电流环变小，因此能够降低电感。
接线件81也可以具有一个端部812及连结部813。也就是说，也可以在X方向上以仅与正极端子52、接线件70侧面中的一个对置的方式设置接线件81。作为一个例子，本实施方式的接线件81分支成两根。并且，接线件81在X方向的两侧与正极端子52及接线件70对置。由此，能够获得对置面积而进一步降低电感。
本实施方式所记载的以沿X方向对置的方式并行的配置可以与先前实施方式所示的各种结构组合。
(第三实施方式)
该实施方式是以先前的实施方式为基础方式的变形例，能够引用先前实施方式的记载。在先前实施方式中，在一个半导体元件构成一个臂的结构中应用了并行配置。取而代之，也可以在多个半导体元件构成一个臂的结构中应用并行配置。
＜电力转换装置＞
图12示出了本实施方式的电力转换装置4的电路结构。如图12所示，逆变器6构成为具备三相的上下臂电路9。作为一个例子，在本实施方式中，各臂具有两个MOSFET11。构成一个臂的两个MOSFET11并联连接。在上臂9H中，并联连接的两个MOSFET11的漏极连接于P线7。在下臂9L中，并联连接的两个MOSFET11的源极连接于N线8。上臂9H中并联连接的两个MOSFET11的源极与下臂9L中并联连接的两个MOSFET11的漏极相互连接。
并联连接的两个MOSFET11由共用的栅极驱动信号(驱动电压)在相同的定时进行导通驱动、截止驱动。对于MOSFET11，分别反并联连接有回流用的二极管12。一相的上下臂电路9由一个半导体装置20提供。
＜半导体装置＞
图13是表示本实施方式的半导体装置20的俯视图。在图13中，为方便起见，省略密封体30及信号端子90来进行图示。图13与图4对应。
在图13所示的半导体装置20中，采用了先前实施方式中记载的以在Z方向上对置的方式并行的结构。在散热器51的一面，配置有两个半导体元件40H。各半导体元件40H的漏极电极40D连接于相互共用的散热器51。两个半导体元件40H沿X方向排列配置。
在散热器61的一面，配置有与半导体元件40H相同数量的、即两个半导体元件40L。各半导体元件40L的漏极电极40D连接于相互共用的散热器61。两个半导体元件40L沿X方向排列配置。半导体元件40L中的一个与半导体元件40H中的一个沿Y方向排列。半导体元件40L中的另一个与半导体元件40H中的另一个沿Y方向排列。
第一配线50具备一个散热器51和两个正极端子52。正极端子52分别沿Y方向延伸。正极端子52中的一个与半导体元件40H、40L的一个组沿Y方向排列。正极端子52中的另一个与半导体元件40H、40L的另一个组沿Y方向排列。两个正极端子52沿X方向排列。
半导体装置20具备两个接线件70和两个第三配线80。接线件70分别沿Y方向延伸。接线件70中的一个与半导体元件40H、40L的一个组沿Y方向排列。接线件70中的另一个与半导体元件40H、40L的另一个组沿Y方向排列。接线件70中的一个将半导体元件40H中的一个的源极电极40S与散热器61电连接。接线件70中的另一个将半导体元件40H中的另一个的源极电极40S与散热器61电连接。两个接线件70沿X方向排列。
第三配线80分别沿Y方向延伸。负极端子82中的一个在Z方向上与正极端子52中的一个对置，负极端子82中的另一个在Z方向上与正极端子52中的另一个对置。接线件81中的一个将半导体元件40L中的一个的源极电极40S与负极端子82中的一个电连接。接线件81中的另一个将半导体元件40L中的另一个的源极电极40S与负极端子82中的另一个电连接。接线件81中的一个在Z方向上与接线件70中的一个对置，接线件81中的另一个在Z方向上与接线件70中的另一个对置。两个第三配线80沿X方向排列。
半导体装置20相对于例如与Y方向大致平行的虚拟线成对称配置、即成线对称配置。两个半导体元件40H、两个半导体元件40L、两个正极端子52、两个接线件70及两个第三配线80相对于虚拟线成线对称配置。另外，输出端子62相对于虚拟线也是成线对称配置。其它结构与先前实施方式中记载的结构(参照图2～图6)相同。
＜第三实施方式的总结＞
根据本实施方式，能够起到与先前实施方式同等的效果。具体而言，与先前实施方式相同，在半导体元件40H的源极电极40S与包含输出端子62的第二配线60的连接中使用了接线件70。并且，包含负极端子82的第三配线80不仅与包含正极端子52的第一配线50并行，还与接线件70并行。因此，在半导体元件40H、40L分别并联连接的结构中，能够降低上下臂电路9的电感。通过使用接线件70，能够减小主电路配线的PN电流环而降低电感。另外，通过单面散热构造，能够使半导体装置20低高度化。
作为一个例子，在本实施方式中，第三配线80在俯视时也是遍及对应的接线件70的全长而并行。由于并行距离长，因此能够进一步降低电感。
作为一个例子，在本实施方式中，第三配线80也与第一配线50及接线件70以在Z方向上对置的方式并行。也就是说，板面彼此对置。由此，能够增大对置面积而有效地降低电感。
＜变形例＞
示出了在各具备两个半导体元件40H、40L的结构中，半导体装置20具备两个正极端子52、两个接线件70和两个第三配线80的例子，但并不限定于此。也可以使正极端子52、接线件70及第三配线80中的至少一个仅设置一个。例如如图14所示，半导体装置20也可以具备一个正极端子52、一个接线件70和一个第三配线80。
在图14中，正极端子52以将图13所示的两个正极端子52包含于内的方式设置。接线件70以在俯视时与两个半导体元件40H的源极电极40S重叠的方式设置。接线件70以将图13所示的两个接线件70包含于内的方式设置。第三配线80的接线件81以在俯视时与两个半导体元件40L的源极电极40S重叠的方式设置。接线件81以将图13所示的两个接线件81包含于内的方式设置。负极端子82也以将图13所示的两个负极端子82包含于内的方式设置。通过上述结构，能够增加对置面积而进一步降低电感。
本实施方式所记载的半导体元件40的并联连接构造可以与第一实施方式、第二实施方式所示的各种结构组合。例如，也可以与以沿X方向对置的方式并行的配置组合。
(第四实施方式)
该实施方式是以先前的实施方式为基础方式的变形例，能够引用先前实施方式的记载。在先前实施方式中，在构成一相的上下臂电路的半导体装置中应用了并行配置。取而代之，也可以在构成多相的上下臂电路的半导体装置中应用。
图15是表示本实施方式的半导体装置20的俯视图。在图15中，为方便起见，省略密封体30及信号端子90来进行图示。图15与图4对应。
半导体装置20构成三相的上下臂电路9。也就是说，构成逆变器6。作为一个例子，各臂由一个半导体元件40构成。半导体装置20具备六个半导体元件40、具体而言是三个半导体元件40H和三个半导体元件40L。三个半导体元件40H沿X方向排列成一列。三个半导体元件40L也沿X方向排列。半导体元件40H、40L按相沿Y方向排列。
半导体装置20具备三个第二配线60。第二配线60按相配置。第二配线60中的一个具有U相的输出端子62U，第二配线60中的另一个具有V相的输出端子62V，第二配线60中的另一个具有W相的输出端子62W。三个第二配线60沿X方向排列配置。
在具有输出端子62U的第二配线60的散热器61中，配置有构成U相的下臂9L的半导体元件40L。在具有输出端子62V的第二配线60的散热器61中，配置有构成V相的下臂9L的半导体元件40L。在具有输出端子62W的第二配线60的散热器61中，配置有构成W相的下臂9L的半导体元件40L。
作为一个例子，第一配线50具备一个散热器51和三个正极端子52。半导体装置20具备三个接线件70和三个第三配线80。在散热器51中，配置有三个半导体元件40H。接线件70分别沿Y方向延伸。接线件70中的一个将构成U相的上臂9H的半导体元件40H的源极电极40S与散热器61电连接。接线件70中的另一个将构成V相的上臂9H的半导体元件40H的源极电极40S与散热器61电连接。接线件70中的另一个将构成W相的上臂9H的半导体元件40H的源极电极40S与散热器61电连接。三个接线件70沿X方向排列。
第三配线80分别沿Y方向延伸。接线件81中的一个将构成U相的下臂9L的半导体元件40L的源极电极40S与对应的负极端子82电连接。接线件81中的另一个将构成V相的下臂9L的半导体元件40L的源极电极40S与对应的负极端子82电连接。接线件81中的另一个将构成W相的下臂9L的半导体元件40L的源极电极40S与对应的负极端子82电连接。负极端子82分别在Z方向上与对应的正极端子52对置。接线件81分别在Z方向上与对应的接线件70对置。三个第三配线80沿X方向排列。
半导体装置20相对于例如与Y方向大致平行的虚拟线成对称配置、即成线对称配置。三个半导体元件40H、三个半导体元件40L、三个正极端子52、三个输出端子62U、62V、62W、三个接线件70及三个第三配线80相对于虚拟线成线对称配置。其它结构与先前实施方式所记载的结构(参照图2～图6)相同。
＜第四实施方式的总结＞
根据本实施方式，能够起到与先前实施方式同等的效果。具体而言，与先前实施方式相同，在半导体元件40H的源极电极40S与包含输出端子62的第二配线60的连接中使用了接线件70。并且，包含负极端子82的第三配线80不仅与包含正极端子52的第一配线50并行，还与接线件70并行。因此，在构成多相的上下臂电路9的半导体装置20中，能够降低上下臂电路9的电感。通过使用接线件70，能够减小主电路配线的PN电流环而降低电感。另外，通过单面散热构造，能够使半导体装置20低高度化。
作为一个例子，在本实施方式中，第三配线80在俯视时也是遍及对应的接线件70的全长而并行。由于并行距离长，因此能够进一步降低电感。
作为一个例子，在本实施方式中，第三配线80也与第一配线50及接线件70以在Z方向上对置的方式并行。也就是说，板面彼此对置。由此，能够增大对置面积而有效地降低电感。
＜变形例＞
多相并不限定于三相。例如，也可以是两相。
示出了构成三相上下臂电路9的半导体装置20具备三个正极端子52、三个接线件70和三个第三配线80的例子，但并不限定于此。也可以使正极端子52、接线件70及第三配线80中的至少一个仅设置一个。例如如图16所示，半导体装置20也可以具备一个正极端子52、一个接线件70和一个第三配线80。
在图16中，正极端子52以将图15所示的三个正极端子52包含于内的方式设置。接线件70以在俯视时与三个半导体元件40H的源极电极40S重叠的方式设置。接线件70以将图15所示的三个接线件70包含于内的方式设置。第三配线80的接线件81以在俯视时与三个半导体元件40L的源极电极40S重叠的方式设置。接线件81以将图15所示的三个接线件81包含于内的方式设置。负极端子82也以将图15所示的三个负极端子82包含于内的方式设置。通过上述结构，能够增加对置面积而进一步降低电感。
本实施方式所记载的提供多相的上下臂电路9的结构可以与第一实施方式、第二实施方式、第三实施方式所示的各种结构组合。例如，也可以与以沿X方向对置的方式并行的配置组合。例如，也可以各臂的并联连接构造组合。
(其它实施方式)
该说明书及附图等中的公开不受例示的实施方式限制。公开包含例示的实施方式和本领域技术人员基于它们作出的变形方式。例如，公开并不限定于实施方式中示出的器件和/或要素的组合。公开能够通过各种组合进行实施。公开可以具有能够向实施方式追加的追加部分。公开包含省略了实施方式的器件和/或要素的方案。公开包含一个实施方式与其它实施方式之间的器件和/或要素的置换或组合。所公开的技术范围并不限定于实施方式的记载。所公开的几个技术范围是通过权利要求书的记载示出的，应被解释为还包含与权利要求书的记载等同的意思及范围内的全部变更。
说明书及附图等中的公开不被权利要求书的记载限定。说明书及附图等中的公开包含权利要求书所记载的技术思想，还涉及到比权利要求书所记载的技术思想更加多样且广范的技术思想。因此，能够不受权利要求书的记载的约束地从说明书及附图等的公开提取多种技术思想。
在提及某要素或层“在……上”、“连结”、“连接”或“结合”的情况下，它有时是相对于其它要素或其它层直接连结、连接或结合于其上，而且有时存在夹设要素或夹设层。对照地，在提及某要素相对于另一要素或层“直接在其上”、“直接连结”、“直接连接”或“直接结合”的情况下，不存在夹设要素或夹设层。为了说明要素间的关系而使用的其它语言应以同样的方式(例如，“在……之间”对“直接在……之间”、“邻接”对“直接邻接”等)解释。在用于该说明书中的情况下，术语“和/或”包含与关联列举的一个或多个项目相关的任意组合以及全部的组合。
在此，为了使对图示的一个要素或特征相对于其它要素或特征的关系进行说明的记载容易，利用了空间上相对的术语“内”、“外”、“里”、“下”、“低”、“上”、“高”等。就空间上相对的术语而言，除了附图中描绘的朝向以外，还能够意图包含使用或操作中的装置的不同的朝向。例如，若将图中的装置颠倒过来，则已说明位于其它要素或特征之“下”或“正下”的要素就会朝向其它要素或特征之“上”。因而，术语“下”能够包含上和下两个朝向。该装置也可以朝向其它方向(也可以旋转到90度或其它朝向)，该说明书所使用的空间上相对的描述应据此解释。
车辆的驱动系统1并不限定于上述结构。例如，虽然示出了具备一个电动发电机3的例子，但并不限定于此。也可以具备多个电动发电机。虽然示出了电力转换装置4具备逆变器6作为电力转换部的例子，但并不限定于此。例如，也可以设为具备多个逆变器的结构。也可以设为具备至少一个逆变器和转换器的结构。也可以仅具备转换器。
虽然示出了半导体元件40具有MOSFET11作为开关元件的例子，但并不限定于此。例如，还能够采用IGBT。IGBT是Insulated Gate Bipolar Transistor(绝缘栅双极晶体管)的缩写。也可以采用使二极管反并联连接的IGBT、即RC-IGBT。RC是Reverse Conducting(逆导)的缩写。
虽然示出了半导体装置20具备密封体30的例子，但并不限定于此。也可以设为排除密封体30的结构。
在半导体模块100中，也可以在密封体30的一面30a侧配置与冷却器101不同的冷却器。
信号端子90的取出并不限定于上述结构。也可以在半导体装置20的内部设置未图示的中继配线。中继配线对信号端子90与焊盘进行电气性的中继。通过中继配线，能够提高信号端子90的配置自由度。例如，也可以将信号端子90配置于壳体31的收容空间且使其与半导体元件40的焊盘电连接。
在信号端子90被保持于壳体31的结构中，信号端子90的配置不作特别限定。例如，在构成两相的上下臂电路9的半导体装置20中，如图17所示，也可以将信号端子90在X方向上配置于正极端子52、输出端子62及负极端子82的外侧。在X方向上，在与构成上下臂电路9中的一个的半导体元件40的焊盘连接的信号端子90和与构成上下臂电路9中的另一个的半导体元件40的焊盘连接的信号端子90之间，配置有上述端子52、62、82。
取代图17，也可以如图18所示，在X方向上在与上述端子52、62、82重叠的位置配置信号端子90。也可以如图19所示，在上述端子52、62、82之间配置信号端子90。也可以如图20所示，在大致呈矩形环状的四个侧壁311(侧壁部)中的、与引出上述端子52、62、82的侧壁311不同的侧壁311配置信号端子90。
在通过例如传递模塑法一体成形密封体30的结构中，信号端子90的配置不作特别限定。在例如构成三相的上下臂电路9的半导体装置20中，如图21及图22所示，也可以将信号端子90在侧面30c从沿X方向排列的正极端子52(负极端子82)之间的位置引出。同样，也可以将信号端子90在侧面30d从各相的输出端子62U、62V、62W之间的位置引出。如图23所示，也可以将信号端子90从与引出上述端子52、62、82的侧面30c、30d不同的侧面30e、30f引出。
在例如构成两相的上下臂电路9的半导体装置20中，如图24所示，也可以将信号端子90在X方向上从正极端子52、输出端子62及负极端子82的外侧的位置引出。如图25所示，也可以将信号端子90从上述端子52、62、82之间的位置引出。虽未图示，但也可以将信号端子90从侧面30e、30f引出。

Claims (5)

1.一种半导体装置，构成至少一相的上下臂电路，其特征在于，具备：
多个半导体元件，包含构成所述上下臂电路的臂中的一个臂的第一元件和构成所述上下臂电路的臂中的另一个臂的第二元件，且分别具有设于一面的第一主电极以及设于在板厚方向上与所述一面相反的背面的第二主电极；
第一配线，具有配置所述第一元件且与所述第一元件的第一主电极连接的第一搭载部和与所述第一搭载部相连的第一电源端子部；
第二配线，具有配置所述第二元件且与所述第二元件的第一主电极连接的第二搭载部和与所述第二搭载部相连的输出端子部，所述第二搭载部在与所述板厚方向正交的一方向上与所述第一搭载部排列配置；
接线件，将所述第一元件的第二主电极与所述第二搭载部电连接；以及
第三配线，具有与所述第二元件的第二主电极连接的连接部和与所述连接部相连的第二电源端子部，
所述第三配线与所述第一配线及所述接线件并行。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第三配线在所述板厚方向的俯视时遍及所述接线件的全长而并行。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述第三配线与所述第一配线及所述接线件以在所述板厚方向上对置的方式并行。
4.根据权利要求1或2所述的半导体装置，其特征在于，
所述第三配线与所述第一配线及所述接线件以在与所述第一搭载部和所述第二搭载部的排列方向及所述板厚方向这两个方向正交的方向上对置的方式并行。
5.根据权利要求1或2所述的半导体装置，其特征在于，
所述接线件是第一接线件，
所述第三配线包含具有所述连接部的第二接线件和具有所述第二电源端子部且连接于所述第二接线件的端子。
CN202311425654.4A 2022-11-02 2023-10-31 半导体装置 Pending CN117995829A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022176590A JP2024066844A (ja) 2022-11-02 2022-11-02 半導体装置
JP2022-176590 2022-11-02

Publications (1)

Publication Number Publication Date
CN117995829A true CN117995829A (zh) 2024-05-07

Family

ID=88558233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311425654.4A Pending CN117995829A (zh) 2022-11-02 2023-10-31 半导体装置

Country Status (4)

Country Link
US (1) US20240145349A1 (zh)
EP (1) EP4365942A1 (zh)
JP (1) JP2024066844A (zh)
CN (1) CN117995829A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379049B2 (en) * 2012-07-04 2016-06-28 Panasonic Intellectual Property Management Co., Ltd. Semiconductor apparatus
KR102034717B1 (ko) * 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
JP6123722B2 (ja) 2014-03-26 2017-05-10 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
EP4365942A1 (en) 2024-05-08
US20240145349A1 (en) 2024-05-02
JP2024066844A (ja) 2024-05-16

Similar Documents

Publication Publication Date Title
US11270984B2 (en) Semiconductor module
CN111480231B (zh) 电力转换装置
JP6708066B2 (ja) 半導体装置
US11380656B2 (en) Semiconductor device
JP3780230B2 (ja) 半導体モジュール及び電力変換装置
US20210407875A1 (en) Semiconductor device
CN112582356A (zh) 半导体器件
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
US20240032266A1 (en) Inverter
JP2022152703A (ja) 半導体装置
EP4365942A1 (en) Semiconductor device
US20240186911A1 (en) Power control apparatus
US20240213887A1 (en) Power conversion device
JP7392557B2 (ja) 半導体装置
US20240215211A1 (en) Power conversion device
WO2024142671A1 (ja) 電力変換装置
US20240079383A1 (en) Semiconductor device
US11923262B2 (en) Electrical apparatus
US20230298957A1 (en) Electric apparatus
JP2024093781A (ja) 電力変換装置
CN118120140A (zh) 电力转换装置
JP2023037354A (ja) 半導体装置
JP2023170769A (ja) 半導体装置
JP2024000845A (ja) 半導体装置
JP2023059830A (ja) 電力変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication