JP7484700B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7484700B2
JP7484700B2 JP2020214119A JP2020214119A JP7484700B2 JP 7484700 B2 JP7484700 B2 JP 7484700B2 JP 2020214119 A JP2020214119 A JP 2020214119A JP 2020214119 A JP2020214119 A JP 2020214119A JP 7484700 B2 JP7484700 B2 JP 7484700B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
conductive member
heat
thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020214119A
Other languages
English (en)
Other versions
JP2022100009A (ja
Inventor
伸也 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2020214119A priority Critical patent/JP7484700B2/ja
Priority to US17/478,991 priority patent/US11837520B2/en
Publication of JP2022100009A publication Critical patent/JP2022100009A/ja
Application granted granted Critical
Publication of JP7484700B2 publication Critical patent/JP7484700B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

開示の技術は、半導体装置及び半導体装置の製造方法に関する。
半導体装置の放熱構造に関する技術として、以下の技術が知られている。例えば、配線基板上に実装された第１半導体チップと、配線基板上に実装され、第１半導体チップと比べて発熱量が小さい第２半導体チップと、第１半導体チップ及び第２半導体チップの上方に配置された放熱板と、を有する半導体装置が知られている。放熱板は、第１半導体チップに接続され、第２半導体チップと対向する位置に開口部が形成されている。第２半導体チップと開口部の内壁との間に断熱樹脂が形成されている。
また、配線基板と、配線基板に搭載される複数の電子部品と、電子部品に取り付けられ、電子部品で発生する熱を冷却部品に伝える熱伝導体と、を含む半導体装置が知られている。熱伝導体の少なくとも一つは他の熱伝導体とは異なる熱伝導率を有する。
特開２０１３－４２０３０号公報 特開平９－４５８２７号公報
発熱量が互いに異なる複数の半導体チップをパッケージングした半導体装置においては、半導体チップ間における熱の移動が問題となる場合がある。例えば、複数の半導体チップの各々から発せられる熱を単一の放熱部材を用いて放熱する場合、発熱量が相対的に大きい半導体チップから発せられる熱が、放熱部材を介して発熱量が相対的に小さい半導体チップに移動する。これにより発熱量が相対的に小さい半導体チップが耐熱温度を超える温度で加熱されると、当該半導体チップにおいて、動作異常又は故障が発生するおそれがある。
例えば半導体装置が、ＦＯＷＬＰ（Fan-Out Wafer Level Package）の形態を有する場合、複数の半導体チップは、互いに近接して配置されるため、半導体チップ間における熱の移動はより顕著となる。
開示の技術は、発熱量が互いに異なる複数の半導体チップを有する半導体装置において、半導体チップ間の熱の移動を抑制することを目的とする。
開示の技術に係る半導体装置は、第１の半導体チップと、前記第１の半導体チップよりも発熱量の小さい第２の半導体チップとを有する。半導体装置は、前記第１の半導体チップの少なくとも一部の上層に配置された第１の熱伝導部材と、前記第２の半導体チップの上層及び前記第１の熱伝導部材の周囲に配置された第２の熱伝導部材とを有する。半導体装置は、前記第２の熱伝導部材の上層で、前記第１の半導体チップ及び前記第２の半導体チップが並ぶ方向である平面方向に沿って配置された放熱部材と、を有する。前記第１の熱伝導部材の熱伝導率は、前記第２の熱伝導部材の前記平面方向における熱伝導率よりも低い。
開示の技術によれば、発熱量が互いに異なる複数の半導体チップを有する半導体装置において、半導体チップ間の熱の移動を抑制することが可能となる。
開示の技術の実施形態に係る半導体装置の構成の一例を示す断面図である。 第１の半導体チップ及び第２の半導体チップをそれぞれ発熱させたときの、第１の熱伝導部材の熱伝導率と各半導体チップの温度との関係をシミュレーションによって求めた結果を示すグラフである 開示の技術の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 開示の技術の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 開示の技術の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 開示の技術の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 開示の技術の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 開示の技術の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 開示の技術の実施形態に係る半導体装置の製造工程の一例を示す断面図である。 開示の技術の実施形態に係る半導体装置の他の構成の一例を示す断面図である。
以下、本発明の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素及び部分には同一の参照符号を付与し、重複する説明は適宜省略する。
図１は、開示の技術の実施形態に係る半導体装置１の構成の一例を示す断面図である。半導体装置１は、複数の半導体チップをパッケージングしたＦＯＷＬＰの形態を有する。第１の半導体チップ１１Ａ及び１１Ｂは、発熱量が相対的に大きく、第２の半導体チップ１２は、発熱量が相対的に小さい。第１の半導体チップ１１Ａ及び１１Ｂは、例えば、ＧａＮ及びＳｉＣ等の化合物半導体からなる基板を有するパワーデバイスであってもよい。第２の半導体チップ１２は、例えば、単結晶シリコンからなる基板を有し、第１の半導体チップ１１Ａ、１１Ｂを制御するＣＭＯＳ回路を含むコントロールデバイスであってもよい。半導体装置１は、例えば、ミリ波等の高周波信号の位相制御を行うフェーズシフタを構成するものであってもよい。
第１の半導体チップ１１Ａ、１１Ｂ及び第２の半導体チップ１２は、封止部材３０によって一体的に封止されている。封止部材３０として、エポキシ樹脂等の一般的なモールド樹脂を用いることが可能である。
封止部材３０の下面Ｓ２には、再配線層４０が設けられている。第１の半導体チップ１１Ａ、１１Ｂと第２の半導体チップ１２は、再配線層４０に形成された配線４１を介して互いに電気的に接続されている。第１の半導体チップ１１Ａ、１１Ｂ及び第２の半導体チップ１２は、半田バンプを用いることなく配線４１に直接接続されている。従って、パッケージ基板上に半田バンプを用いて半導体チップを搭載する従来のフリップチップ実装タイプの半導体装置と比較して、高周波信号の伝送損失を抑制することができる。本実施形態に係る半導体装置１において、第１の半導体チップ１１Ａ、１１Ｂ及び第２の半導体チップ１２のチップ間距離として、例えば、５０μｍ以上５００μｍ以下が想定される。
再配線層４０の、半導体チップの搭載側とは反対側の表面には、配線４１に接続された半田ボール４２が設けられている。半導体装置１は、半田ボール４２を介して図示しない配線基板に搭載される。
第１の半導体チップ１１Ａ、１１Ｂ及び第２の半導体チップ１２の表面は、封止部材３０の上面Ｓ１から露出している。封止部材３０の上面Ｓ１には、第１の熱伝導部材２１及び第２の熱伝導部材２２を介して放熱部材５０が設けられている。第１の熱伝導部材２１及び第２の熱伝導部材２２は、第１の半導体チップ１１Ａ、１１Ｂ及び第２の半導体チップ１２から発せられた熱の移動を促進させるために用いられる。
第１の熱伝導部材２１は、封止部材３０から露出した第１の半導体チップ１１Ａ、１１Ｂの表面を覆っている。換言すれば、第１の熱伝導部材２１は、第１の半導体チップ１１Ａ、１１Ｂの上層に配置されている。第１の熱伝導部材２１は、第１の半導体チップ１１Ａ、１１Ｂの表面の少なくとも一部を覆っていればよい。図１に示す例では、第１の熱伝導部材２１の平面方向のサイズが、第１の半導体チップ１１Ａ、１１Ｂのサイズと同じである場合が例示されている。しかしながら、第１の熱伝導部材２１の平面方向のサイズは、第１の半導体チップ１１Ａ、１１Ｂのサイズよりも小さくてもよい。また、第１の熱伝導部材２１の平面方向のサイズは、第１の半導体チップ１１Ａ、１１Ｂのサイズよりも大きくてもよい。この場合、第１の熱伝導部材２１が、第２の半導体チップ１２にまで達していないことが好ましい。なお、平面方向とは、第１の半導体チップ１１Ａ、１１Ｂ及び第２の半導体チップ１２が並ぶ面の方向である。また、第１の半導体チップ１１Ａ、１１Ｂと、第１の熱伝導部材２１との間に別の層が設けられていてもよい。
第２の熱伝導部材２２は、封止部材３０から露出した第２の半導体チップ１２の表面及び第１の熱伝導部材２１を一体的に覆っている。すなわち、第１の熱伝導部材２１は、第２の熱伝導部材２２内に埋設されている。換言すれば、第２の熱伝導部材２２は、第２の半導体チップの上層及び第１の熱伝導部材２１の周囲に配置されている。第２の熱伝導部材２２は、平面方向における熱の移動を促進させるために、平面方向における熱伝導率ＴＣ２ＸＹが比較的高いこと（例えば１０Ｗ／ｍ・ｋ以上）が好ましい。第２の熱伝導部材２２の熱伝導率は異方性を有していてもよい。すなわち、第２の熱伝導部材２２は、平面方向と交差する方向である高さ方向における熱伝導率ＴＣ２Ｚが、平面方向にける熱伝導率ＴＣ２ＸＹよりも低くてもよい（ＴＣ２ＸＹ＞ＴＣ２Ｚ）。ＴＣ２ＸＹ＞ＴＣ２Ｚとすることで、平面方向における熱の移動を促進させつつ放熱部材５０から第２の半導体チップ１２への熱の移動を抑制することができる。なお、第２の半導体チップ１２と、第２の熱伝導部材２２との間に別の層が設けられていてもよい。
第２の熱伝導部材２２として、例えば市販のグラファイトシートを好適に用いることが可能である。グラファイトシートは、二次元に結晶化した炭素が層状に積み重ねられたシート状の部材である。グラファイトシートの平面方向にける熱伝導率ＴＣ２ＸＹは、例えば１０００Ｗ／ｍ・ｋ程度であり、高さ方向における熱伝導率ＴＣ２ｚは、例えば５Ｗ／ｍ・ｋ程度である。また、第２の熱伝導部材２２として、ＰＥＴ（Polyethyleneterephthalate）及び銅を含むヒートスプレッダーテープを用いることも可能である。ＰＥＴ及び銅を含むヒートスプレッダーテープの平面方向にける熱伝導率ＴＣ２ＸＹは、例えば２００Ｗ／ｍ・ｋ程度であり、高さ方向における熱伝導率ＴＣ２ｚは、例えば５Ｗ／ｍ・ｋ程度である。
一方、第１の熱伝導部材２１は、平面方向及び高さ方向における熱伝導率が均一である部材を用いることが可能である。本実施形態に係る半導体装置１において、第１の熱伝導部材２１の熱伝導率ＴＣ１は、第２の熱伝導部材２２の平面方向における熱伝導率ＴＣ２ｘｙよりも低い（ＴＣ２ＸＹ＞ＴＣ１）ものとされている。ＴＣ２ＸＹ＞ＴＣ１とすることで、第１の半導体チップ１１Ａ、１１Ｂから発せられた熱の第２の半導体チップ１２への移動が抑制される。第１の熱伝導部材２１として、例えば、シリコーン樹脂及びエポキシ樹脂等の樹脂材料にフィラーを含有させた市販の放熱グリスを用いることが可能である。
第２の熱伝導部材２２の高さ方向における熱伝導率ＴＣ２Ｚは、第１の熱伝導部材２１の熱伝導率ＴＣ１よりも低くてもよい（ＴＣ２Ｚ＜ＴＣ１）。ＴＣ２Ｚ＜ＴＣ１である場合、第２の熱伝導部材２２が、第１の熱伝導部材２１の上面を覆う部分の厚さＬは１ｍｍ以下であることが好ましい。これにより、第１の半導体チップ１１Ａ、１１Ｂから発せられる熱の放熱部材５０への移動が過度に抑制されることを防止することができ、第１の半導体チップ１１Ａ、１１Ｂの温度が過度に高くなることを防止することができる。
放熱部材５０は、第２の熱伝導部材２２の上面全体を覆っており、平面方向に沿って配置されている。放熱部材５０は、第１の熱伝導部材２１及び第２の熱伝導部材２２を介して伝わる各半導体チップからの熱を外部に放出する機能を有する。放熱部材５０は、例えばアルミニウム及び銅等の熱伝導率が比較的高い金属を含んで構成されていてもよい。なお、第２の熱伝導部材２２と放熱部材５０との間に別の層が設けられていてもよい。
図２は、第１の半導体チップ１１Ａ、１１Ｂ及び第２の半導体チップ１２をそれぞれ発熱させたときの、第１の熱伝導部材２１の熱伝導率ＴＣ１と各半導体チップの温度との関係をシミュレーションによって求めた結果を示すグラフである。なお、第１の半導体チップ１１Ａ及び１１Ｂを１０Ｗで発熱させ、第２の半導体チップ１２を０．１Ｗで発熱させた。第２の熱伝導部材２２の平面方向における熱伝導率ＴＣ２ＸＹを４５Ｗ／ｍ・ｋとし、高さ方向における熱伝導率ＴＣ２Ｚを５Ｗ／ｍ・ｋとした。
図２に示すように、第１の熱伝導部材２１の熱伝導率が高くなるにつれて、第１の半導体チップ１１Ａ、１１Ｂと第２の半導体チップ１２の温度差が小さくなった。これは、第１の熱伝導部材２１の熱伝導率が高くなる程、第１の半導体チップ１１Ａ、１１Ｂから第２の半導体チップ１２への熱の移動が促進されること示している。
また、第１の熱伝導部材２１の熱伝導率ＴＣ１を第２の熱伝導部材２２の平面方向における熱伝導率ＴＣ２ＸＹ（４５Ｗ／ｍ・ｋ）よりも低くすることで、第２の半導体チップ１２の温度が過度に高くなることを防止できることが確認された。これは、ＴＣ１＜ＴＣ２ＸＹとすることで、第１の半導体チップ１１Ａ、１１Ｂから第２の半導体チップ１２への熱の移動が抑制されるためである。
以下において、半導体装置１の製造方法について説明する。図３Ａ～図３Ｇは、半導体装置１の製造工程の一例を示す断面図である。
初めに、第１の半導体チップ１１Ａ、１１Ｂ及び第２の半導体チップ１２を支持テープ６０の表面に搭載する（図３Ａ）。なお、支持テープ６０には、これらの半導体チップからなる組が複数搭載される。
次に、支持テープ６０の表面に搭載された状態の第１の半導体チップ１１Ａ、１１Ｂ及び第２の半導体チップ１２を封止部材３０によって封止する。封止部材３０は、公知のトランスファーモールド技術を用いて形成される。封止部材３０の形成後、支持テープ６０は除去される（図３Ｂ）。
次に、封止部材３０の下面Ｓ２に、再配線層４０を形成する。再配線層４０は、公知の再配線プロセスを用いて形成される。再配線プロセスは、例えば、ポリイミド塗布、ポリイミドパターニング、シード層形成、めっきレジスト形成、電解Ｃｕめっき、レジスト除去、シード層エッチング、配線保護膜形成の各工程を含み得る。第１の半導体チップ１１Ａ、１１Ｂ及び第２の半導体チップ１２は、再配線層４０に形成された配線４１を介して互いに電気的に接続される（図３Ｃ）。
次に、公知のバックグラインド技術を用いて封止部材３０の上面Ｓ１を研削することにより、第１の半導体チップ１１Ａ、１１Ｂ及び第２の半導体チップ１２の表面を露出させる（図３Ｄ）。
次に、封止部材３０から露出した、第１の半導体チップ１１Ａ、１１Ｂの表面を覆うように第１の熱伝導部材２１を形成する。第１の熱伝導部材２１が液状である場合、例えばディスペンス法によって第１の熱伝導部材２１が形成される。第１の熱伝導部材２１がシート状である場合、第１の半導体チップ１１Ａ、１１Ｂのサイズに応じてカットされたシート状の第１の熱伝導部材２１が、第１の半導体チップ１１Ａ、１１Ｂの表面にそれぞれ設けられる（図３Ｅ）。
次に、封止部材３０から露出した第２の半導体チップ１２の表面及び第１の熱伝導部材２１を一体的に覆うように第２の熱伝導部材２２を形成する。第２の熱伝導部材２２が液状である場合、例えばディスペンス法によって第２の熱伝導部材２２が形成される。第２の熱伝導部材２２がシート状である場合、例えばラミネート法によって第２の熱伝導部材２２が形成される（図３Ｆ）。
次に、第２の熱伝導部材２２の表面を覆うように放熱部材５０が設けられる。次に、再配線層４０の半導体チップの搭載側とは反対側の表面に半田ボール４２を形成する。その後、半導体装置１は、ダイシングによって個片化される（図３Ｇ）。個片化された半導体装置１は、図示しない実装基板上に搭載される。
以上のように、開示の技術の実施形態に係る半導体装置１は、ＦＯＷＬＰの形態を有するので、従来のフリップチップ実装タイプの半導体装置と比較して高周波信号の伝送損失を抑制することができる。一方、第１の半導体チップ１１Ａ、１１Ｂ及び第２の半導体チップ１２のチップ間距離が比較的短いので、発熱量が相対的に大きい第１の半導体チップ１１Ａ、１１Ｂから発熱量が相対的に小さい第２の半導体チップ１２への熱の移動が問題となる。
開示の技術の実施形態に係る半導体装置１によれば、第１の熱伝導部材２１の熱伝導率ＴＣ１が、第２の熱伝導部材２２の平面方向における熱伝導率ＴＣ２ＸＹよりも低い。これにより、発熱量が相対的に大きい第１の半導体チップ１１Ａ、１１Ｂから発熱量が相対的に小さい第２の半導体チップ１２への熱の移動を抑制することができる。従って、第２の半導体チップ１２が耐熱温度を超える温度で加熱されるリスクを抑制することができるので、第２の半導体チップ１２において、動作異常及び故障が発生するリスクを抑制することができる。
例えば、第１の半導体チップ１１Ａ、１１Ｂの耐熱温度が１２５℃、発熱量が１～５０Ｗであり、第２の半導体チップ１２の耐熱温度が１２５℃、発熱量が１～５Ｗである場合を想定する。この場合、第１の熱伝導部材２１の熱伝導率ＴＣ１を一例として１～３Ｗ／ｍ・ｋとすることができる。第２の熱伝導部材２２の平面方向における熱伝導率ＴＣ２ＸＹを一例として１０～１５００Ｗ／ｍ・ｋとすることができ、高さ方向における熱伝導率ＴＣ２ｚを一例として１０Ｗ／ｍ・ｋ以下とすることができる。第１の熱伝導部材２１及び第２の熱伝導部材２２の熱伝導率を上記の範囲とすることで、第１の半導体チップ１１Ａ、１１Ｂ及び第２の半導体チップ１２の温度が、耐熱温度を超えること防止できる。
図４は、第１の半導体チップ１１Ａ、１１Ｂ及び第２の半導体チップ１２の厚さが異なる場合の半導体装置１の構成の一例を示す断面図である。図４には、第１の半導体チップ１１Ａ、１１Ｂの厚さが、第２の半導体チップ１２の厚さよりも薄い場合が例示されている。この場合、第１の熱伝導部材２１は、その一部が封止部材３０に埋設されるように、封止部材３０側にずらして設けられる。
図４に示す構成の半導体装置１を製造する場合、封止部材３０の研削工程（図３Ｄ）において、第２の半導体チップ１２の表面が露出した段階で研削を終了させる。その後、封止部材３０の第１の半導体チップ１１Ａ、１１Ｂの表面を覆う部分を例えばプラズマ処理によって除去することにより、封止部材３０の表面に凹部を形成し、該凹部の底面において第１の半導体チップ１１Ａ、１１Ｂの表面を露出させる。その後、凹部の底面において露出している第１の半導体チップ１１Ａ、１１Ｂの表面に、それぞれ第１の熱伝導部材２１を形成する。
なお、本実施形態においては、半導体装置１が、発熱量が相対的に大きい２つの半導体チップを備え、発熱量が相対的に小さい１つの半導体チップを備える構成を例示したが、これらの半導体チップの数は適宜増減することが可能である。また、半導体装置１は、チップコンデンサ等の半導体チップ以外の部品を備えていてもよい。また、本実施形態においては、半導体装置１がＦＯＷＬＰの形態を有する場合を例示したが、半導体装置１は、フリップチップ実装タイプ等の他の形態を有するものであってもよい。
［実施例］
開示の技術の実施例について以下に説明する。下記の表１に示す実施例１～３及び比較例に係るサンプルを作製し、第１の半導体チップ１１Ａ、１１Ｂ及び第２の半導体チップ１２を発熱させたときの、各半導体チップの温度を測定した。各サンプルにおいて、第１の半導体チップ１１Ａ、１１Ｂの発熱量を１０Ｗとし、第２の半導体チップ１２の発熱量を０．１Ｗとした。また、各サンプルにおいて、第２の熱伝導部材２２として使用した材料は全て同じであり、グラファイトシート（パナソニック製 ＴＣ２ＸＹ＝１５００Ｗ／ｍ・ｋ、ＴＣ２Ｚ＝５Ｗ／ｍ・ｋ）を使用した。
実施例１に係るサンプルにおいては、第１の熱伝導部材２１としてＣＧＷ（登録商標）（積水ポリマテック製 ＴＣ１＝３Ｗ／ｍ・ｋ）を使用した。第１の半導体チップ１１Ａ、１１Ｂの温度は１０９℃であり、第２の半導体チップ１２の温度は６４℃であり、チップ間の温度差は４５℃であった。
実施例２に係るサンプルにおいては、第１の熱伝導部材２１としてＭａｎｉｏｎ（積水ポリマテック製 ＴＣ１＝１９Ｗ／ｍ・ｋ）を使用した。第１の半導体チップ１１Ａ、１１Ｂの温度は９８℃であり、第２の半導体チップ１２の温度は６８℃であり、チップ間の温度差は３０℃であった。
実施例３に係るサンプルにおいては、第１の熱伝導部材２１としてインジウムシート（ＴＣ１＝８１Ｗ／ｍ・ｋ）を使用した。第１の半導体チップ１１Ａ、１１Ｂの温度は９２℃であり、第２の半導体チップ１２の温度は７６℃であり、チップ間の温度差は１６℃であった。
比較例に係るサンプルにおいては、第１の熱伝導部材２１を不使用とした。すなわち、比較例に係るサンプルにおいて、第１の半導体チップ１１Ａ、１１Ｂ及び第２の半導体チップ１２の表面を第２の熱伝導部材２２によって一体的に覆う構成とした。第１の半導体チップ１１Ａ、１１Ｂの温度は８３℃であり、第２の半導体チップ１２の温度は８１℃であり、チップ間の温度差は２℃であった。
以上のように、第１の熱伝導部材２１の熱伝導率ＴＣ１が低くなる程、第１の半導体チップ１１Ａ、１１Ｂから第２の半導体チップ１２への熱の移動が抑制されることが確認された。すなわち、第１の熱伝導部材２１の熱伝導率ＴＣ１を第２の熱伝導部材２２の平面方向における熱伝導率ＴＣ２ＸＹよりも低くすることは、第１の半導体チップ１１Ａ、１１Ｂから第２の半導体チップ１２への熱の移動の抑制に有効であることが確認された。
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
第１の半導体チップと、
前記第１の半導体チップよりも発熱量の小さい第２の半導体チップと、
前記第１の半導体チップの少なくとも一部の上層に配置された第１の熱伝導部材と、
前記第２の半導体チップの上層及び前記第１の熱伝導部材の周囲に配置された第２の熱伝導部材と、
前記第２の熱伝導部材の上層で、前記第１の半導体チップ及び前記第２の半導体チップが並ぶ方向である平面方向に沿って配置された放熱部材と、
を含み、
前記第１の熱伝導部材の熱伝導率は、前記第２の熱伝導部材の前記平面方向における熱伝導率よりも低い
半導体装置。
（付記２）
前記第２の熱伝導部材は、前記平面方向と交差する方向である高さ方向における熱伝導率が、前記平面方向における熱伝導率よりも低い
付記１に記載の半導体装置。
（付記３）
前記第２の熱伝導部材の前記高さ方向における熱伝導率は、前記第１の熱伝導部材の熱伝導率よりも低い
付記２に記載の半導体装置。
（付記４）
前記第１の熱伝導部材の上層の、前記第２の熱伝導部材の厚さが１ｍｍ以下である
付記３に記載の半導体装置。
（付記５）
前記第１の半導体チップ及び前記第２の半導体チップを封止する封止部材を更に含み、
前記第１の熱伝導部材は、前記封止部材から露出した前記第１の半導体チップの上層に配置されており、
前記第２の熱伝導部材は、前記封止部材から露出した前記第２の半導体チップの上層に配置されている
付記１から付記４のいずれか１つに記載の半導体装置。
（付記６）
前記第１の半導体チップと前記第２の半導体チップとを電気的に接続する再配線層を更に含む
付記１から付記５のいずれか１つに記載の半導体装置。
（付記７）
前記第１の半導体チップは単結晶シリコンからなる基板を有し、前記第２の半導体チップは化合物半導体からなる基板を有する
付記１から付記６のいずれか１つに記載の半導体装置。
（付記８）
前記第２の熱伝導部材は、グラファイトシートである
付記１から付記７のいずれか１つに記載の半導体装置。
（付記９）
第１の半導体チップ及び前記第１の半導体チップよりも発熱量の小さい第２の半導体チップを封止部材で封止する工程と、
前記封止部材を研削して前記第１の半導体チップ及び前記第２の半導体チップの表面を前記封止部材から露出させる工程と、
前記第１の半導体チップの前記封止部材から露出した上層に第１の熱伝導部材を配置する工程と、
前記第２の半導体チップの前記封止部材から露出した上層及び前記第１の熱伝導部材の周囲に第２の熱伝導部材を配置する工程と、
前記第２の熱伝導部材の上層で、前記第１の半導体チップ及び前記第２の半導体チップが並ぶ方向である平面方向に沿って放熱部材を配置する工程と、
を含み、
前記第１の熱伝導部材の熱伝導率は、前記平面方向における熱伝導率よりも低い
半導体装置の製造方法。
１ 半導体装置
１１Ａ、１１Ｂ 第１の半導体チップ
１２ 第２の半導体チップ
２１ 第１の熱伝導部材
２２ 第２の熱伝導部材
３０ 封止部材
４０ 再配線層
４１ 配線
５０ 放熱部材

Claims (7)

  1. 第１の半導体チップと、
    前記第１の半導体チップよりも発熱量の小さい第２の半導体チップと、
    前記第１の半導体チップの少なくとも一部の上層に配置された第１の熱伝導部材と、
    前記第２の半導体チップの上層及び前記第１の熱伝導部材の周囲に配置された第２の熱伝導部材と、
    前記第２の熱伝導部材の上層で、前記第１の半導体チップ及び前記第２の半導体チップが並ぶ方向である平面方向に沿って配置された放熱部材と、
    を含み、
    前記第１の熱伝導部材の熱伝導率は、前記第２の熱伝導部材の、前記平面方向における熱伝導率よりも低い
    半導体装置。
  2. 前記第２の熱伝導部材は、前記平面方向と交差する方向である高さ方向における熱伝導率が、前記平面方向における熱伝導率よりも低い
    請求項１に記載の半導体装置。
  3. 前記第２の熱伝導部材の前記高さ方向における熱伝導率は、前記第１の熱伝導部材の熱伝導率よりも低い
    請求項２に記載の半導体装置。
  4. 前記第１の熱伝導部材の上層の、前記第２の熱伝導部材の厚さが１ｍｍ以下である
    請求項３に記載の半導体装置。
  5. 前記第１の半導体チップ及び前記第２の半導体チップを封止する封止部材を更に含み、
    前記第１の熱伝導部材は、前記封止部材から露出した前記第１の半導体チップの表面を覆っており、
    前記第２の熱伝導部材は、前記封止部材から露出した前記第２の半導体チップの表面を覆っている
    請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 前記第１の半導体チップと前記第２の半導体チップとを電気的に接続する再配線層を更に含む
    請求項１から請求項５のいずれか１項に記載の半導体装置。
  7. 第１の半導体チップ及び前記第１の半導体チップよりも発熱量の小さい第２の半導体チップを封止部材で封止する工程と、
    前記封止部材を研削して前記第１の半導体チップ及び前記第２の半導体チップの表面を前記封止部材から露出させる工程と、
    前記第１の半導体チップの前記封止部材から露出した上層に第１の熱伝導部材を配置する工程と、
    前記第２の半導体チップの前記封止部材から露出した上層及び前記第１の熱伝導部材の周囲に第２の熱伝導部材を配置する工程と、
    前記第２の熱伝導部材の上層で、前記第１の半導体チップ及び前記第２の半導体チップが並ぶ方向である平面方向に沿って放熱部材を配置する工程と、
    を含み、
    前記第１の熱伝導部材の熱伝導率は、前記平面方向における熱伝導率よりも低い
    半導体装置の製造方法。
JP2020214119A 2020-12-23 2020-12-23 半導体装置及び半導体装置の製造方法 Active JP7484700B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020214119A JP7484700B2 (ja) 2020-12-23 2020-12-23 半導体装置及び半導体装置の製造方法
US17/478,991 US11837520B2 (en) 2020-12-23 2021-09-20 Semiconductor device and semiconductor device fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020214119A JP7484700B2 (ja) 2020-12-23 2020-12-23 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2022100009A JP2022100009A (ja) 2022-07-05
JP7484700B2 true JP7484700B2 (ja) 2024-05-16

Family

ID=82023389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020214119A Active JP7484700B2 (ja) 2020-12-23 2020-12-23 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11837520B2 (ja)
JP (1) JP7484700B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232284A (ja) 1998-12-10 2000-08-22 Fujitsu Ltd 電子機器筐体及びそれに用いる熱伝導パス部材
JP2004273570A (ja) 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 樹脂封止型半導体装置およびその製造方法
JP2017103433A (ja) 2015-12-04 2017-06-08 トヨタ自動車株式会社 半導体装置
JP7321257B2 (ja) 2018-10-26 2023-08-04 ザ ケマーズ カンパニー エフシー リミテッド ライアビリティ カンパニー ジフルオロメタン、テトラフルオロプロペン、及び二酸化炭素を含有する組成物、並びにその使用

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945827A (ja) 1995-08-02 1997-02-14 Hitachi Ltd 半導体装置
JP5779042B2 (ja) 2011-08-18 2015-09-16 新光電気工業株式会社 半導体装置
TWI584428B (zh) * 2016-06-08 2017-05-21 力成科技股份有限公司 降低封裝翹曲之散熱型半導體封裝構造
KR20210059470A (ko) * 2019-11-15 2021-05-25 삼성전자주식회사 반도체 패키지 및 PoP 타입 패키지
EP3920467B1 (en) * 2020-06-04 2024-09-18 Fujitsu Limited Communication coupling verification method, communication coupling verification program, and network verification apparatus
US11750383B2 (en) * 2021-03-31 2023-09-05 Fujitsu Limited Multi-level access control in sharing of vehicle data with devices
KR20230037987A (ko) * 2021-09-10 2023-03-17 삼성전자주식회사 반도체 패키지
KR20230086107A (ko) * 2021-12-08 2023-06-15 엘지디스플레이 주식회사 디스플레이 장치
KR20230100028A (ko) * 2021-12-28 2023-07-05 삼성전자주식회사 반도체 패키지
KR20230100158A (ko) * 2021-12-28 2023-07-05 삼성전자주식회사 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232284A (ja) 1998-12-10 2000-08-22 Fujitsu Ltd 電子機器筐体及びそれに用いる熱伝導パス部材
JP2004273570A (ja) 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 樹脂封止型半導体装置およびその製造方法
JP2017103433A (ja) 2015-12-04 2017-06-08 トヨタ自動車株式会社 半導体装置
JP7321257B2 (ja) 2018-10-26 2023-08-04 ザ ケマーズ カンパニー エフシー リミテッド ライアビリティ カンパニー ジフルオロメタン、テトラフルオロプロペン、及び二酸化炭素を含有する組成物、並びにその使用

Also Published As

Publication number Publication date
JP2022100009A (ja) 2022-07-05
US11837520B2 (en) 2023-12-05
US20220199487A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
CN110060992B (zh) 半导体封装
US10347611B2 (en) Semiconductor packages having redistribution substrate
US10062665B2 (en) Semiconductor packages with thermal management features for reduced thermal crosstalk
US10269668B2 (en) System and method for bonding package lid
TWI613774B (zh) 功率覆蓋結構及其製造方法
TWI573223B (zh) 空腔基板保護之積體電路
JP6122863B2 (ja) 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法
US8520388B2 (en) Heat-radiating component and electronic component device
US10937771B2 (en) Semiconductor packages
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
US9859266B2 (en) Method of forming 3D integrated circuit package with panel type lid
US20200152557A1 (en) Package structure and packaging process
US11640930B2 (en) Semiconductor package having liquid-cooling lid
US20220384286A1 (en) Chip package structure with heat conductive layer
JP6457206B2 (ja) 半導体パッケージ及びその製造方法
CN115312406A (zh) 芯片封装结构及制备方法
US11488887B1 (en) Thermal enablement of dies with impurity gettering
JP4919689B2 (ja) モジュール基板
JP7484700B2 (ja) 半導体装置及び半導体装置の製造方法
KR102492530B1 (ko) 열 방출 소자, 이를 포함하는 반도체 패키지 및 반도체 소자
US10236227B2 (en) Electronic package and fabrication method thereof
JP6712051B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
KR102717855B1 (ko) 반도체 패키지
US11557526B2 (en) Substrates for semiconductor device assemblies and systems with improved thermal performance and methods for making the same
TW202310244A (zh) 包括直接接觸熱路徑之設備及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230608

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240328

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240415

R150 Certificate of patent or registration of utility model

Ref document number: 7484700

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150