TW202310244A - 包括直接接觸熱路徑之設備及其製造方法 - Google Patents

包括直接接觸熱路徑之設備及其製造方法 Download PDF

Info

Publication number
TW202310244A
TW202310244A TW111126623A TW111126623A TW202310244A TW 202310244 A TW202310244 A TW 202310244A TW 111126623 A TW111126623 A TW 111126623A TW 111126623 A TW111126623 A TW 111126623A TW 202310244 A TW202310244 A TW 202310244A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
substrate
heat transfer
layer
signaling
Prior art date
Application number
TW111126623A
Other languages
English (en)
Inventor
奕武 陳
宏遠 黃
勝錦 倪
振輝 張
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202310244A publication Critical patent/TW202310244A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本文中揭示包括導熱結構之半導體裝置。一熱傳遞結構可熱耦接至一半導體裝置，且直接附接至一基板之一發信號層。該熱傳遞結構可經組態以自該半導體裝置移除熱能，並將該移除之熱能之至少一部分直接傳遞至該發信號層中以在該基板內消散，以經由該基板傳遞並自一對應設備傳遞出，或其組合。

Description

包括直接接觸熱路徑之設備及其製造方法
本技術係針對設備，例如包括記憶體及處理器之半導體裝置，且若干實施例係針對包括連接焊盤之半導體裝置。
半導體製造之當前趨勢係為電腦、手機、尋呼機、個人數位助理及許多其他產品製造組件密度更高之更小且更快之裝置。然而，電路大小之減小通常導致電路產生及保留熱量。舉例而言，發熱電路之間的間隔減小可增加保溫及/或消除與減小之間隔相對應之熱消散。
在以下描述中，論述許多具體細節，以便對本技術之實施例進行全面且有利之描述。然而，熟習此項技術者將認識到，可在無具體細節中之一或多個之情況下實踐本發明。在其他情況下，未展示或未詳細描述通常與半導體裝置相關聯之已知結構或操作，以避免混淆技術之其他態樣。一般而言，應理解，除本文中所揭示之彼等具體實施例外，各種其他裝置、系統及方法可在本技術之範圍內。
根據本技術之半導體裝置、封裝及/或總成之若干實施例可包括用於經由相鄰結構之間的直接連接來傳遞熱能之機構。舉例而言，半導體裝置、封裝及/或總成之若干實施例可包括(1)安裝在基板上方的半導體裝置(例如，半導體晶粒，例如倒裝晶片晶粒)及/或(2)一或多個附接並熱耦接至半導體裝置之導熱結構。一或多個導熱結構之至少一部分可直接連接(經由例如機械緊固裝置及/或熱黏合劑)至基板之金屬層，例如最靠近半導體晶粒之接地平面及/或連接器層。因此，熱能可自半導體裝置移除並直接路由至金屬層(例如，基板之內部部分)。
金屬層可進一步連接至一或多個穿矽通孔(TSV)，其自金屬層延伸且至少部分地橫跨基板之厚度。TSV可耦接至外部觸點(例如，焊球及/或其他互連件)。TSV及/或外部觸點可包括導熱及/或導電材料(例如，金屬材料或石墨烯)。因此，TSV可自金屬層接收或移除熱能並將其路由藉由基板之厚度及/或提供一或多個熱路徑至外部觸點以自對應封裝移除傳遞熱能。
在一些實施例中，基板可包括金屬層上方的頂層(例如，阻焊劑)。頂層可包括曝露金屬層之開口，且一或多個導熱結構可在開口處或經由開口直接附接至金屬層。在其他實施例中，基板可無頂層，且將金屬層曝露於封裝中之其他結構。因此，一或多個導熱結構可直接附接至頂層而不在頂層周圍工作。在替代實施例中，熱移除機構(例如，一或多個導熱結構)可對應於半導體裝置(例如，作用表面)與曝露金屬層之間的直接附接。
圖1A至圖1B說明設備100，例如半導體裝置、封裝或總成。圖1A說明設備100之俯視圖，且圖1B說明沿著圖1A之線1B-1B截取之設備100之橫截面圖。同時參考圖1A及圖1B，設備100可包括安裝在例如印刷電路板(PCB)之基板104上的半導體裝置102 (例如，晶粒，例如倒裝晶片)。設備100可包括一或多個額外電路組件106，例如電容器。設備100可進一步包括金屬蓋108，該金屬蓋附接在半導體晶粒102及/或一或多個組件106上方且與其重疊。可使用熱黏合劑110將金屬蓋108附接或連接至半導體晶粒102。金屬蓋108或其一或多個部分(例如，一或多個頂部部分)可曝露於外部環境。因此，金屬蓋108可經組態以經由熱黏合劑110自半導體晶粒102移除熱能及/或將熱能消散至周圍環境。
半導體晶粒102、組件106及/或金屬蓋108可安裝或附接至基板104之頂面112。基板104可經組態以提供一組電信號路徑，其將外部電路系統(例如使用底面114上之連接器或焊料凸塊)耦接至半導體晶粒102及/或組件106。此外，金屬蓋108可附接至頂面112 (例如，其非導電部分)。
作為說明性實例，頂面112可由阻焊劑122及在阻焊劑122上面或經由該阻焊劑曝露之連接焊盤124界定。半導體晶粒102及/或組件106可電連接(經由例如焊料)至頂面112上之連接焊盤124。基板104可包括垂直地或在頂面112與底面114之間路由電信號之內部連接。內部連接可包括層126 (例如，導電或金屬平面)，其經組態以沿著橫向方向路由信號。內部連接可被頂面112及底面114覆蓋/重疊。換言之，半導體晶粒102及/或組件106可間接接達內部連接，例如經由連接焊盤124。此外，金屬蓋108可直接附接至阻焊劑122/直接附接在阻焊劑上方，例如使用機械緊固裝置(例如，狹槽)及/或黏合劑材料。
金屬蓋108與阻焊劑122之間的附接可經組態以控制電連接並阻礙熱能之傳遞。舉例而言，阻焊劑122可包括除了電絕緣體之外的作為熱絕緣體之材料。因此，阻焊劑122可阻止或阻礙熱能自金屬蓋108傳遞。即使金屬蓋108連接至一組連接焊盤124及/或TSV，此類結構可提供有限之表面積。如此，金屬蓋108與基板104之間有限之接觸/通量區域可將對應熱傳遞限制為無效量(例如，與藉由金屬蓋108之頂部部分之外部消散及/或臨限量/速率相比)。
圖2說明另一設備200之局部橫截面圖。設備200可包括包括多個半導體裝置或電路之半導體裝置、總成、封裝或系統，例如堆疊之半導體封裝、高頻寬記憶體(HBM)等。舉例而言，設備200可包括安裝在基板204 (例如PCB)上之邏輯晶粒及/或一組記憶體晶粒，該基板具有在其頂面上曝露之熱絕緣體(例如，阻焊劑)。安裝之電路可被囊封。
設備200可包括一或多個熱目標裝置202，例如邏輯晶粒，其在操作期間產生相對大量之熱能及/或受到熱之負面影響(例如，錯誤增加及/或處理速度降低)。因此，設備200可經組態以管理或移除來自熱目標裝置202之熱能。在一些實施例中，設備200可包括第一間隔物212，其至少部分重疊且熱耦接(例如，經由使用熱黏合劑之直接附接)至目標裝置202。第一間隔物212可在第二間隔物214上方並熱耦接至該第二間隔物，該第二間隔物沿著橫向方向遠離熱目標裝置202位移。第二間隔物214可安裝在基板204上方。
第一間隔物212及第二間隔物214可包括導熱材料，例如金屬材料或石墨烯。因此，間隔物212及214可自目標裝置202移除熱能。然而，移除之熱能之消散可能受到限制，例如由於周圍之囊封劑及/或熱絕緣體(例如，阻焊劑)實體地介接或附接至第二間隔物214。
圖3A至圖3C說明根據本技術之實施例之第一實例設備300。圖3A說明設備300之俯視圖，圖3B說明沿著圖3A之線3B-3B截取之設備300之橫截面圖，且圖3C說明半導體裝置302 (例如，晶粒，例如倒裝晶片)及設備300之基板304 (例如，PCB)之俯視圖。一起參考圖3A、圖3B及圖3C，設備100可包括附接在半導體裝置302上方並與其重疊之熱傳遞結構308 (例如，包括金屬或其他導熱材料之蓋結構)及任何額外組件(例如，圖1B之組件106)。可使用熱黏合劑310將熱傳遞結構308熱耦接(經由例如直接附接/連接)至半導體裝置302。因此，熱傳遞結構308可經組態以經由熱黏合劑310將熱能自半導體裝置302移除並將移除之熱能傳遞至一或多個其他結構。在一些實施例中，設備300可包括囊封劑311，該囊封劑至少部分地包圍及/或環繞其中之組件，例如熱傳遞結構308、半導體裝置302、基板304等。
在一些實施例中，熱傳遞結構可包括具有整體區段之連續結構。舉例而言，熱傳遞結構308可例如藉由衝壓製程由金屬(例如，銅)片材形成或成形。熱傳遞結構408可包括附接至熱黏合劑310之頂部平面部分。頂部平面部分可與向下朝向基板404延伸之垂直或角部分成整體。向下部分可與經組態以附接至基板404之足部部分成整體。在其他實施例中，熱傳遞結構可包括實體上分離之及附接結構及/或其中具有不同材料之結構之組合。
半導體裝置302可安裝或附接至基板304之頂面312。頂面312可由保護層322 (例如，阻焊劑)及在保護層322上面或經由該保護層曝露之連接焊盤界定。半導體裝置302可電連接(經由例如焊料)至頂面312上之連接焊盤。使用連接焊盤，基板304可經組態以提供一組電信號路徑，其連接內部電路系統及/或耦接至外部電路系統，例如使用底面314上之外部連接器316 (例如，焊料凸塊)。舉例而言，基板304可包括內部連接326 (例如，跡線、TSV、連接平面/層等)，其在頂面312與底表面314之間垂直地及/或沿著橫向方向路由電信號。內部連接通常可被頂面312及底面314覆蓋/重疊。
基板304可包括在保護層322中之界面開口332，其曝露內部連接326之至少一部分。在一些實施例中，界面開口332可曝露基板304內之介接層334 (例如，頂部導電層及/或接地層)。基板304可包括在界面開口332下方之相對大量(例如，相對於連接至單一結構，例如三個或更多個)相鄰TSV 336。界面開口332可經組態(根據形狀及/或尺寸)以促進曝露之(部分)介接層334與熱傳遞結構308之間的直接附接。介接層334與熱傳遞結構308之間的直接附接之一些實例可包括機械緊韌體及/或熱黏合劑。因此，熱傳遞結構308可藉由直接附接熱耦接至半導體裝置302及基板304內之內部連接326兩者。
介接層334與熱傳遞結構308之間經由界面開口332之直接附接為半導體裝置302提供增強之效能。藉由提供進入及穿過基板304之熱消散路徑，直接附接可增加自半導體裝置302移除之熱量。界面開口332可移除保護層322之任何熱阻抗。此外，藉由直接附接至介接層334，設備300可增加可自半導體裝置302吸走熱之材料(例如，接地路徑/平面)之量且亦增加表面積及接觸結構(例如，基板304之內部部分)用於消散移除之熱。此外，直接附接可提供穿過TSV 336及外部連接器316之導熱路徑，用於將熱能自設備300傳遞出並傳遞至外部結構(例如，系統基板、散熱器等)。因此，半導體裝置302可基於增加之熱移除量以更高之速度、更長之持續時間及/或更少之錯誤操作。
圖4說明根據本技術之實施例之第二實例設備400。設備400可包括安裝在基板404 (例如，PCB)上之半導體裝置402 (例如，晶粒，例如倒裝晶片)，其中熱傳遞結構408熱耦接至半導體裝置402。熱傳遞結構408可經組態以將熱能傳遞遠離半導體裝置402並傳遞至另一結構，例如基板404。設備400可包括囊封劑411，該囊封劑至少部分地包圍及/或環繞其中之組件，例如熱傳遞結構408、半導體裝置402、基板404等。
基板404可具有至少部分地由內部連接426界定或曝露內部連接之頂面412。舉例而言，基板404可包括界面開口432，其曝露介接層434之至少一部分(例如，頂部導電層、接地層、圖案化層等)。熱傳遞結構408可經由與上文所描述類似之界面開口432直接附接至介接層434之曝露部分。
如上文所描述，熱傳遞結構可包括連續結構或分開/不同結構之組合。作為後者之實例，在一些實施例中，熱傳遞結構408可包括頂部結構442 (例如，金屬蓋或板)及周邊結構444 (例如，金屬環或壁)。頂部結構442與周邊結構444可彼此熱耦接及/或熱耦接至半導體裝置402，例如經由直接接觸及/或熱界面材料(TIM) 446。因此，熱傳遞結構408可熱耦接至半導體裝置402之多個表面/部分，從而增加自半導體裝置402移除熱之能力。移除之熱可橫跨/經由內部連接426、基板404之內部部分及/或經由如上文所描述之外部連接器向外消散。
圖5說明根據本技術之實施例之第三實例設備500。設備500可對應於圖4之設備400，其中圖4之囊封劑411之頂部部分被移除。因此，設備500可具有用於熱傳遞結構508 (對應於圖4之熱傳遞結構408)之曝露頂面502。曝露頂面502可具有防止腐蝕或氧化之覆蓋物或處理過之表面。曝露之頂面502可允許熱傳遞結構508將移除之熱消散至周圍環境(例如，空氣或其他冷卻劑)而非囊封劑411中。因此，曝露之頂面502可進一步增加整個設備500、半導體晶粒及/或熱傳遞結構508之熱移除及消散能力。
圖6說明根據本技術之實施例之第四實例設備600 (例如，晶片上板(BOC)裝置/封裝)。設備600可包括安裝在基板604 (例如，BOC基板)上之半導體裝置602。基板604可包括開口605，開口延伸穿過基板604之厚度，例如自基板之頂面612延伸至底面614。在一些實施例中，開口605可位於基板604之中心部分處。
基板604之開口605可經組態以促進與半導體裝置602之電連接。舉例而言，半導體裝置602可包括位於預定區域內之連接焊盤，例如作用表面上之中心部分(例如，如圖6中所說明之底面)。基板604可在其頂部部分上包括介接層634。介接層634可包括橫向延伸至開口之周邊部分中或上方的連接延伸部/指狀物。半導體裝置602可用預定之連接器區域安裝在開口605上方及/或與該開口對準。設備600可包括在開口605中之接合線。接合線可延伸穿過開口605且連接，從而電耦接(1)半導體裝置602上之連接焊盤及(2)介接層634之連接指狀物。
設備600可進一步包括熱耦接至半導體晶粒602之熱傳遞結構608。熱傳遞結構608可經組態以將熱能傳遞遠離半導體晶粒602並傳遞至另一結構，例如基板604。設備600可包括囊封劑611，該囊封劑至少部分地包圍及/或環繞其中之組件，例如熱傳遞結構608、半導體晶粒602、基板604等。囊封劑611可填充開口605並囊封介接層634、半導體晶粒602及/或接合線之對應部分。
在一些實施例中，基板604可在頂面612處完全曝露介接層634。換言之，基板604可無圖3B之保護層322 (例如，阻焊劑)。因此，熱傳遞結構608可直接附接至頂面612上之介接層634。此外，半導體晶粒602可直接附接(使用例如熱黏合劑610)至頂面612及/或介接層634。半導體晶粒602與頂面612及/或介接層634之間的直接實體附接可增加能力(藉由例如增加接觸/介接表面面積)以自半導體晶粒602移除熱並進入或穿過基板604。
如上文所描述，熱傳遞結構可包括連續結構或分開/不同結構之組合。作為後者之實例，在一些實施例中，熱傳遞結構608可包括頂部結構(例如，金屬蓋或板)及周邊結構(例如，金屬環或壁)。頂部結構與周邊結構可彼此熱耦接及/或熱耦接至半導體晶粒602，例如經由直接接觸及/或熱界面材料。因此，熱傳遞結構608可熱耦接至半導體晶粒602之多個表面/部分，從而增加自半導體晶粒602移除熱之能力。移除之熱可橫跨/經由內部連接626、基板604之內部部分及/或藉由如上文所描述之外部連接器向外消散。
圖7說明根據本技術之實施例之第五實例設備700。設備700可對應於圖6之設備600，其中圖6之囊封劑611之頂部部分被移除。因此，設備700可具有用於熱傳遞結構708 (對應於圖6之熱傳遞結構608)之曝露頂面702。曝露頂面702可具有防止腐蝕或氧化之覆蓋物或處理過之表面。曝露之頂面702可允許熱傳遞結構708將移除之熱消散至周圍環境(例如，空氣或其他冷卻劑)而非囊封劑611中。因此，曝露之頂面702可進一步增加整個設備700、半導體晶粒及/或熱傳遞結構708之熱移除及消散能力。
圖8說明根據本技術之實施例之第六實例設備800 (例如，晶片上板(BOC)裝置/封裝)。設備800可類似於圖6之設備600，但具有不同之熱傳遞結構808。舉例而言，可使用熱黏合劑810將半導體裝置802安裝在基板804之頂面812及/或介接層834上或直接附接至其。熱傳遞結構808可包括周邊結構，該周邊結構(1)面向及/或環繞半導體裝置802之一或多個周邊部分及(2)直接附接至介接層834之頂面812及/或該介接層。熱傳遞結構808可包括填充周邊結構與半導體裝置802之間的任何空間之TIM，從而熱耦接熱傳遞結構808及半導體裝置802。與圖6之熱傳遞結構608相比，熱傳遞結構808可無頂蓋/蓋部分。換言之，半導體裝置802之頂面可直接接觸或被囊封劑811覆蓋。在一些實施例中，半導體裝置802之頂面可未被覆蓋及/或曝露於周圍環境。
圖9至圖13說明根據本技術之實施例之製造製程的實例階段。實例階段可用於製造圖3A之設備300、圖4之設備400、圖5之設備500、圖6之設備600、圖7之設備700，及/或圖8之設備800。
圖9說明根據本技術之實施例之對應於實例階段的結構900之側視圖。結構900可包括熱傳遞蓋942及半導體晶圓902。在實例階段，熱傳遞蓋942 (例如，包括金屬材料(例如銅)之板)可層壓在半導體晶圓902上以形成結構900。因此，半導體晶圓902之背側及對應晶粒之背側可使用熱傳遞蓋942進行熱增強。
圖10說明根據本技術之實施例之對應於結構1000的實例階段。結構1000可對應於自圖9之結構900單一化晶粒，且將所得組件中之一或多者安裝在基板1004 (例如，PCB)上。舉例而言，結構900可被切割或單一化以產生半導體晶粒1002，其上附接或層壓有頂蓋1042。
半導體晶粒1002可安裝在基板1004之頂面1012上。舉例而言，半導體晶粒1002可直接附接至基板1004，例如使用熱黏合劑1010。在一些實施例中，半導體晶粒1002可直接附接至介接層(例如，頂部導電層)或其一部分。在其他實施例中，半導體晶粒1002可藉由將晶粒之內部連接器置放在基板1004上之對應焊盤上且接著形成連接，例如藉由回流焊料來安裝。因此，半導體晶粒1002可電耦接至基板1004之內部連接(例如，佈線層)。
圖11A及圖11B說明根據本技術之實施例之對應於結構1100的實例階段。圖11A可說明結構1100之俯視圖，且圖11B可說明沿著圖11A之線1100B-1100B截取之結構1100之橫截面圖。同時參考圖11A及圖11B，結構1100可對應於附接面向或環繞半導體晶粒1002之一或多個周邊部分或表面之周邊結構1144。舉例而言，周邊結構1144對應於環繞半導體晶粒1002之環或壁結構。周邊結構1144可包括導熱材料(例如，金屬材料，例如銅、石墨烯等)及/或與頂蓋1042相同之材料。
周邊結構1144可直接附接至頂面1012及/或基板1004之介接層。在一些實施例中，周邊結構1144可附接在開口(例如，圖3B之界面開口332、圖4之界面開口432等)中或經由該開口附接。在其他實施例中，介接層可不被覆蓋/曝露，且周邊結構1144可直接附接至介接層(例如，經由機械附接及/或熱黏合劑)。因此，藉由直接附接，周邊結構1144可熱耦接至基板1004。
圖12說明根據本技術之實施例之對應於結構1200之實例階段。結構1200可對應於形成熱傳遞結構1208，例如藉由熱耦接頂蓋1042、周邊結構1144及/或半導體晶粒1002。舉例而言，結構1200可包括直接接觸頂蓋1042、周邊結構1144及/或半導體晶粒1002之TIM 1246。實例階段可對應於將TIM 1246注入至周邊結構1144與環繞結構(例如半導體晶粒1002及/或頂蓋1042)之間的空間中。
圖13說明根據本技術之實施例之對應於結構1300的實例階段。結構1300可對應於囊封結構1200或其處理結果。在一些實施例中，例如，可附接引線以將半導體晶粒1002電連接至基板1004之內部連接。囊封劑1311可施加在基板1004、半導體晶粒1002及/或熱傳遞結構1208上方。舉例而言，囊封劑1311可流動或壓製且隨後固化(使用例如化學試劑、光、溫度、時間等)以用於結構1300。結構可對應於製造圖3A之設備300、圖4之設備400、圖5之設備500、圖6之設備600、圖7之設備700，及/或圖8之設備800。
圖14為根據本技術之實施例說明製造設備(例如，圖3A之設備300、圖4之設備400、圖5之設備500、圖6之設備600、圖7之設備700及/或圖8之設備800)之實例方法1400的流程圖。
在區塊1402處，方法1400可包括提供基板(例如，圖3B之基板304、圖4之基板404、圖6之基板604、圖8之基板804及/或圖10之基板1004)。所提供之基板可包括頂面(例如，圖3之頂面312等)及底面(例如，圖3之底面314等)。頂面可經組態以與半導體裝置介接，且底面可經組態以與外部電路介接。所提供之基板可進一步包括發信號層(例如，圖3之介接層334等)。
發信號層之至少一部分可在頂面上或經由頂面曝露。在一些實施例中，方法1400可包括曝露頂部發信號層之至少一部分，如在區塊1412處所說明。舉例而言，所提供之基板可包括橫跨橫向平面且在發信號層上方延伸之保護層。圖3之保護層322之一部分可被移除(經由例如機械及/或化學手段)以形成圖3之界面開口332，從而曝露頂部發信號層之部分。此外，可移除圖3之整個保護層322，從而允許頂部發信號層在層之相對周邊邊緣之間曝露/未覆蓋且形成/界定頂面。替代地，如在區塊1414中所說明，可提供無蓋層(例如，保護層322)之基板。此外，基板可設置有形成在其中之界面開口332。
在區塊1404處，方法1400可包括提供半導體裝置(例如，圖3B之裝置302、圖4之裝置402、圖6之裝置602、圖8之裝置802及/或圖10之裝置1002)。舉例而言，所提供之半導體裝置可包括倒裝晶片。此外，所提供之半導體裝置可包括半導體晶粒1002，其中圖10之頂蓋1042附接至晶粒1002之非作用/背側。
在一些實施例中，提供半導體裝置可包括處理或製造半導體裝置。舉例而言，在區塊1422處，可提供半導體晶圓。半導體晶圓可具有其上形成有積體電路之作用側。半導體晶圓可具有與作用側相對之非作用側。在區塊1424處，可將熱蓋(例如，金屬板)附接至半導體晶圓之非作用側。在區塊1426處，可藉由切割或單一化製程形成晶粒。舉例而言，可切割半導體晶圓及附接之導熱蓋以分離/形成單一裝置。
在區塊1406處，方法1400可包括將半導體裝置安裝在基板上方。舉例而言，半導體裝置可直接附接至基板之頂面。在一些實施例中，例如區塊1442處所說明，可將半導體裝置直接(使用例如導熱黏合劑)附接至未覆蓋之發信號層，例如在未覆蓋之表面上或藉由界面開口。在一些實施例中，例如在區塊1444處所說明，安裝半導體裝置(例如，倒裝晶片)可包括回流焊料，從而將裝置附接至基板。在區塊1446處，可附接接合線以將半導體裝置電連接至基板。
在區塊1408處，方法1400可包括將熱傳遞結構(例如，圖3之熱傳遞結構308、圖4之熱傳遞結構408、圖6之熱傳遞結構608、圖8之熱傳遞結構808等)附接在基板上方。在一些實施例中，熱傳遞結構(例如，熱傳遞結構308)可包括包括導熱材料之連續/固體/整體結構。連續熱傳遞結構可熱耦接至半導體晶粒，例如藉由使用熱黏合劑(例如，圖3之黏合劑310)之直接附接。此外，連續熱傳遞結構可直接附接至發信號層。
在其他實施例中，熱傳遞結構可包括一組分開之結構。舉例而言，熱傳遞結構可包括頂蓋1042、圖11之周邊結構1144及/或圖12之TIM 1246。在區塊1462處，可將周邊結構附接在基板上方。周邊結構可包括導熱材料且可直接附接至曝露之發信號層。周邊結構可面對或環繞頂蓋及/或半導體裝置之一或多個周邊部分/表面。在一些實施例中，周邊結構可直接接觸頂蓋及/或半導體裝置。在區塊1464處，周邊結構可熱耦接至頂蓋及/或半導體裝置，例如藉由用TIM填充耦接結構之間的任何空間。
在區塊1410處，方法1400可包括形成囊封。舉例而言，可在基板、半導體裝置及/或熱傳遞結構上方及/或周圍施加囊封劑。可固化囊封劑，從而包圍及保護基板、半導體裝置及/或熱傳遞結構。在一些實施例中，可移除囊封劑之頂部部分，從而曝露熱傳遞結構之頂部部分。
圖15為包括根據本技術之實施例的設備之系統之示意圖。上文參考圖3至圖14所描述之前述設備(例如，記憶體裝置)中之任一者可併入至大量更大及/或更複雜之系統中之任一者中，其代表性實例為圖15中示意性展示之系統1580。系統1580可包括記憶體裝置1500、電源1582、驅動器1584、處理器1586及/或其他子系統或組件1588，其中之一或多者可包括與上文參考圖3至圖14所描述設備之特徵大體類似之特徵，且因此可包括用於執行來自主機裝置之直接讀取請求之各種特徵。所得系統1580可執行廣泛各種功能中之任一者，例如記憶體儲存、資料處理及/或其他合適之功能。因此，代表性系統1580可包括但不限於手持裝置(例如，行動電話、平板、數位閱讀器及數位音訊播放器)、電腦、車輛、電器及其他產品。系統1580之組件可容納在單一單元中或分佈在多個互連單位上(例如，藉由通信網路)。系統1580之組件亦可包括遠端裝置及廣泛各種電腦可讀媒體中之任一者。
本發明並非意欲為窮盡性或將本技術限制於本文中所揭示之精確形式。如熟習此項技術者將認識到，雖然出於說明性目的在本文中揭示特定實施例，但各種等效修改在不背離本技術之情況下係可能的。在一些情況下，並未詳細展示或描述眾所周知之結構及功能以避免不必要地混淆對本技術之實施例之說明。雖然可在本文中以特定次序呈現方法之步驟，但替代實施例可以不同次序執行該等步驟。類似地，可在其他實施例中組合或消除在特定實施例之上下文中所揭示之本技術之一些態樣。此外，儘管可已在實施例之上下文中揭示與本技術之一些實施例相關聯之優點，但其他實施例亦可展現此類優點，且並非所有實施例均必須展現此類優點或本文中所揭示之落於技術之範圍內之其他優點。因此，本發明及相關聯技術可囊括本文中未明確展示或描述之其他實施例，且本發明除了所附申請專利範圍外並非限制性。
自前述內容，將瞭解，出於說明之目的，本文中已描述本技術之特定實施例，但在不脫離本發明之情況下可進行各種修改。另外，在特定實施例之上下文中描述之新技術之某些態樣亦可在其他實施例中組合或消除。此外，儘管已在彼等實施例之上下文中描述與新技術之某些實施例相關聯之優點，但其他實施例亦可展現出此些優點，且並非所有實施例都必須展現落入本技術範圍內之此等優點。因此，本發明及相關聯技術可囊括本文中未明確展示或描述之其他實施例。
除非上下文另有明確指示，否則本發明通篇中，單數術語「一(a、an)」及「該」包括複數個指示物。類似地，除非詞語「或」在參考兩個或更多個物項之清單時明確地被限制於僅意指排斥其他物項之單一物項，否則在此清單中使用「或」將理解為包括(a)清單中之任何單一物項，(b)清單中之所有物項或(c)清單中之物項之任何組合。另外，通篇中使用術語「包含」、「包括」、及「具有(having)」以意指至少包括(若干)所敍述之特徵，使得不排除任何較大數目個相同特徵及/或額外類型之其他特徵。本文中對「一個實施例」、「實施例」、「一些實施例」或類似表述方式之引用意謂結合該實施例描述之特定特徵、結構、操作或特性可包括在本技術之至少一個實施例中。因此，本文中之此類片語或表述之出現未必均指同一實施例。此外，可在一或多個實施例中以任何適合方式組合各種特定特徵、結構、操作或特性。
以足夠之細節描述上述實施例，以使熟習此項技術者能夠製造及使用此等實施例。然而，熟習此項技術者將理解，該技術可具有另外之實施例，且可在無上文參考圖1至圖14所描述之實施例之若干細節的情況下實踐該技術。
100:設備 102:半導體裝置 104:基板 106:電路組件 108:金屬蓋 110:熱黏合劑 112:頂面 114:底面 122:阻焊劑 124:連接焊盤 126:層 200:設備 202:熱目標裝置 204:基板 212:第一間隔物 214:第二間隔物 300:設備 302:半導體裝置 304:基板 308:熱傳遞結構 310:熱黏合劑 311:囊封劑 312:頂面 314:底面 322:保護層 326:內部連接 332:界面開口 334:介接層 336:TSV 400:設備 402:半導體裝置 404:基板 408:熱傳遞結構 411:囊封劑 412:頂面 426:內部連接 432:界面開口 434:介接層 442:頂部結構 444:周邊結構 446:熱界面材料 500:設備 502:頂面 508:熱傳遞結構 600:設備 602:半導體裝置 604:基板 605:開口 608:熱傳遞結構 610:熱黏合劑 611:囊封劑 612:頂面 614:底面 626:內部連接 634:介接層 700:設備 702:頂面 708:熱傳遞結構 800:設備 802:半導體裝置 804:基板 808:熱傳遞結構 810:熱黏合劑 811:囊封劑 812:頂面 834:介接層 900:結構 902:半導體晶圓 942:熱傳遞蓋 1000:結構 1002:半導體晶粒 1004:基板 1010:熱黏合劑 1012:頂面 1042:頂蓋 1100:結構 1144:周邊結構 1200:結構 1208:熱傳遞結構 1246:TIM 1300:結構 1311:囊封劑 1400:方法 1402:區塊 1404:區塊 1406:區塊 1408:區塊 1410:區塊 1412:區塊 1414:區塊 1422:區塊 1424:區塊 1426:區塊 1442:區塊 1444:區塊 1446:區塊 1462:區塊 1464:區塊 1500:記憶體裝置 1580:系統 1582:電源 1584:驅動器 1586:處理器 1588:其他子系統或組件
圖1A至圖1B說明設備。
圖2說明另一設備之局部橫截面圖。
圖3A至圖3C說明根據本技術之實施例之第一實例設備。
圖4說明根據本技術之實施例之第二實例設備。
圖5說明根據本技術之實施例之第三實例設備。
圖6說明根據本技術之實施例之第四實例設備。
圖7說明根據本技術之實施例之第五實例設備。
圖8說明根據本技術之實施例之第六實例設備。
圖9至圖13說明根據本技術之實施例之製造製程的實例階段。
圖14為說明根據本技術之實施例之製造設備的實例方法之流程圖。
圖15為包括根據本技術之實施例組態之設備的系統之示意圖。
300:設備
302:半導體裝置
304:基板
308:熱傳遞結構
310:熱黏合劑
311:囊封劑
312:頂面
314:底面
322:保護層
326:內部連接
332:界面開口
334:介接層
336:TSV

Claims (21)

  1. 一種設備，其包含： 一基板，其具有一頂面，該基板包括在該頂面上或經由該頂面至少部分地曝露之發信號層，其中該發信號層經組態以沿著一橫向方向路由一或多個電信號； 一半導體裝置，其附接在該頂面上方，其中該半導體裝置電耦接至該發信號層；及 一熱傳遞結構，其熱耦接至該半導體裝置且直接附接至該發信號層，該熱傳遞結構經組態以自該半導體裝置移除熱能並將該移除之熱能之至少一部分傳遞至該發信號層。
  2. 如請求項1之設備，其中該發信號層包含該基板內之內部連接，該發信號層對應於該等內部連接中最靠近該半導體裝置之一平面接地層。
  3. 如請求項2之設備，其中該設備經組態以將來自該半導體裝置之該熱能沿著該橫向方向橫跨該發信號層傳遞並傳遞至該基板之內部部分。
  4. 如請求項2之設備，其進一步包含： 一外部連接器，其附接至該基板之一底面且耦接至該等內部連接之一部分， 其中 該等內部連接包括一或多個穿矽通孔(TSV)，其經組態以沿著一垂直方向傳遞該熱能並傳遞至該外部連接器，以經由該外部連接器將該熱能自該設備傳遞出。
  5. 如請求項1之設備，其中： 該基板為一印刷電路板(PCB)，其具有橫跨一橫向平面且在該發信號層上方延伸之一保護層，其中該基板包括在該保護層中之一界面開口，該界面開口曝露該發信號層之一部分；且 該熱傳遞結構延伸穿過該界面開口且直接附接至該發信號層之對應於該界面開口之該曝露部分。
  6. 如請求項1之設備，其中該熱傳遞結構係包括一導熱材料之一連續結構，該熱傳遞結構包括 一裝置界面部分，其經組態以與該半導體裝置熱介接， 一過渡部分，其在該裝置界面部分與該基板界面部分之間延伸，及 一基板界面部分，其經組態以附接至該基板，其中 該裝置界面部分、該過渡部分及該基板界面部分彼此成整體。
  7. 如請求項1之設備，其中該熱傳遞結構包括： 一頂蓋，其附接在該半導體裝置上方， 一周邊部分，其面向該半導體裝置及該頂蓋之一或多個周邊表面，該周邊部分(1)在該頂蓋與該基板之間垂直延伸，且(2)直接附接至該發信號層，用於將該熱能傳遞至該發信號層中，及 一熱界面材料，其位於該周邊部分與該半導體裝置及該頂蓋之該一或多個周邊表面之間且直接接觸該周邊部分以及該半導體裝置及該頂蓋之該一或多個周邊表面。
  8. 如請求項7之設備，其中： 該基板為一印刷電路板(PCB)，其具有橫跨一橫向平面且在該發信號層上方延伸之一保護層，其中該基板包括在該保護層中之一界面開口，該界面開口曝露該發信號層之一部分；及 該周邊部分經由該界面開口附接至該發信號層之該曝露部分。
  9. 如請求項1之設備，其中： 該基板包含(1)在該頂面上延伸穿過該基板之一厚度之一佈線開口及(2)經由該佈線開口曝露之內部連接器； 該半導體裝置包括配置在一作用側上之面向該基板之該頂面之一區域內的連接焊盤，其中該半導體裝置與經由該佈線開口曝露之該等連接焊盤附接；且 該設備進一步包含： 接合線，其附接至該半導體裝置上之該等連接焊盤及該基板之該等內部連接器。
  10. 如請求項9之設備，其中： 該發信號層為一頂部發信號層，其包含該頂面且未被一保護層覆蓋； 該半導體裝置使用一導熱黏合劑直接附接至該發信號層，以將由該半導體裝置產生之熱直接傳遞至該發信號層之附接部分；且 該設備進一步包含： 一囊封劑，其在該半導體裝置及該頂面上方且包圍該半導體裝置及該頂面。
  11. 如請求項1之設備，其中該熱傳遞結構覆蓋該半導體裝置之一第一周邊側，且曝露該半導體裝置之與該第一周邊側相對之一第二周邊側。
  12. 如請求項1之設備，其中： 該熱傳遞結構包括經組態以直接附接至該發信號層之一附接表面； 該設備進一步包含： 複數個穿矽通孔(TSV)，其在該發信號層下面且與該附接表面重疊，該等TSV經組態以將來自該半導體之該熱能至少部分地橫跨該基板之一厚度傳遞。
  13. 如請求項1之設備，其進一步包含： 一囊封劑，其至少部分地包圍該基板、該半導體裝置及/或該熱傳遞結構之該頂面，其中該熱傳遞結構之至少一個表面被曝露以消散自該半導體裝置移除之該熱能。
  14. 一種半導體封裝，其包含： 一印刷電路板(PCB)，其具有一頂面，該PCB包括內部電連接，該等內部電連接具有在該頂面上或經由該頂面至少部分地曝露之一頂部發信號平面，其中該頂部發信號平面經組態以沿著一橫向方向路由一或多個電信號； 一半導體晶粒，其附接在該PCB之該頂面上方； 一熱傳遞結構，其熱耦接至該半導體裝置且直接附接至該頂部信號平面，該熱傳遞結構經組態以自該半導體裝置移除熱且將該移除之熱之至少一部分傳遞至該等內部電連接中。
  15. 如請求項14之半導體封裝，其中： 該半導體晶粒為一倒裝晶片； 該PCB包括在該頂部發信號平面上方的阻焊劑且包含該頂面，其中該PCB包括該阻焊劑中之一界面開口，該界面開口曝露該頂部發信號平面之一部分；且 該熱傳遞結構經由該界面開口直接附接至該頂部發信號平面之該曝露部分。
  16. 如請求項14之半導體封裝，其中： 該半導體封裝包含一晶片上板(BOC)封裝； 該PCB為一BOC基板，其具有(1)在該頂面上之一佈線開口，其延伸穿過該BOC基板之一厚度、(2)內部連接器，其經由該佈線開口曝露、及(3)該頂部發信號平面，其在其相對周邊邊緣之間未被覆蓋且界定該頂面； 該熱傳遞結構直接附接至該頂部發信號平面； 該半導體晶粒直接安裝在該頂部發信號平面上且熱耦接至該頂部發信號平面； 該半導體封裝進一步包含： 接合線，其附接至該半導體裝置上之該等連接焊盤及該BOC基板之該等內部連接器；及 一囊封劑，其包圍該半導體裝置、該頂面及該等接合線。
  17. 一種製造一設備之方法，該方法包含： 提供一半導體裝置； 提供具有一頂面之一基板，該基板包括在該頂面上或經由該頂面至少部分地曝露之一發信號層，其中該發信號層經組態以沿著一橫向方向路由一或多個電信號； 將該半導體裝置安裝在該基板上方；及 將一熱傳遞結構直接附接至該發信號層且熱耦接至該半導體裝置，其中該熱傳遞結構經組態以自該半導體裝置移除熱能並將該移除之熱能之至少一部分傳遞至該發信號層。
  18. 如請求項17之方法，其中： 該所提供之半導體裝置包括直接附接至該半導體裝置之一非作用側之一頂蓋； 附接該熱傳遞結構包括 將一周邊結構直接附接至該發信號層，該周邊結構面向或環繞該半導體裝置之一或多個周邊部分；及 使用熱界面材料將該周邊結構熱耦接至該頂蓋及/或該半導體裝置。
  19. 如請求項18之方法，其中提供該半導體裝置包括： 提供具有與一非作用側相對之一作用側之一半導體晶圓； 將一導熱蓋直接附接至該半導體晶圓之該非作用側；及 切穿該半導體晶圓及該所附接之導熱蓋，其中該半導體晶圓對應於該半導體裝置，且該導熱蓋對應於該頂蓋。
  20. 如請求項18之方法，其中： 該所提供之基板包括該發信號層，該發信號層在其相對周邊邊緣之間未被覆蓋且界定該基板之該頂面；且 安裝該半導體裝置包括使用一導熱黏合劑將該半導體裝置直接附接至該未覆蓋發信號層之一部分。
  21. 如請求項18之方法，其中： 該所提供之基板包括橫跨一橫向平面且在該發信號層上方延伸之一保護層； 該熱傳遞結構直接連接至該發信號層之一部分； 該方法進一步包含： 基於移除該保護層之一部分來曝露該發信號層之該部分以形成一界面開口。
TW111126623A 2021-08-26 2022-07-15 包括直接接觸熱路徑之設備及其製造方法 TW202310244A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/412,604 2021-08-26
US17/412,604 US20230066375A1 (en) 2021-08-26 2021-08-26 Apparatus including direct-contact heat paths and methods of manufacturing the same

Publications (1)

Publication Number Publication Date
TW202310244A true TW202310244A (zh) 2023-03-01

Family

ID=85285478

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111126623A TW202310244A (zh) 2021-08-26 2022-07-15 包括直接接觸熱路徑之設備及其製造方法

Country Status (3)

Country Link
US (1) US20230066375A1 (zh)
CN (1) CN115939060A (zh)
TW (1) TW202310244A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064116A (en) * 1997-06-06 2000-05-16 Micron Technology, Inc. Device for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications
US6838761B2 (en) * 2002-09-17 2005-01-04 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
KR101711048B1 (ko) * 2010-10-07 2017-03-02 삼성전자 주식회사 차폐막을 포함하는 반도체 장치 및 제조 방법
US9391046B2 (en) * 2011-05-20 2016-07-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming 3D semiconductor package with semiconductor die stacked over semiconductor wafer
KR102109569B1 (ko) * 2015-12-08 2020-05-12 삼성전자주식회사 전자부품 패키지 및 이를 포함하는 전자기기

Also Published As

Publication number Publication date
US20230066375A1 (en) 2023-03-02
CN115939060A (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
US20210225805A1 (en) Semiconductor device assemblies with molded support substrates
US11239095B2 (en) Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
EP3373331B1 (en) Semiconductor package with stiffener ring
US10153178B2 (en) Semiconductor die assemblies with heat sink and associated systems and methods
JP6122863B2 (ja) 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法
KR101715761B1 (ko) 반도체 패키지 및 그 제조방법
US8310045B2 (en) Semiconductor package with heat dissipation devices
JP4742079B2 (ja) ウェハレベルのシステムインパッケージ及びその製造方法
US20160141270A1 (en) Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
US10332844B2 (en) Manufacturing method of package structure
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
KR20150055857A (ko) 반도체 패키지 및 그 제조 방법
KR20180002913A (ko) 반도체 패키지 및 그 제조방법
US11587859B2 (en) Wiring protection layer on an interposer with a through electrode
US20230066375A1 (en) Apparatus including direct-contact heat paths and methods of manufacturing the same
TW202234530A (zh) 半導體裝置及其製造方法
TWI796694B (zh) 電子封裝件及其製法
KR20210066387A (ko) 반도체 패키지
KR20240085677A (ko) 반도체 패키지 및 그 제조 방법
KR20190111675A (ko) 전력 반도체 패키지 및 그 제조 방법